JP2009152329A - 電子部品装置 - Google Patents

電子部品装置 Download PDF

Info

Publication number
JP2009152329A
JP2009152329A JP2007328090A JP2007328090A JP2009152329A JP 2009152329 A JP2009152329 A JP 2009152329A JP 2007328090 A JP2007328090 A JP 2007328090A JP 2007328090 A JP2007328090 A JP 2007328090A JP 2009152329 A JP2009152329 A JP 2009152329A
Authority
JP
Japan
Prior art keywords
terminal
main surface
electronic component
component device
external connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007328090A
Other languages
English (en)
Inventor
Yasutake Yaguchi
安武 矢口
Takashi Umeda
尚 梅田
Toshiyuki Fukuda
敏行 福田
Yoshihiro Tomita
佳宏 冨田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2007328090A priority Critical patent/JP2009152329A/ja
Publication of JP2009152329A publication Critical patent/JP2009152329A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】スタッドバンプの高さ制御やリードバーの位置制御などのような複雑な工程を経ることなく、リードフレームを加工することにより、パッケージの上下面に端子が形成された電子部品装置を提供するものであり、同時に、外部接続端子の面積を十分にとるように設計することで、電子部品装置とその上部の部品との接続信頼性が向上し安定する電子部品装置を提供する。
【解決手段】複数の外部接続端子８が端子上部８ａと端子中間部８ｂと端子下部８ｃとを一体に形成し、かつ少なくとも端子上部８ａで一方の主面５０に露出し、端子中間部８ｂが一方の主面５０に対して傾斜し、端子上部８ａと端子下部８ｃが端子中間部８ｂの両端で屈曲して一方の主面５０と実質的に平行をなす。
【選択図】図１

Description

本発明はＰＯＰ（Ｐａｃｋａｇｅ Ｏｎ Ｐａｃｋａｇｅ）やＳｉｐ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ）のような３次元実装タイプの電子部品装置に関するものである。さらに詳しくは、電子部品装置の上下に端子を引き出すことにより、上下方向で部品を実装していき、実装面積の縮小・電子部品の小型化・実装基板上の設計の多様性の確保を目的とする電子部品装置に関するものである。
これまで、電子部品装置は薄型化・小型化の傾向にあった。例えば、携帯端末やノートパソコンを考えてみると、商品自体が軽く薄いことを特徴とするものが多く、それらに電子部品を搭載すると、個々の電子部品も必然的に軽く薄くなければならないという業界の傾向があった。
近年、この軽薄短小化傾向がさらに強くなっている。電子部品を実装するための実装基板面積が限られているため、従来のように実装基板に縦横に２次元に配置するだけでなく、高さ方向に配置する３次元配置である。３次元に電子部品を実装することで面積が限られた実装基板上により多くの部品を実装することが可能になる。
また、特に薄型化を特徴とする携帯端末などの携帯用製品においては、たとえば液晶部、ボタン部、実装基板部など製品内で幾層もの部品を積み上げていくように搭載する必要があるため、実装基板上に搭載された他の実装部品と高さをそろえる必要性があり、実装基板上の電子部品全体の高さの制約も大きく、個々の実装部品を実装した際の実装部品全体の薄型化は大きな課題である。
従来の積層型パッケージの場合、例えば特許文献１（特開２００７−２７５２６号公報）に示すように、リードフレームまたは基板を用いて下面端子を形成し、下面の各端子上にスタッドバンプを接続し、上面にバンプ先端を露出させることにより上面に端子を形成し、上下端子を有する半導体装置および製造方法がある。
この特許文献１の構成を図１７に示す。図１７（ａ）に示すパッケージは、リードフレームのダイパッド５１の上にＬＳＩチップ５２をダイボンド材５３で接着し、ＬＳＩチップ５２とリードフレームのインナーリード部５４を接続し、ＬＳＩチップ５２をモールド樹脂５５により封止すると共に、裏面側にリードフレームのアウターリード部５６を裏面側電極として露出させたものである。インナーリード部５４にはスタッドバンプ５７が接続してあり、スタッドバンプ５７の頭部面が面側電極をなし、パッケージのおもて面側と裏面側の両面に外部接続用の電極を備えている。
また、図１７（ｂ）および図１７（ｃ）に例示す構成では、ＬＳＩチップ５２を基板５８の配線パターン５９に接続しており、基板５８には各層の配線パターン５８を接続するためのビア６０を形成している。
他の従来例としては、特許文献２（特許３３８８６０９号公報）に示すように、接着テープ上にＬ字型のリード部を配置・固定し、そのリード部の上に半導体チップを搭載し、樹脂封止してリードの上部と下部を封止樹脂から露出することにより、上下の端子を有した半導体装置を得る方法がある。
この特許文献２の構成を図１８に示す。図１８（ａ）に示すパッケージは、階段状をなす複数個のリードバー６１を所定間隔で対向して配置し、リードバー６１の下段面に半導体チップ６２を接続し、モールド樹脂６３で封止したものであり、各リードバー６１がパッケージの表面に露出している。
このような半導体パッケージの製造工程は、複数個のリードバー６１を接着テープ上に所定間隙をおいて接着する工程と、リードバー６１の上面に半導体チップ６２を絶縁性接着剤または絶縁性テープを利用して接着させる工程と、モールド樹脂６３で封止するモールディング工程と、リードバー６１の底面に接着された接着テープを除去する工程を備えている。
そして、半導体パッケージの容量を拡大する場合は、図１８（ｂ）に示すように、半導体パッケージのリードバー６１の下面を導電性バンプを用いてソルダーリングし、半導体パッケージを積層して積層型パッケージを形成する。
特開２００７−２７５２６号公報 特許３３８８６０９号公報
特許文献１のような従来例によると、図１７（ａ）に示すような半導体装置の下面側に形成される端子、または図１７（ｂ）に示すような基板の上にスタッドバンプを形成する構造・製造方法となっている。
しかしながら、半導体装置の上面に形成される端子部の面積は小さく、また、上面に露出する端子の面積を均一にするくらいにスタッドバンプの高さを制御することは困難であるために、上面に露出する端子部の面積も不均一となり、パッケージ上部に接続する基板や素子との接続信頼性および強度は不安定なものとなる。
また、基板を用いる従来例では、基板内部において電気的導通をとるために、基板内配線・ビア・ランドが配置されるが、これらをおのおの接続する箇所が複数あり、この接続部による信頼性低下が懸念される。
図１７（ｃ）では、一例として基板の表裏面に配線とランドを配置し、内部に表裏面の電気的導通をとるためのビアを配置した構成を示すが、この例では、上面から下面へ向けて、スタッドバンプ同士の接続部、スタッドバンプと基板内配線との接続部、基板内配線とビアとの接続部、ビアとランドとの接続部とがあり、リードフレームに比べて４箇所も接続部が多いことになる。
接続部は応力が集中するところであり、接続信頼性向上のためには少ないほうが良いことは周知である。また、この半導体装置の製造方法を考えると、スタッドバンプの高さを制御するのは難しく、均一な高さを得るのは困難である。さらに、スタッドバンプが上面から出ない場合には、上面を研削または研磨が必要になるため、工程が増えてしまうという課題がある。
また、特許文献２による従来例では、図１８（ａ）に示すように、半導体装置内でＬ字型リード部を鉛直方向に直線的に貫通させているため、この半導体装置の上にさらに半導体装置や素子を搭載すると、接続部の鉛直方向がすべて金属のような硬い材質となり、接続部にかかる曲げ応力や熱応力を緩和することができず、製品の接続信頼性が著しく低下する。
図１８（ｂ）では、半導体装置を３段積層した状態の構成を示しているが、この場合、上面から下面へ向かうリード部がすべて金属であり、応力を緩和できない状態である。また、製造方法では、個々のリード部を接着テープに接着する工程および接着テープから剥がす工程が必要になり、製造工程数が増加する。
また、接着テープを剥がした後にリード部底面の糊残りがある場合、実装基板との電気的接続が良好に保てず、また、機械的強度の低下も懸念される。また、接着テープを用いた工法では、リード部が接着テープ上に点在しているために、製造方法が複雑になる。リード部を接着テープ上に１つ１つ配置する為には、配置のための位置制御プログラミングか、もしくは品種ごとに治具を必要とするためである。
本発明の目的は、上述のように、スタッドバンプの高さ制御やリード部の位置制御などのような複雑な工程を経ることなく、リードフレームを加工することにより、上下の端子が形成された電子部品装置を得ることである。同時に、外部接続端子の面積を十分にとるように設計することにより、電子部品装置とその上部の部品との接続信頼性が向上・安定する電子部品装置を得ることである。
本発明による電子部品装置は、半導体チップを内部に有しており、第１の主面と対向する第２の主面とを有している樹脂封止型電子部品装置において、前記第１の主面と前記第２の主面にはそれぞれ複数の外部接続端子が配置してあり、前記外部接続端子は、端子上部と端子中間部と端子下部とからなり、前記端子上部と前記端子下部は前記第１の主面と略平行であり、前記端子中間部は前記第１の主面から前記第２の主面の方向へ伸びており、前記端子上部と前記端子中間部と前記端子下部が一体であり、前記外部接続端子は前記第１の主面側から前記第２の主面の方向へ屈曲して伸びており、前記第２の主面に露出することを特徴とする。
また、半導体チップを内部に有しており、第１の主面と対向する第２の主面とを有している樹脂封止型電子部品装置において、前記第１の主面と前記第２の主面にはそれぞれ複数の外部接続端子が配置してあり、前記外部接続端子は、端子上部と端子下部とからなり、前記端子上部と前記端子下部は前記外部接続端子の厚み方向に、前記外部接続端子の一部が段差を有して一体となっていることを特徴とする。
また、前記外部接続端子がリードフレームによって形成されていることを特徴とする。
また、前記半導体チップが複数であり、前記第１の主面に近い側の前記半導体チップは前記第１の主面側の前記外部接続端子に、前記第２の主面に近い側の前記半導体チップは前記第２の主面側の前記外部接続端子に電気的に接続されていることを特徴とする。
また、少なくとも１つ以上の前記第１の主面側の前記外部接続端子が前記第２の主面側の前記外部接続端子と電気的に接続していることを特徴とする。
また、前記上部端子と、前記下部端子とが、前記第１の主面から前記第２の主面に向かう鉛直方向でみたときに位置がずれていることを特徴とする。
また、前記第１の主面と前記第２の主面の面積が違うことを特徴とする。
また、前記第１の主面と前記第２の主面とがなす側面のうち、少なくとも二辺には段差がついていることを特徴とする。
また、前記第２の主面側の前記下部端子は前記第２の主面の周囲に配置しており、前記第１の主面側の前記上部端子は前記第１の主面内で前記第１の主面の中心側に配置されていることを特徴とする。
本発明では、上下に接続端子を形成するのにスタッドバンプに用いるような複雑な制御を必要としないため、上下端子を有する電子部品装置の製造方法が簡易である。
接続端子の形成にスタッドバンプを用いることがないため、上面にスタッドバンプ上部が露出しない場合に必要となる電子部品装置上部の研削や研磨などの工程も、本発明では不要である。
さらに、本発明ではリードフレームにより外部接続端子を形成するために、電子部品装置上面の外部接続端子面積を広くとることができ、電子部品装置上面に接続する電子部品装置、電子部品などとの接続信頼性を確保することが可能である。
また、本発明においては、製造工程で接着テープを用いることなく、電子部品装置を製造することができるため、接着テープにリード部を接着する工程や接着テープからリード部を剥がす工程も不要である。接着テープを用いることがないため、接着テープを用いる場合に懸念される接着部の糊残りなどもないため、接続端子部の電気的信頼性および機械的強度が十分に保たれる。リードフレームを用いてリードを形成することにより、１つ１つのリード部を接着テープ上に配置することがなく、位置制御や位置規制のために治具も不要である。
また、本発明による電子部品装置は、上下端子を有していることから、電子部品装置の上に部品を搭載する３次元実装が可能である。さらに、リードフレームを屈曲させて電子部品装置の上下の外部接続端子の位置をずらして形成することで、種々の応力を緩和し、接続信頼性を確保することが可能となる。
また、リードフレーム１枚から製造できることから、余計な材料費をかけることなく上下端子を有する電子部品装置を得ることができる。
また、リードフレームの設計により、上下端子面積を自由に選択できるため、接続強度を調節することが可能である。
また、電子部品装置の外部接続端子を千鳥配置にすることで狭ピッチに対応が可能である。千鳥配列にした面に部品を搭載することにより、電子部品装置の反りの少ない箇所に部品を搭載することができるので、電子部品装置と他の電子部品との接続信頼性を高めることが可能である。
また、ステップカット工法などを用いることにより、製造時の電子部品装置の歩留まりを安定させることが可能である。
また、複数の半導体チップを搭載した際には、半導体チップの電気的接続を上下に分けて出すことで、電子部品装置内のワイヤクロスなどを防ぐことができ、製造歩留まりを安定させることが可能である。
発明の実施の形態
本発明による電子部品装置の実施の形態を、図面を参照しながら説明する。
（第１の実施例）
まず、第１の実施例の説明を図１、図２を用いてする。図１は、電子部品装置の断面図であり、図２は電子部品装置の上面図である。
ここで、図１において、実際の断面図では奥行き方向に並ぶ下面外部端子７は封止樹脂４により見えないが、本発明を理解しやすくする為に、奥行き方向に並ぶ下面外部端子７も記載している。実際の断面図により見えるのは、図３、図４のように、断面をとった箇所に配置している下面外部端子７、外部接続端子８のみである。
また、図２においても、本発明を理解しやすくするため封止樹脂を透過している図を示している。
ここで、図１３を用いて、第１の実施例の電子部品装置の製造方法を説明する。
図１３（ａ）に示すように、まず、リードフレーム５を準備する。リードフレーム５は、後述する上面（第１の主面）５０と下面（第２の主面）５１の両方に外部接続端子８（端子上部８ａ、端子中間部８ｂ、端子下部８ｃ）を形成するように、屈曲させられる部分を含むが、詳細は後述する。
次に、図１３（ｂ）に示すように、リードフレーム５の所定の位置に下側（第２）の半導体チップ２を搭載する。半導体チップを搭載する際は、通常、樹脂に銀粉末を混ぜた銀ペーストを用いることが多いが、他の接着方法を用いてもよい。
次に、上側（第１）の半導体チップ１を下側（第２）の半導体チップ２の上に搭載する。ここでは一例として、下側（第２）の半導体チップ２よりも小さな上側（第１）の半導体チップ１を用いたが、スペーサー（図示なし）を上側（第１）の半導体チップ１と下側（第２）の半導体チップ２の間にいれるなどのことをすると、上側（第１）の半導体チップ１の大きさは下側（第２）の半導体チップ２の大きさに制限されることはなくなり、比較的自由に選択できる。
次に、図１３（ｃ）に示すように、上側（第１）の半導体チップ１および下側（第２）の半導体チップ２と、リードフレームの所定の箇所に、金属細線３を用いて電気的接続をおのおのとる。金属細線３は直径が２５μｍ程度の金線を用いることが多いが、直径が５０μｍ程度のアルミ線を用いる事もある。
次に、図１３（ｄ）に示すように、端子上部８ａが上面（第１の主面）５０に、端子下部８ｃおよび下面接続端子７が下面（第２の主面）５１にそれぞれ露出するように樹脂封止を行ない、所要の外形サイズを得るようにリードフレーム５および封止樹脂４の不要な部分をカットして、上下端子を有する電子部品装置１００を得る。
このようにして製造された電子部品装置１００は、図１、図２に示すようになる。今回はリードフレーム厚み１５０μｍ、金属細線として２５μｍ径の金線を用い、半導体チップ２、１は外形サイズ５ｍｍ角で厚み１２０μｍと、３ｍｍ角で厚み１２０μｍとを積層し、外形サイズ７ｍｍ角で厚みが約５５０μｍの電子部品装置１００を製造した。チップサイズやリードフレーム５の厚み・サイズが最適化されると、さらなる小型化・薄型化が可能となる。
ここで、リードフレーム５に含まれる外部接続端子８、下部接続端子７について、図３、図４の断面図を用いて詳しく説明する。
まず、外部接続端子８であるが、これは、上面５０に露出する部分である端子上部８ａと、下面５１に露出する部分である端子下部８ｃと、端子上部８ａと端子下部８ｃとをつなげる端子中間部８ｂとを含んでいる。
図３は図２のＡ−Ａ断面であるが、図３のように端子上部８ａと端子下部８ｃとを形成させるには、リードフレーム５を製造する際に、所定の高さに屈曲させる。屈曲させることにより、樹脂封止されたあとに、上面５０には端子上部８ａが、下面５１には端子下部８ｃが封止樹脂４からそれぞれ露出し、外部との電気的・機械的接続をとることが可能となる。
今回は、電子部品装置１００が約５５０μｍの厚みであるために、端子下部８ｃの下面の高さを０μｍとしたときに、端子上部８ａの上面が５５０μｍとなるように屈曲させた。このように電子部品装置１００に上下端子を形成させることで、電子部品装置１００の上に、例えばコンデンサなどの他の電子部品を搭載するような３次元実装が可能となり、実装基板の面積の縮小、ひいては製品の小型化が可能となる。
図１２に３次元実装を実施した状態を図示する。例として、本発明の電子部品装置１００を実装基板１０１に２つ搭載し、さらにその上にコンデンサ１０２を搭載している。なお、ここでは例としてコンデンサ１０２の搭載の例を示したが、コンデンサ以外の半導体装置や受動部品など、電子部品であれば本発明内容に含まれることはいうまでもない。
また、端子上部８ａの上面や、端子下部８ｃの下面の面積をどの程度封止樹脂４から露出させるかによって接続強度が変わってくるが、それらはリードフレーム５の設計によって種々変更が可能であり、設計により接続強度の高い電子部品装置を得ることが可能である。
また、図３に図示したように本発明による電子部品装置１００の断面をみると、端子上部８ａと端子下部８ｃは、断面でみると鉛直方向で位置がずれており、間に封止樹脂という緩衝材料が介在することになるため、実装時および実装後に加えられる熱応力や曲げ応力などの種々の応力を緩和することが可能となり接続強度の高い電子部品装置を得ることが可能である。
なお、本発明では、樹脂封止部分が緩衝材をなすとともに、外部接続端子８が端子上部８ａと端子中間部８ｂと端子下部８ｃとに屈曲することにより、バネ作用を持たせて信頼性を高めている。このため、端子上部８ａと端子中間部８ｂと端子下部８ｃとをＺ状態に配置することも可能である。
また、図１６に示すように、端子中間部８ｂを曲線状に形成し、端子上部８ａと端子中間部８ｂとの屈曲部、および端子中間部８ｂと端子下部８ｃとの屈曲部を曲線状に形成することも可能である。この形状は金型に丸みを持たせるだけで形成することが可能である。
次に、下部接続端子７であるが、図４を用いて説明する。図４は図２のＢ−Ｂ断面であるが、これは従来からあるＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−Ｌｅａｄｅｄ Ｐａｃｋａｇｅ）のリードのように略平坦であり、端子上部８ａ、端子中間部８ｃを形成することなく電子部品装置の下面５１にのみ露出している。
なお、下部接続端子７や外部接続端子８は、封止樹脂からの抜け落ち防止や、実装時の熱応力の緩和や実装基板に実装されたあとに生じる応力の緩和などの種々の目的のため、溝や段差などを設ける事もある。
（第２の実施例）
また、第２の実施例を図５に示す。第１の実施例では、外部接続端子８として、上面（第１の主面）５０と下面（第２の主面）５１に、端子上部８ａと、端子下部８ｃをそれぞれ形成させた。しかしながら、第２の実施例では屈曲のさせ方を変え、端子下部８ｃを下面（第２の主面）５１から露出させないことにより、端子上部８ａのみを形成させることも可能である。
なお、第２の実施例では、第２の半導体チップ２と端子下部８ｃとの電気的接続をとるためにバンプ６を用いているが、このようにバンプ６を用いることも、本発明の範囲に含まれることはいうまでもない。
また、他の実施例として、１つの電子部品装置の中で、図３のような上面（第１の主面）５０と下面（第２の主面）５１の両方に外部接続端子８を露出させる部分と、図５のように屈曲のさせ方を変えることで上面（第１の主面）５０のみに外部接続端子８を形成させる部分の両方を混在させることも可能である。
リードフレーム５により外部接続端子８や下部接続端子７を形成する方法として金型を用いるプレス工法が一般的であるが、曲げや切断の位置を比較的自由に行えるため、上述のように屈曲のさせ方を変えることが容易である。
金型を用いてリードフレームを設計、製造する工法は従来から広く行われており、この工法を用いることで従来と同等の加工コストで本発明を実現することが可能である。また、リードフレーム１枚で上下端子を形成することが可能となるため、余計な材料費がかからないというメリットもある。
なお、屈曲のさせ方を変えることで上面（第１の主面）５０のみに外部接続端子８を露出させた場合、下部端子８ｃの高さは平面上にはないことになる。そのため、金属細線３を張る工程において、通常の平坦なステージ（図示していない）では安定して金属細線３を張ることが困難となること場合があるが、その場合は下部端子８ｃの高さにあわせたステージが必要になる。
また、外部接続端子８の加工方法であるが、屈曲ではなく、他の方法を用いても良い。他の方法として、例えば図６に示すような半切断という工法を用いる事もできる。通常、切断は、切断箇所にせん断力を金属の厚み方向に加えて切断を行うが、半切断は、金属の厚みの途中までせん断力を加えて切断を途中で終わらせることにより、せん断力を加えた箇所で高さ方向に変形を行う工法である。
ここでは外部接続端子８の厚みの途中までせん断力を加えて、電子部品装置の中心側と外周側で外部接続端子８の高さを変えて、端子上部８ａと端子下部８ｃを形成している。せん断力を加えて高さを変えるため、端子上部８ａと端子下部８ｃの境目付近には段差部が形成される。
なお、今回はリードフレームとチップの厚みが最適化されず、電子部品装置中心部において、金属細線が露出しないように封止樹脂を厚くしたため、上面は平らにならなかったが、リードフレームとチップの厚みの最適化を行うことにより、上面を平らにすることも可能である。
なお、このように中心部が平らではない場合でも、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）など、電子部品装置の下面に端子電極が凸となって形成されているような電子部品装置を本発明の電子部品装置の上部に搭載することで３次元実装は可能である。
次に、図７、図８を用いて、上面から見た電子部品装置を説明する。リードフレームに屈曲などの加工を施すことにより、上下端子を形成した場合、電子部品装置の上面（第１の主面）５０と下面（第２の主面）５１はそれぞれ図７、図８のようになる。
ここでは、一例として、上面８ピン、下面２０ピンの電子部品装置を示しているが、このピン数とは違う数の電子部品装置を製造することも可能であることは言うまでもない。
また、各辺において下部接続端子７と、外部接続端子８を交互に配置している。このような配置にすることにより、上面（第１の主面）５０に露出する外部接続端子８の配列は周囲に配置され、下部接続端子７と外部接続端子８の配列は、下面（第２の主面）５１内で、部分的に下面の中心側に配置されている状態となる。このような配置を千鳥配置といい、千鳥配置にすることで外部接続端子８の狭ピッチ化にも対応できる。
例えば、図９（ａ）、（ｂ）に示すような端子ピッチｅの状態で多数の外部接続端子を設けた場合、外部接続端子間距離を狭くする必要があるが、外部接続端子間距離を狭くすると、図９（ｃ）に示すようなハンダブリッジという不良が発生しやすい。
ハンダブリッジとは、外部接続端子間距離が狭いために、ハンダが所定の位置よりも大きく濡れ広がり、近くに配置している外部接続端子が電気的に接続してしまう不良である。千鳥配置にすることにより、端子ピッチがｅ／２の状態でも、図９（ｄ）のようにハンダブリッジの発生を抑制し、良品とすることができる。
また、図７に示す構成では、上面内で一様にペリフェラル配置となっており、図８においては下面内で一様に千鳥配置となっているが、これに限定されるわけではない。図１０（ａ）（ｂ）のように部分的に外部接続端子を配置することも可能である。
また、電子部品装置内に複数の半導体チップを搭載した際には、ピン数が多くなり、金属細線３を張る工程が複雑になる。上述した実施例では外部接続端子８と下部接続端子７を交互に配置するように設計を行ったが、搭載高さの違う複数のチップから張られる金属細線が交差することでワイヤクロスというショート不良が生じる可能性もある。
それを防ぐ為に、例えば電子部品装置を上面からみたときに、上下左右の４辺のうち、上辺と左辺を第１の半導体チップ１のために外部接続端子８を配置し、右辺と下辺を第２の半導体チップ２のために下部接続端子７のために配置する設計にすると、ワイヤクロスが発生しにくい設計となり、製品の歩留まりが安定する。
ところで、リードフレームや封止樹脂の不要部分をカットする工法として、一般にダイシングブレードを用いた個片化が行われている。これは、ダイシングブレードという薄い砥石を高速で回転させて、所定の箇所を削り落とし、所定の外形寸法を得る工法である。
しかし、本発明の電子部品装置の製造時にダイシングブレードを用いた工法を用いると、ダイシングブレードに偏磨耗が生じる。これは切断面が上面から下面に向かって金属、樹脂、金属という、上下端子を有する電子部品装置特有の切断面となるためである。
ダイシングブレードは被研削物によって、種類や材質が最適化されることでダイシングブレードの磨耗を制御し、ひいては電子部品装置の外形寸法の精度を保つ。しかし、切断面が金属や樹脂などの異種材料が複合された状態では、最適化は難しく、磨耗を制御しきれないためダイシングブレードに偏磨耗が生じ、ダイシングブレードの寿命が短くなる。
これを避けるためには、ステップカット工法を用いる方がよい。ダイシングブレードの長寿命化が図れ、ひいては寸法精度も制御でき、製品製造時の歩留まりの向上が期待できる。ステップカット工法とは、１つの切断面にダイシングブレードを複数種類用いる工法であり、材質により切り分けを行うことによりダイシングブレードの磨耗を制御できることからダイシングブレードの長寿命化が可能となる。
また、材質ごとにダイシングブレードの最適化が行えるので、被研削物に加わる研削時の応力も低減できることから、リードフレームのバリの低減・抑制が可能で、かつリードフレームと封止樹脂との境目などにおける剥離などの不具合も低減・抑制でき、製造時の電子部品装置の歩留まりが安定する。また、ステップカット工法を用いた場合、寸法精度を制御できるよう、通常、ダイシングブレードごとに幅も変える。１枚目のダイシングブレードでは、上面５０から途中までを幅の太いダイシングブレードでカットし、次に幅の細いダイシングブレードで途中から下面５１までをカットする。
その結果、図１１のように切断面の途中で段差４ａがつき、上面（第１の主面）５０が下面（第２の主面）５１よりも小さい電子部品装置となる。ここでは、工程の滞留時間を考慮してダイシングブレード２枚での図を示したが、さらに寸法精度を向上させることを考えるならば、ダイシングブレード３枚を用いるのでもよい。
１つ目は、上面側に配置している端子上部８ａを切断するためのダイシングブレードで一番厚く、２つ目は樹脂を切断するためのダイシングブレードで二番目に厚く、３つ目は端子下部８ｃおよび下部接続端子７を切断するための一番薄いダイシングブレードとする。この場合、切断面における段差は２箇所つくことになる。
ダイシングブレードを複数種類用いるステップカット工法において、電子部品装置の外形寸法精度は、最後にカットする部分で決まる。つまり下面側の金属部分をカットするダイシングブレードの磨耗の制御、管理で行う。ダイシングブレードを複数種類用いるステップカット工法においては、下面側のリードフレーム部をカットするダイシングブレードが、リードフレームの材質を切断するように条件が最適化されるため、寸法精度も制御でき、ダイシングブレードも長寿命化が可能である。
さらに、リードフレームや封止樹脂の不要部分をカットする際に、封止樹脂部分を焼ききるレーザーを用いることも可能である。レーザーを用いて封止樹脂を焼ききり、切断面に封止樹脂をなくした後に、リードフレームの材質をカットする条件に合わせたダイシングブレードでリードフレームをカットすることで、寸法精度が制御できる。
次に、本発明によって、得られた電子部品装置の上に部品を搭載した場合の実施例について図１４を用いて説明する。ここでは、実装基板１０１上に本発明の電子部品装置１００の下面側の下部接続端子７を実装基板１０１との接続に、上面側の外部接続端子８の端子上部８ａを電子部品装置１００の上に搭載する部品との接続に使用している。電子部品装置１００の上に搭載するのはコンデンサ１０２などの部品でもよく、また、半導体チップを有する電子部品装置を搭載することも可能である。
さらに、図１５に示すように、図１４とは上下反対に本発明の電子部品装置１００を実装基板１０１に搭載する事も可能である。上面と下面とを逆にすると、つまり第１の主面５０を下面とし、第２の主面５１を上面とすると、千鳥配列となった下部接続端子７および外部接続端子８の端子下部８ｃが上面にくることになるが、この千鳥配列になっている部分に部品を搭載することも可能である。通常、電子部品装置は、中心部は反りが小さく、周辺に向かうほど反りが大きいため、反りの小さい中心側での実装により、電子部品装置と部品との搭載ミスが抑制できる。
なお、上述した各実施例においては便宜的に図の上側を第１の主面５０として、図の下側を第２の主面５１として説明したが、本発明は上下端子を有する電子部品装置であるため、上下面のどちらを第１の主面とみてもよく、第２の主面を上面とし、第１の主面を下面とした場合でも本発明内容に含まれる。
ところで、リードフレームは、通常、封止樹脂内側のインナーリードと、封止樹脂外側のアウターリードとに区別されており、さらに細かくは、半導体チップ部を支持するダイパッド部、ダイパッド部を支える役割を持つ吊りリード部など、リードフレームの位置や役割により名称が区別されている。本発明においては区別する必要がないので、すべてリードフレームとの名称にて意味を包含させている。
本発明の第１の実施例における電子部品装置を示す断面図（一部の封止樹脂は透過している） 同電子部品装置を示す上面図（封止樹脂は透過している） 図２のＡ−Ａ断面図 図２のＢ−Ｂ断面図 本発明の第２の実施例におけるリードフレームが上面のみに露出した場合を示す電子部品装置の断面図 本発明の他の構成に係る半切断のリードフレームを用いた電子部品装置の断面図 本発明の電子部品装置の上面図 本発明の電子部品装置の下面図 本発明の接続端子の千鳥配置を示す説明図 本発明の外部接続端子の配置を変えた電子部品装置を示し、（ａ）は上面図、（ｂ）は下面図 本発明のステップカットを用いた電子部品装置の断面図（一部の封止樹脂は透過している） 本発明による電子部品装置を実装基板に３次元実装した断面図 本発明の電子部品装置の製造方法を示す説明図 本発明の電子部品装置に部品を実装した状態を示す模式図 本発明の電子部品装置に部品を実装した他の状態を示す模式図 本発明の他の構成に係る電子部品装置の断面図 従来の電子部品装置を示す断面図 従来の電子部品装置を示す断面図
符号の説明
１ 第１の半導体チップ
２ 第２の半導体チップ
３ 金属細線
４ 封止樹脂
４ａ 段差
５ リードフレーム
６ バンプ
７ 下部接続端子
８ 外部接続端子
８ａ 端子上部
８ｂ 端子中間部
８ｃ 端子下部
５０ 上面
５１ 下面
１００ 電子部品装置
１０１ 実装基板
１０２ コンデンサ

Claims (9)

  1. 半導体チップを内部に有しており、第１の主面と対向する第２の主面とを有している樹脂封止型電子部品装置において、前記第１の主面と前記第２の主面にはそれぞれ複数の外部接続端子が配置してあり、前記外部接続端子は、端子上部と端子中間部と端子下部とからなり、前記端子上部と前記端子下部は前記第１の主面と略平行であり、前記端子中間部は前記第１の主面から前記第２の主面の方向へ伸びており、前記端子上部と前記端子中間部と前記端子下部が一体であり、前記外部接続端子は前記第１の主面側から前記第２の主面の方向へ屈曲して伸びており、前記第２の主面に露出することを特徴とする電子部品装置。
  2. 半導体チップを内部に有しており、第１の主面と対向する第２の主面とを有している樹脂封止型電子部品装置において、前記第１の主面と前記第２の主面にはそれぞれ複数の外部接続端子が配置してあり、前記外部接続端子は、端子上部と端子下部とからなり、前記端子上部と前記端子下部は前記外部接続端子の厚み方向に、前記外部接続端子の一部が段差を有して一体となっていることを特徴とする電子部品装置。
  3. 請求項１または２に記載の電子部品装置において、前記外部接続端子がリードフレームによって形成されていることを特徴とする電子部品装置。
  4. 請求項１〜３の何れか１項に記載の電子部品装置において、前記半導体チップが複数であり、前記第１の主面に近い側の前記半導体チップは前記第１の主面側の前記外部接続端子に、前記第２の主面に近い側の前記半導体チップは前記第２の主面側の前記外部接続端子に電気的に接続されていることを特徴とする電子部品装置。
  5. 請求項１〜４の何れか１項に記載の電子部品装置において、少なくとも１つ以上の前記第１の主面側の前記外部接続端子が前記第２の主面側の前記外部接続端子と電気的に接続していることを特徴とする電子部品装置。
  6. 請求項１〜５の何れか１項に記載の電子部品装置において、前記上部端子と、前記下部端子とが、前記第１の主面から前記第２の主面に向かう鉛直方向でみたときに位置がずれていることを特徴とする電子部品装置。
  7. 請求項１〜６の何れか１項に記載の電子部品装置において、前記第１の主面と前記第２の主面の面積が違うことを特徴とする電子部品装置。
  8. 請求項１〜７の何れか１項に記載の電子部品装置において、前記第１の主面と前記第２の主面とがなす側面のうち、少なくとも二辺には段差がついていることを特徴とする電子部品装置。
  9. 請求項１〜８の何れか１項に記載の電子部品装置において、前記第２の主面側の前記下部端子は前記第２の主面の周囲に配置しており、前記第１の主面側の前記上部端子は前記第１の主面内で前記第１の主面の中心側に配置されていることを特徴とする電子部品装置。
JP2007328090A 2007-12-20 2007-12-20 電子部品装置 Withdrawn JP2009152329A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007328090A JP2009152329A (ja) 2007-12-20 2007-12-20 電子部品装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007328090A JP2009152329A (ja) 2007-12-20 2007-12-20 電子部品装置

Publications (1)

Publication Number Publication Date
JP2009152329A true JP2009152329A (ja) 2009-07-09

Family

ID=40921148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007328090A Withdrawn JP2009152329A (ja) 2007-12-20 2007-12-20 電子部品装置

Country Status (1)

Country Link
JP (1) JP2009152329A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102487051A (zh) * 2010-12-02 2012-06-06 索尼公司 半导体装置及其制造方法
JP2013058530A (ja) * 2011-09-07 2013-03-28 Toppan Printing Co Ltd マルチチップ用複合リードフレーム及び半導体装置
WO2014132601A1 (ja) * 2013-02-26 2014-09-04 株式会社デンソー 圧力センサおよびその製造方法
US9349940B2 (en) 2014-09-17 2016-05-24 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102487051A (zh) * 2010-12-02 2012-06-06 索尼公司 半导体装置及其制造方法
JP2012119558A (ja) * 2010-12-02 2012-06-21 Sony Corp 半導体装置及びその製造方法
JP2013058530A (ja) * 2011-09-07 2013-03-28 Toppan Printing Co Ltd マルチチップ用複合リードフレーム及び半導体装置
WO2014132601A1 (ja) * 2013-02-26 2014-09-04 株式会社デンソー 圧力センサおよびその製造方法
JP2015158366A (ja) * 2013-02-26 2015-09-03 株式会社デンソー 圧力センサおよびその製造方法
US9719873B2 (en) 2013-02-26 2017-08-01 Denso Corporation Pressure sensor and method for manufacturing the same
US9349940B2 (en) 2014-09-17 2016-05-24 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
CN105990516A (zh) * 2014-09-17 2016-10-05 株式会社东芝 半导体装置
CN105990516B (zh) * 2014-09-17 2018-12-21 东芝存储器株式会社 半导体装置

Similar Documents

Publication Publication Date Title
US8102035B2 (en) Method of manufacturing a semiconductor device
US9385072B2 (en) Method of manufacturing semiconductor device and semiconductor device
US7812429B2 (en) Semiconductor device and manufacturing method of the same
JP5232394B2 (ja) 半導体装置の製造方法
KR20060121823A (ko) 가역 리드리스 패키지, 및 이를 제조 및 사용하기 위한방법
JP2009094118A (ja) リードフレーム、それを備える電子部品及びその製造方法
JP2009212315A (ja) 半導体装置及びその製造方法
US7973404B2 (en) Relay board provided in semiconductor device, semiconductor device, and manufacturing method of semiconductor device
JP2007184385A (ja) 半導体装置及びその製造方法
JP2008130701A (ja) 配線基板とそれを用いた半導体装置及び半導体装置の製造方法
JP2006261485A (ja) 半導体装置およびその製造方法
JP2008277751A (ja) 半導体装置の製造方法、および半導体装置
JP2012230981A (ja) 半導体装置及びその製造方法
JP2009152329A (ja) 電子部品装置
JP2009043793A (ja) 半導体装置、およびその半導体装置の製造方法
JP2008071927A (ja) 半導体装置の製造方法および半導体装置
JP6909630B2 (ja) 半導体装置
TWI501371B (zh) A wiring member for a semiconductor device, a composite wiring member for a semiconductor device, and a resin-sealed type semiconductor device
JP4207791B2 (ja) 半導体装置
JP2017183511A (ja) 半導体装置の製造方法
JP5499437B2 (ja) モールドパッケージ
JP2006186282A (ja) 半導体装置およびその製造方法
JP5266371B2 (ja) 半導体装置及びその製造方法
JP2010056339A (ja) 半導体装置の製造方法
JP2005333044A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110121

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110916