CN105990516B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN105990516B
CN105990516B CN201510101487.7A CN201510101487A CN105990516B CN 105990516 B CN105990516 B CN 105990516B CN 201510101487 A CN201510101487 A CN 201510101487A CN 105990516 B CN105990516 B CN 105990516B
Authority
CN
China
Prior art keywords
magnetic shield
rake
bending section
shield panel
basal part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510101487.7A
Other languages
English (en)
Other versions
CN105990516A (zh
Inventor
后藤善秋
赤田裕亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Publication of CN105990516A publication Critical patent/CN105990516A/zh
Application granted granted Critical
Publication of CN105990516B publication Critical patent/CN105990516B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Hall/Mr Elements (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明的实施方式提供一种磁屏蔽效果经提高的半导体装置。实施方式的半导体装置(1)具备：磁屏蔽板(3)，包括基底部(31)、倾斜部(32)、及弯曲部(33)，所述基底部(31)设置在衬底(2)，所述倾斜部(32)从基底部(31)的端部朝向外侧斜向延伸，所述弯曲部(33)设置在倾斜部(32)的前端；半导体元件(4)，接着在磁屏蔽板(3)的基底部(31)上；密封树脂层(5)，密封磁屏蔽板(3)及半导体元件(4)；及磁屏蔽膜(6)，覆盖密封树脂层(5)的表面，与弯曲部(33)的一部分接触。

Description

半导体装置
[相关申请案]
本申请案享有以日本专利申请案2014-188529号(申请日：2014年9月17日)为基础申请案的优先权。本申请案通过参照这个基础申请案而包含基础申请案的所有内容。
技术领域
本发明的实施方式涉及一种半导体装置。
背景技术
目前，开发、实用化有各种半导体存储器。在半导体存储器中，还实用化有如磁阻存储器(MRAM：Magnetoresistive Random Access Memory，磁阻随机存取存储器)的利用有磁的半导体存储器。磁阻存储器为利用有磁的记忆元件，因此存在保持在记忆元件的信息因外部磁场的影响而丢失的担忧。研究应用如下封装体结构：以往的具有磁阻存储器的半导体芯片为了抑制外部磁场的影响，例如沿半导体芯片的正面及背面而配置有软磁体作为磁屏蔽层。
在应用在具有磁阻存储器的半导体芯片的屏蔽封装体结构中，关于半导体芯片的背面侧，在半导体芯片与搭载这个半导体芯片的配线衬底之间配置软磁板，由此可简易地实现磁屏蔽。关于半导体芯片的正面侧，研究以与背面侧的软磁板相接的方式配置例如大致L字型的软磁板。在这种结构中，无法在未由L字型的软磁板覆盖的半导体芯片的端部侧获得充分的磁屏蔽效果。
还可考虑如下情况：向上方提升背面侧的软磁板的两端部，在这些提升部上，以与背面侧的软磁板接触的方式配置正面侧的软磁板而形成磁路。在这个情况下，存在如下担忧：因软磁板的弯曲加工精度等的影响，难以使背面侧的软磁板的提升部与正面侧的软磁板无间隙地接触，因软磁板间的间隙而导致磁屏蔽效果降低。而且，预先配置正面侧的软磁板的结构存在如下担忧：在对半导体芯片进行树脂密封时，无法在半导体芯片与正面侧的软磁板之间充分地填充树脂。未填充密封树脂的部分使半导体装置的可靠性等降低。
发明内容
本发明的实施方式提供一种可获得半导体芯片的优异的磁屏蔽效果的半导体装置。
实施方式的半导体装置具备：衬底；磁屏蔽板，包括基底部、倾斜部、及弯曲部，所述基底部设置在衬底上，所述倾斜部从基底部的端部朝向外侧斜向延伸，所述弯曲部设置在倾斜部的前端；半导体元件，接着在磁屏蔽板的基底部上；密封树脂层，密封磁屏蔽板及半导体元件；及磁屏蔽膜，覆盖密封树脂层的表面，与弯曲部的一部分接触。
附图说明
图1是表示实施方式的半导体装置的俯视穿透图。
图2是沿图1所示的半导体装置的A-A线的剖视图。
图3(a)及(b)是表示形成图1所示的半导体装置的磁屏蔽膜前的装置状态的平面图及剖视图。
图4是表示在图3所示的装置形成有磁屏蔽膜的状态的剖视图。
图5(a)及(b)是将图1所示的半导体装置所使用的磁屏蔽板的第一构成例局部放大而表示的图。
图6是将图1所示的半导体装置所使用的磁屏蔽板的第二构成例局部放大而表示的图。
图7是将图1所示的半导体装置所使用的磁屏蔽板的第三构成例局部放大而表示的图。
图8是将图1所示的半导体装置所使用的磁屏蔽板的第四构成例局部放大而表示的图。
图9是表示制造图1所示的半导体装置时所使用的多片式配线衬底的平面图。
图10是表示制造图1所示的半导体装置时所使用的多片式磁屏蔽板的平面图。
图11是表示图1所示的半导体装置的制造步骤的平面图。
具体实施方式
以下，参照附图，对实施方式的半导体装置进行说明。图1是穿透表示半导体装置的内部构成的俯视图(俯视穿透图)，图2是沿图1的A-A线的剖视图。图3是表示在图1所示的半导体装置形成磁屏蔽膜前的状态的图，且图3(a)是将形成磁屏蔽膜前的装置状态局部放大而表示的平面图，图3(b)是沿图3(b)的B-B线的剖视图。图4是表示在图3所示的装置形成有磁屏蔽膜的状态的剖视图。
图1至图4所示的半导体装置1具备：衬底2；截面为大致コ字状的磁屏蔽板3，固着在衬底2上；半导体芯片4，搭载在磁屏蔽板3上；密封树脂层5，密封磁屏蔽板3及半导体芯片4；及磁屏蔽膜6，覆盖密封树脂层5的表面。另外，以下说明中的上下方向以将衬底2的搭载有磁屏蔽板3及半导体芯片4的面设为上方的情况为基准。
作为衬底2，例如可使用在绝缘树脂衬底的表面或内部设置有配线网(未图示)的配线衬底，具体而言，可利用使用有玻璃-环氧树脂或BT树脂(双马来酰亚胺-三嗪树脂)等的印刷配线板(多层印刷衬底等)。配线衬底2具有成为半导体芯片的搭载面的表面2a。配线衬底2的表面2a具有端子形成区域X1、X2、及芯片搭载区域Y。端子形成区域X1、X2分别沿矩形的配线衬底2的长边设置。在端子形成区域X1、X2，设置有与半导体芯片4连接的连接端子7。在配线衬底2的表面2a，设置有用于定位的对准标记8。配线衬底2的表面2a除连接端子7及对准标记8等外，由阻焊剂(未图示)覆盖。
在配线衬底2的表面2a的芯片搭载区域Y，利用接着剂层9接着有截面为大致コ字状的磁屏蔽板3。在磁屏蔽板3中，可使用铁(Fe)、镍(Ni)、钴(Co)等软磁金属、或包含至少一种这些软磁金属的软磁合金等。作为软磁合金等，可列举硅钢(Fe-Si)、碳钢(Fe-C)、镍铁合金(Fe-Ni)、铁硅铝合金(Fe-Si-Al)、铁钴合金(Fe-Co)、肥粒铁不锈钢等。在磁屏蔽膜6中，也可使用相同的软磁材料。在磁屏蔽膜6中，可使用与磁屏蔽板3相同的软磁材料，也可使用不同的软磁材料。
磁屏蔽板3具有基底部31，所述基底部31具有与矩形的半导体芯片4相等、或者大于这个矩形的半导体芯片4的矩形形状。磁屏蔽板3的基底部31利用接着剂层9接着在芯片搭载区域Y。磁屏蔽板3的基底部31为具备平板形状的基底部，所述平板形状具有沿端子形成区域X1、X2的长边、及与长边正交的短边。在基底部31的短边侧的两端部，分别设置有倾斜部32。倾斜部32以从基底部31的端部朝向外侧而向斜上方延伸的方式设置。在倾斜部32的前端，分别设置有弯曲部33。之后详述磁屏蔽板3的具体形状。
在磁屏蔽板3的基底部31上，利用接着剂层(未图示)接着有半导体芯片4。半导体芯片4例如具有磁阻存储器(MRAM)元件。然而，半导体芯片4并不限定于此，可应用谋求排除外部磁场的影响的半导体芯片。半导体芯片4具有电极垫10，所述电极垫10沿位于端子形成区域X1、X2的附近的两条长边设置。半导体芯片4的电极垫10经由金(Au)线等键合线11，与设置在端子形成区域X1、X2的连接端子7电连接。
在配线衬底2的表面2a上，形成有密封树脂层5，所述密封树脂层5连同密封键合线11等一并密封磁屏蔽板3及半导体芯片4。然而，设置在磁屏蔽板3的倾斜部32的前端的弯曲部33的至少一部分从密封树脂层5露出。如图3所示，弯曲部33具有从密封树脂层5露出的露出部分33a。在密封树脂层5的上表面及侧面，形成有磁屏蔽膜6。密封树脂层5的表面由磁屏蔽膜6覆盖。如图4所示，磁屏蔽膜6与弯曲部33的露出部分33a相接。磁屏蔽膜6例如通过镀敷法、溅镀法、导电膏的涂布法等形成。
参照图3至图8，对磁屏蔽板3的形状、磁屏蔽板3的从密封树脂层5的露出结构、及基于这些形状及露出结构的磁屏蔽板3与磁屏蔽膜6的接触结构进行详述。如上所述，磁屏蔽板3具有基底部31、倾斜部32、及弯曲部33。基底部31具有与矩形的半导体芯片4相等、或者大于矩形的半导体芯片4的矩形形状。半导体芯片4的背面侧由基底部31覆盖。倾斜部32以如下方式设置：相对于垂直于基底部31的方向，以基底部31的端部(短边侧的两端部)为支点而向基底部31的外侧方向倾斜。
如图5所示，倾斜部32以倾斜角(基底部31与倾斜部32所成的角度)θ成为钝角的方式，设置在基底部31的短边侧端部。图5(a)是将磁屏蔽板3的基底部31、倾斜部32、及弯曲部33放大而表示的剖视图，图5(b)是从图5(a)的箭头方向观察基底部31、倾斜部32、及弯曲部33的图。倾斜部32因倾斜角θ为钝角而具有弹性。将具有弹性的倾斜部32作为向上方的提升部而设置到基底部31的两端部，由此可吸收构成磁屏蔽板3的软磁板的弯曲加工的不均、密封树脂层5的厚度不均等而提高磁屏蔽板3的从密封树脂层5的露出精度。
倾斜部32的倾斜角θ就对倾斜部32赋予适度的弹性，并且确保作为向上方的提升部而具有倾斜部32的磁屏蔽板3对半导体芯片4的收容性、即半导体芯片4向由基底部31及倾斜部32形成的容器形状部内的配置性的方面而言，例如优选120度以上150度以下，典型的是135度左右。如果倾斜角θ过小，则倾斜部32的弹性降低。如果倾斜角θ过大，则磁屏蔽板3对半导体芯片4的收容性降低。如果为了确保半导体芯片4的收容性而使倾斜部32变长，则导致半导体装置1的大型化。
在倾斜部32的前端设置有弯曲部33，以便在使倾斜部32的前端侧从密封树脂层5露出时，露出部分的形状稳定。弯曲部33具有使倾斜部32的前端向外侧弯曲的形状。在倾斜部32的前端设置弯曲部33，由此在利用倾斜部32的弹性调节倾斜部32的前端高度的情况下，从上方观察倾斜部32的前端时的形状也几乎成为固定。可使设置在倾斜部32的前端的弯曲部33的一部分33a稳定地从密封树脂层5露出。因此，磁屏蔽膜6稳定地与磁屏蔽板3接触，因此可由磁屏蔽板3及磁屏蔽膜6形成良好的磁路。
即，半导体芯片4的下表面及短边侧的侧面由磁屏蔽板3覆盖，进而半导体芯片4的上表面及侧面由磁屏蔽膜6覆盖，所述磁屏蔽膜6与磁屏蔽板3接触而形成磁路。产生在半导体装置1的外部的磁力线在由磁屏蔽板3及磁屏蔽膜6形成的磁屏传递，因此可有效地防止磁力线向半导体装置1的内部的侵入。因此，可有效地获得相对于半导体芯片4的磁屏蔽性。
作为使磁屏蔽板3的弯曲部33的一部分从密封树脂层5露出的方法，可考虑若干方法。例如，使磁屏蔽板3的弯曲部33与形成密封树脂层5时使用的模具、具体而言形成密封树脂层5的填充空间的模具的模腔面接触。在使弯曲部33与模具接触的状态下，形成密封树脂层5，由此弯曲部33的一部分(与模具的接触部)从密封树脂层5露出。在弯曲部33与模具接触时，因基于倾斜部32的倾斜角θ的弹性与弯曲部33的滑动性而使倾斜部32向横向扩展。因此，即使在软磁板的加工精度或密封树脂层5的厚度产生不均，也可使弯曲部33稳定地与模具接触。
进而，弯曲部33与模具接触时的形状几乎固定，因此可使弯曲部33的从密封树脂层5的露出部分33a的形状稳定。弯曲部33的曲率半径R优选考虑与模具的接触性或装置尺寸等而设定。而且，磁屏蔽板3的基底部31到弯曲部33的前端面为止的高度优选考虑软磁板的加工不均或密封树脂层5的厚度不均等，而以在产生这些不均的情况下，弯曲部33也始终与模具碰触之方式设定。在用于成形的模具中，优选使用为了防止模具污染而使用片材的片材模型类型。弯曲部33的从密封树脂层5的露出量按照弯曲部33陷入在片材的程度变多。
在密封树脂层5的成形中，还可应用转移成形及压缩成形中的任一种。例如，在通过压缩成形而形成密封树脂层5的情况下，在一对压缩成形模具(模型)内，配置用于密封的树脂材料及被密封的装置零件(被密封零件/在这里为在衬底2搭载有磁屏蔽板3及半导体芯片4的零件)，在关闭一对压缩成形模具后，一方面加压一方面加热，由因加热而流动化的树脂材料覆盖磁屏蔽板3或半导体芯片4，由此形成密封树脂层5。在对一对压缩成形模具进行加压时，易于使磁屏蔽板3的弯曲部33与压缩成形模具(模具)接触。
作为使磁屏蔽板3的弯曲部33从密封树脂层5露出的其他方法，可列举如下方法：将具有弯曲部33的倾斜部32埋设到密封树脂层5内，从上表面侧切削这个状态的密封树脂层5，由此使弯曲部33的一部分从密封树脂层5露出。在这个情况下，可基于弯曲部33的形状等提高弯曲部33的从密封树脂层5的露出性。然而，密封树脂层5的切削量的管理等需要花费工夫，而且切削步骤本身的成本也增加，因此优选应用使所述弯曲部33与模具接触的方法、即不切削密封树脂层5而使弯曲部33从密封树脂层5露出的方法。由此，可稳定且低成本地提供具有从密封树脂层5露出的弯曲部33的装置零件，进而提供具有与弯曲部33的露出部分33a接触的磁屏蔽膜6的半导体装置1。
其次，对磁屏蔽板3的倾斜部32的平面形状进行说明。就磁屏蔽板3的磁屏蔽性的观点而言，如图5(a)所示，倾斜部32的平面形状优选实体板状(平板状)。然而，为了提高弯曲部33的露出稳定性，优选应用具有如图6至图8所示的形状的倾斜部32。即，在使弯曲部33与模具接触并以向横向扩展的方式变形的情况下，弯曲力矩在倾斜部32的根基部分、即与基底部31的连接部分成为最大。如果将倾斜部32的平面形状设为根基部分相连的实体板状，则为了使倾斜部32均匀地变形，需要施加相对较大的力。
相对于这种方面，如图6至图8所示，将倾斜部32相对于与基底部31的端部方向(基底部31的短边方向)平行的方向分割成多个的情况较为有效。图6至图8所示的倾斜部32具有多个倾斜分割片34。多个倾斜分割片34分别具有设置在前端的弯曲部33。倾斜分割片34较实体板状的倾斜部32更易于变形，因此可提高设置在这些倾斜分割片34的前端的弯曲部33的从密封树脂层5的露出稳定性。而且，产生在半导体装置1的外部的磁力线易于向软磁材料存在的方向受到牵引并通过软磁材料内，因此即使在倾斜分割片34间存在间隙，也可获得磁屏蔽效果。
为了提高具有多个倾斜分割片34的倾斜部32的磁屏蔽效果，有效的是如图7及图8所示，在与基底部31的端部方向平行的方向上，以连接片35连接邻接的倾斜分割片34间。连接片35设置在除倾斜分割片34的与基底部31的连接部、及倾斜分割片34的包含弯曲部33的前端部以外的部分间。连接片35可如图7所示般以只连接邻接的倾斜分割片34间的方式设置，也可如图8所示般以连接三个以上的倾斜分割片34间的方式设置。连接片35的倾斜分割片34的连接结构是在兼顾弯曲部33的露出稳定性及屏蔽效果下而适当地设定。
如上所述，就磁屏蔽板3的磁屏蔽性的观点而言，倾斜部32的平面形状优选为实体板状。然而，在这个情况下，存在弯曲部33的露出稳定性差于其他构成的担忧。另一方面，关于弯曲部33的露出稳定性，如图6所示，优选的是分割倾斜部32而由多个倾斜分割片34构成。然而，在这个情况下，存在磁屏蔽效果差于其他构成的担忧。如图7及图8所示，由多个倾斜分割片34及连接这些多个倾斜分割片34的连接片35构成倾斜部32的结构成为这些构成的中间构成。倾斜部32的平面形状可兼顾弯曲部33的露出稳定性及屏蔽效果而适当地选择。
其次，参照图9至图11，对半导体装置1的制造步骤进行说明。然而，以下所示的制造步骤为半导体装置1的制造步骤的一例，并不限定于此。图9表示包括成为配线衬底2的多个装置形成区域101的多片式集合衬底100。多个装置形成区域101分别具有连接端子7。进而，在装置形成区域101的芯片搭载区域，分别贴附有形成接着剂层9的接着膜102。接着膜102优选具有大于磁屏蔽板3的基底部31的形状。集合衬底100具有用于在制造装置内搬送及定位的圆孔103。
将磁屏蔽板3接着到配线衬底2的接着膜102以如下等方法配置：例如，在配线衬底2的制造步骤中预先贴附；预先贴附到磁屏蔽板3；在即将接着磁屏蔽板3前，贴附到配线衬底2。预先在磁屏蔽板3贴附接着膜102的方法在贴附接着膜102时，需要避开倾斜部32而支撑基底部31，贴附辅具的形状变复杂。如果考虑贴附位置精度，则接着膜102优选小于基底部31的尺寸，因此在将磁屏蔽板3贴附在配线衬底2后，易于在磁屏蔽板3与配线衬底2之间产生细长的间隙。这个间隙在树脂密封时变得不利。
通过将接着膜102预先贴附到配线衬底2，可使用大于基底部31的接着膜103，因此不存在树脂密封时变得不利的情况。进而，在将接着膜103贴附到平坦的配线衬底2的情况下，可简化贴附辅具的形状。在这里，在集合衬底100的各装置形成区域101，贴附接着膜102。在即将接着磁屏蔽板3前在配线衬底2贴附接着膜102的方法因生产线变长而不利。
图10表示利用悬挂销111将多个磁屏蔽板3连接在框架112的集合屏蔽板110。集合屏蔽板110具有圆孔113，所述圆孔113较集合衬底100的用于搬送及定位的圆孔103大一圈。其原因在于，考虑将集合衬底100与集合屏蔽板110贴合时的位置偏移，并且在制造装置内利用集合衬底100的圆孔103进行搬送及定位。如图11所示，在集合衬底100上贴合集合屏蔽板110。集合衬底100与集合屏蔽板110的贴合是通过如下方式进行：经由接着膜102将磁屏蔽板3分别贴附到各装置形成区域101。
在集合屏蔽板110的各磁屏蔽板3上，搭载半导体芯片4，利用键合线11将半导体芯片4的电极与装置形成区域101的连接端子7电连接。将这种状态的集合屏蔽板110与集合屏蔽板110的积层物设置到密封装置的模具内。此时，以各磁屏蔽板3的弯曲部33与模具接触的方式，将积层物配置到模具内。在积层物的各装置形成区域101上，形成密封磁屏蔽板3及半导体芯片4的密封树脂层5。密封树脂层5以统一密封多个装置形成区域101的方式形成。将这种树脂密封体对应于各装置形成区域101而单片化。此时，还切断集合屏蔽板110的悬挂销111。在单片化后的装置表面形成磁屏蔽膜6，由此制作实施方式的半导体装置1、即带有磁屏蔽功能的半导体封装体。
另外，对本发明的若干实施方式进行了说明，但这些实施方式是作为示例而提出，并不意图限定发明的范围。这些新颖的实施方式可由其他各种形态实施，可在不脱离发明的主旨的范围内，进行各种省略、置换、变更。这些实施方式及其变化包含在发明的范围或主旨内，并且包含在权利要求书中所记载的发明及其均等的范围内。
[符号的说明]
1 半导体装置
2 配线衬底
3 磁屏蔽板
31 基底部
32 倾斜部
33 弯曲部
33a 露出部分
34 倾斜分割片
35 连接片
4 半导体芯片
5 密封树脂层
6 磁屏蔽膜

Claims (5)

1.一种半导体装置，其特征在于具备：
衬底；
磁屏蔽板，包括基底部、倾斜部、及弯曲部，所述基底部设置在所述衬底，所述倾斜部从所述基底部的端部朝向外侧斜向延伸，所述弯曲部设置在所述倾斜部的前端；
半导体元件，接着在所述磁屏蔽板的所述基底部上；
密封树脂层，密封所述磁屏蔽板及所述半导体元件；以及
磁屏蔽膜，覆盖所述密封树脂层的上表面及侧面，与所述弯曲部的一部分接触。
2.根据权利要求1所述的半导体装置，其特征在于：所述磁屏蔽板的所述倾斜部具有相对于与所述基底部的所述端部平行的方向分割的多个倾斜分割片，在所述多个倾斜分割片的各自的前端，设置着所述弯曲部。
3.根据权利要求2所述的半导体装置，其特征在于：所述倾斜部具有连接片，所述连接片在与所述端部平行的方向连接相邻的所述倾斜分割片的除与所述基底部的连接部、及所述弯曲部以外的部分间。
4.根据权利要求1至3中任一项所述的半导体装置，其特征在于：所述半导体芯片具有磁阻存储器元件。
5.根据权利要求1至3中任一项所述的半导体装置，其特征在于：所述磁屏蔽板及所述磁屏蔽膜使用软磁材料。
CN201510101487.7A 2014-09-17 2015-03-06 半导体装置 Active CN105990516B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014188529A JP2016063015A (ja) 2014-09-17 2014-09-17 半導体装置
JP2014-188529 2014-09-17

Publications (2)

Publication Number Publication Date
CN105990516A CN105990516A (zh) 2016-10-05
CN105990516B true CN105990516B (zh) 2018-12-21

Family

ID=55455638

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510101487.7A Active CN105990516B (zh) 2014-09-17 2015-03-06 半导体装置

Country Status (4)

Country Link
US (1) US9349940B2 (zh)
JP (1) JP2016063015A (zh)
CN (1) CN105990516B (zh)
TW (1) TWI623072B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6411249B2 (ja) * 2015-03-11 2018-10-24 新光電気工業株式会社 半導体装置
JP2020043258A (ja) * 2018-09-12 2020-03-19 キオクシア株式会社 半導体メモリおよびその製造方法
JPWO2020241068A1 (zh) * 2019-05-30 2020-12-03

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009152329A (ja) * 2007-12-20 2009-07-09 Panasonic Corp 電子部品装置
CN102208429A (zh) * 2010-03-31 2011-10-05 瑞萨电子株式会社 半导体器件和半导体器件组件
CN103107281A (zh) * 2011-11-15 2013-05-15 中芯国际集成电路制造(北京)有限公司 半导体器件及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2092371C (en) * 1993-03-24 1999-06-29 Boris L. Livshits Integrated circuit packaging
US5355016A (en) * 1993-05-03 1994-10-11 Motorola, Inc. Shielded EPROM package
US5798283A (en) * 1995-09-06 1998-08-25 Sandia Corporation Method for integrating microelectromechanical devices with electronic circuitry
KR100662610B1 (ko) * 2005-01-25 2007-01-02 삼성전자주식회사 자계검출소자 및 그 제조방법
US7808087B2 (en) * 2006-06-01 2010-10-05 Broadcom Corporation Leadframe IC packages having top and bottom integrated heat spreaders
JP2012151353A (ja) * 2011-01-20 2012-08-09 Sharp Corp 半導体モジュール
JP2013093508A (ja) 2011-10-27 2013-05-16 Toshiba Corp 半導体装置
US9030841B2 (en) * 2012-02-23 2015-05-12 Apple Inc. Low profile, space efficient circuit shields
JP5829562B2 (ja) 2012-03-28 2015-12-09 ルネサスエレクトロニクス株式会社 半導体装置
US9156680B2 (en) * 2012-10-26 2015-10-13 Analog Devices, Inc. Packages and methods for packaging
JP6010005B2 (ja) * 2013-09-09 2016-10-19 株式会社東芝 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009152329A (ja) * 2007-12-20 2009-07-09 Panasonic Corp 電子部品装置
CN102208429A (zh) * 2010-03-31 2011-10-05 瑞萨电子株式会社 半导体器件和半导体器件组件
CN103107281A (zh) * 2011-11-15 2013-05-15 中芯国际集成电路制造(北京)有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
CN105990516A (zh) 2016-10-05
JP2016063015A (ja) 2016-04-25
US9349940B2 (en) 2016-05-24
TWI623072B (zh) 2018-05-01
TW201613042A (en) 2016-04-01
US20160079515A1 (en) 2016-03-17

Similar Documents

Publication Publication Date Title
CN104576557B (zh) 包括插入件开口的半导体封装件装置
CN103456699B (zh) 集成电路封装结构及其封装方法
CN109411423A (zh) 半导体封装件及包括半导体封装件的电子装置
CN103943610B (zh) 一种电子元件封装结构及电子设备
CN105990516B (zh) 半导体装置
CN102157482A (zh) 具有复合基材的电子系统
CN106470527B (zh) 用于形成增强型指纹辨识模块的印刷电路板结构
CN108933121A (zh) 半导体封装装置
CN112702892A (zh) 电子设备
CN106206513B (zh) 包括多个堆叠芯片的半导体封装
CN105448860A (zh) 半导体装置
CN205542768U (zh) Sip封装结构
CN103247580B (zh) 电子器件模块以及制造方法
JPWO2020071493A1 (ja) モジュール
CN105518850A (zh) 半导体装置及其制造方法
WO2019033907A1 (zh) 智能卡及其制造方法
JP2017174098A (ja) 無線ｉｃタグ
JP5882588B2 (ja) インダクタ部品および電子装置
CN101231989A (zh) 增进散热效益的半导体封装载膜与封装构造
CN209087825U (zh) 器件和半导体器件
CN207834270U (zh) 一种封装结构
CN208434179U (zh) 一种电路板
CN109119392A (zh) 通过微流道散热的器件封装结构及其制作方法
CN202178252U (zh) 多圈排列无载体双ic芯片封装件
CN209560550U (zh) 一种内置芯片的超薄磁头、读卡器和刷卡设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20170808

Address after: Tokyo, Japan

Applicant after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Applicant before: Toshiba Corp.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Tokyo

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo

Patentee before: Pangea Co.,Ltd.

Address after: Tokyo

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo

Patentee before: TOSHIBA MEMORY Corp.

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20220127

Address after: Tokyo

Patentee after: Pangea Co.,Ltd.

Address before: Tokyo

Patentee before: TOSHIBA MEMORY Corp.

TR01 Transfer of patent right