CN105448860A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN105448860A
CN105448860A CN201510475682.6A CN201510475682A CN105448860A CN 105448860 A CN105448860 A CN 105448860A CN 201510475682 A CN201510475682 A CN 201510475682A CN 105448860 A CN105448860 A CN 105448860A
Authority
CN
China
Prior art keywords
semiconductor chip
distance piece
chip
distributing board
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510475682.6A
Other languages
English (en)
Other versions
CN105448860B (zh
Inventor
安部洋一
佐藤祐子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN105448860A publication Critical patent/CN105448860A/zh
Application granted granted Critical
Publication of CN105448860B publication Critical patent/CN105448860B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1511—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Geometry (AREA)

Abstract

本发明提供了具有改善的散热特性的半导体装置。所述半导体装置包括：配线板，具有芯片安装表面和在所述芯片安装表面之上形成的多个电极焊盘；位于所述配线板的芯片安装表面之上的半导体芯片，具有多个接合焊盘；多根导线，用于连接所述电极焊盘和所述接合焊盘；散热板，位于所述半导体芯片之上；以及密封部件，覆盖所述配线板的芯片安装表面、所述半导体芯片、所述导线以及所述散热板。间隔件位于所述配线板的芯片安装表面和所述半导体芯片之间并且所述密封部件位于所述半导体芯片和所述散热板之间。

Description

半导体装置
相关申请的交叉引用
在此通过引用全部并入2014年9月19日提交的日本专利申请第2014-191224号的公布内容，包括说明书、附图和摘要。
技术领域
本发明涉及半导体装置，并且更为具体而言，涉及用于具有安装在配线板之上的多个半导体芯片的半导体装置的技术。
背景技术
日本未审查专利申请公开第2005-223008号公开了一种半导体模块，其中功率MOS芯片(控制侧元件)5、功率MOS芯片(同步整流侧元件)以及用于驱动在这些芯片上形成的MOSFET的栅极的驱动IC芯片9通过倒装芯片接合安装在安装板3上。在该模块中，散热器53放置于功率MOS芯片5的背面并且散热器53延伸至散热器53覆盖驱动IC芯片9的位置。功率MOS芯片5和驱动IC芯片9囊封入具有树脂材料61的单个封装内。
日本未审查专利申请公开第2012-33559号公开了一种半导体装置200，该半导体装置200包括基板101、放置于基板上的半导体元件103、通过间隔件201放置于半导体元件之上的散热部件107以及覆盖基板101的上部、半导体元件103、间隔件201以及散热部分107的密封部件105(参见图5)。它还公开了半导体装置600，该半导体装置包括在半导体基板101上并排放置的多个半导体芯片(元件)103、通过粘合剂102A放置于半导体芯片103之上的散热部件107以及覆盖基板101的上部、半导体芯片103以及散热部件107的密封部件105(参见图20A和图20B)。
发明内容
本申请发明人检查了下述的半导体装置：包括配线板、通过粘合剂在配线基板上平面地并列放置的第一半导体芯片和第二半导体芯片，用于连接在所述配线板的上表面上形成的多个端子和所述第一半导体芯片和第二半导体芯片的接合焊盘的多根导线，以及使用树脂覆盖所述第一半导体芯片和第二半导体芯片以及所述导线的密封部件。因此，本申请发明人发现了下面的问题。具体而言，本申请发明人检查了上述半导体装置的散热结构。在本申请发明人所检测的半导体装置中，第一半导体芯片和第二半导体芯片的操作保证温度设置为125°或更低。
本申请发明人首先检查了下述的结构：在第一半导体芯片的上表面和第二半导体芯片的上表面之上放置一个散热板，每个通过粘合剂、间隔件以及粘合剂。
第一半导体芯片和第二半导体芯片每个具有矩形上表面并且第一半导体芯片的上表面的尺寸为6x8mm并且第二半导体芯片的上表面的尺寸是2.5x3.5mm。多个接合焊盘是以交错的模式沿着上表面的边缘(侧边)布置在第一半导体芯片和第二半导体芯片的上表面，因此可以安装间隔件的区域比第一半导体芯片和第二半导体芯片的上表面的尺寸小。估计显示位于第一半导体芯片之上的间隔件应是测量为4.5x6.5x0.4(厚度)mm的矩形平行六面体并且位于第二半导体芯片之上的间隔件应是测量为1x2x0.5(厚度)mm的矩形平行六面体。因此，进一步检查所产生的结果是，发现了下面的问题。
首先，发明人发现了下面的问题：由于待安装至第二半导体芯片上表面的间隔件较小，将间隔件安装(放置和接合)在第二半导体芯片之上的工作效率相当低并且安装工作不能稳定的进行，因此制造产量较低。
其次，发明人由于检查下述结构而发现了下面的问题：所述结构中，两个散热板通过粘合剂、间隔件和粘合剂分别放置在第一半导体芯片的上表面和第二半导体芯片的上表面之上。在此结构中，由于第二半导体芯片之上的间隔件的底部区域(1x2mm)较小并且间隔件和散热板之间粘合区域较小，待放置在第二半导体芯片之上的散热板的底部区域不能足够大以实现期望的操作保证温度。如果增加散热板的底部区域，散热板可能倾斜。而且，已发现散热板和间隔件之间或者间隔件和第二半导体芯片之间可能发生剥离。
本发明的目的是提供用于改善具有安装在配线板之上的半导体芯片的半导体装置的散热特征的技术。
本发明的上述和其他目的和新颖特征根据本说明书的下面的具体描述和附图将会更加清楚。
本文将公开的本发明的一个主要方面在下面简要概述。
根据本发明的一个方面，提供了一种半导体装置，该装置包括：配线板，该配线板具有芯片安装表面和在所述芯片安装表面上形成的多个电极焊盘；半导体芯片，位于所述配线板的芯片安装表面，具有多个接合焊盘；多根导线，用于连接所述电极焊盘和所述接合焊盘；散热器，位于所述半导体芯片之上；以及密封部件，所述密封部件覆盖所述配线板的芯片安装表面、所述半导体芯片、所述导线、第一间隔件以及散热板。所述间隔件位于配线板的芯片安装表面和半导体芯片之间并且所述密封部件位于所述半导体芯片和散热器之间。
下面是通过本发明的上述主要方面实现的有益效果的简要描述。
根据本发明，改善半导体装置的散热特征。
附图说明
图1是显示根据本发明第一实施方式的半导体装置的上表面侧内部结构的平面视图。
图2是沿图1的线A-A截取的截面视图；
图3是显示可用于根据第一实施方式的半导体装置的间隔件的厚度和面积之间关系的图表；
图4是显示根据本发明第二实施方式的半导体装置的上表面侧内部结构的平面视图；
图5是沿图4的线B-B截取的截面视图；
图6是沿图4的线C-C截取的截面视图。
具体实施方式
说明书中描述的原则
若需要或为了方便起见，本发明的优选实施方式可以在不同的部分分别描述，但这样描述的实施方式，除非明确地另外指出，不是彼此不相关的。无论它们描述的顺序如何，一个实施方式可以部分地是另外实施方式的具体形式，或者一个实施方式可以部分地或全部地是另外实施方式的变形。基本上，相同元件或事物的描述不再重复。在优选实施方式中，当对于一个元件指明一个具体的数值时，除非明确地另外指出或者除非理论上限定为该数值或除非上下文显然要求该元件限制为该具体数值，该数值对于该元件而言不是必须的。
在本发明的实施方式中材料或成分的描述中，表达“X包括A”不排除包括A之外的元素的材料或成分，除非明确地另外指出或者除非上下文明显要求排除另外的元素。如果表达涉及成分，它意味着“X包含A作为主要成分”。例如，术语“硅部件”显然不仅指代由纯硅制成的部件，还指代由包含硅作为主要成分的SiGe(锗硅)合金或另外类型的多成分合金制成的部件或包含另外添加剂的部件。类似地，例如，术语“镀金”、“铜层”、以及“镀镍”显然不仅指代由纯金、Cu和镍制成的部件，还指代分别包含金、Cu和镍作为主要成分的多成分材料制成的部件。
而且，即使对于一个元件指明一个具体的数值或数量，该元件的数值或数量可以大于或小于该具体的数值或数量，除非明确地另外指出或者除非另论上限定为该具体的数值或数量或者除非上下文要求该元件限定为该具体的数值或数量。
在举例说明优选实施方式的附图中，相同或相似元件分配相同或相似的附图标记并且基本上它们的描述不再重复。
关于附图，可以甚至在截面视图中省略阴影线等，如果阴影线可导致图表看起来复杂或容易区分所关注的区域和空白的话。与此相关，可以甚至对于平面视图中闭合孔省略背景轮廓线，如果孔的轮廓根据解释是清楚的话等。而且，即使附图不显示界面视图，可以添加阴影线或点图案以澄清所关注的区域不是空白或清楚地显示区域的边界。
下面将通过采用下述半导体装置描述优选实施方式：所述半导体装置中，并入CPU(中央处理单元)核心、存储器核心、图形核心以及接口核心的SoC(芯片上的系统)芯片以及并入D/A转换器电路等的PHY(物理层)芯片等并列设置于配线板之上，作为BGA(球网格阵列)半导体装置的一个实例。在此半导体装置中，例如，来自SoC芯片的数据可以通过PHY芯片转换为光信号(或电信号)并被发送至光纤(或双绞线)。同样，来自光纤(或双绞线)的数据可以发送至SoC芯片。因此，在半导体装置内部(配线板的表面)，用于直接电连接SoC芯片和PHY芯片的多个配线设置为，例如，通过所述配线将来自SoC芯片的数据发送至PHY芯片。
第一实施方式
<半导体装置>
本实施方式涉及BGA(球网格阵列)半导体装置。图1是显示BGA半导体装置的上表面侧内部结构的平面视图并且图2是沿图1的线A-A截取的截面视图。
根据本实施方式的半导体装置SD包括：配线板10；安装在配线板10之上的半导体芯片1；安装在半导体芯片1之上的间隔件7；安装在间隔件7之上的散热板9；安装在配线板10之上的半导体芯片1的区域之外的另外区域的间隔件8；安装在间隔件8之上的半导体芯片3；用于电连接半导体芯片1和配线板10的多根导线5；用于电连接半导体芯片3和配线板10的多根导线6；以及用于密封半导体芯片1和半导体芯片3、间隔件7和间隔件8、导线5和导线6以及散热板9的密封部件(密封树脂)23。
首先，将参考图1和图2描述半导体装置SD的配线板10。配线板10包括具有上表面(芯片安装表面，前表面)11a和与上表面11a相反的下表面(封装表面，背表面)11b的核心层(绝缘层，核心绝缘层)11。核心层11是，例如，具有玻璃环氧树脂等的绝缘层的树脂板。
在核心层11的上表面11a上形成多个端子(接合引线，电极焊盘)12、与端子12分别电连接的多个配线(上配线)12c、半导体芯片安装层12a以及间隔件安装层12b。端子12、配线12c、半导体芯片安装层12a以及间隔件安装层12b是，例如，由在铜表面上形成有涂覆层(未示出)的铜制成，以及例如，镍(Ni)膜和镍(Ni)膜之上的金(Au)膜是堆叠的。在核心层11的下表面11b上形成由多个连接盘(端子，电极焊盘)14和多个散热连接盘14a和14b。多个连接盘(端子，电极焊盘)14和多个散热连接盘14a和14b是由铜(Cu)和例如在铜的上表面上形成的镍(Ni)膜涂覆层制成。如图2所示，过孔(孔)15在核心层11中形成，从上表面11a延伸至下表面11b，并且配线12c和连接盘14分别通过作为在这些过孔15中形成的导体的配线(过孔内配线，过孔内导体)15a电连接。半导体芯片安装层12a通过位于其下的配线15a与散热连接盘14a电连接。间隔件12b通过位于其下的配线15a与散热连接盘14b电连接。
如图1或图2所示，由绝缘树脂制成的绝缘膜(上表面绝缘膜，阻焊膜)13在核心层11的上表面11a上形成并且配线12c被绝缘膜13覆盖。多个开口13c构成为与端子12重叠并且在开口13c中从绝缘膜13露出端子12。在绝缘膜13中以与半导体芯片安装层12a重叠的方式形成开口13a，并且在开口13a中从绝缘膜13中露出半导体芯片安装层12a。开口13b在绝缘膜13中制作为与间隔件安装层12b重叠并且间隔件安装层12b在开口13b中从绝缘膜13露出。如图2所示，类似于绝缘膜13，绝缘树脂的绝缘膜(下表面绝缘膜，阻焊膜)16在核心层11的下表面11b上形成。绝缘膜16具有多个开口16a，所述多个开口制作为分别与连接盘14和散热连接盘14a和14b重叠，并且连接盘14和散热连接盘14a和14b在开口16a中从绝缘膜16露出。连接盘14和散热连接盘14a和14b的露出部分分别接合至多个焊料部件(焊料球)17、17a和17b，所述焊料部件用作用于在封装基板(未示出)之上安装半导体装置SD的外部电极端子。连接盘14连接至焊料部件17，散热连接盘14a连接至焊料部件17a，以及散热连接盘14b连接至焊料部件17b。备选地，在没有焊料部件17、17a和17b的情形下，连接盘14、14a和14b可用作外部电极端子。
图2显示了配线板10的一种实例，其具有在核心层11的上表面11a和下表面11b上制作有配线图案的两个配线层。然而，配线板10的配线层的数量不限于2。例如，配线板10可以是在核心层11上具有多个配线层(配线图案)的多层配线板。
核心层11的上表面11a和下表面11b(即配线板10的上表面和下表面)的平面形状是四角形的。
接下来，将参考图1和图2描述半导体装置SD的半导体芯片1。
半导体芯片1是具有测量为6x8mm的矩形上表面(主表面，前表面)的SoC芯片。包括MISFET(金属绝缘体半导体场效应晶体管)的多个半导体元件(未示出)在硅(Si)制的半导体芯片1的上表面1a上形成以配置CPU核、存储器核、图形核和接口核。矩形上表面1a具有两个长边1b和两个短边1c。多个接合焊盘2在上表面1a之上沿着两个长边1b和两个短边1c布置并且接合焊盘2沿着所述四边以交错的模式成两行布置。半导体芯片1是具有与上表面1a相反的下表面(背表面)1d的矩形平面六面体，它的厚度T1(例如，0.3mm)对应上表面1a距离下表面1d的距离。
半导体芯片1通过接合层18安装在配线板10的上表面11a上形成的半导体芯片安装层12a之上。接合层18是诸如银膏之类的导电膏。如图1所示，半导体芯片安装层12a在X方向上比短边1c大(宽)并且在Y方向上比长边1b大(宽)。具体地。在平面视图中，两个长边1b和两个短边1c全部位于半导体芯片安装层12a的之上并且与半导体芯片安装层12a重叠。由于绝缘膜13的开口13a也大于半导体芯片1的下表面1d，半导体芯片1的整个下表面1d通过接合层18接合至半导体芯片安装层12a并且与其电连接。这改善了半导体芯片1的电气稳定性和散热特征。接合层18的厚度为0.01mm到0.03mm。
在半导体芯片1的上表面1a上形成的接合焊盘2和在配线板10的上表面11a上形成的端子12通过导线5电连接。导线5可以是金(Au)线或铜(Cu)线。当接合焊盘2沿着半导体芯片1的长边1b或短边1c以交错模式布置时，连接至半导体芯片1的外部接合焊盘2(更靠近长边1b或短边1c)的导线5在距离半导体芯片1的上表面1a的高度而言较小并且连接至内部接合焊盘2(更远离长边1b或短边1c)的导线5在距离半导体芯片1的上表面1a的高度而言较大。这防止连接至内部接合焊盘2的导线5与连接至外部接合焊盘2的导线5短路。图2显示了连接至内部接合焊盘2的导线5，其中导线5在半导体芯片1的厚度方向上距离半导体芯片1的上表面1a的最大高度是通过H1表示。
接下来，将参考图1和图2描述安装在半导体芯片1的上表面1a之上的间隔件7。
间隔件7具有防止导线5和散热板9之间短路的功能和将半导体芯片1产生的热量输送到散热板9的功能。
在图1中，间隔件7的轮廓通过点划线表示。间隔件7位于半导体芯片1的上表面1a的中央。换而言之，间隔件7位于沿着半导体芯片1的两个长边1b或两个短边1c以交错模式布置的接合焊盘2之间的区域。在平面视图中，间隔件7不与接合焊盘2和导线5重叠。间隔件7是矩形的平行六面体并且具有矩形的上表面7a和矩形的下表面7d(图2)。间隔件7的上表面7a和下表面7b每个均具有两个长边7b和两个短边7c并且测量值为4.5x6.5mm。间隔件7的上表面7a和下表面7b大得足以改善热传输功能，达到它们不与接合焊盘2和导线5干涉的程度。
如图2所示，间隔件7通过粘合剂19安装在半导体芯片1的上表面1a之上。粘合剂19是膜状粘合剂，该膜状粘合剂包括称为DAF(芯片粘结膜)基底树脂膜和在该树脂膜两侧的粘合剂层。粘合剂19的厚度为0.01mm到0.02mm。在将间隔件7接合到半导体芯片1的上表面1a时，当使用膜粘合剂时，粘合剂19的扩散(溢流)比例如当使用导电膏时小，所以间隔件7的上表面7a和下表面7b的尺寸可以增加从而改善热传输功能。而且，为了执行防止短路的功能，间隔件7的厚度T2(例如，0.35mm)可以制作得比导线5的最大高度H1大以使导线5不接触散热板9(T2>H1)。从热膨胀系数和热导电性的角度而言，间隔件7优选地应由硅(Si)制成，与半导体芯片1的材料相同的材料，但它可以由铜(Cu)制成。如下面将会提到的，间隔件7具有防止连接至半导体芯片3的导线6和散热板9之间短路的功能。
接下来，将参考图1和图2描述半导体芯片3。
半导体芯片3是PHY芯片，该芯片具有矩形上表面(主表面，前表面)3a并且上表面3a的尺寸大约为2.5x3.5mm。包括MISFET(金属绝缘体半导体场效应晶体管)(未示出)的多个半导体元件在硅(Si)制成的半导体芯片3的上表面3a上形成以配置D/A转换器电路等。矩形上表面3a具有两个长边3b和两个短边3c。多个接合焊盘4是在上表面3a之上沿着两个长边3b和两个短边3c布置并且接合焊盘4是沿着所述四边以交错模式布置。半导体芯片3是具有与上表面3a相反的下表面(背表面)3d的矩形平行六面体，并且其厚度T3(例如，0.15mm)对应上表面3a距离下表面3d的距离。
半导体芯片3通过间隔件8安装在在配线板10的上表面11a上形成的间隔件安装层12b。
如图1和图2所示，在半导体芯片3的上表面3a上形成的接合焊盘4与在配线板10的上表面11a上形成的端子通过导线6电连接。存在导线6不在图中显示的情形。在这样的情形下，接合焊盘4和端子12是全部通过导线6连接，因为附图仅显示了导线6的一部分。导线6可以是金(Au)线或铜(Cu)线。由于接合焊盘4是以交错模式配置，连接至外部焊盘4(更靠近长边3b或短边3c)的导线6在距离半导体芯片3的上表面3a的高度较小，连接至内部接合焊盘4(更远离长边3b或短边3c)的导线6在距离半导体芯片3的上表面3a的高度较大。这防止与内部接合焊盘4连接的导线6与连接至外部接合焊盘4的导线6短路。图2显示了连接至外部接合焊盘4的导线6，其中导线6沿着半导体芯片3的厚度方向距离半导体芯片3的上表面3a的最大高度是通过H1表示。
接下来，将参考图1和图2描述位于配线板10和半导体芯片3之间的间隔件8。
半导体芯片3是通过粘合剂22安装在间隔件8的上表面8a之上并且间隔件8是通过粘合层21安装在配线板10的上表面11a上形成的间隔件安装层12b之上。类似于粘合剂18，粘合层21是诸如银膏之类的导电膏，并且类似于粘合剂19，粘合剂22是膜状粘合剂。粘合剂21的厚度是0.01mm到0.02mm，并且粘合剂22的厚度是0.01mm到0.03mm。间隔件8是矩形平行六面体并且具有矩形上表面8a和矩形下表面8d(图2)。间隔件8的上表面8a和下表面8d每个具有两个长边8b和两个短边8c并且测量值为4.5x5.7mm。间隔件8具有厚度T4(例如，0.15mm)并且从热膨胀系数和热导电性的角度而言，优选地应由硅(Si)制成，与半导体芯片3的材料相同的材料，但可以由铜(Cu)制成。
如图1所示，半导体芯片3是位于间隔件8的中央，间隔件8的长边8b比半导体芯片3的长边3b大，并且间隔件8的短边8b比半导体芯片3的短边3c大。间隔件8的上表面8a的面积(具体而言是长边8b和短边8c的长度)可以增加到不与导线6发生短路的程度，从而由半导体芯片3产生的热量被广泛地分散并且提高散热效果。间隔件8的上表面8a的面积大于半导体3的上表面3a的面积。
如图1所示，在配线板10的上表面11a上的间隔件安装层12b形成的开口13b沿X方向和Y方向比间隔件8大并且间隔件8的整个下表面8d是通过粘合剂21与间隔件安装层12b(图2)连接。因此，从半导体3输送到间隔件8的热量有效地输送到配线板10。自然，间隔件安装层12b沿X方向和Y方向比间隔件8大。
接下来，将参考图1和图2描述散热板9。
散热板9是具有将由半导体芯片1和半导体芯片3产生的热量辐射出的热量辐射板。因此，它是具有高热传导性的材料制成的金属板，例如，铜(Cu)、铝(Al)或铁(Fe)。
散热板9是矩形平行六面体并且具有矩形上表面9a和矩形下表面9d。散热板9的矩形上表面9a和矩形下表面9d每个具有两个长边9b和两个短边9c。
在图1中，散热板9的轮廓是通过长短交替的点划线表示。在平面视图中，散热板9沿着X方向(半导体芯片1的短边1c方向，半导体芯片3的长边3b方向)和Y方向(半导体芯片1的长边1b方向，半导体芯片3的短边3c方向)完全覆盖半导体芯片1和半导体芯片3。具体而言，散热板9的短边9c(Y方向)比半导体芯片1的长边1b和半导体芯片3的短边3c长，并且散热板9的长边9b(X方向)比半导体芯片1的短边1c和半导体芯片3的长边3b长。
如图2所示，散热板9的下表面9d通过粘合剂20与间隔件7的上表面7a接合。粘合剂20是类似于粘合剂18和21的导电膏并且其高度是0.01mm到0.03mm。散热板9接合至间隔件7，但不接合至半导体芯片3。散热板9像屋檐一样覆盖半导体芯片3的整个上表面3a并且散热板9的下表面9d和半导体芯片3的上表面3a之间的空间填充有密封部件23。而且，散热板9的下表面9d和导线6之间填充有密封部件23。
如图2所示，配线板10的上表面11a是由热固定性环氧树脂的密封部件(密封树脂)23覆盖。安装在配线板10的上表面11a之上的半导体芯片1和3、间隔件7和8、导线5和6和散热板9同样由密封部件23覆盖。在平面视图中，密封部件23的轮廓与配线板10的轮廓相同。密封部件23是绝缘体并且密封部件23的环氧树脂是绝缘材料。
接下来，将参考图1和图2描述半导体装置SD的结构。
首先，下面描述连接半导体芯片1和半导体芯片3的配线。
根据本实施方式半导体装置SD的内部，数据是通过配线板10的上表面11a上形成的配线12c从作为SoC芯片的半导体芯片1发送至作为PHY芯片的半导体芯片3。如图1所示，用于数据输出的半导体芯片1的接合焊盘2a是沿着一个长边1b布置并且用于数据输入的半导体芯片3的接合焊盘4a是沿着一个短边3c布置。所述一个长边1b和所述一个短边3c是彼此相对。在图1的X方向，半导体芯片3的一个短边3c比另一短边3c更靠近半导体芯片1的一个长边1b。
来自半导体芯片1的数据通过接合焊盘2a、导线5、端子12、配线12c、端子12、导线6和接合焊盘4a输送至半导体芯片3。由于所述一个长边1b和所述一个短边3c是彼此相对，用于数据传输的配线12c可以短路以实现高速数据传输。具体而言，沿着所述一个长边1b布置电连接至接合焊盘2a的端子12和沿着所述一个短边3c布置电连接至接合焊盘4a的端子12是通过沿着垂直于所述一个长边1b和所述一个短边3c的方向延伸的配线12c连接，这样配线12c能够短路。
根据此实施方式的半导体装置SD具有结构A，所述结构A中，半导体芯片3是通过间隔件8安装在配线板10之上并且散热板9是位于半导体芯片3上方。
在结构A中，由半导体芯片3产生的热量是通过间隔件8从配线板10辐射至半导体装置SD的外侧并且还通过位于半导体芯片3上方的散热板9辐射到半导体芯片SD的外侧。
在结构A中，半导体芯片3比当半导体芯片3直接安装在配线板10上时更靠近散热板9，距离等同于间隔件8的厚度，这样改善了半导体芯片3的热量辐射效率。
在结构A中，间隔件8是安装在配线板10的上表面11a上形成的间隔件安装层12b之上并且间隔件安装层12b是通过配线板10的过孔15中形成的配线15a连接至散热连接盘14b和焊料部件17b，从而改善了散热效率。
在结构A中，在平面视图中，间隔件8比半导体芯片3大，这样由半导体芯片3产生的热量是通过间隔件8平面地扩散并且输送至配线板10，从而改善半导体芯片3的散热效率。此外，由于间隔件8的厚度T4大于半导体芯片3的厚度T3(T4>T3)，间隔件8的热容量增加并且半导体芯片3到散热板9的距离缩短，从而改善了散热效率。
在结构A中，作为绝缘体的密封部件23位于导线6和散热板9之间，从而防止导线6和散热板9之间短路。
根据此实施方式的半导体装置SD具有结构B，该结构B包括在配线板10上安装的半导体芯片1、位于半导体芯片1之上的间隔件7、通过间隔件7位于半导体芯片1之上的散热板9、在配线板10之上不同于半导体芯片1的区域的区域的间隔件8、位于间隔件8之上的半导体芯片3、用于电连接半导体芯片1和配线板10的导线5；以及用于电连接半导体芯片3和配线板10的导线6。
在结构B中，由半导体芯片1产生的热量从其上安装有半导体芯片1的配线板10辐射，到半导体装置SD的外部。热量还通过间隔件7和散热板9辐射到半导体装置SD的外部。由半导体芯片3产生的热量是通过上述在结构A的说明的路径进行辐射。
在结构B中，半导体芯片1是安装在配线板10的上表面11a上形成的半导体芯片安装层12a之上并且半导体芯片安装层12a是通过配线板10的过孔15中形成的配线15a连接至散热连接盘14a和焊料部件17a，这样改善了散热效率。
接下来，将描述防止散热板9与连接至半导体芯片3的接合焊盘4的导线6的短路的结构。
此处，将配线板10的上表面11a作为参考平面的间隔件7的上表面7a的高度、导线6的高度以及半导体芯片3的上表面的高度分别通过“H2”、“H3”和“H4”表示。
由于通过粘合剂20接合至间隔件7的散热板9像屋檐一样在半导体芯片3上突出，为了防止散热板9和导线6短路，间隔件7的上表面7a的高度H2必须大于导线6的高度H3(H2>H3)。此处，间隔件7的上表面7a的高度H2大于半导体芯片3的上表面3a的高度H4(H2>H4)。由于粘合剂18、19、21和22远比半导体芯片1和3以及间隔件7和8的厚度小，为了满足H2>H4的关系，半导体芯片1的厚度(膜厚度)T1和间隔件7的厚度(膜厚度)T2之和应大于半导体芯片3的厚度(膜厚度)T3和间隔件8的厚度(膜厚度)T4之和(T1+T2>T3+T4)。
为了防止导线5和散热板9之间的短路，间隔件7的厚度T2应相对较大。如果间隔件8太厚，导线6和散热板9之间可发生短路，所以间隔件8必须相对较薄。因此，间隔件7的厚度T2大于间隔件8的厚度T4是重要的(T2>T4)。如在上面结构A的说明中所描述的那样，间隔件8的厚度T4大于半导体芯片3的厚度T3(T4>T3)，这样改善了散热效率。
图3是显示可应用于根据本实施方式的半导体装置SD的间隔件8的厚度和面积关系的图。
图3显示了半导体芯片3的操作温度，所述操作温度随着间隔件8的厚度T4和间隔件8的上表面8a的面积S变化。曲线A表示为T4＝f(S)。为了确保操作温度是125°或更低，必须满足T4>f(S)的关系。换而言之，图3中的曲线A和其上的区域对应操作温度为125°或更低的关系。然而，但间隔件8的面积S是大的时，可发生与导线6的短路，所以面积S必须是25.65mm2或更小(S≤25.65mm2)。当间隔件8的厚度T4是大的时，可发生导线6和散热板9之间的短路，所以间隔件8的厚度T4必须是0.2mm或更小(T4≤0.2mm)。当间隔件8满足这些条件时，可以应用于根据本实施方式的半导体装置SD。在图3中，阴影区域表示可应用的厚度/面积范围。
第二实施方式
第二实施方式是第一实施方式的变形。
第二实施方式与第一实施方式的主要不同在于分别配设用于半导体芯片1的散热板91和用于半导体芯片3的散热板92。
图4是显示根据第二实施方式的半导体装置SD2的上表面侧内部结构的平面视图，图5是沿图4中的线B-B截取的横截面视图，以及图6是沿着图4中的线C-C截取的放大的截面视图。
图4和图5对应第一实施方式的图1和图2。第二实施方式的与第一实施方式的元件不同的元件将参考图4和图5描述并且与第一实施方式相同的元件的描述将省略。
如图4和图5所示，散热板91是通过间隔件7安装在半导体芯片1之上。散热板91具有上表面91a和下表面91d并且上表面91a是具有两个长边91b和两个短边91c的矩形。在平面视图中，散热板91完全覆盖半导体芯片1并且散热板91的长边91b比半导体芯片1的长边1b长并且散热板91的短边91c比半导体芯片1的短边1c长。散热板91的下表面91d通过粘合剂20与间隔件7的上表面7a接合。
覆盖半导体芯片3的散热板92是与覆盖半导体芯片1的散热板91分离并且隔开的。散热板92具有上表面92a和下表面92d并且上表面92a是具有两个长边92b和两个短边92c的矩形。在平面视图中，散热板92完全覆盖半导体芯片3并且散热板92的长边92b比半导体芯片3的短边3c长并且散热板92的短边92c比半导体芯片3的长边3b长。如图4所示，间隔件25a和25b是以沿着半导体芯片3的Y方向(半导体芯片3的短边3c的方向,间隔件8的短边8c的方向)夹在半导体芯片3和间隔件8的方式位于半导体芯片3和间隔件8外侧的区域。在平面视图中，间隔件25a和25b是以与散热板92重叠的方式放置。
如图5所示，散热板92是与散热板91隔开的，其中将配线板10的上表面11a作为参考平面，散热板92的上表面92a低于散热板91的上表面91a并且散热板92的下表面92d低于散热板91的下表面91d。散热板91和92之间高度的差异确保配线板10和散热板91和92之间的区域在形成密封部件23的传递模塑步骤中充分填充密封树脂，从而防止产生空隙。
如图6所示，散热板92是由间隔件25a和25b支承，位于半导体芯片3上方。间隔件25a和25b是例如由硅(Si)制成，但它可以由铜(Cu)制成。间隔件25a和25b是通过粘合剂24a和24b与配线板10接合并且通过粘合剂26a和26b与散热板92接合。粘合剂24a、24b、26a和26b可以是像粘合剂21一样的导电膏，但它们也可以是绝缘粘合剂。当间隔件25a和25b的厚度T5等于或大于如在第一实施方式中定义的导线6的高度H3时，防止导线6和散热板92之间发生短路。显然，间隔件25a和25b的厚度T5大于半导体芯片3的厚度T3和间隔件8的厚度的总和。
由本申请发明人作出的本发明已参考本发明的优选实施方式进行了具体说明。然而，本发明不限于此，并且显然，在不脱离本发明的原理的情形下，这些细节可以以各种不同的方式进行变化。
例如，上述的说明设定散热板是包含在密封部件中的。然后，散热板的上表面可以从密封部件露出。
配线板、散热板和半导体芯片不是必须在平面视图是矩形的。取而代之的是，它们可以是方形。
下面给出上面实施方式的一些细节。
附录1
一种半导体装置，包括：配线板，该配线板具有芯片安装表面、与所述芯片安装表面相反的封装表面、在所述芯片安装表面之上形成的多个第一电极焊盘和多个第二电极焊盘以及在所述封装表面之上形成的多个外部电极端子；第一半导体芯片，所述第一半导体芯片位于所述配线板的芯片安装表面之上，具有第一主表面、与所述第一主表面相反的背表面以及在所述第一主表面之上形成的多个第一接合焊盘；多根第一导线，所述多根第一导线用于分别将所述配线板之上的第一电极焊盘与所述第一半导体芯片的第一接合焊盘连接；第一间隔件，位于所述第一半导体芯片的第一主表面之上，具有第一上表面、与所述第一上表面相反的第一下表面；第一散热板，位于所述第一间隔件的第一上表面之上；第二间隔件，位于所述配线板的芯片安装表面之上不同于所述第一半导体芯片的区域，具有第二上表面和与所述第二上表面相反的第二下表面；第二半导体芯片，位于所述第二间隔件的第二上表面之上，具有第二主表面、与所述第二主表面相反的第二背表面以及在所述第二主表面之上形成的多个第二接合焊盘；多根第二导线，用于将所述配线板之上的第二电极焊盘分别与所述第二半导体芯片的第二接合焊盘电连接；第二散热盘，位于所述第二半导体芯片的第二主表面之上；以及密封部件，覆盖所述配线板的芯片安装表面、所述第一半导体芯片、所述第二半导体芯片、所述第一导线、所述第二导线、所述第一间隔件、所述第二间隔件、所述第一散热板和所述第二散热板，其中所述密封部件位于所述第二散热板和所述第二半导体芯片的第二主表面之间，并且从所述配线板的芯片安装表面到所述第一散热板的第一距离大于从所述配线板的芯片安装表面到所述第二散热板的第二距离。

Claims (20)

1.一种半导体装置，所述半导体装置包括：
配线板，所述配线板具有：
芯片安装表面；
多个电极焊盘，所述多个电极焊盘形成在所述芯片安装表面之上；
以及
半导体芯片，所述半导体芯片位于所述配线板的芯片安装表面之上，具有：
主表面；
背表面，所述背表面与所述主表面相反；以及
多个接合焊盘，所述多个接合焊盘在所述主表面之上形成；
多根导线，所述多根导线用于将所述配线板之上的电极焊盘分别与所述半导体芯片的接合焊盘连接；
第一间隔件，所述第一间隔件位于所述配线板的芯片安装表面和所述半导体芯片的背表面之间，具有面向所述半导体芯片的上表面和面向所述配线板的下表面；
散热板，所述散热板位于所述半导体芯片的主表面之上；以及
密封部件，所述密封部件覆盖所述配线板的芯片安装表面、所述半导体芯片、所述导线、所述第一间隔件以及所述散热板，
其中，所述密封部件位于所述半导体芯片的主表面和所述散热板之间。
2.根据权利要求1所述的半导体装置，其中，在平面视图中，所述散热板完全覆盖所述半导体芯片的主表面。
3.根据权利要求1所述的半导体装置，
其中，所述半导体芯片位于所述第一间隔件的上表面的中央，以及
其中，所述第一间隔件的上表面在面积上大于所述半导体芯片的主表面。
4.根据权利要求3所述的半导体装置，其中，所述半导体芯片和所述第一间隔件由硅制成。
5.根据权利要求1所述的半导体装置，其中，所述第一间隔件的厚度大于所述半导体芯片的厚度。
6.根据权利要求1所述的半导体装置，其中，所述散热板是金属板。
7.根据权利要求1所述的半导体装置，
其中，所述配线板具有在所述芯片安装表面之上的间隔件安装层，以及
其中，所述第一间隔件是位于所述间隔件安装层之上。
8.根据权利要求7所述的半导体装置，
其中，在平面视图中，所述间隔件安装层比所述第一间隔件的下表面大，以及
其中，所述第一间隔件通过粘合剂与所述间隔件安装层接合。
9.根据权利要求7所述的半导体装置，
其中，所述配线板具有从所述芯片安装表面延伸至所述配线板的与所述芯片安装表面相反的封装表面的过孔内配线，以及
其中，所述间隔件安装层通过所述过孔内配线与在所述封装表面之上形成的多个外部电极端子连接。
10.根据权利要求1所述的半导体装置，还包括：
第二间隔件，所述第二间隔件用于支承所述散热板，位于所述配线板的芯片安装表面之上与所述第一间隔件不同的区域，
其中，所述第二间隔件的厚度大于所述半导体芯片的厚度和所述第一间隔件的厚度的总和。
11.一种半导体装置，所述半导体装置包括：
配线板，所述配线板具有：
芯片安装表面；
在所述芯片安装表面之上形成的多个第一电极焊盘和多个第二电极焊盘；以及
第一半导体芯片，位于所述配线板的芯片安装表面之上，具有：
第一主表面；
与所述第一主表面相反的第一背表面；以及
在所述第一主表面之上形成的多个第一接合焊盘；
多根第一导线，用于分别连接所述配线板之上的第一电极焊盘和所述第一半导体芯片的第一接合焊盘；
第一间隔件，位于所述第一半导体芯片的第一主表面之上，具有第一上表面和与所述第一上表面相反的第一下表面；
散热板，位于所述第一间隔件的第一上表面之上；
第二间隔件，位于所述配线板的芯片安装表面之上与所述第一半导体芯片不同的区域，具有第二上表面和与所述第二上表面相反的第二上表面；
第二半导体芯片，位于所述第二间隔件的第二上表面之上，具有第二主表面、与所述第二主表面相反的第二背表面以及在所述第二主表面之上形成的多个第二接合焊盘；
多根第二导线，用于分别连接所述配线板之上的第二电极焊盘和所述第二半导体芯片的第二接合焊盘；以及
密封部件，覆盖所述配线板的芯片安装表面、所述第一半导体芯片、所述第二半导体芯片、所述第一导线、所述第二导线、所述第一间隔件、所述第二间隔件以及所述散热板，
其中，所述散热板覆盖所述第二半导体芯片的第二主表面，以及
其中，所述密封部件位于所述散热板和所述第二半导体芯片的第二主表面之间。
12.根据权利要求11所述的半导体装置，其中，在平面视图中，所述散热板完全覆盖所述第一半导体芯片的第一主表面和所述第二半导体芯片的第二主表面。
13.根据权利要求11所述的半导体装置，其中，在平面视图中，所述第一间隔件的第一上表面比所述第一半导体芯片的第一主表面小并且所述第二间隔件的第二上表面大于所述第二半导体芯片的第二主表面。
14.根据权利要求11所述的半导体装置，其中，所述第一半导体芯片、所述第二半导体芯片、所述第一间隔件和所述第二间隔件由硅制成。
15.根据权利要求11所述的半导体装置，其中，所述散热板是金属板。
16.根据权利要求11所述的半导体装置，其中所述第一半导体芯片的厚度与所述第一间隔件的厚度之和大于所述第二半导体芯片的厚度与所述第二间隔件的厚度之和。
17.根据权利要求11所述的半导体装置，还包括：
第一粘合剂，位于所述第一半导体芯片的第一主表面和所述第一间隔件的第一下表面之间，以及
第二粘合剂，位于所述第一间隔件的第一上表面和所述散热板之间，
其中，所述第一粘合剂是膜状粘合剂，以及
其中，所述第二粘合剂是膏状粘合剂。
18.根据权利要求11所述的半导体装置，
其中，所述配线板还包括位于所述芯片安装表面上的多个配线，
其中，所述第一半导体芯片的第一主表面和所述第二半导体芯片的第二主表面均是具有一对长边和一对短边的矩形，
其中，所述第一半导体芯片的一个长边和所述第二半导体芯片的一个短边是彼此相对，
其中，与沿所述一个长边布置的第一接合焊盘电连接的所述第一电极焊盘和与沿所述一个短边布置的第二接合焊盘电连接的所述第二电极焊盘通过所述配线电连接，以及
其中，所述配线沿垂直于所述一个长边和所述一个短边的方向延伸。
19.根据权利要求11所述的半导体装置，
其中，所述配线板具有位于所述芯片安装表面之上的芯片安装层和间隔件安装层；
其中，所述第一半导体芯片位于所述芯片安装层之上，以及
其中，所述第二间隔件位于所述间隔件安装层之上。
20.根据权利要求19所述的半导体装置，
其中，所述配线板具有从所述芯片安装表面延伸到所述配线板的与所述芯片安装表面相反的封装表面的第一过孔内配线和第二过孔内配线，
其中，所述芯片安装层通过所述第一过孔内配线与在所述封装表面之上形成的多个外部电极端子连接，以及
其中，所述间隔件安装层通过所述第二过孔内配线与所述外部电极端子连接。
CN201510475682.6A 2014-09-19 2015-08-06 半导体装置 Active CN105448860B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014191224A JP6290758B2 (ja) 2014-09-19 2014-09-19 半導体装置
JP2014-191224 2014-09-19

Publications (2)

Publication Number Publication Date
CN105448860A true CN105448860A (zh) 2016-03-30
CN105448860B CN105448860B (zh) 2019-06-18

Family

ID=55526438

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510475682.6A Active CN105448860B (zh) 2014-09-19 2015-08-06 半导体装置

Country Status (4)

Country Link
US (1) US9659906B2 (zh)
JP (1) JP6290758B2 (zh)
CN (1) CN105448860B (zh)
HK (1) HK1216940A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI496918B (zh) * 2013-02-05 2015-08-21 Adpv Technology Ltd Intetrust Gas release device for coating process
US9775229B1 (en) 2017-01-25 2017-09-26 Nvidia Corporation Internally die-referenced thermal transfer plate
JP2019165173A (ja) * 2018-03-20 2019-09-26 株式会社東芝 半導体装置および半導体装置の製造方法
JP7404834B2 (ja) * 2019-12-06 2023-12-26 富士電機株式会社 半導体装置及び半導体装置の製造方法
DE112021000527T5 (de) * 2020-03-10 2022-12-01 Rohm Co., Ltd. Elektronikbauteil
JP2023031660A (ja) * 2021-08-25 2023-03-09 キオクシア株式会社 半導体装置及び電子機器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102347294A (zh) * 2010-07-28 2012-02-08 株式会社吉帝伟士 半导体装置
CN102569272A (zh) * 2011-12-31 2012-07-11 天水华天科技股份有限公司 一种基板的多层隔片式ic芯片堆叠封装件及其生产方法
CN203134855U (zh) * 2013-01-11 2013-08-14 华南师范大学 具有良好散热和高显色指数功率型led结构

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970005712B1 (ko) * 1994-01-11 1997-04-19 삼성전자 주식회사 고 열방출용 반도체 패키지
TW411595B (en) * 1999-03-20 2000-11-11 Siliconware Precision Industries Co Ltd Heat structure for semiconductor package device
JP2001320014A (ja) * 2000-05-11 2001-11-16 Seiko Epson Corp 半導体装置及びその製造方法
US6534859B1 (en) * 2002-04-05 2003-03-18 St. Assembly Test Services Ltd. Semiconductor package having heat sink attached to pre-molded cavities and method for creating the package
JP3879675B2 (ja) * 2003-02-03 2007-02-14 株式会社デンソー 半導体装置
JP3809168B2 (ja) * 2004-02-03 2006-08-16 株式会社東芝 半導体モジュール
WO2006016198A1 (en) * 2004-08-02 2006-02-16 Infineon Technologies Ag Electronic component with stacked semiconductor chips and heat dissipating means
JP4521015B2 (ja) * 2007-05-28 2010-08-11 パナソニック電工株式会社 半導体装置の製造方法
JP5998033B2 (ja) * 2012-12-07 2016-09-28 株式会社ジェイデバイス 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102347294A (zh) * 2010-07-28 2012-02-08 株式会社吉帝伟士 半导体装置
CN102569272A (zh) * 2011-12-31 2012-07-11 天水华天科技股份有限公司 一种基板的多层隔片式ic芯片堆叠封装件及其生产方法
CN203134855U (zh) * 2013-01-11 2013-08-14 华南师范大学 具有良好散热和高显色指数功率型led结构

Also Published As

Publication number Publication date
US20160086870A1 (en) 2016-03-24
JP6290758B2 (ja) 2018-03-07
US9659906B2 (en) 2017-05-23
JP2016063127A (ja) 2016-04-25
CN105448860B (zh) 2019-06-18
HK1216940A1 (zh) 2016-12-09

Similar Documents

Publication Publication Date Title
CN105448860A (zh) 半导体装置
US9147648B2 (en) Multi-die power semiconductor device packaged on a lead frame unit with multiple carrier pins and a metal clip
US8338963B2 (en) Multiple die face-down stacking for two or more die
US9312239B2 (en) Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
US7745913B2 (en) Power semiconductor component with a power semiconductor chip and method for producing the same
CN102456652A (zh) 功率半导体装置
US20120155042A1 (en) Enhanced stacked microelectronic assemblies with central contacts and improved ground or power distribution
CN103582945A (zh) 半导体器件
US9433075B2 (en) Electric power semiconductor device
TWI655737B (zh) 包含複數個堆疊晶片之半導體封裝
US10964627B2 (en) Integrated electronic device having a dissipative package, in particular dual side cooling package
US20200027818A1 (en) Semiconductor package
JP2008124072A (ja) 半導体装置
CN102194802B (zh) 电子组装体
US7579675B2 (en) Semiconductor device having surface mountable external contact areas and method for producing the same
JP2022143169A (ja) 半導体装置
CN112530919A (zh) 公共源极平面网格阵列封装
US12087675B2 (en) Semiconductor device and mounting structure thereof
US20150001696A1 (en) Semiconductor die carrier structure and method of manufacturing the same
US9293399B2 (en) Semiconductor device and electronic unit provided with the same
TW201423938A (zh) 具特性阻抗控制之導線架式半導體封裝構造
CN117253864A (zh) 集成电路封装件
CN115411008A (zh) 开关装置、半导体装置及开关装置的制造方法
CN102403291B (zh) 半导体零件及制造方法
KR20070000188A (ko) Ｆｂｇａ 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1216940

Country of ref document: HK

SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1216940

Country of ref document: HK