JP2022143169A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2022143169A
JP2022143169A JP2021043547A JP2021043547A JP2022143169A JP 2022143169 A JP2022143169 A JP 2022143169A JP 2021043547 A JP2021043547 A JP 2021043547A JP 2021043547 A JP2021043547 A JP 2021043547A JP 2022143169 A JP2022143169 A JP 2022143169A
Authority
JP
Japan
Prior art keywords
die pad
semiconductor element
main surface
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021043547A
Other languages
English (en)
Inventor
龍太 木村
Ryuta Kimura
羊水 二村
Yosui FUTAMURA
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2021043547A priority Critical patent/JP2022143169A/ja
Priority to US17/678,278 priority patent/US20220301965A1/en
Publication of JP2022143169A publication Critical patent/JP2022143169A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48111—Disposition the wire connector extending above another semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】同じリード上に並んで搭載された電子部品同士の接触を抑制できる半導体装置を提供する。【解決手段】半導体装置Ａ１０において、ｘ方向において並んで配置された第１ダイパッド３１、第２ダイパッド３２、および第３ダイパッド３３と、第１ダイパッド３１と第２ダイパッド３２とにつながる第１連結部３４と、第１ダイパッド３１と第３ダイパッド３３とにつながる第２連結部３５と、第１半導体素子１１とを備えた。第１ダイパッド３１は、ｚ方向において互いに反対側を向く主面３１１および裏面３１２を有する。第２ダイパッド３２は、ｚ方向において第１ダイパッド３１に対して主面３１１側に位置する。第３ダイパッド３３は、ｘ方向において第１ダイパッド３１に対して第２ダイパッド３２とは反対側に配置されており、かつ、ｚ方向において第１ダイパッド３１とは異なる位置に配置されている。【選択図】図１０

Description

本開示は、半導体装置に関する。
種々の電子装置の一つとして、リードフレームを用いた半導体装置がある。半導体装置には、同じリードに複数の半導体素子が並んで搭載されたマルチチップデバイスがある。特許文献１には、従来のマルチチップデバイスである半導体装置の一例が開示されている。特許文献１に記載の半導体装置は、複数の半導体チップ、リードフレーム、および樹脂を備えている。複数の半導体チップは、リードフレームのアイランドに並んで搭載されている。半導体チップの各パッドおよびリードフレームの各リード端子は、ワイヤで電気的に接続されている。複数の半導体チップは、樹脂によって封止されている。当該半導体装置においては、複数の半導体チップが同じアイランドに並んで搭載されるので、半導体チップ同士が接触した状態で製造される可能性がある。また、半導体チップに限られず、複数の電子部品（半導体チップも含まれる）が同じリード上に並んで搭載される場合にも、電子部品同士が接触する可能性がある。
特開２０１７－２６４６３号公報
本発明は上述の事情に鑑み、同じリード上に並んで搭載された電子部品同士の接触を抑制できる半導体装置を提供することをその課題とする。
本開示によって提供される半導体装置は、第１リードと、前記第１リードに搭載された第１半導体素子と、前記第１半導体素子を覆う封止樹脂とを備え、前記第１リードは、第１ダイパッド、第２ダイパッド、第３ダイパッド、第１連結部、および第２連結部を有し、前記第１ダイパッドは、厚さ方向において互いに反対側を向く第１主面および第１裏面を有し、前記第２ダイパッドは、前記厚さ方向に直交する第１方向において前記第１ダイパッドと並んで配置されており、かつ、前記厚さ方向において前記第１ダイパッドに対して前記第１主面側に位置し、前記第３ダイパッドは、前記第１方向において前記第１ダイパッドに対して前記第２ダイパッドとは反対側に配置されており、かつ、前記厚さ方向において前記第１ダイパッドとは異なる位置に配置されており、前記第１連結部は、前記第１ダイパッドと前記第２ダイパッドとにつながり、前記第２連結部は、前記第１ダイパッドと前記第３ダイパッドとにつながり、前記第２ダイパッドは、前記厚さ方向において、前記第１主面と同じ側を向く第２主面を備え、前記第３ダイパッドは、前記厚さ方向において、前記第１主面と同じ側を向く第３主面を備え、前記第１半導体素子は、前記第１主面、前記第２主面、および前記第３主面のいずれかに搭載されている。
本開示によると、第１リードの第１ダイパッドに搭載された電子部品が、第２ダイパッドおよび第３ダイパッドに搭載された電子部品と接触することを抑制できる。
本開示のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
図１は、本開示の第１実施形態に係る半導体装置を示す斜視図である。 図２は、図１の半導体装置を示す斜視図であり、封止樹脂を透過し、各第２リードの一部を省略した図である。 図３は、図１の半導体装置を示す平面図であり、封止樹脂を透過した図である。 図４は、図１の半導体装置を示す底面図である。 図５は、図１の半導体装置を示す正面図である。 図６は、図１の半導体装置を示す右側面図である。 図７は、図３のＶＩＩ－ＶＩＩ線に沿う断面図である。 図８は、図３のＶＩＩＩ－ＶＩＩＩ線に沿う断面図である。 図９は、図３のＩＸ－ＩＸ線に沿う断面図である。 図１０は、図３のＸ－Ｘ線に沿う断面図である。 図１１は、本開示の第２実施形態に係る半導体装置を示す平面図であり、封止樹脂を透過した図である。 図１２は、図１１のＸＩＩ－ＸＩＩ線に沿う断面図である。 図１３は、図１２の部分拡大図である。 図１４は、本開示の第２実施形態の第１変形例に係る半導体装置を示す断面図である。 図１５は、図１４の部分拡大図である。 図１６は、本開示の第２実施形態の第２変形例に係る半導体装置を示す断面図である。 図１７は、図１６の部分拡大図である。 図１８は、本開示の第３実施形態に係る半導体装置を示す底面図である。 図１９は、図１８の半導体装置を示す断面図である。 図２０は、図１８の半導体装置を示す断面図である。 図２１は、本開示の第３実施形態の第１変形例に係る半導体装置を示す断面図である。 図２２は、本開示の第３実施形態の第２変形例に係る半導体装置を示す断面図である。 図２３は、本開示の第４実施形態に係る半導体装置を示す断面図である。 図２４は、本開示の第５実施形態に係る半導体装置を示す底面図である。 図２５は、図２４の半導体装置を示す断面図である。 図２６は、本開示の第６実施形態に係る半導体装置を示す平面図であり、封止樹脂を透過した図である。
以下、本開示の好ましい実施の形態を、添付図面を参照して具体的に説明する。
本開示において、「ある物Ａがある物Ｂに形成されている」および「ある物Ａがある物Ｂ上に形成されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接形成されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに形成されていること」を含む。同様に、「ある物Ａがある物Ｂに配置されている」および「ある物Ａがある物Ｂ上に配置されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接配置されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに配置されていること」を含む。同様に、「ある物Ａがある物Ｂ上に位置している」とは、特段の断りのない限り、「ある物Ａがある物Ｂに接して、ある物Ａがある物Ｂ上に位置していること」、および、「ある物Ａとある物Ｂとの間に他の物が介在しつつ、ある物Ａがある物Ｂ上に位置していること」を含む。また、「ある物Ａがある物Ｂにある方向に見て重なる」とは、特段の断りのない限り、「ある物Ａがある物Ｂのすべてに重なること」、および、「ある物Ａがある物Ｂの一部に重なること」を含む。
＜第１実施形態＞
図１～図１０は、本開示に係る半導体装置の一例を示している。本実施形態の半導体装置Ａ１０は、第１半導体素子１１、第２半導体素子１２、第３半導体素子１３、導電支持部材２、ワイヤ６１，６２，６３，６４１，６４２、金属層６５，６６，６７、接合層６９１,６９２,６９３、および封止樹脂７を備えている。導電支持部材２は、第１リード３および複数の第２リード４を含んでいる。半導体装置Ａ１０の用途および機能は限定されない。本実施形態では、半導体装置Ａ１０のパッケージ形式は、ＳＯＰ（Small Outline Package）である。ただし、半導体装置Ａ１０のパッケージ形式は、ＳＯＰに限定されない。
図１は、半導体装置Ａ１０を示す斜視図である。図２は、半導体装置Ａ１０を示す斜視図である。図２においては、理解の便宜上、封止樹脂７を透過して、封止樹脂７の外形を想像線（二点鎖線）で示している。また、図２においては、理解の便宜上、各第２リード４の一部を省略している。図３は、半導体装置Ａ１０を示す平面図である。図３においては、理解の便宜上、封止樹脂７を透過して、封止樹脂７の外形を想像線（二点鎖線）で示している。図４は、半導体装置Ａ１０を示す底面図である。図５は、半導体装置Ａ１０を示す正面図である。図６は、半導体装置Ａ１０を示す右側面図である。図７は、図３のＶＩＩ－ＶＩＩ線に沿う断面図である。図８は、図３のＶＩＩＩ－ＶＩＩＩ線に沿う断面図である。図９は、図３のＩＸ－ＩＸ線に沿う断面図である。図１０は、図３のＸ－Ｘ線に沿う断面図である。
半導体装置Ａ１０は、厚さ方向視(平面視)の形状が長矩形状である。説明の便宜上、半導体装置Ａ１０の厚さ方向（平面視方向）をｚ方向とし、ｚ方向に直交する半導体装置Ａ１０の長辺に沿う方向（図３および図４における上下方向）をｘ方向とし、ｚ方向およびｘ方向に直交する方向（図３および図４における左右方向）をｙ方向とする。また、ｚ方向の一方側（図５～図６における下側）をｚ１側とし、他方側（図５～図６における上側）をｚ２側とする。ｘ方向の一方側（図３における下側）をｘ１側とし、他方側（図３における上側）をｘ２側とする。ｙ方向の一方側（図３および図４における左側）をｙ１側とし、他方側（図３および図４における右側）をｙ２側とする。ｚ方向が本開示の「厚さ方向」に相当し、ｘ方向が本開示の「第１方向」に相当する。なお、半導体装置Ａ１０の形状および各寸法は限定されない。
導電支持部材２は、半導体装置Ａ１０において、第１半導体素子１１、第２半導体素子１２、および第３半導体素子１３と、半導体装置Ａ１０が実装される配線基板との導通経路を構成する部材である。導電支持部材２は、たとえばＣｕを組成に含む合金からなる。なお、導電支持部材２の材料は限定されず、Ｃｕ、Ｎｉなど、または、これらを組成に含む合金であってもよい。導電支持部材２は、後述するリードフレームから形成される。導電支持部材２は、第１半導体素子１１、第２半導体素子１２、および第３半導体素子１３を搭載する。図３に示すように、導電支持部材２は、第１リード３および複数の第２リード４を含んでいる。
第１リード３は、半導体装置Ａ１０においてｙ方向における中央に配置されている。また、第１リード３は、半導体装置Ａ１０のｘ方向における全体に広がっている。第１リード３は、第１半導体素子１１、第２半導体素子１２、および第３半導体素子１３が搭載されている。第１リード３は、第１ダイパッド３１、第２ダイパッド３２、第３ダイパッド３３、第１連結部３４、第２連結部３５、および固定部３６，３７を備えている。
第１ダイパッド３１は、第１リード３において、ｘ方向の中央に配置されている。第１ダイパッド３１は、ｚ方向視形状が矩形状である。第１ダイパッド３１は、主面３１１および裏面３１２を備えている。主面３１１および裏面３１２は、図７および図１０に示すように、ｚ方向において離間する。主面３１１はｚ２側を向き、裏面３１２はｚ１側を向く。主面３１１および裏面３１２はそれぞれ、略平坦である。主面３１１には、第１半導体素子１１が搭載されている。裏面３１２は、封止樹脂７から露出して裏面端子になっており、半導体装置Ａ１０が実装される配線基板に接合される。
図３に示すように、主面３１１には、金属層６５が配置されている。金属層６５は、第１半導体素子１１が搭載される部分を覆っている。本実施形態においては、金属層６５は、ｚ方向視において矩形状であり、主面３１１の中央に位置する。金属層６５は、ｚ方向視において主面３１１に内包されている。つまり、金属層６５は、主面３１１の各端縁まで広がっていない。金属層６５は、たとえばめっき処理により形成される。金属層６５は、たとえばＡｇを含んでいる。金属層６５は、第１ダイパッド３１の材料よりはんだ濡れ性が良い材料で形成されていればよい。金属層６５の材料としては、Ａｇの他に、たとえばＮｉなどが考えらえる。本実施形態では、第１ダイパッド３１の材料がＣｕの合金なので、金属層６５は、これよりはんだ濡れ性が良いＣｕであってもよい。また、金属層６５は、単一の層からなるものに限定されず、複数の金属層が積層されたものであってもよい。たとえば、金属層６５は、Ｎｉ、Ｐｄ、Ａｕがこの順で積層されてもよい。
第２ダイパッド３２は、第１ダイパッド３１のｘ方向ｘ２側に、第１ダイパッド３１とｘ方向に並んで配置されている。また、第２ダイパッド３２は、ｚ方向において、第１ダイパッド３１とは異なる位置に配置されている。具体的には、第２ダイパッド３２は、ｚ方向において、第１ダイパッド３１に対して、主面３１１側（ｚ方向ｚ２側）に配置されている。第２ダイパッド３２は、ｚ方向視形状が矩形状である。第２ダイパッド３２は、主面３２１および裏面３２２を備えている。主面３２１および裏面３２２は、図８および図１０に示すように、ｚ方向において離間する。主面３２１はｚ２側を向き、裏面３２２はｚ１側を向く。主面３２１および裏面３２２はそれぞれ、略平坦である。主面３２１には、第２半導体素子１２が搭載されている。裏面３２２は、封止樹脂７から露出していない。第２ダイパッド３２は、全体が封止樹脂７によって覆われている。本実施形態では、ｚ方向視において、第１ダイパッド３１と第２ダイパッド３２とは同程度の大きさであり、主面３１１の面積と主面３２１の面積とは同程度である。
図３に示すように、主面３２１には、金属層６６が配置されている。金属層６６は、第２半導体素子１２が搭載される部分を覆っている。本実施形態においては、金属層６６は、ｚ方向視において矩形状であり、主面３２１の中央に位置する。金属層６６は、ｚ方向視において主面３２１に内包されている。つまり、金属層６６は、主面３２１の各端縁まで広がっていない。金属層６６は、たとえばめっき処理により形成される。金属層６６の材料は、金属層６５と同様である。
第３ダイパッド３３は、第１ダイパッド３１のｘ方向ｘ１側に、第１ダイパッド３１とｘ方向に並んで配置されている。つまり、第３ダイパッド３３は、ｘ方向において第１ダイパッド３１に対して第２ダイパッド３２とは反対側に配置されている。また、第３ダイパッド３３は、ｚ方向において、第１ダイパッド３１とは異なる位置に配置されている。具体的には、第３ダイパッド３３は、ｚ方向において、第１ダイパッド３１に対して、主面３１１側（ｚ方向ｚ２側）に配置されている。本実施形態では、第３ダイパッド３３は、ｚ方向において、第２ダイパッド３２と同じ位置に配置されている。なお、第３ダイパッド３３のｚ方向における位置は、第２ダイパッド３２と異なっていてもよい。第３ダイパッド３３は、ｚ方向視形状が矩形状である。第３ダイパッド３３は、主面３３１および裏面３３２を備えている。主面３３１および裏面３３２は、図９および図１０に示すように、ｚ方向において離間する。主面３３１はｚ２側を向き、裏面３３２はｚ１側を向く。主面３３１および裏面３３２はそれぞれ、略平坦である。主面３３１には、第３半導体素子１３が搭載されている。裏面３３２は、封止樹脂７から露出していない。第３ダイパッド３３は、全体が封止樹脂７によって覆われている。本実施形態では、ｚ方向視において、第１ダイパッド３１と第３ダイパッド３３とは同程度の大きさであり、主面３１１の面積と主面３３１の面積とは同程度である。
図３に示すように、主面３３１には、金属層６７が配置されている。金属層６７は、第３半導体素子１３が搭載される部分を覆っている。本実施形態においては、金属層６７は、ｚ方向視において矩形状であり、主面３３１の中央に位置する。金属層６７は、ｚ方向視において主面３３１に内包されている。つまり、金属層６７は、主面３３１の各端縁まで広がっていない。金属層６７は、たとえばめっき処理により形成される。金属層６７の材料は、金属層６５と同様である。
第１連結部３４は、ｘ方向において、第１ダイパッド３１と第２ダイパッド３２との間に配置され、第１ダイパッド３１と第２ダイパッド３２とにつながっている。第１連結部３４は、第１ダイパッド３１および第２ダイパッド３２に対して傾斜している。第１連結部３４は、ｚ方向視形状が矩形状である。第１連結部３４は、主面３４１および裏面３４２を備えている。主面３４１および裏面３４２は、図１０に示すように、互いに反対側を向いている。主面３４１および裏面３４２はそれぞれ、略平坦である。主面３４１は、第１ダイパッド３１の主面３１１および第２ダイパッド３２の主面３２１につながっている。裏面３４２は、第１ダイパッド３１の裏面３１２および第２ダイパッド３２の裏面３２２につながっている。第１連結部３４は、全体が封止樹脂７によって覆われている。
第２連結部３５は、ｘ方向において、第１ダイパッド３１と第３ダイパッド３３との間に配置され、第１ダイパッド３１と第３ダイパッド３３とにつながっている。第２連結部３５は、第１ダイパッド３１および第３ダイパッド３３に対して傾斜している。第２連結部３５は、ｚ方向視形状が矩形状である。第２連結部３５は、主面３５１および裏面３５２を備えている。主面３５１および裏面３５２は、図１０に示すように、互いに反対側を向いている。主面３５１および裏面３４２はそれぞれ、略平坦である。主面３５１は、第１ダイパッド３１の主面３１１および第３ダイパッド３３の主面３３１につながっている。裏面３５２は、第１ダイパッド３１の裏面３１２および第３ダイパッド３３の裏面３３２につながっている。第２連結部３５は、全体が封止樹脂７によって覆われている。第１ダイパッド３１、第２ダイパッド３２、第３ダイパッド３３、第１連結部３４、および第２連結部３５は、全体としてｚ方向視において長矩形状であり、リードフレームの長矩形状の部分を加工することで形成されている。
固定部３６，３７は、第１リード３をリードフレームに固定するための部位である。固定部３６は、図３に示すように、ｚ方向視長矩形状であり、ｘ方向に延びている。固定部３６のｘ方向ｘ１側の端部は、第２ダイパッド３２のｘ方向ｘ２側の端部につながっている。固定部３６のｘ方向ｘ２側の端部は、封止樹脂７から露出している。固定部３６は、図１０に示すように、端面３６１を備えている。端面３６１は、ｘ方向ｘ２側を向く面であり、封止樹脂７から露出する面である。端面３６１は、製造工程におけるダイシングによって、リードフレームから第１リード３を分離した際にできる面である。また、本実施形態では、固定部３６は、図１０に示すように、平行部３６２および傾斜部３６３を備えている。平行部３６２は、端面３６１を有し、第２ダイパッド３２に対して平行に延びている。平行部３６２は、第２ダイパッド３２よりｚ方向ｚ２側に配置されている。傾斜部３６３は、平行部３６２および第２ダイパッド３２につながり、平行部３６２および第２ダイパッド３２に対して傾斜して延びている。
固定部３７は、図３に示すように、ｚ方向視長矩形状であり、ｘ方向に延びている。固定部３７のｘ方向ｘ２側の端部は、第３ダイパッド３３のｘ方向ｘ１側の端部につながっている。固定部３７のｘ方向ｘ１側の端部は、封止樹脂７から露出している。固定部３７は、図１、図２、図５および図１０に示すように、端面３７１を備えている。端面３７１は、ｘ方向ｘ１側を向く面であり、封止樹脂７から露出する面である。端面３７１は、製造工程におけるダイシングによって、リードフレームから第１リード３を分離した際にできる面である。また、本実施形態では、固定部３７は、図１０に示すように、平行部３７２および傾斜部３７３を備えている。平行部３７２は、端面３７１を有し、第３ダイパッド３３に対して平行に延びている。平行部３７２は、第３ダイパッド３３よりｚ方向ｚ２側に配置されている。傾斜部３７３は、平行部３７２および第３ダイパッド３３につながり、平行部３７２および第３ダイパッド３３に対して傾斜して延びている。
複数の第２リード４は、半導体装置Ａ１０が実装される配線基板に接合されることで、半導体装置Ａ１０と当該配線基板との導通経路を構成する部材である。各第２リード４は、第１半導体素子１１、第２半導体素子１２、または第３半導体素子１３に適宜導通している。本実施形態では、半導体装置Ａ１０は、８個の第２リード４を備えている。図３および図４に示すように、４個の第２リード４は、第１リード３に対してｙ方向ｙ１側に配置されている。当該４個の第２リード４は、互いに離間しつつ、ｘ方向に沿って等間隔で配列されている。また、当該４個の第２リード４は、封止樹脂７（後述の側面７３）からｙ方向ｙ１側に突出している。また、図３および図４に示すように、他の４個の第２リード４は、第１リード３に対してｙ方向ｙ２側に配置されている。当該４個の第２リード４は、互いに離間しつつ、ｘ方向に沿って等間隔で配列されている。また、当該４個の第２リード４は、封止樹脂７（後述の側面７４）からｙ方向ｙ２側に突出している。なお、第２リード４の数は限定されない。また、一部の第２リード４は、第１リード３に導通してもよい。また、導電支持部材２は、いずれにも導通しない第２リード４を含んでもよい。
各第２リード４は、パッド部４１および端子部４２を備えている。端子部４２は、ｙ方向に沿って延びたｚ方向視長矩形状であり、封止樹脂７から突出した部分と封止樹脂７に覆われた部分とを含む。図７～図９に示すように、端子部４２のうち封止樹脂７から突出した部分は、ガルウィング状に曲げ加工が施されている。また、端子部４２のうち封止樹脂７から突出した部分には、めっき処理が施されていてもよい。当該めっき処理により形成されるめっき層は、たとえばはんだなどのＳｎを含む合金からなり、封止樹脂７から突出した部分を覆う。当該めっき層は、はんだ接合によって半導体装置Ａ１０を配線基板に表面実装させる際に、当該突出した部分へのはんだの付着を良好なものにしつつ、はんだ接合に起因した当該突出した部分の浸食を防止する。
パッド部４１は、それぞれ端子部４２の封止樹脂７に覆われた部分につながっている。パッド部４１のｚ方向視形状は限定されないが、本実施形態では、ｘ方向に長い長矩形状である。パッド部４１の上面（ｚ２側を向く面）は、略平坦であり、ワイヤ６１～６３が接合されている。パッド部４１の上面には、めっき処理が施されていてもよい。当該めっき処理により形成されるめっき層は、たとえばＡｇを含む金属からなり、パッド部４１の上面を覆う。当該めっき層は、ワイヤ６１～６３の接合強度を高めつつ、ワイヤ６１～６３のワイヤボンディング時の衝撃からリードフレームを保護する。パッド部４１は、全体が封止樹脂７に覆われている。パッド部４１は、図２に示すように、ｚ方向において、第１リード３の固定部３６の平行部３６２および固定部３７の平行部３７２と同じ位置にあり、第１ダイパッド３１、第２ダイパッド３２、および第３ダイパッド３３に対してｚ方向ｚ２側に位置する。
第１半導体素子１１、第２半導体素子１２、および第３半導体素子１３は、半導体装置Ａ１０の機能中枢となる素子である。
第１半導体素子１１は、スイッチング素子であり、本実施形態では、パワーＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）である。なお、第１半導体素子１１は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）や、ＨＥＭＴ（High Electron Mobility Transistor：高電子移動度トランジスタ）などの他のトランジスタであってもよく、種類および内部構造は限定されない。
第１半導体素子１１は、図７および図１０に示すように、素子主面１１１および素子裏面１１２を備えている。素子主面１１１および素子裏面１１２は、ｚ方向において離間する。素子主面１１１はｚ２側を向き、素子裏面１１２はｚ１側を向く。素子主面１１１には、図示しないソース電極およびゲート電極が配置されている。素子裏面１１２には、図示しないドレイン電極が配置されている。
第１半導体素子１１は、図３、図７および図１０に示すように、接合層６９１を介して、第１ダイパッド３１の主面３１１の中央に搭載されている。つまり、接合層６９１は、主面３１１と第１半導体素子１１との間に介在する。本実施形態では、接合層６９１は、導電性を有し、たとえばはんだである。なお、接合層６９１は、銀ペーストなどの金属ペーストを固化したもの、または、焼結銀などの焼結金属などであってもよい。第１半導体素子１１の素子裏面１１２は、接合層６９１によって、主面３１１に配置された金属層６５に接合されている。第１半導体素子１１のドレイン電極は、接合層６９１および金属層６５を介して、第１ダイパッド３１に導通接続されている。これにより、第１ダイパッド３１（第１リード３）は、第１半導体素子１１のドレイン電極に導通して、ドレイン端子として機能する。
第１半導体素子１１の図示しないソース電極は、図３に示すように、ワイヤ６１を介して、第２リード４に導通接続されている。これにより、ソース電極に導通する第２リード４は、ソース端子またはセンスソース端子として機能する。センスソース端子は、ソース電極の電位を検出するための端子である。また、第１半導体素子１１の図示しないゲート電極は、図３に示すように、ワイヤ６４２を介して、第２半導体素子１２に導通接続されている。ゲート電極には、ワイヤ６４２を介して第２半導体素子１２から駆動信号が入力される。
第２半導体素子１２は、第１半導体素子１１を駆動させるための駆動素子である。第２半導体素子１２は、外部から入力される制御信号に基づいて駆動信号を生成して、第１半導体素子１１に出力する。
第２半導体素子１２は、図８および図１０に示すように、素子主面１２１および素子裏面１２２を備えている。素子主面１２１および素子裏面１２２は、ｚ方向において離間する。素子主面１２１はｚ２側を向き、素子裏面１２２はｚ１側を向く。素子主面１２１には、図示しない複数の電極が配置されている。複数の電極には、たとえば、電圧が供給される電源電極、グランド電極、制御信号を入力される入力電極、および、生成した駆動信号を出力する出力電極などが含まれている。なお、各電極は、これらに限定されない。素子裏面１２２には、電極が配置されていない。
第２半導体素子１２は、図３、図８および図１０に示すように、接合層６９２を介して、第２ダイパッド３２の主面３２１の中央に搭載されている。つまり、接合層６９２は、主面３２１と第２半導体素子１２との間に介在する。本実施形態では、接合層６９２は、たとえばはんだである。なお、接合層６９２は、金属ペーストを固化したもの、または、焼結金属などであってもよいし、絶縁性の接合層であってもよい。第２半導体素子１２の素子裏面１２２は、接合層６９２によって、主面３２１に配置された金属層６６に接合されている。第２半導体素子１２の図示しない各電極は、図３に示すように、ワイヤ６２を介して、第２リード４に導通接続されている。電源電極に導通する第２リード４は電源端子として機能し、グランド電極に導通する第２リード４はグランド端子として機能し、入力電極に導通する第２リード４は入力端子として機能する。また、第２半導体素子１２の図示しない電極のうち出力電極は、図３に示すように、ワイヤ６４２を介して、第１半導体素子１１の図示しないゲート電極に導通接続されている。第２半導体素子１２は、生成した駆動信号を出力電極から出力し、ワイヤ６４２を介して、第１半導体素子１１のゲート電極に入力する。また、第２半導体素子１２の図示しない電極のいずれかは、図３に示すように、ワイヤ６４１を介して、第３半導体素子１３に導通接続されている。
第３半導体素子１３は、半導体装置Ａ１０にさらに付加価値を付与するための素子である。第３半導体素子１３は、たとえば、電源ノイズを抑制するための素子などが考えられる。なお、第３半導体素子１３が付加する機能は限定されない。
第３半導体素子１３は、図９および図１０に示すように、素子主面１３１および素子裏面１３２を備えている。素子主面１３１および素子裏面１３２は、ｚ方向において離間する。素子主面１３１はｚ２側を向き、素子裏面１３２はｚ１側を向く。素子主面１３１には、図示しない複数の電極が配置されている。複数の電極には、たとえば、電圧が供給される電源電極、グランド電極、入出力電極などが含まれている。なお、各電極は、これらに限定されない。素子裏面１３２には、電極が配置されていない。
第３半導体素子１３は、図３、図９および図１０に示すように、接合層６９３を介して、第３ダイパッド３３の主面３３１の中央に搭載されている。つまり、接合層６９３は、主面３３１と第３半導体素子１３との間に介在する。本実施形態では、接合層６９３は、たとえばはんだである。なお、接合層６９３は、金属ペーストを固化したもの、または、焼結金属などであってもよいし、絶縁性の接合層であってもよい。第３半導体素子１３の素子裏面１３２は、接合層６９３によって、主面３３１に配置された金属層６７に接合されている。第３半導体素子１３の図示しない各電極は、図３に示すように、ワイヤ６３を介して、第２リード４に導通接続されている。電源電極に導通する第２リード４は電源端子として機能し、グランド電極に導通する第２リード４はグランド端子として機能する。また、第３半導体素子１３の図示しない電極のいずれかは、図３に示すように、ワイヤ６４１を介して、第２半導体素子１２の図示しない電極のいずれかに導通接続されている。なお、第３半導体素子１３の互いに異なる複数の電極が、それぞれ、第２半導体素子１２の互いに異なる複数の電極に、互いに異なるワイヤ６４１を介して接続されてもよい。
ワイヤ６１，６２，６３，６４１，６４２は、図３に示すように、導電支持部材２とともに、第１半導体素子１１、第２半導体素子１２、および第３半導体素子１３が所定の機能を果たすための導通経路を構成している。ワイヤ６１，６２，６３，６４１，６４２の各々の材料は、たとえばＡｕ、Ａｇ、Ｃｕ、またはＡｌを含む金属である。なお、ワイヤ６１，６２，６３，６４１，６４２の材料は限定されない。また、ワイヤ６１，６２，６３，６４１，６４２に代えて、金属板または金属リボンが用いられてもよい。
複数のワイヤ６１は、第１半導体素子１１と、複数の第２リード４との導通経路を構成する。複数のワイヤ６１の各々は、第１半導体素子１１のいずれかの電極と、いずれかの第２リード４のパッド部４１とに接合されている。なお、各電極と各第２リード４とを接続するワイヤ６１の数は限定されない。複数のワイヤ６２の各々は、第２半導体素子１２のいずれかの電極と、いずれかの第２リード４のパッド部４１とに接合されている。なお、各電極と各第２リード４とを接続するワイヤ６２の数は限定されない。複数のワイヤ６３は、第３半導体素子１３と、複数の第２リード４との導通経路を構成する。複数のワイヤ６３の各々は、第３半導体素子１３のいずれかの電極と、いずれかの第２リード４のパッド部４１とに接合されている。なお、各電極と各第２リード４とを接続するワイヤ６３の数は限定されない。ワイヤ６４２は、第１半導体素子１１のゲート電極と第２半導体素子１２の出力電極とに接合され、第２半導体素子１２の出力電極から出力された駆動信号を、第１半導体素子１１のゲート電極に入力するための導通経路を構成する。なお、ワイヤ６４２の数は限定されない。ワイヤ６４１は、第２半導体素子１２のいずれかの電極と第３半導体素子１３のいずれかの電極とに接合され、第２半導体素子１２と第３半導体素子１３との間で信号の入出力を行うための導通経路を構成する。なお、ワイヤ６４１の数は限定されない。
封止樹脂７は、第１半導体素子１１、第２半導体素子１２、第３半導体素子１３、およびワイヤ６１，６２，６３，６４１，６４２と、第１リード３および複数の第２リード４の各々の一部とを覆っている。封止樹脂７は、電気絶縁性を有する。封止樹脂７は、たとえば黒色のエポキシ樹脂を含む材料からなる。封止樹脂７は、ｚ方向視において、ｘ方向に長い矩形状である。封止樹脂７は、頂面７１、底面７２、および側面７３～７６を備えている。
頂面７１および底面７２は、ｚ方向において互いに離れて位置する。頂面７１および底面７２は、ｚ方向において互いに反対側を向く。頂面７１は、ｚ方向ｚ２側に位置し、第１ダイパッド３１の主面３１１と同じく、ｚ方向ｚ２側を向く。底面７２はｚ方向ｚ１側に位置し、第１ダイパッド３１の裏面３１２と同じく、ｚ方向ｚ１側を向く。頂面７１および底面７２の各々は、略平坦である。図４に示すように、底面７２から、第１リード３の第１ダイパッド３１の裏面３１２が露出している。底面７２と裏面３１２とは、面一になっている。
側面７３～７６の各々は、頂面７１および底面７２につながるとともに、ｚ方向において頂面７１と底面７２とに挟まれている。側面７３および側面７４は、ｙ方向において互いに離れて位置する。側面７３および側面７４は、ｙ方向において互いに反対側を向く。側面７３はｙ方向のｙ１側に位置し、側面７４はｙ方向のｙ２側に位置する。側面７５および側面７６は、ｘ方向において互いに離れて位置し、かつ、側面７３および側面７４につながっている。側面７５および側面７６は、ｘ方向において互いに反対側を向く。側面７５はｘ方向のｘ１側に位置し、側面７６はｘ方向のｘ２側に位置する。側面７３から、複数の第２リード４の端子部４２の一部が突出している。また、側面７４から、複数の第２リード４の端子部４２の一部が突出している。また、図１および図１０に示すように、側面７５から、第１リード３の固定部３７の端面３７１が露出している。また、図１０に示すように、側面７６から、第１リード３の固定部３６の端面３６１が露出している。
次に、半導体装置Ａ１０の製造方法の一例について説明する。
まず、リードフレームを準備する。リードフレームは、板状の材料である。本実施形態においては、リードフレームの母材は、Ｃｕの合金からなる。リードフレームは、金属板にエッチング処理等を施すことにより形成される。なお、リードフレームは、金属板に打ち抜き加工を施すことにより形成されてもよい。リードフレームは、導電支持部材２（第１リード３および複数の第２リード４）になる部分に加えて、枠状のフレーム、および、導電支持部材２とフレームとにつながる複数のタイバーを備えている。フレームおよびタイバーは、半導体装置Ａ１０を構成しない。リードフレームは、第１リード３の第１ダイパッド３１、第２ダイパッド３２、第３ダイパッド３３、第１連結部３４、および第２連結部３５になる長矩形状の部分（以下では、「長矩形状部分」と記載する）を備えている。
次いで、リードフレームにディプレス加工を行う。本実施形態では、２回のディプレス加工を行う。１回目のディプレス加工により、長矩形状部分がフレームよりｚ方向ｚ１側に位置するように、リードフレームを変形させる。このとき、長矩形状部分とフレームとにつながる部分が変形して、固定部３６および固定部３７が形成される。次に、２回目のディプレス加工により、長矩形状部分を変形させる。これにより、第２ダイパッド３２および第３ダイパッド３３と、これらに対してｚ方向ｚ１側に位置する第１ダイパッド３１と、第１ダイパッド３１および第２ダイパッド３２につながる第１連結部３４と、第１ダイパッド３１および第３ダイパッド３３につながる第２連結部３５とが形成される。なお、１回のディプレス加工により、長矩形状部分を、第１ダイパッド３１、第２ダイパッド３２、第３ダイパッド３３、第１連結部３４、および第２連結部３５に変形させてもよい。
次いで、第１ダイパッド３１の主面３１１に、たとえばめっき処理により金属層６５を形成する。また、第２ダイパッド３２の主面３２１に、たとえばめっき処理により金属層６６を形成する。また、第３ダイパッド３３の主面３３１に、たとえばめっき処理により金属層６７を形成する。
次いで、第１半導体素子１１を第１ダイパッド３１の主面３１１に形成された金属層６５に接合層６９１を介して接合する。また、第２半導体素子１２を第２ダイパッド３２の主面３２１に形成された金属層６６に接合層６９２を介して接合し、第３半導体素子１３を第３ダイパッド３３の主面３３１に形成された金属層６７に接合層６９３を介して接合する。この接合工程では、まず、接合層６９１～６９３になるはんだペーストを金属層６５～６７のそれぞれ中央に塗布する。次に、塗布されたはんだペーストの上に、第１半導体素子１１、第２半導体素子１２、および第３半導体素子１３をそれぞれ載置する。次に、リフロー処理を行って、はんだペーストを溶融させた後に固化させる。金属層６５～６７はリードフレームよりはんだ濡れ性が良いので、溶融されたはんだペーストが金属層６５～６７とリードフレームとの境界を越えて流れることが抑制される。
次いでワイヤ６１，６２，６３，６４１，６４２の各々をワイヤボンディングにより形成する。次いで、封止樹脂７を形成する。封止樹脂７は、たとえばトランスファモールド成形により形成される。次いで、ダイシングを行い、個片化することで、フレームおよび複数のタイバーによって互いにつながっていた第１リード３および複数の第２リード４が、適宜分離される。次いで、複数の第２リード４のうち封止樹脂７から突出する部分に曲げ加工を行う。以上に示した工程を経ることで、半導体装置Ａ１０が製造される。
次に、半導体装置Ａ１０の作用効果について説明する。
本実施形態によると、第１リード３は、第１ダイパッド３１、第２ダイパッド３２、および第２ダイパッド３２を備えている。第２ダイパッド３２および第３ダイパッド３３は、ｘ方向において第１ダイパッド３１と並んで配置されているが、ｚ方向において第１ダイパッド３１とは異なる位置に配置されている。第１半導体素子１１は第１ダイパッド３１の主面３１１に搭載され、第２半導体素子１２は第２ダイパッド３２の主面３２１に搭載され、第３半導体素子１３は第３ダイパッド３３の主面３３１に搭載されている。したがって、第１半導体素子１１と、第２半導体素子１２および第３半導体素子１３とは、共通の第１リード３にｘ方向に並んで搭載されるが、ｚ方向において異なる位置に配置される。これにより、半導体装置Ａ１０は、第１半導体素子１１が第２半導体素子１２および第３半導体素子１３とｚ方向において同じ位置に配置される場合と比較して、第１半導体素子１１が第２半導体素子１２または第３半導体素子１３と接触した状態で搭載されることを抑制できる。第１半導体素子１１は接合層６９１を介して第１ダイパッド３１の主面３１１に搭載されている。また、第２半導体素子１２は接合層６９２を介して第２ダイパッド３２の主面３２１に搭載され、第３半導体素子１３は接合層６９３を介して第３ダイパッド３３の主面３３１に搭載されている。半導体装置Ａ１０は、第１ダイパッド３１が第２ダイパッド３２および第３ダイパッド３３とｚ方向において異なる位置に配置されることで、ｚ方向において同じ位置に配置される場合と比較して、接合層６９１が接合層６９２または接合層６９３に接触することも抑制できる。
また、本実施形態によると、第２ダイパッド３２と第３ダイパッド３３とがｚ方向において同じ位置に配置されている。したがって、ｚ方向において異なる位置に配置された場合と比較して、第２ダイパッド３２に搭載された第２半導体素子１２の素子主面１２１と、第３ダイパッド３３に搭載された第３半導体素子１３の素子主面１３１とのｚ方向における位置が近くなる。これにより、第２半導体素子１２と第３半導体素子１３とを接続するワイヤ６４１の形成が容易になって、ワイヤ６４１の不良の発生が抑制される。また、第１ダイパッド３１は、第２ダイパッド３２および第３ダイパッド３３よりｚ方向ｚ１側に配置されている。したがって、第１ダイパッド３１に搭載された第１半導体素子１１が、ワイヤ６４１の妨げになることを抑制できる。これにより、半導体装置Ａ１０は、第１ダイパッド３１が第２ダイパッド３２および第３ダイパッド３３とｚ方向において同じ位置にある場合と比較して、ワイヤ６４１のループの高さを抑制できる。
また、本実施形態によると、第１ダイパッド３１の裏面３１２は、封止樹脂７の底面７２から露出している。裏面３１２は、半導体装置Ａ１０が配線基板に実装される際に、配線基板に接合される。したがって、第１半導体素子１１が発する熱は、裏面３１２から配線基板に放出される。これにより、半導体装置Ａ１０は、第１半導体素子１１の熱を適切に放熱できる。
また、本実施形態によると、第２ダイパッド３２の主面３２１と第２半導体素子１２との間には、金属層６６が介在する。金属層６６は、第２ダイパッド３２の材料よりはんだ濡れ性が良い材料で形成されている。したがって、製造時に溶融されたはんだペーストが金属層６６と主面３２１との境界を越えて流れることが抑制される。これにより、半導体装置Ａ１０は、溶融されたはんだペーストが第１連結部３４の主面３４１を流れることを抑制できる。また、本実施形態によると、第３ダイパッド３３の主面３３１と第３半導体素子１３との間には、金属層６７が介在する。金属層６７は、第３ダイパッド３３の材料よりはんだ濡れ性が良い材料で形成されている。したがって、製造時に溶融されたはんだペーストが金属層６７と主面３３１との境界を越えて流れることが抑制される。これにより、半導体装置Ａ１０は、溶融されたはんだペーストが第２連結部３５の主面３５１を流れることを抑制できる。また、本実施形態によると、第１ダイパッド３１の主面３１１と、第１半導体素子１１との間には、金属層６５が介在する。金属層６５は、第１ダイパッド３１の材料よりはんだ濡れ性が良い材料で形成されている。したがって、半導体装置Ａ１０は、製造時に溶融されたはんだペーストが金属層６５と主面３１１との境界を越えて流れることを抑制できる。
なお、本実施形態では、金属層６５が主面３１１の中央で、ｚ方向視において主面３１１に内包されるように配置されている場合について説明したが、これに限られない。金属層６５の形状は限定されないし、主面３１１に内包されていなくてもよい。たとえば、金属層６５は、主面３１１全体を覆っていてもよい。また、金属層６５は配置されていなくてもよい。また、本実施形態では、金属層６６が主面３２１の中央で、ｚ方向視において主面３２１に内包されるように配置されている場合について説明したが、これに限られない。金属層６６の形状は限定されないし、主面３２１に内包されていなくてもよい。たとえば、金属層６６は、主面３２１全体を覆っていてもよい。また、金属層６６は配置されていなくてもよい。また、本実施形態では、金属層６７が主面３３１の中央で、ｚ方向視において主面３３１に内包されるように配置されている場合について説明したが、これに限られない。金属層６７の形状は限定されないし、主面３３１に内包されていなくてもよい。たとえば、金属層６７は、主面３３１全体を覆っていてもよい。また、金属層６７は配置されていなくてもよい。
また、本実施形態では、第１ダイパッド３１の裏面３１２が封止樹脂７の底面７２から露出している場合について説明したが、これに限られない。裏面３１２は、封止樹脂７の底面７２から露出していなくてもよい。
また、本実施形態では、半導体装置Ａ１０のパッケージ形式がＳＯＰ（Small Outline Package）である場合について説明したが、これに限られない。半導体装置Ａ１０のパッケージ形式は、ＳＯＰに限定されない。
また、本実施形態では、第１ダイパッド３１には第１半導体素子１１のみが搭載され、第２ダイパッド３２には第２半導体素子１２のみが搭載され、第３ダイパッド３３には第３半導体素子１３のみが搭載されている場合について説明したが、これに限られない。第１ダイパッド３１は、他の半導体素子または電子部品がさらに搭載されてもよいし、第１半導体素子１１が搭載されなくてもよい。また、第２ダイパッド３２は、他の半導体素子または電子部品がさらに搭載されてもよいし、第２半導体素子１２が搭載されなくてもよい。また、第３ダイパッド３３は、他の半導体素子または電子部品がさらに搭載されてもよいし、第３半導体素子１３が搭載されなくてもよい。
また、第１半導体素子１１、第２半導体素子１２、および第３半導体素子１３は、それぞれ、上述した半導体素子に限定されない。また、第１半導体素子１１、第２半導体素子１２、および第３半導体素子１３は、半導体素子以外の電子部品であってもよい。
図１１～図２６は、本開示の他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。
＜第２実施形態＞
図１１～図１３は、本開示の第２実施形態に係る半導体装置Ａ２０を説明するための図である。図１１は、半導体装置Ａ２０を示す平面図であり、図３に対応する図である。図１１においては、理解の便宜上、封止樹脂７を透過して、封止樹脂７の外形を想像線（二点鎖線）で示している。図１２は、図１１のＸＩＩ－ＸＩＩ線に沿う断面図であり、図１０に対応する図である。図１３は、図１２の部分拡大図である。本実施形態の半導体装置Ａ２０は、第１連結部３４および第２連結部３５が溝部を備えている点で、第１実施形態と異なっている。本実施形態の他の部分の構成および動作は、第１実施形態と同様である。なお、上記の第１実施形態の各部が任意に組み合わせられてもよい。
本実施形態では、第１連結部３４が溝部３４３を備え、第２連結部３５が溝部３５３を備えている。図１１においては、理解の便宜上、溝部３４３および溝部３５３にハッチングを付している。
溝部３４３は、第１連結部３４の主面３４１のｘ方向における中央付近に配置されている。溝部３４３は、第１連結部３４の主面３４１から裏面３４２側に凹み、ｙ方向に沿って延びている。本実施形態では、溝部３４３は、主面３４１のｙ方向の両端縁まで延びている。図１３に示すように、溝部３４３のｙ方向視形状は略矩形状である。なお、溝部３４３のｙ方向視形状は限定されず、たとえば半円形状であってもよい。溝部３４３は、リードフレームを作成する際に、たとえばハーフエッチングによって形成される。なお、溝部３４３の形成方法は限定されない。溝部３４３は、たとえばスタンピングによって、主面３４１から凹ませるように形成されてもよい。
溝部３４３は、製造工程におけるリフロー処理時に、溶融されたはんだペーストの流動を阻害するために設けられている。第２半導体素子１２をリードフレームに接合するためのはんだペーストは、リフロー処理により溶融される。このとき、溶融されたはんだペーストが金属層６６とリードフレームとの境界を越えて流れ、第２ダイパッド３２の主面３２１から第１連結部３４の主面３４１に流れ出す可能性がある。溝部３４３は、第１連結部３４の主面３４１に流れ出た溶融されたはんだペーストが、第１ダイパッド３１の主面３１１まで流れることを阻害するように設けられている。
溝部３４３の深さ寸法（主面３４１に直交する方向の寸法）Ｔ２は、第１連結部３４の厚さ寸法（主面３４１に直交する方向の寸法）Ｔ１の１/３程度である。寸法Ｔ２が大きすぎると、第１連結部３４の強度が弱くなる。一方、寸法Ｔ２が小さすぎると、溶融されたはんだペーストの流動阻害機能が低下する。寸法Ｔ２は、寸法Ｔ１の１/４以上１/２以下が望ましい。なお、寸法Ｔ２は、限定されない。寸法Ｔ２は、第１連結部３４の寸法Ｔ１、第１連結部３４の強度、第２ダイパッド３２における第２半導体素子１２の配置位置、および、塗布されるはんだペーストの量などに応じて、適宜決定すればよい。
溝部３４３は、溶融されたはんだペーストの流動を阻害できればよい。溝部３４３は、主面３４１のｙ方向の両端縁まで延びていなくてもよい。また、溝部３４３は、ｙ方向に延びる溝が複数ｙ方向に配列された破線状の溝であってもよい。また、溝部３４３は、直線状に延びずに、たとえば曲線状であってもよい。また、溝部３４３の配置位置は、主面３４１のｘ方向における中央付近に限定されない。また、複数の溝部３４３が、ｘ方向に並んで配置されてもよい。
溝部３５３は、第２連結部３５の主面３５１のｘ方向における中央付近に配置されている。溝部３５３は、第２連結部３５の主面３５１から裏面３５２側に凹み、ｙ方向に沿って延びている。本実施形態では、溝部３５３は、主面３５１のｙ方向の両端縁まで延びている。溝部３５３のｙ方向視形状は略矩形状である。溝部３５３は、溝部３４３と同様にして形成される。なお、溝部３５３の形成方法は限定されない。溝部３５３の深さ寸法（主面３４１に直交する方向の寸法）は限定されないが、溝部３４３と同様に、第２連結部３５の厚さ寸法（主面３５１に直交する方向の寸法）の１/４以上１/２以下が望ましく、本実施形態では１/３程度である。
溝部３５３は、溝部３４３と同様に、製造工程におけるリフロー処理時に、溶融されたはんだペーストの流動を阻害するために設けられている。すなわち、溝部３５３は、溶融されたはんだペーストが金属層６７とリードフレームとの境界を越えて流れ、第３ダイパッド３３の主面３３１から第２連結部３５の主面３５１に流れ出しても、第１ダイパッド３１の主面３１１まで流れることを阻害する。溝部３５３は、溶融されたはんだペーストの流動を阻害できればよいので、溝部３４３と同様に、様々なバリエーションが考えられる。
本実施形態においても、第２ダイパッド３２および第３ダイパッド３３がｚ方向において第１ダイパッド３１とは異なる位置に配置されているので、第１半導体素子１１と、第２半導体素子１２および第３半導体素子１３とは、ｚ方向において異なる位置に配置される。これにより、半導体装置Ａ２０は、第１半導体素子１１が第２半導体素子１２または第３半導体素子１３と接触した状態で搭載されることを抑制できる。また、半導体装置Ａ２０は、接合層６９１が接合層６９２または接合層６９３に接触することも抑制できる。また、本実施形態においても、第２ダイパッド３２の主面３２１と第２半導体素子１２との間に金属層６６が介在する。したがって、半導体装置Ａ２０は、製造時に溶融されたはんだペーストが金属層６６と主面３２１との境界を越えて、第１連結部３４の主面３４１を流れることを抑制できる。また、第３ダイパッド３３の主面３３１と１３との間に金属層６７が介在する。したがって、半導体装置Ａ２０は、製造時に溶融されたはんだペーストが金属層６７と主面３３１との境界を越えて、第２連結部３５の主面３５１を流れることを抑制できる。また、半導体装置Ａ２０は、半導体装置Ａ１０と共通する構成により、半導体装置Ａ１０と同等の効果を奏する。
さらに、本実施形態によると、第１連結部３４は、溝部３４３を備えている。溝部３４３は、製造時に溶融されたはんだペーストが、第２ダイパッド３２の主面３２１から第１連結部３４の主面３４１に流れ出た場合でも、第１ダイパッド３１の主面３１１まで流れることを阻害できる。また、第２連結部３５は、溝部３５３を備えている。溝部３５３は、製造時に溶融されたはんだペーストが、第３ダイパッド３３の主面３３１から第２連結部３５の主面３５１に流れ出た場合でも、第１ダイパッド３１の主面３１１まで流れることを阻害できる。したがって、第２半導体素子１２または第３半導体素子１３を接合するためのはんだペーストの一部が加わって、第１半導体素子１１を接合するためのはんだペーストが増加することが抑制される。これにより、半導体装置Ａ２０は、増加したはんだペーストによって第１半導体素子１１が移動し、位置ずれが発生することを抑制できる。
なお、本実施形態では、第１連結部３４が溝部３４３を備え、第２連結部３５が溝部３５３を備えている場合について説明したが、これに限られない。半導体装置Ａ２０は、第２連結部３５が溝部３５３を備えなくてもよいし、第１連結部３４が溝部３４３を備えなくてもよい。
なお、本実施形態では、接合層６９１～６９３がはんだである場合について説明したが、これに限られない。接合層６９１～６９３は、銀ペーストなどの金属ペーストを固化したもの、焼結銀などの焼結金属、または、絶縁性の接合層などであってもよい。これらの場合でも、接合層６９１～６９３を形成するためのリフロー処理で、接合層６９１～６９３の材料に含まれている一部の成分が流れ出す場合がある。溝部３４３は、この流動物が第１連結部３４の主面３４１を流動することを阻害でき、溝部３５３は、この流動物が第２連結部３５の主面３５１を流動することを阻害できる。
＜第１変形例＞
図１４および図１５は、第２実施形態の第１変形例に係る半導体装置Ａ２１を説明するための図である。図１４は、半導体装置Ａ２１を示す断面図であり、図１２に対応する図である。図１５は、図１４の部分拡大図である。本変形例の半導体装置Ａ２１は、第１連結部３４が溝部３４３の代わりに金属層を備えており、第２連結部３５が溝部３５３の代わりに金属層を備えている点で、半導体装置Ａ２０と異なっている。
本変形例では、第１連結部３４が溝部３４３の代わりに金属層３４４を備え、第２連結部３５が溝部３５３の代わりに金属層３５４を備えている。金属層３４４は、第１連結部３４の主面３４１のｘ方向における中央付近に配置されている。金属層３４４は、第１連結部３４の主面３４１から突出し、ｙ方向に沿って延びている。本実施形態では、金属層３４４は、主面３４１のｙ方向の両端縁まで延びている。図１５に示すように、金属層３４４のｙ方向視形状は略矩形状である。なお、金属層３４４のｙ方向視形状は限定されない。
金属層３４４は、たとえばめっき処理によって形成されためっき層である。なお、金属層３４４は、その他の方法で形成されてもよい。金属層３４４の材料は、第１連結部３４の材料よりはんだ濡れ性が悪い材料が用いられる。金属層３４４の材料としては、たとえばＡｌ（アルミニウム）などが挙げられる。また、たとえば、第１ダイパッド３１の材料がＣｕであった場合には、金属層３４４は、これよりはんだ濡れ性が悪いＣｕ合金であってもよい。また、金属層３４４は、単一の層からなるものに限定されず、複数の金属層が積層されたものであってもよい。金属層３４４は、溝部３４３と同様、製造工程におけるリフロー処理時に、溶融されたはんだペーストの流動を阻害するために設けられている。金属層３４４が第１連結部３４の材料よりはんだ濡れ性が悪い材料で形成されることで、溶融されたはんだペーストの流動を阻害できる。なお、金属層３４４の高さ寸法（主面３４１に直交する方向の寸法）が十分高く形成でき、その高さにより流動を阻害できるのであれば、金属層３４４の材料は限定されない。
金属層３４４は、溶融されたはんだペーストの流動を阻害できればよい。金属層３４４は、主面３４１のｙ方向の両端縁まで延びていなくてもよい。また、金属層３４４は、ｙ方向に延びる複数のめっき層がｙ方向に配列された破線状のめっき層であってもよい。また、金属層３４４は、直線状に延びずに、例えば曲線状であってもよい。また、金属層３４４の配置位置は、主面３４１のｘ方向における中央付近に限定されない。また、複数の金属層３４４が、ｘ方向に並んで配置されてもよい。
金属層３５４は、第２連結部３５の主面３５１のｘ方向における中央付近に配置されている。金属層３５４は、第２連結部３５の主面３５１から突出し、ｙ方向に沿って延びている。本実施形態では、金属層３５４は、主面３５１のｙ方向の両端縁まで延びている。金属層３５４のｙ方向視形状は略矩形状である。金属層３５４は、たとえばめっき処理によって形成されためっき層であり、金属層３４４と同様にして形成される。なお、金属層３５４の形成方法は限定されない。金属層３５４は、金属層３４４と同様の材料が用いられる。金属層３５４は、金属層３４４と同様に、製造工程におけるリフロー処理時に、溶融されたはんだペーストの流動を阻害するために設けられている。金属層３５４は、溶融されたはんだペーストの流動を阻害できればよいので、金属層３４４と同様に、様々なバリエーションが考えられる。
半導体装置Ａ２１においても、半導体装置Ａ２０と同様の効果を奏することができる。なお、半導体装置Ａ２１は、第２連結部３５が金属層３５４を備えなくてもよいし、第１連結部３４が金属層３４４を備えなくてもよい。
＜第２変形例＞
図１６および図１７は、第２実施形態の第２変形例に係る半導体装置Ａ２２を説明するための図である。図１６は、半導体装置Ａ２２を示す断面図であり、図１２に対応する図である。図１７は、図１６の部分拡大図である。本変形例の半導体装置Ａ２２は、第１連結部３４が溝部３４３の代わりにペースト層を備え、第２連結部３５が溝部３５３の代わりにペースト層を備えている点で、半導体装置Ａ２０と異なっている。
本変形例では、第１連結部３４が溝部３４３の代わりにペースト層３４５を備え、第２連結部３５が溝部３５３の代わりにペースト層３５５を備えている。ペースト層３４５は、第１連結部３４の主面３４１のｘ方向における中央付近に配置されている。ペースト層３４５は、第１連結部３４の主面３４１から突出し、ｙ方向に沿って延びている。本実施形態では、ペースト層３４５は、主面３４１のｙ方向の両端縁まで延びている。図１７に示すように、ペースト層３４５のｙ方向視形状は略矩形状である。なお、ペースト層３４５のｙ方向視形状は限定されない。ペースト層３４５の高さ寸法（主面３４１に直交する方向の寸法）Ｔ３は、２０μｍ以上であることが望ましい。なお、寸法Ｔ３は限定されない。
ペースト層３４５は、たとえば絶縁ペーストを第１連結部３４の主面３４１に塗布して固化させることで形成される。なお、ペースト層３４５は、導電ペーストを第１連結部３４の主面３４１に塗布して固化させることで形成されてもよい。また、ペースト層３４５は、その他の方法で形成されてもよい。たとえば、ペースト層３４５は、ダイアタッチフィルムを主面３４１に貼り付けることで形成されてもよい。ペースト層３４５の材料は、リフロー処理の熱に耐えられるものであればよい。ペースト層３４５は、溝部３４３と同様、製造工程におけるリフロー処理時に、溶融されたはんだペーストの流動を阻害するために設けられている。
ペースト層３４５は、溶融されたはんだペーストの流動を阻害できればよい。ペースト層３４５は、主面３４１のｙ方向の両端縁まで延びていなくてもよい。また、ペースト層３４５は、ｙ方向に延びる層が複数ｙ方向に配列された破線状のものであってもよい。また、ペースト層３４５は、直線状に延びずに、例えば曲線状であってもよい。また、ペースト層３４５の配置位置は、主面３４１のｘ方向における中央付近に限定されない。また、複数のペースト層３４５が、ｘ方向に並んで配置されてもよい。
ペースト層３５５は、第２連結部３５の主面３５１のｘ方向における中央付近に配置されている。ペースト層３５５は、第２連結部３５の主面３５１から突出し、ｙ方向に沿って延びている。本実施形態では、ペースト層３５５は、主面３５１のｙ方向の両端縁まで延びている。ペースト層３５５のｙ方向視形状は略矩形状である。ペースト層３５５の高さ寸法（主面３５１に直交する方向の寸法）は限定されないが、２０μｍ以上であることが望ましい。ペースト層３５５は、ペースト層３４５と同様の材料が用いられて、ペースト層３４５と同様にして形成される。ペースト層３５５は、ペースト層３４５と同様に、製造工程におけるリフロー処理時に、溶融されたはんだペーストの流動を阻害するために設けられている。ペースト層３５５は、溶融されたはんだペーストの流動を阻害できればよいので、ペースト層３４５と同様に、様々なバリエーションが考えられる。
半導体装置Ａ２２においても、半導体装置Ａ２０と同様の効果を奏することができる。なお、半導体装置Ａ２２は、第２連結部３５がペースト層３５５を備えなくてもよいし、第１連結部３４がペースト層３４５を備えなくてもよい。
＜第３実施形態＞
図１８～図２０は、本開示の第３実施形態に係る半導体装置Ａ３０を説明するための図である。図１８は、半導体装置Ａ３０を示す底面図であり、図４に対応する図である。図１９は、半導体装置Ａ３０を示す断面図であり、図８に対応する図である。図２０は、半導体装置Ａ３０を示す断面図であり、図１０に対応する図である。本実施形態の半導体装置Ａ３０は、伝熱部材をさらに備えている点で、第１実施形態と異なっている。本実施形態の他の部分の構成および動作は、第１実施形態と同様である。なお、上記の第１および第２実施形態の各部が任意に組み合わせられてもよい。
本実施形態では、第１半導体素子１１および第２半導体素子１２がスイッチング素子であり、第３半導体素子１３が第１半導体素子１１および第２半導体素子１２を駆動させる駆動素子である。なお、第１半導体素子１１および第２半導体素子１２は、種類および内部構造は限定されない。また、第１半導体素子１１と第２半導体素子１２とは同じ種類のスイッチング素子であってもよいし、異なる種類のスイッチング素子であってもよい。たとえば、第１半導体素子１１および第２半導体素子１２は、第１実施形態の第１半導体素子１１と同様のスイッチング素子（パワーＭＯＳＦＥＴ）であってもよい。この場合、各ドレイン電極が同じ電位になる。また、第１半導体素子１１が第１実施形態の第１半導体素子１１と同様のスイッチング素子（パワーＭＯＳＦＥＴ）で、第２半導体素子１２が素子裏面１２２に電極を有さない横型構造のトランジスタであってもよい。スイッチング素子である第１半導体素子１１および第２半導体素子１２は、駆動素子である第３半導体素子１３と比較して、多くの熱を発する。
また、本実施形態では、半導体装置Ａ３０は、伝熱部材５をさらに備えている。伝熱部材５は、導電体であり、たとえばＣｕからなる。なお、伝熱部材５の材料は限定されず、熱伝導率が高い材料であればよい。伝熱部材５は、略直方体形状であり、第２ダイパッド３２の裏面３２２に配置されている。伝熱部材５は、主面５１および裏面５２を備えている。主面５１および裏面５２は、図１９および図２０に示すように、ｚ方向において離間する。主面５１はｚ２側を向き、裏面５２はｚ１側を向く。主面５１および裏面５２はそれぞれ、略平坦である。主面５１は、第２ダイパッド３２の裏面３２２に接している。なお、伝熱部材５の主面５１と第２ダイパッド３２の裏面３２２との間には、熱伝導性が高いシートなどが配置されてもよい。裏面５２は、図１８に示すように、封止樹脂７の底面７２から露出して裏面端子になっており、半導体装置Ａ３０が実装される配線基板に接合される。
また、伝熱部材５は、図１９に示すように、２個の係合部５３を備えている。各係合部５３は、主面５１のｙ方向両端部からそれぞれｚ２方向に突出して、第２ダイパッド３２に係合している。伝熱部材５は、かしめ処理によって、第２ダイパッド３２に取り付けられる。具体的には、第２ダイパッド３２の裏面３２２側から伝熱部材５の各係合部５３を第２ダイパッド３２のｙ方向両端部に係合させる。そして、熱を加えて、主面５１が第２ダイパッド３２の裏面３２２に密着するように圧着することで取り付けられる。なお、係合部５３の配置位置、形状、および個数は限定されない。また、伝熱部材５の取り付け方法は限定されない。たとえば、第２ダイパッド３２に貫通孔を設け、係合部５３を当該貫通孔に通してから先端部分をつぶすことで、伝熱部材５を第２ダイパッド３２に取り付けてもよい。伝熱部材５は、第２ダイパッド３２から熱が適切に伝えらえるように取り付けられていればよい。
本実施形態においても、第２ダイパッド３２および第３ダイパッド３３がｚ方向において第１ダイパッド３１とは異なる位置に配置されているので、第１半導体素子１１と、第２半導体素子１２および第３半導体素子１３とは、ｚ方向において異なる位置に配置される。これにより、半導体装置Ａ３０は、第１半導体素子１１が第２半導体素子１２または第３半導体素子１３と接触した状態で搭載されることを抑制できる。また、半導体装置Ａ３０は、接合層６９１が接合層６９２または接合層６９３に接触することも抑制できる。また、本実施形態においても、第１ダイパッド３１の裏面３１２が封止樹脂７の底面７２から露出しているので、半導体装置Ａ３０は、第１半導体素子１１の熱を適切に放熱できる。また、半導体装置Ａ３０は、半導体装置Ａ１０と共通する構成により、半導体装置Ａ１０と同等の効果を奏する。
さらに、本実施形態によると、半導体装置Ａ３０は、伝熱部材５を備えている。伝熱部材５は、熱伝導率が高い材料からなり、主面５１が第２ダイパッド３２の裏面３２２に接し、かつ、裏面５２が封止樹脂７から露出している。裏面５２は、半導体装置Ａ３０が配線基板に実装される際に、配線基板に接合される。したがって、第２半導体素子１２が発する熱は、第２ダイパッド３２を介して、伝熱部材５の裏面５２から配線基板に放出される。これにより、半導体装置Ａ３０は、第２半導体素子１２の熱を適切に放熱できる。
なお、第１半導体素子１１、第２半導体素子１２、および第３半導体素子１３は、それぞれ、上述した半導体素子に限定されない。また、第１半導体素子１１、第２半導体素子１２、および第３半導体素子１３は、半導体素子以外の電子部品であってもよい。
＜第１変形例＞
図２１は、第３実施形態の第１変形例に係る半導体装置Ａ３１を説明するための図である。図２１は、半導体装置Ａ３１を示す断面図であり、図１９に対応する図である。本変形例の半導体装置Ａ３１は、伝熱部材５の取り付け方法が半導体装置Ａ３０と異なっている。
本変形例では、伝熱部材５は、係合部５３を備えておらず、図示しない導電性接合材を介して、主面５１が第２ダイパッド３２の裏面３２２に接合されている。なお、伝熱部材５と第２ダイパッド３２とを接合する接合材は、絶縁性接合材であってもよい。当該接合材は、熱伝導率が高いものであればよい。また、伝熱部材５を第２ダイパッド３２の裏面３２２に接合する方法は、超音波接合またはスポット溶接などであってもよい。半導体装置Ａ３１においても、半導体装置Ａ３０と同様の効果を奏することができる。
＜第２変形例＞
図２２は、第３実施形態の第２変形例に係る半導体装置Ａ３２を説明するための図である。図２２は、半導体装置Ａ３２を示す断面図であり、図２０に対応する図である。本変形例の半導体装置Ａ３２は、伝熱部材５が第３ダイパッド３３にも取り付けられている点で、半導体装置Ａ３０と異なっている。
本変形例では、第２半導体素子１２および第３半導体素子１３がスイッチング素子であり、第１半導体素子１１が第２半導体素子１２および第３半導体素子１３を駆動させる駆動素子である。なお、第２半導体素子１２および第３半導体素子１３は、種類および内部構造は限定されない。また、第２半導体素子１２と第３半導体素子１３とは同じ種類のスイッチング素子であってもよいし、異なる種類のスイッチング素子であってもよい。スイッチング素子である第２半導体素子１２および第３半導体素子１３は、駆動素子である第１半導体素子１１と比較して、多くの熱を発する。また、第２半導体素子１２および第３半導体素子１３は、厚さ寸法（ｚ方向の寸法）の小さいものが採用されており、図２２に示すように、第１半導体素子１１より厚さ寸法が小さい。
また、本変形例では、第２ダイパッド３２だけではなく、第３ダイパッド３３にも、伝熱部材５が取り付けられている。第３ダイパッド３３に取り付けられた伝熱部材５は、第２ダイパッド３２に取り付けられた伝熱部材５と同様のものである。
半導体装置Ａ３２においても、半導体装置Ａ３０と同様の効果を奏することができる。さらに、半導体装置Ａ３２は、第３ダイパッド３３にも伝熱部材５が取り付けられているので、第３半導体素子１３が発する熱も適切に放熱できる。また、本変形例によると、第２半導体素子１２および第３半導体素子１３は、第１半導体素子１１より圧さ寸法が小さい。したがって、圧さ寸法が同じである場合と比較して、第１リード３に搭載された状態において、第１半導体素子１１の素子主面１１１と、第２半導体素子１２の素子主面１２１および第３半導体素子１３の素子主面１３１とのｚ方向における位置が近くなる。これにより、第１半導体素子１１と第２半導体素子１２とを接続するワイヤ６４３、および、第１半導体素子１１と第３半導体素子１３とを接続するワイヤ６４４の形成が容易になって、ワイヤ６４３，６４４の不良の発生が抑制される。なお、半導体装置Ａ３２は、第２ダイパッド３２に伝熱部材５が取り付けられず、第３ダイパッド３３だけに伝熱部材５が取り付けられてもよい。
なお、第３実施形態では、伝熱部材５が導電体である場合について説明したが、これに限られない。伝熱部材５は、たとえば酸化アルミニウム（アルミナ）などの絶縁体であってもよい。また、伝熱部材５は、熱伝導率が高い樹脂材料で形成されてもよい。伝熱部材５の材料は限定されず、熱伝導率が高い材料であればよい。また、伝熱部材５は、従来知られている技術を利用して、第２ダイパッド３２（第３ダイパッド３３）からの熱が適切に伝えらえるように取り付けられればよい。
＜第４実施形態＞
図２３は、本開示の第４実施形態に係る半導体装置Ａ４０を説明するための図である。図２３は、半導体装置Ａ４０を示す断面図であり、図１０に対応する図である。本実施形態の半導体装置Ａ４０は、第２および第３実施形態の各特徴を合わせて備えている点で、第１実施形態と異なっている。本実施形態の他の部分の構成および動作は、第１実施形態と同様である。
本実施形態では、第２実施形態と同様に、第１連結部３４が溝部３４３を備え、第２連結部３５が溝部３５３を備えている。溝部３４３，３５３の構成は、第２実施形態と同様である。なお、溝部３４３，３５３は、第２実施形態に記載したさまざまなバリエーションが採用可能である。また、第１連結部３４および第２連結部３５は、溝部３４３，３５３の代わりに、第１変形例に記載のように金属層３４４，３５４を備えてもよいし、第２変形例に記載のようにペースト層３４５，３５５を備えてもよい。
また、本実施形態では、半導体装置Ａ５０は、第３実施形態と同様に、伝熱部材５を備えている。伝熱部材５の構成は、第３実施形態と同様である。なお、伝熱部材５は、第３実施形態に記載したさまざまなバリエーションが採用可能である。また、伝熱部材５は、第１変形例に記載のように取り付けられてもよし、第２変形例のように、第２ダイパッド３２および第３ダイパッド３３にそれぞれ取り付けられてもよい。なお、第１半導体素子１１、第２半導体素子１２、および第３半導体素子１３の種類は限定されない。
本実施形態によると、第１～第３実施形態で記載した各効果を奏することができる。
＜第５実施形態＞
図２４および図２５は、本開示の第５実施形態に係る半導体装置Ａ５０を説明するための図である。図２４は、半導体装置Ａ５０を示す底面図であり、図４に対応する図である。図２５は、半導体装置Ａ５０を示す断面図であり、図１０に対応する図である。本実施形態の半導体装置Ａ５０は、第３ダイパッド３３のｚ方向における配置位置が、第１実施形態と異なっている。本実施形態の他の部分の構成および動作は、第１実施形態と同様である。なお、上記の第１～４実施形態の各部が任意に組み合わせられてもよい。
本実施形態では、第３ダイパッド３３は、ｚ方向において、第１ダイパッド３１に対して、裏面３１２側（ｚ方向ｚ１側）に配置されている。つまり、ｚ方向においてｚ１側からｚ２側に、第３ダイパッド３３、第１ダイパッド３１、および第２ダイパッド３２が、この順で配置されている。また、第３ダイパッド３３の裏面３３２は、封止樹脂７から露出して裏面端子になっており、半導体装置Ａ５０が実装される配線基板に接合される。
一方、本実施形態では、第１ダイパッド３１の裏面３１２は、封止樹脂７から露出していない。第１ダイパッド３１は、全体が封止樹脂７によって覆われている。また、本実施形態では、第３半導体素子１３がスイッチング素子であり、第１半導体素子１１が付加価値を付与するための素子である。
本実施形態においても、第２ダイパッド３２および第３ダイパッド３３がｚ方向において第１ダイパッド３１とは異なる位置に配置されているので、第１半導体素子１１と、第２半導体素子１２および第３半導体素子１３とは、ｚ方向において異なる位置に配置される。これにより、半導体装置Ａ５０は、第１半導体素子１１が第２半導体素子１２または第３半導体素子１３と接触した状態で搭載されることを抑制できる。また、半導体装置Ａ５０は、接合層６９１が接合層６９２または接合層６９３に接触することも抑制できる。また、本実施形態によると、第３ダイパッド３３の裏面３３２が封止樹脂７の底面７２から露出しているので、半導体装置Ａ５０は、第３半導体素子１３の熱を適切に放熱できる。また、半導体装置Ａ５０は、半導体装置Ａ１０と共通する構成により、半導体装置Ａ１０と同等の効果を奏する。
なお、第１半導体素子１１、第２半導体素子１２、および第３半導体素子１３は、それぞれ、上述した半導体素子に限定されない。また、第１半導体素子１１、第２半導体素子１２、および第３半導体素子１３は、半導体素子以外の電子部品であってもよい。
なお、第１～第５実施形態においては、第１ダイパッド３１に第１半導体素子１１のみが搭載され、第２ダイパッド３２に第２半導体素子１２のみが搭載され、第３ダイパッド３３に第３半導体素子１３のみが搭載される場合について説明したが、これに限られない。第１ダイパッド３１、第２ダイパッド３２、または第３ダイパッド３３には、他の電子部品（半導体素子を含む）がさらに搭載されてもよいし、半導体素子が搭載されなくてもよい。
＜第６実施形態＞
図２６は、本開示の第６実施形態に係る半導体装置Ａ６０を説明するための図である。図２６は、半導体装置Ａ６０を示す平面図であり、図３に対応する図である。図２６においては、理解の便宜上、封止樹脂７を透過して、封止樹脂７の外形を想像線（二点鎖線）で示している。本実施形態の半導体装置Ａ６０は、第２半導体素子１２および第３半導体素子１３を備えていない点で、第１実施形態と異なっている。本実施形態の他の部分の構成および動作は、第１実施形態と同様である。なお、上記の第１～５実施形態の各部が任意に組み合わせられてもよい。
本実施形態では、半導体装置Ａ６０は、第２半導体素子１２および第３半導体素子１３を備えておらず、第１半導体素子１１だけが搭載されている。第１半導体素子１１は、ＨＥＭＴである。また、第２ダイパッド３２および第３ダイパッド３３のｚ方向視の大きさは、半導体装置Ａ１０の第２ダイパッド３２および第３ダイパッド３３と比較して小さい。第２ダイパッド３２の主面３２１の面積および第３ダイパッド３３の主面３３１の面積は、第１ダイパッド３１の主面３１１の面積の半分以下である。また、第２リード４の数が、半導体装置Ａ１０と比較して少なく、６個である。
本実施形態に係る第１半導体素子１１は、素子主面１１１に図示しないソース電極、ドレイン電極、およびゲート電極が配置されており、素子裏面１１２には電極が配置されていない。第１半導体素子１１は、絶縁性の接合層である接合層６９１を介して、第１ダイパッド３１の主面３１１に搭載されている。第１半導体素子１１のソース電極およびゲート電極は、ワイヤ６１を介して、第２リード４に導通接続されている。第１半導体素子１１のドレイン電極は、複数のワイヤ６４５を介して、第２ダイパッド３２または第３ダイパッド３３に導通接続されている。各ワイヤ６４５は、第１半導体素子１１のドレイン電極と、第２ダイパッド３２の主面３２１に配置された金属層６６、または、第３ダイパッド３３の主面３３１に配置された金属層６７とに接合されている。これにより、第２ダイパッド３２および第３ダイパッド３３（第１リード３）は、第１半導体素子１１のドレイン電極に導通して、ドレイン端子として機能する。なお、ワイヤ６４５の数は限定されない。
本実施形態においても、第２ダイパッド３２および第３ダイパッド３３がｚ方向において第１ダイパッド３１とは異なる位置に配置されている。したがって、半導体装置Ａ６０は、第２ダイパッド３２または第３ダイパッド３３に電子部品が搭載された場合でも、当該電子部品と第１半導体素子１１とが接触した状態で搭載されることを抑制できる。また、半導体装置Ａ６０は、当該電子部品を接合する接合層と接合層６９１とが接触することも抑制できる。また、第２ダイパッド３２の主面３２１に金属層６６が配置されているので、半導体装置Ａ６０は、電子部品を金属層６６に接合するためのはんだペーストが製造時に溶融されても、金属層６６と主面３２１との境界を越えて、第１連結部３４の主面３４１を流れることを抑制できる。また、第３ダイパッド３３の主面３３１に金属層６７が配置されているので、半導体装置Ａ６０は、電子部品を金属層６７に接合するためのはんだペーストが製造時に溶融されても、金属層６７と主面３３１との境界を越えて、第２連結部３５の主面３５１を流れることを抑制できる。また、本実施形態においても、第２ダイパッド３２と第３ダイパッド３３とがｚ方向において同じ位置に配置され、第１ダイパッド３１は、第２ダイパッド３２および第３ダイパッド３３よりｚ方向ｚ１側に配置されている。したがって、第２ダイパッド３２に搭載された電子部品または第２ダイパッド３２と、第３ダイパッド３３に搭載された電子部品または第３ダイパッド３３とをワイヤで接続する場合でも、第１ダイパッド３１に搭載された第１半導体素子１１が、当該ワイヤの妨げになることを抑制できる。これにより、半導体装置Ａ６０は、当該ワイヤのループの高さを抑制できる。また、半導体装置Ａ６０は、半導体装置Ａ１０と共通する構成により、半導体装置Ａ１０と同等の効果を奏する。
さらに、本実施形態によると、各ワイヤ６４５は、金属層６６を介して第２ダイパッド３２の主面３２１に接合されるか、金属層６７を介して第３ダイパッド３３の主面３３１に接合されている。主面３２１および主面３３１は、第１ダイパッド３１の主面３１１よりｚ方向ｚ２側に位置している。また、主面３１１には第１半導体素子１１が搭載されているので、ワイヤ６４５を接合するための領域が狭い。したがって、半導体装置Ａ６０は、ワイヤ６４５を主面３１１に接合する場合と比較して、ワイヤ６４５の形成が容易であり、ワイヤ６４５の不良の発生が抑制される。
なお、本実施形態では、第２ダイパッド３２の主面３２１および第３ダイパッド３３の主面３３１の面積が第１ダイパッド３１の主面３１１の面積の半分以下である場合について説明したが、これに限られない。主面３２１および主面３３１の面積を主面３１１の面積と同程度とすれば、半導体装置Ａ６０と半導体装置Ａ１０とは、第１リード３を共通化できる。
本開示に係る半導体装置は、先述した実施形態に限定されるものではない。本開示に係る半導体装置の各部の具体的な構成は、種々に設計変更自在である。
〔付記１〕
第１リード（３）と、
前記第１リード（３）に搭載された第１半導体素子（１１）と、
前記第１半導体素子（１１）を覆う封止樹脂（７）と、
を備え、
前記第１リード（３）は、第１ダイパッド（３１）、第２ダイパッド（３２）、第３ダイパッド（３３）、第１連結部（３４）、および第２連結部（３５）を有し、
前記第１ダイパッド（３１）は、厚さ方向において互いに反対側を向く第１主面（３１１）および第１裏面（３１２）を有し、
前記第２ダイパッド（３２）は、前記厚さ方向に直交する第１方向において前記第１ダイパッド（３１）と並んで配置されており、かつ、前記厚さ方向において前記第１ダイパッド（３１）に対して前記第１主面（３１１）側に位置し、
前記第３ダイパッド（３３）は、前記第１方向において前記第１ダイパッド（３１）に対して前記第２ダイパッド（３２）とは反対側に配置されており、かつ、前記厚さ方向において前記第１ダイパッド（３１）とは異なる位置に配置されており、
前記第１連結部（３４）は、前記第１ダイパッド（３１）と前記第２ダイパッド（３２）とにつながり、
前記第２連結部（３５）は、前記第１ダイパッド（３１）と前記第３ダイパッド（３２）とにつながり、
前記第２ダイパッド（３２）は、前記厚さ方向において、前記第１主面（３１１）と同じ側を向く第２主面（３２１）を備え、
前記第３ダイパッド（３３）は、前記厚さ方向において、前記第１主面（３１１）と同じ側を向く第３主面（３３１）を備え、
前記第１半導体素子（１１）は、前記第１主面（３１１）、前記第２主面（３２１）、および前記第３主面（３３１）のいずれかに搭載されている、
半導体装置。
〔付記２〕
前記第３ダイパッド（３３）は、前記厚さ方向において前記第１ダイパッド（３１）に対して前記第１主面（３１１）側に位置する、
付記１に記載の半導体装置。
〔付記３〕
前記第２ダイパッド（３２）と前記第３ダイパッド（３３）とは、前記厚さ方向において同じ位置に配置されている、
付記２に記載の半導体装置。
〔付記４〕
前記第１裏面（３１２）は、前記封止樹脂（７）から露出している、
付記２または３に記載の半導体装置。
〔付記５、第５実施形態、図２５〕
前記第３ダイパッド（３３）は、前記厚さ方向において前記第１ダイパッド（３１）に対して前記第１裏面（３１２）側に位置する、
付記１に記載の半導体装置。
〔付記６〕
前記第３ダイパッド（３３）は、前記厚さ方向において、前記第１裏面（３１２）と同じ側を向く第３裏面（３３２）を備え、
前記第３裏面（３３２）は、前記封止樹脂（７）から露出している、
付記５に記載の半導体装置。
〔付記７〕
前記第１半導体素子（１１）は、前記第１主面（３１１）に搭載されている、
付記１ないし６のいずれかに記載の半導体装置。
〔付記８〕
前記第２主面（３２１）に搭載された第２半導体素子（１２）と、
前記第３主面（３３１）に搭載された第３半導体素子（１３）と、
をさらに備えている、
付記７に記載の半導体装置。
〔付記９〕
前記第２半導体素子（１２）と前記第３半導体素子（１３）とに接続された接続部材（６４１）をさらに備えている、
付記８に記載の半導体装置。
〔付記１０〕
前記第１半導体素子（１１）は、スイッチング素子であり、
前記第２半導体素子（１２）は、前記第１半導体素子（１１）を駆動させる駆動素子である、
付記８または９に記載の半導体装置。
〔付記１１、第３実施形態、図２０〕
前記第１半導体素子（１１）および前記第２半導体素子（１２）は、スイッチング素子であり、
前記第３半導体素子（１３）は、前記第１半導体素子（１１）および前記第２半導体素子（１２）を駆動させる駆動素子である、
付記８または９に記載の半導体装置。
〔付記１２〕
前記第２主面（３２１）に配置された金属層（６６）をさらに備えている、
付記１ないし１１のいずれかに記載の半導体装置。
〔付記１２－１〕
前記金属層（６６）は、Ａｇを含んでいる、
付記１２に記載の半導体装置。
〔付記１２－２〕
前記金属層（６６）は、前記厚さ方向視において、前記第２主面（３２１）に内包されている、
付記１２に記載の半導体装置。
〔付記１３、第２実施形態、図１３〕
前記第１連結部（３４）は、
前記第１主面（３１１）および前記第２主面（３２１）につながる第１連結部主面（３４１）と、
前記第１連結部主面（３４１）に配置され、かつ、流動物の流動を阻害する阻害部（３４３）と、
を備えている、
付記１ないし１２のいずれかに記載の半導体装置。
〔付記１３－１〕
前記阻害部（３４３）は、前記連結部主面（３４１）から凹む溝である、
付記１３に記載の半導体装置。
〔付記１３－２〕
前記溝の深さ寸法は、前記連結部（３４）の厚さ寸法の１/４以上１/２以下である、
付記１３－１に記載の半導体装置。
〔付記１３－３、第２実施形態第１，２変形例、図１５、図１７〕
前記阻害部（３４３）は、前記連結部主面（３４１）から突出している、
付記１３に記載の半導体装置。
〔付記１３－４〕
前記阻害部（３４３）は、前記連結部主面（３４１）上に形成されためっき層である、
付記１３－３に記載の半導体装置。
〔付記１３－５〕
前記めっき層の材料は、前記連結部（３４１）の材料よりはんだ濡れ性が悪い、
付記１３－４に記載の半導体装置。
〔付記１３－６〕
前記阻害部（３４３）は、前記連結部主面（３４１）上に形成された絶縁ペースト層である、
付記１３－３に記載の半導体装置。
〔付記１３－７〕
前記阻害部（３４３）の前記連結部主面（３４１）からの高さ寸法は、２０μｍ以上である、
付記１３－３に記載の半導体装置。
〔付記１４、第３実施形態、図２０〕
伝熱部材（５）をさらに備え、
前記第２ダイパッド（３２）は、前記厚さ方向において、前記第１裏面（３１２）と同じ側を向く第２裏面（３２２）を備え、
前記伝熱部材（５）は、前記第２裏面（３２２）に配置され、かつ、前記封止樹脂（７）から露出する、
付記１ないし１３のいずれかに記載の半導体装置。
〔付記１４－１〕
前記伝熱部材（５）は、前記第２ダイパッド（３２）に係合している、
付記１４に記載の半導体装置。
〔付記１４－２、第３実施形態第１変形例、図２１〕
前記伝熱部材（５）は、前記第２裏面（３２２）に接合されている、
付記１４に記載の半導体装置。
〔付記１４－３〕
前記伝熱部材（５）は、導電体である、
付記１４に記載の半導体装置。
〔付記１４－４〕
前記伝熱部材（５）は、Ｃｕを含んでいる、
付記１４－３に記載の半導体装置。
〔付記１４－５〕
前記伝熱部材（５）は、絶縁体である、
付記１４に記載の半導体装置。
〔付記１４－６〕
前記伝熱部材（５）は、酸化アルミニウムを含んでいる、
付記１４－５に記載の半導体装置。
〔付記１４－７、第３実施形態第２変形例、図２２〕
前記第２半導体素子（１２）は、前記第１半導体素子（１１）より、前記厚さ方向の寸法が小さい、
付記１４に記載の半導体装置。
〔付記１４－８〕
前記第１半導体素子（１１）と前記第２半導体素子（１２）とに接続された第２接続部材（６４３）をさらに備えている、
付記１４に記載の半導体装置。
Ａ１０，Ａ２０，Ａ２１，Ａ２２，Ａ３０，Ａ３１，Ａ３２，Ａ４０，Ａ５０，Ａ６０：半導体装置
１１ ：第１半導体素子
１１１ ：素子主面
１１２ ：素子裏面
１２ ：第２半導体素子
１２１ ：素子主面
１２２ ：素子裏面
１３ ：第３半導体素子
１３１ ：素子主面
１３２ ：素子裏面
２ ：導電支持部材
３ ：第１リード
３１ ：第１ダイパッド
３１１ ：主面
３１２ ：裏面
３２ ：第２ダイパッド
３２１ ：主面
３２２ ：裏面
３３ ：第３ダイパッド
３３１ ：主面
３３２ ：裏面
３４ ：第１連結部
３４１ ：主面
３４２ ：裏面
３４３ ：溝部
３４４ ：金属層
３４５ ：ペースト層
３５ ：第２連結部
３５１ ：主面
３５２ ：裏面
３５３ ：溝部
３５４ ：金属層
３５５ ：ペースト層
３６ ：固定部
３６１ ：端面
３６２ ：平行部
３６３ ：傾斜部
３７ ：固定部
３７１ ：端面
３７２ ：平行部
３７３ ：傾斜部
４ ：第２リード
４１ ：パッド部
４２ ：端子部
５ ：伝熱部材
５１ ：主面
５２ ：裏面
５３ ：係合部
６１～６３，６４１～６４５：ワイヤ
６５，６６，６７：金属層
６９１，６９２，６９３：接合層
７ ：封止樹脂
７１ ：頂面
７２ ：底面
７３，７４，７５，７６：側面

Claims (14)

  1. 第１リードと、
    前記第１リードに搭載された第１半導体素子と、
    前記第１半導体素子を覆う封止樹脂と、
    を備え、
    前記第１リードは、第１ダイパッド、第２ダイパッド、第３ダイパッド、第１連結部、および第２連結部を有し、
    前記第１ダイパッドは、厚さ方向において互いに反対側を向く第１主面および第１裏面を有し、
    前記第２ダイパッドは、前記厚さ方向に直交する第１方向において前記第１ダイパッドと並んで配置されており、かつ、前記厚さ方向において前記第１ダイパッドに対して前記第１主面側に位置し、
    前記第３ダイパッドは、前記第１方向において前記第１ダイパッドに対して前記第２ダイパッドとは反対側に配置されており、かつ、前記厚さ方向において前記第１ダイパッドとは異なる位置に配置されており、
    前記第１連結部は、前記第１ダイパッドと前記第２ダイパッドとにつながり、
    前記第２連結部は、前記第１ダイパッドと前記第３ダイパッドとにつながり、
    前記第２ダイパッドは、前記厚さ方向において、前記第１主面と同じ側を向く第２主面を備え、
    前記第３ダイパッドは、前記厚さ方向において、前記第１主面と同じ側を向く第３主面を備え、
    前記第１半導体素子は、前記第１主面、前記第２主面、および前記第３主面のいずれかに搭載されている、
    半導体装置。
  2. 前記第３ダイパッドは、前記厚さ方向において前記第１ダイパッドに対して前記第１主面側に位置する、
    請求項１に記載の半導体装置。
  3. 前記第２ダイパッドと前記第３ダイパッドとは、前記厚さ方向において同じ位置に配置されている、
    請求項２に記載の半導体装置。
  4. 前記第１裏面は、前記封止樹脂から露出している、
    請求項２または３に記載の半導体装置。
  5. 前記第３ダイパッドは、前記厚さ方向において前記第１ダイパッドに対して前記第１裏面側に位置する、
    請求項１に記載の半導体装置。
  6. 前記第３ダイパッドは、前記厚さ方向において、前記第１裏面と同じ側を向く第３裏面を備え、
    前記第３裏面は、前記封止樹脂から露出している、
    請求項５に記載の半導体装置。
  7. 前記第１半導体素子は、前記第１主面に搭載されている、
    請求項１ないし６のいずれかに記載の半導体装置。
  8. 前記第２主面に搭載された第２半導体素子と、
    前記第３主面に搭載された第３半導体素子と、
    をさらに備えている、
    請求項７に記載の半導体装置。
  9. 前記第２半導体素子と前記第３半導体素子とに接続された接続部材をさらに備えている、
    請求項８に記載の半導体装置。
  10. 前記第１半導体素子は、スイッチング素子であり、
    前記第２半導体素子は、前記第１半導体素子を駆動させる駆動素子である、
    請求項８または９に記載の半導体装置。
  11. 前記第１半導体素子および前記第２半導体素子は、スイッチング素子であり、
    前記第３半導体素子は、前記第１半導体素子および前記第２半導体素子を駆動させる駆動素子である、
    請求項８または９に記載の半導体装置。
  12. 前記第２主面に配置された金属層をさらに備えている、
    請求項１ないし１１のいずれかに記載の半導体装置。
  13. 前記第１連結部は、
    前記第１主面および前記第２主面につながる第１連結部主面と、
    前記第１連結部主面に配置され、かつ、流動物の流動を阻害する阻害部と、
    を備えている、
    請求項１ないし１２のいずれかに記載の半導体装置。
  14. 伝熱部材をさらに備え、
    前記第２ダイパッドは、前記厚さ方向において、前記第１裏面と同じ側を向く第２裏面を備え、
    前記伝熱部材は、前記第２裏面に配置され、かつ、前記封止樹脂から露出する、
    請求項１ないし１３のいずれかに記載の半導体装置。
JP2021043547A 2021-03-17 2021-03-17 半導体装置 Pending JP2022143169A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021043547A JP2022143169A (ja) 2021-03-17 2021-03-17 半導体装置
US17/678,278 US20220301965A1 (en) 2021-03-17 2022-02-23 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021043547A JP2022143169A (ja) 2021-03-17 2021-03-17 半導体装置

Publications (1)

Publication Number Publication Date
JP2022143169A true JP2022143169A (ja) 2022-10-03

Family

ID=83284142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021043547A Pending JP2022143169A (ja) 2021-03-17 2021-03-17 半導体装置

Country Status (2)

Country Link
US (1) US20220301965A1 (ja)
JP (1) JP2022143169A (ja)

Also Published As

Publication number Publication date
US20220301965A1 (en) 2022-09-22

Similar Documents

Publication Publication Date Title
JP5272191B2 (ja) 半導体装置および半導体装置の製造方法
TWI450373B (zh) 雙側冷卻整合功率裝置封裝及模組，以及製造方法
US8698289B2 (en) Semiconductor device, a method of manufacturing the same and an electronic device
US7768105B2 (en) Pre-molded clip structure
US7687903B2 (en) Power module and method of fabricating the same
KR101297645B1 (ko) 반도체 다이 패키지 및 그의 제조 방법
KR101149298B1 (ko) 4개의 모스펫 풀 브릿지 모듈
TWI405274B (zh) 無夾且無線之半導體晶粒封裝及其製造方法
US20100148327A1 (en) Semiconductor die package with clip interconnection
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
JPH09260550A (ja) 半導体装置
JP2005191071A (ja) 半導体装置
KR101644913B1 (ko) 초음파 용접을 이용한 반도체 패키지 및 제조 방법
US20220301966A1 (en) Semiconductor device
JP2020161807A (ja) 半導体モジュールおよびこれに用いられる半導体装置
JP2022143169A (ja) 半導体装置
JP5147295B2 (ja) 半導体装置
JP7473376B2 (ja) 半導体装置
JP2022143168A (ja) 半導体装置
JP2022143166A (ja) 半導体装置
JP2021082794A (ja) 電子部品および電子装置
JP2009224529A (ja) 半導体装置およびその製造方法
WO2021200138A1 (ja) 半導体装置
WO2023112677A1 (ja) 半導体装置および半導体装置の製造方法
WO2022259809A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240206