JP2009224529A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2009224529A JP2009224529A JP2008066986A JP2008066986A JP2009224529A JP 2009224529 A JP2009224529 A JP 2009224529A JP 2008066986 A JP2008066986 A JP 2008066986A JP 2008066986 A JP2008066986 A JP 2008066986A JP 2009224529 A JP2009224529 A JP 2009224529A
- Authority
- JP
- Japan
- Prior art keywords
- power semiconductor
- lead frame
- semiconductor device
- semiconductor element
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
【解決手段】パワー半導体素子51とこれをマウントするリードフレームと、パワー半導体素子51の電極とリードフレームの外部リード端子との間、パワー半導体素子51の電極と制御素子53の電極との間を、板状の金属片で電気的に接続する。金属片は、絶縁性の基板に形成された配線パターンとし、制御素子は絶縁性の基板にマウントする。
【選択図】図1
Description
パワー半導体素子や、制御用ICを、同じリードフレーム上に配置し、これらの素子間をボンディングワイヤで配線したマルチチップパッケージが知られている。
図4は、マルチチップパッケージの従来例を示す図である。51,52はスイッチング素子としてのパワー半導体素子(例えばMOSFET:Metal Oxide Semiconductor Field Effect Transistor)、53はパワー半導体素子の制御素子としての制御IC、54,55は、前記パワー半導体素子51,52をマウントするリードフレームの実装パッド、56は制御IC53をマウントするリードフレームの実装パッド、57はパワー半導体素子51,52や制御IC53の各電極を外部に導出するリードフレームのリード端子(アウターリード)、58はパワー半導体素子51,52や制御IC53を封止する封止樹脂である。パワー半導体素子51,52は、実装パッド54,55にはんだもしくは導電性接着剤で実装される。また、パワー半導体素子や制御ICとリード端子との間、あるいはパワー半導体素子と制御ICとの間はAl(アルミニウム)もしくはAu(金)のワイヤで接続している(例えば、特許文献1参照)。
また、ワイヤに代えて接続子によって接続する方法を採用した場合であっても、制御ICなど電極数が多い半導体素子に対しては、位置あわせの工数が増加するなどスループットを高めることができないという課題がある。
この発明は、上記の問題点を解決して、半導体素子とリード端子との接続を生産性の高いものとして、半導体パッケージの低コスト化を図るものである。
そして、前記金属片は、絶縁性の基板に形成された配線パターンとすればよく、前記制御素子を、前記絶縁性の基板にマウントするように構成するとよい。
また、前記リードフレームは、前記パワー半導体素子のマウント部が他の部分に比べて薄くなっている異型フレームを採用してもよく、前記リードフレームの、前記制御素子に対向する部分が開口されているとよい。
特に、半導体素子間あるいは半導体素子と外部リード端子との間の複数箇所の接続を、接続子を用いて一括して行うことができる。そして、半導体素子の接続工程を簡単に行うことができる。
また、リードフレームと半導体素子の接続ならびに半導体素子の電極と接続子との接続,接続子とリード端子との接続を一括のはんだリフローで行うことができる。そして、半導体素子の接続工程を簡単に行うことができる。
また、制御ICなど電極数が多い半導体素子に対しても、接続子としての配線パターンを一括で接合することにより、位置あわせなどの工数の増加を招くことなくスループットを高めることができる。
図1(a)において、10はリードフレーム、11,12ははんだ(層)、20は絶縁性の基板である配線基板、31〜34は接続子である。接続子31,33はパワー半導体素子51,52のおもて面の主電極(MOSFETのソース電極)に接続され、接続子32,34はパワー半導体素子51,52の制御電極(MOSFETのゲート電極)に接続される。リードフレーム10の14,15の部分は、パワー半導体素子51,52を実装する実装パッドであり、パワー半導体51,52の裏面電極(MOSFETのドレイン電極)が接合される。また、17は、リードフレーム10の外部導出端子(アウターリード)である。
また、配線基板20の一方の主面には、接続子として機能する配線パターン21が形成されている。その他、図4と同じ構成については同じ符号を付して説明を省略する。
図1(a)において、リードフレーム10は、例えば500μmのものを用いる。図1(a)では図示されていてない外部導出端子(アウターリード)は、この図1(a)の状態では、図示しないタイバーによって連結されている。図4に示すリードフレームと図1に示すリードフレーム10との違いは、図1のリードフレーム10の配線基板20に実装された制御IC53に対向する部分が開口され、制御IC用の実装パッドがない点である。また、接続子31〜34には、例えば型抜きされた200μmの薄銅板を用いた。
まず、リードフレーム10の所定の場所にはんだ11を配置する。ここではクリームはんだ(鉛フリーはんだ:融点250℃)を用いた。クリームはんだのほかにはんだーシートを用いてもよい。はんだ11を配置する場所は、後述する接続子31〜34や接続子としての配線パターン21と、リードフレーム10との接続箇所ならびに、パワー半導体素子51,52がマウントされる実装パッド14,15である。
つづいて、実装パッド14,15に配置されたはんだ11上に、パワー半導体素子51,52をそれぞれ載置し、パワー半導体素子51,52の電極部分にもはんだ12を配置する。後述するはんだ11,12の溶融・硬化の工程は一つのの工程で同時に行うことができる。このため、はんだ11,12には同じ融点のものを用いる。
並行して、配線基板20を用意する。配線基板20は絶縁体で形成された基板の表面に、制御IC53用の接続子として機能する配線パターン21が形成されている。配線基板20は、絶縁性の基板であり、絶縁体として絶縁性の樹脂を用いたプリント配線基板や、絶縁体にセラミック板を用いたセラミック基板などを用いることができる。
なお、図示していないが、配線基板に制御ICを裏面(制御ICの電極が形成されていない面)を接合し、制御ICの電極と配線パターン21とをワイヤボンディングで接続することもできる。このように構成すると、配線パターン21と制御IC53との接続工程に既存の設備を活用することができる。ただし、上記のように、バンプにて接続した方が工数を減らすことができると共に、後述する樹脂封止の工程でワイヤが倒れたり切断されたりすることもない。
次に、図1(b)に示すように、パワー半導体素子51,52上のはんだ12が配置された箇所および、リードフレーム10上のはんだ11が配置された箇所に接続子31〜34ならびに制御ICが接合された配線基板20の配線パターンをそれぞれ載置する。
リードフレーム10上に、パワー半導体素子51,52、制御IC53が実装済みの配線基板20、接続子31〜34のすべての配置が完了した時点で、これらの積層体を一括してリフロー処理する。
図1(d)では、パワー半導体素子51,52の直列接続回路と、パワー半導体素子51のゲートを制御ICで制御する構成となっているが、この回路構成に限るものではなく、パワー半導体素子52のゲートも制御ICで制御する構成とすることもできる。
このように構成することにより、パワー半導体素子とリードフレームとの間の接続、パワー半導体同士の接続、制御ICとリードフレームとの接続など複数箇所の接続を、接続子を用いて一括して行うことができる。
図2(a)において、110はリードフレーム、11,12ははんだ(層)、200は配線基板、131〜135は配線基板の一方の主面に形成された配線パターンであり、接続子として機能する。接続子としての配線パターン(以下単に配線パターンという)131,133はパワー半導体素子51,52のおもて面の主電極(MOSFETのソース電極)に接続され、配線パターン132,134はパワー半導体素子51,52の制御電極(MOSFETのゲート電極)に接続される。リードフレーム110の114,115の部分は、パワー半導体素子51,52を実装する実装パッドであり、パワー半導体51,52の裏面電極(MOSFETのドレイン電極)が接合される。リードフレーム10の実装パッド114,115の部分は、他の部分より厚さが薄く形成された異型リードフレームを採用している。図2(a)に示すように、実装パッド114,115の厚さは、その上に実装されるパワー半導体素子51,52とその接合に用いるはんだ11の厚さとの合計が、リードフレーム110の厚い部分とほぼ同じとなるように設定されている。このようにすることで、パワー半導体素子51,52上のはんだ12と、リードフレームのその端部分上のはんだ11の接合面の高さがほぼ同一平面にそろうため、後述する接合工程で、配線基板200による一括の接合が可能となる。
その他、図1と同じ構成については同じ符号を付して説明を省略する。
図2(a)において、リードフレーム110は、例えば500μmのものを用いる。実装パッド114,115の異型部(薄い部分)の厚さは、250μmとした。図2(a)では図示されていてない外部導出端子(アウターリード)117は、この図2(a)の状態では、図示しないタイバーによって連結されている。図4に示すリードフレームと図2に示すリードフレーム110との違いは、図2のリードフレーム110の配線基板200に実装された制御IC53に対抗する部分が開口され、制御IC用の実装パッドがない点と、先述した厚みの異なる異型部である。
以下において、図2を参照して、マルチチップパッケージの組立工程を説明しながら、第2の実施例のマルチチップパッケージの構成を説明する。
まず、リードフレーム110の所定の場所にはんだ11を配置する。ここではクリームはんだ(鉛フリーはんだ:融点250℃)を用いた。クリームはんだのほかにはんだーシートを用いてもよい。はんだ11を配置する場所は、後述する配線パターン131〜135とリードフレーム110との接続箇所ならびに、パワー半導体素子51,52がマウントされる実装パッド114,115である。
並行して、配線基板200を用意する。配線基板200は絶縁体で形成された基板の表面に、配線パターン131〜135が形成されている。配線基板20は、絶縁体として絶縁性の樹脂を用いたプリント配線基板や、絶縁体にセラミック板を用いたセラミック基板などを用いることができる。
配線基板200の制御ICとの接続を行う配線パターン135と制御IC53の電極とを接続する。ここでは、制御IC53の電極(図示せず)の表面に形成したバンプ22によって配線パターン135との接続と接合を行った。バンプ22は、はんだバンプのほかに、スタットバンプなどを用いることができる。後述する配線パターン131〜135とリードフレームとの接合工程に先駆けて配線パターン135と制御IC53との接合を行うため、バンプ22の融点は、はんだ11,12の融点より高い必要がある。このはんだに融点が低いはんだを選択すると、パワー半導体51,52の接合に用いるはんだ11,12には、さらに融点の低いはんだを選択しなければならなくなる。パワー半導体51,52の接合強度を得るためには、実用的にははんだ11,12に融点が260℃程度のものを選択することになる。そのため、制御IC53の接合には、はんだ11,12より融点が高く、かつ、はんだ11,12の溶融のための加熱時に制御IC53の接合箇所も溶融してしまわない融点の温度差が必要となる。そのため、制御ICと配線基板とを接合するはんだバンプ22には、融点が280℃以上のものを用いる。ここでは、融点が約280℃のはんだバンプを用いた。なお、はんだバンプ22の融点の上限は配線基板の樹脂が溶融せず、制御ICが破壊しない程度の温度を選択することになる。
なお、図示していないが、配線基板に制御ICを裏面(制御ICの電極が形成されていない面)を接合し、制御ICの電極と配線パターン21とをワイヤボンディングで接続することもできる。このように構成すると、配線パターン21と制御IC53との接続工程に既存の設備を活用することができる。ただし、上記のように、バンプにて接続した方が工数を減らすことができると共に、後述する樹脂封止の工程でワイヤが倒れたり切断されたりすることもない。
次に、図2(b)に示すように、パワー半導体素子51,52上のはんだ12が配置された箇所および、リードフレーム110上のはんだ11が配置された箇所に配線パターン131〜135をそれぞれ載置する。
リードフレーム10上に、パワー半導体素子51,52、制御IC53が実装済みの配線基板200、接続子131〜135のすべての配置が完了した時点で、これらの積層体を一括してリフロー処理する。
図1(d)では、パワー半導体素子51,52の直列接続回路と、パワー半導体素子51のゲートを制御ICで制御する構成となっているが、この回路構成に限るものではなく、パワー半導体素子52のゲートも制御ICで制御する構成とすることもできる。
このように構成することにより、パワー半導体素子とリードフレームとの間の接続、パワー半導体同士の接続、制御ICとリードフレームとの接続など複数箇所の接続を、接続子を用いて一括して行うことができる。
なお、樹脂58による封止にあたり、図2(c)のように、樹脂58で配線基板200を全て覆ってもよいし、配線基板200の配線パターンが形成されていないもう一方の主面(以下、単に他方主面という)を露出させ、その他の部分を樹脂封止するようにしてもよい。配線基板の他方主面を露出させることで、パワー半導体素子51,52が発生する熱を容易に放熱することができる。
図3(b)は、配線基板の他方主面を露出させた例であり、(c),(d)に示すように、配線基板200の端面に凹部Bを形成してもよい。凹部Bを設けることにより、配線基板200の他方主面を露出した場合でも、封止樹脂58との密着性が強固となる。
10,110 リードフレーム
11,12 はんだ(層)
14,15,114,115,54,55,56 リードフレームの実装パッド
17,117,57 リードフレームのリード端子(アウターリード)
20,200 配線基板
21,131〜135 配線パターン
31〜34 接続子
51,52 スイッチング素子としてのパワー半導体素子
53 制御IC
58 封止樹脂
Claims (14)
- パワー半導体素子と、該パワー半導体素子の制御素子とを同一のパッケージ格納した半導体装置において、
前記パワー半導体素子をマウントするダイパッドと外部リード端子とを有するリードフレームと、
前記パワー半導体素子の電極と前記外部リード端子との間、前記パワー半導体素子の電極と前記制御素子の電極との間の少なくとも一方を電気的に接続する板状の金属片と、
前記パワー半導体素子,前記制御素子,前記金属片を樹脂封止する封止樹脂と、
を備えることを特徴とする半導体装置。 - 前記金属片は、絶縁性の基板に形成された配線パターンであることを特徴とする請求項1に記載の半導体装置。
- 前記絶縁性の基板は、絶縁性樹脂の板またはフィルムの少なくとも一方であることを特徴とする請求項2に記載の半導体装置。
- 前記絶縁性の基板は、絶縁性のセラミック板であることを特徴とする請求項2に記載の半導体装置。
- 前記制御素子は、前記絶縁性の基板にマウントされることを特徴とする請求項2に記載の半導体装置。
- 前記制御素子は、Auスタッドバンプを介して前記絶縁性の基板に形成された配線パターンに接続することを特徴とする請求項5に記載の半導体装置。
- 前記制御素子は、融点が280℃以上のはんだを介して前記絶縁性の基板に形成された配線パターンに接続することを特徴とする請求項5に記載の半導体装置。
- 前記リードフレームは、前記パワー半導体素子のマウント部が他の部分に比べて薄くなっている異型フレームであることを特徴とする請求項2に記載の半導体装置。
- 前記リードフレームは、前記制御素子に対向する部分が開口されていることを特徴とする請求項2に記載の半導体装置。
- パワー半導体素子をリードフレームのダイパッドに接合する工程と、
前記パワー半導体素子の制御素子を絶縁性の基板に形成された配線パターンに接合する工程と、
前記絶縁性の基板の配線パターンが形成された面を前記リードフレームに載置して接合する工程と、
前記リードフレームと前記パワー半導体素子との間に板状の金属片を接合する工程と、
前記パワー半導体素子,前記制御素子,前記絶縁性の基板,前記板状の金属片を樹脂封止する工程と、
を有する半導体装置の製造方法。 - 前記板状の金属片を、前記絶縁性の基板に配線パターンとして形成する工程を有する請求項10に記載の半導体装置の製造方法。
- 前記制御素子と前記絶縁性の基板の配線パターンとの間をAuスタッドバンプを介して接続する工程を有する請求項10に記載の半導体装置の製造方法。
- 前記各接合工程は、
前記パワー半導体素子と前記リードフレームのダイパッドとの間にはんだ材を供給する工程と、
前記配線パターンと前記リードフレームとの間にはんだ材を供給する工程と、
前記板状の金属片と前記パワー半導体素子との間にはんだ材を供給する工程と、
前記各はんだ材を溶融,凝固させて、前記パワー半導体素子と前記リードフレームのダイパッドとの間,前記配線パターンと前記リードフレームとの間,前記板状の金属片と前記パワー半導体素子との間をそれぞれはんだ接合する工程を有することを特徴とする請求項10に記載の半導体装置の製造方法。 - 前記はんだ接合する工程は、前記制御素子と前記絶縁性の基板の配線パターンとの間をAuスタッドバンプを介して接続する工程より後に行うことを特徴とする請求項13に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008066986A JP2009224529A (ja) | 2008-03-17 | 2008-03-17 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008066986A JP2009224529A (ja) | 2008-03-17 | 2008-03-17 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009224529A true JP2009224529A (ja) | 2009-10-01 |
Family
ID=41241007
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008066986A Withdrawn JP2009224529A (ja) | 2008-03-17 | 2008-03-17 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009224529A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011108924A (ja) * | 2009-11-19 | 2011-06-02 | Nec Access Technica Ltd | 熱伝導基板及びその電子部品実装方法 |
WO2015068565A1 (ja) * | 2013-11-08 | 2015-05-14 | アイシン精機株式会社 | 半導体装置 |
US10410945B2 (en) | 2015-03-23 | 2019-09-10 | Hitachi, Ltd. | Semiconductor device |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05183101A (ja) * | 1992-01-06 | 1993-07-23 | Mitsubishi Electric Corp | マルチチップ型半導体装置 |
JPH0661406A (ja) * | 1991-02-08 | 1994-03-04 | Toshiba Corp | 半導体装置及び半導体装置の製造方法及びテ−プキャリア |
JPH1012812A (ja) * | 1996-06-20 | 1998-01-16 | Toshiba Corp | 電力用半導体装置 |
JP2001501376A (ja) * | 1996-09-30 | 2001-01-30 | シーメンス アクチエンゲゼルシヤフト | サンドイッチ構造のマイクロエレクトロニクス構成部材 |
JP2001291823A (ja) * | 2000-04-05 | 2001-10-19 | Toshiba Digital Media Engineering Corp | 半導体装置 |
JP2001339041A (ja) * | 2000-05-29 | 2001-12-07 | Toshiba Digital Media Engineering Corp | 半導体装置及び半導体装置の製造方法 |
JP2004228403A (ja) * | 2003-01-24 | 2004-08-12 | Fuji Electric Holdings Co Ltd | 半導体モジュールおよびその製造方法並びにスイッチング電源装置 |
JP2007053379A (ja) * | 2005-08-17 | 2007-03-01 | General Electric Co <Ge> | パワー半導体パッケージングの方法および構造 |
WO2007052199A1 (en) * | 2005-11-01 | 2007-05-10 | Nxp B.V. | Methods of packaging a semiconductor die and package formed by the methods |
JP2007266435A (ja) * | 2006-03-29 | 2007-10-11 | Sumitomo Electric Ind Ltd | 半導体装置および半導体パッケージ |
-
2008
- 2008-03-17 JP JP2008066986A patent/JP2009224529A/ja not_active Withdrawn
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0661406A (ja) * | 1991-02-08 | 1994-03-04 | Toshiba Corp | 半導体装置及び半導体装置の製造方法及びテ−プキャリア |
JPH05183101A (ja) * | 1992-01-06 | 1993-07-23 | Mitsubishi Electric Corp | マルチチップ型半導体装置 |
JPH1012812A (ja) * | 1996-06-20 | 1998-01-16 | Toshiba Corp | 電力用半導体装置 |
JP2001501376A (ja) * | 1996-09-30 | 2001-01-30 | シーメンス アクチエンゲゼルシヤフト | サンドイッチ構造のマイクロエレクトロニクス構成部材 |
JP2001291823A (ja) * | 2000-04-05 | 2001-10-19 | Toshiba Digital Media Engineering Corp | 半導体装置 |
JP2001339041A (ja) * | 2000-05-29 | 2001-12-07 | Toshiba Digital Media Engineering Corp | 半導体装置及び半導体装置の製造方法 |
JP2004228403A (ja) * | 2003-01-24 | 2004-08-12 | Fuji Electric Holdings Co Ltd | 半導体モジュールおよびその製造方法並びにスイッチング電源装置 |
JP2007053379A (ja) * | 2005-08-17 | 2007-03-01 | General Electric Co <Ge> | パワー半導体パッケージングの方法および構造 |
WO2007052199A1 (en) * | 2005-11-01 | 2007-05-10 | Nxp B.V. | Methods of packaging a semiconductor die and package formed by the methods |
JP2009514242A (ja) * | 2005-11-01 | 2009-04-02 | エヌエックスピー ビー ヴィ | 半導体ダイの実装方法および半導体パッケージ |
JP2007266435A (ja) * | 2006-03-29 | 2007-10-11 | Sumitomo Electric Ind Ltd | 半導体装置および半導体パッケージ |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011108924A (ja) * | 2009-11-19 | 2011-06-02 | Nec Access Technica Ltd | 熱伝導基板及びその電子部品実装方法 |
WO2015068565A1 (ja) * | 2013-11-08 | 2015-05-14 | アイシン精機株式会社 | 半導体装置 |
US10410945B2 (en) | 2015-03-23 | 2019-09-10 | Hitachi, Ltd. | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4438489B2 (ja) | 半導体装置 | |
US7687903B2 (en) | Power module and method of fabricating the same | |
JP5272191B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US6710439B2 (en) | Three-dimensional power semiconductor module and method of manufacturing the same | |
JP2002208656A (ja) | 半導体装置 | |
JP2004266096A (ja) | 半導体装置及びその製造方法、並びに電子装置 | |
US7820489B2 (en) | Method of manufacturing semiconductor apparatus | |
KR20170086828A (ko) | 메탈범프를 이용한 클립 본딩 반도체 칩 패키지 | |
US20050116322A1 (en) | Circuit module | |
JP2013058606A (ja) | 半導体装置の製造方法 | |
JP2005167075A (ja) | 半導体装置 | |
CN112786559A (zh) | 用于封装半导体器件的热增强或信号重新分配的封装器件载体 | |
JP5233341B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
KR101644913B1 (ko) | 초음파 용접을 이용한 반도체 패키지 및 제조 방법 | |
JP2009224529A (ja) | 半導体装置およびその製造方法 | |
JP5233337B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5147295B2 (ja) | 半導体装置 | |
JP7188049B2 (ja) | 半導体装置 | |
JP2011151109A (ja) | 半導体装置およびその製造方法 | |
JP2010050288A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JP5233339B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
CN111354709A (zh) | 半导体装置及其制造方法 | |
JP5233338B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2006032871A (ja) | 半導体装置 | |
JP4750076B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20110214 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121113 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20121220 |