JP2001339041A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法

Info

Publication number
JP2001339041A
JP2001339041A JP2000158811A JP2000158811A JP2001339041A JP 2001339041 A JP2001339041 A JP 2001339041A JP 2000158811 A JP2000158811 A JP 2000158811A JP 2000158811 A JP2000158811 A JP 2000158811A JP 2001339041 A JP2001339041 A JP 2001339041A
Authority
JP
Japan
Prior art keywords
lead frame
semiconductor element
semiconductor device
solder
side electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000158811A
Other languages
English (en)
Inventor
Tatsuya Tsuda
達也 津田
Yasuto Saito
康人 斉藤
Tetsuji Hori
哲二 堀
Shinpei Yoshioka
心平 吉岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Development and Engineering Corp
Original Assignee
Toshiba Corp
Toshiba Digital Media Engineering Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Digital Media Engineering Corp filed Critical Toshiba Corp
Priority to JP2000158811A priority Critical patent/JP2001339041A/ja
Publication of JP2001339041A publication Critical patent/JP2001339041A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/77—Apparatus for connecting with strap connectors
    • H01L2224/7725—Means for applying energy, e.g. heating means
    • H01L2224/77272—Oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 パワー半導体素子や制御半導体素子等の半導
体素子をリードフレームで接続する半導体装置で、電極
接続部が樹脂封止の際の応力集中により破壊することな
く、電気特性の向上や装置の小型化が図れ、かつ、高い
生産性を達成できる半導体装置及び半導体装置製造方法
を提供すること。 【解決手段】 リードフレーム６、２８を、少なくとも
制御半導体素子５、２６の素子形成面側電極１１ｃ、３
６ｃとはんだ８、３１で接続される個所は、それ以外の
個所に比べて板厚を薄く形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及び半
導体装置製造方法に関し、特に、パワーエレクトロニク
ス分野に好適な、インテリジェントパワーモジュールに
使用される樹脂封止型の半導体装置及び半導体装置製造
方法に関するものである。
【０００２】
【従来の技術】パワーエレクトロニクス分野で用いられ
ている半導体装置のパワーデバイスは、電力機器等のイ
ンバータ回路，整流回路等に使用されているが、特にＧ
ＴＲ（Ｇｉａｎｔ Ｔｒａｎｓｉｓｔｏｒ）はそのほと
んどがインバータ制御のモータの駆動用である。
【０００３】また、ＧＴＲの用途として、工作機器等の
ＡＣサーボへの使用が多くなり、特にＩＧＢＴ（Ｉｎｓ
ｕｌａｔｅｄ Ｇａｔｅ ＢｉｐｏｌａｒＴｒａｎｓｉ
ｓｔｏｒ）の開発によって、その傾向が顕著になってき
ている。また、エアコン、冷蔵庫等の民生用分野におい
てはインバータ化が急速に進展しており、小容量モータ
や駆動インバータは高信頼性、小型化および低コスト化
が望まれるようになってきている。これらの要求に応え
るため、インバータの１チップ化や高信頼型小型パッケ
ージの開発が進められている。
【０００４】以下に、それらの半導体装置のパワーデバ
イスについての構成と製造方法を説明する。
【０００５】なお、以下の各説明では全て、半導体装置
の片面又は両面に配線用として用いられているリードフ
レームについて、便宜上、一方の面に用いられているも
のを外部リードフレーム、また、それに対して他方の面
に用いられているものを内部リードフレームと称して区
別する。
【０００６】図１０は従来の半導体装置の一例を示す断
面図である。
【０００７】外部リードフレーム１００上には、ＩＧＢ
Ｔ（Ｉｎｓｕｌａｔｅｄ ＧａｔｅＢｉｐｏｌａｒ Ｔ
ｒａｎｓｉｓｔｏｒ）１０１とダイオード１０２で構成
されるパワー半導体素子１０３及び制御半導体素子１０
４がはんだ１０７による接合で実装されている。パワー
半導体素子１０３の表面電極１０３ａと外部リードフレ
ーム１００との接続にはＡｌワイヤ１０５、制御半導体
素子１０４と外部リードフレーム１００間の接続にはＡ
ｕワイヤ１０６を用いてそれぞれ電気的に接続されてい
る。
【０００８】また、パワー半導体素子１０３と制御半導
体素子１０４間の電気的接続は、外部リードフレーム１
００を介してＡｌワイヤ１０５等により接続され、装置
全体を封止樹脂１０８により封止した構造である。
【０００９】図６は、これらの構成の半導体装置の製造
工程のフロー図である。
【００１０】まず、外部リードフレーム１００の実装面
にはんだ１０７を印刷する（Ｓ５１）。次に、外部リー
ドフレーム１００上にパワー半導体素子１０３の裏面電
極１０３ｂ及び制御半導体素子１０４の裏面電極１０４
ｂを、マウンター（不図示）により外部リードフレーム
１００の表面のはんだ１０７上にマウントする（Ｓ５
２）。次に、リフロー炉（不図示）ではんだリフローを
行ない、はんだ１０７により接合する（Ｓ５３）。
【００１１】続いて、パワー半導体素子ｌ０３の表面電
極１０３ａと外部リードフレーム１００間をＡｌワイヤ
１０５を用いてワイヤボンディング法により電気的に接
続する（Ｓ５４）。
【００１２】次に、制御半導体素子１０４の素子形成面
（表面）電極１０４ａと外部リードフレーム１００間を
Ａｕワイヤ１０６を用いてＡｌ同様、ワイヤボンディン
グ法により電気的に接続する（Ｓ５５）。そして、それ
らの全体を覆う様にエポキシ樹脂等の封止樹脂１０８で
封止する（Ｓ５６）。
【００１３】また、図１２に別の半導体装置の断面図の
一例を示すように、パワー半導体素子１１２と制御半導
体素子１１３と外部リードフレーム１０９間の電気的接
続を、上述のようにワイヤによるワイヤボンディング法
を用いずに、Ｃｕ等の金属で形成された内部リードフレ
ーム１１４を用いて接続する方法も発表されている。
【００１４】この場合は、外部リードフレーム１０９上
にＩＧＢＴ１１０とダイオード１１１で構成されるパワ
ー半導体素子１１２の表面電極１１２ａがはんだ１１６
を用いて接続されると共に、制御半導体素子１１３の素
子形成面（表面）電極１１３ａがバンプ１１５を介して
接続されている。そして、パワー半導体素子１１２及び
制御半導体素子１１３の裏面電極１１２ｂ、１１３ｂが
内部リードフレーム１１４にはんだ１１６を用いて接続
され、それらの全体を封止樹脂ｌ１７により封止された
構造を形成している。
【００１５】
【発明が解決しようとする課題】しかしながら、上述の
ワイヤによるワイヤボンディング方による接合では、以
下の様な問題点が存在する。特にインテリジェントパワ
ーモジュール等の複数個の半導体素子を内蔵する構造の
ものにおいては、半導体素子と外部リードフレーム間の
電気的接続のためにＡｌやＡｕ等を用いたワイヤボンデ
ィング法により接続を行うため、組立て上の工数が増大
して製品の生産性を低下させていた。また、半導体素子
と外部リードフレーム間の電気的接続をＡＩやＡｕ等の
ワイヤで行っているために、インピーダンスの増大等に
より電気特性が悪化したり、また、樹脂封止の際の樹脂
の圧力がワイヤにかかり、ワイヤ曲がりが発生する等の
危険性があった。
【００１６】また、外部リードフレームには半導体素子
間をワイヤボンディング法により接続するためには、中
継リードを設ける必要があり、装置の小型化を阻害する
要因の一つとなっていた。
【００１７】一方、内部リードフレームを用いた構造の
半導体装置では、内部リードフレームの剛性が高いた
め、特に制御半導体素子の素子形成面電極との接続で
は、接続面積が小さく、また、接続数も少ないため、樹
脂封止の際に接続部に応力が集中して破壊し易いという
問題が生じていた。
【００１８】本発明はこれらの事情にもとづいてなされ
たもので、パワー半導体素子や制御半導体素子等の半導
体素子をリードフレームで接続する半導体装置におい
て、電極接続部が樹脂封止の際の応力集中により破壊す
ることなく、電気特性の向上や装置の小型化が図れ、か
つ、高い生産性を達成できる半導体装置及び半導体装置
製造方法を提供することを目的としている。
【００１９】
【課題を解決するための手段】請求項１の発明による手
段によれば、パワー半導体素子と制御半導体素子の各々
の電極がリードフレームにはんだ接続され、樹脂封止さ
れた半導体装置において、前記リードフレームは、少な
くとも前記制御半導体素子の素子形成面側電極とはんだ
接続される個所が、パワー半導体素子の素子形成面側電
極とはんだ接続される個所に比べて板厚が薄く形成され
ていることを特徴とする半導体装置である。
【００２０】また請求項２の発明による手段によれば、
前記リードフレームが薄く形成されている個所の板厚
は、０．０１ｍｍ〜０．２５ｍｍであることを特徴とす
る半導体装置である。
【００２１】また請求項３の発明による手段によれば、
前記リードフレームが薄く形成されている個所は、耐熱
性絶縁性部材で支持されていることを特徴とする半導体
装置である。
【００２２】また請求項４の発明による手段によれば、
パワー半導体素子の一面側電極及び制御半導体素子の素
子形成面の裏面側電極と第一のリードフレームとをはん
だ接続する第一接続工程と、この第一接続工程で前記第
一のリードフレームに接続された前記パワー半導体素子
の他面側電極を第二のリードフレームの所定個所に、ま
た、前記制御半導体素子の素子形勢面の電極を前記第二
のリードフレームの板厚の薄い個所にそれぞれはんだ接
続する第二接続工程と、前記第二接続工程により一体化
した全体を封止樹脂で封止してパッケージに成形する成
形工程とを有する半導体装置の製造方法。
【００２３】また請求項５の発明による手段によれば、
パワー半導体素子の一面側電極及び制御半導体素子の素
子形成面の裏面側電極と第一のリードフレームとをはん
だ接続する第一接続工程と、前記パワー半導体素子の他
面側電極と第二のリードフレームとをはんだ接続する第
二接続工程と、前記制御半導体素子の素子形成面側電極
と前記第二のリードフレームよりも厚みが薄い第三のリ
ードフレームとはんだ接続する第三接続工程と、前記第
一のリードフレームと前記第二および第三のリードフレ
ームとを電気的に接続する第四接続工程と、前記第四接
続工程により一体化した全体を封止樹脂で封止してパッ
ケージに成形する成形工程とを有する半導体装置の製造
方法である。
【００２４】
【発明の実施の形態】以下、本発明の半導体装置とその
製造方法についての好適な実施の形態を図面を参照して
説明する。
【００２５】なお、従来の技術の項でも述べたように、
以下の各説明では全て、半導体装置の両面に配線用とし
て用いられているリードフレームについて、便宜上、一
方の面に用いられているものを外部リードフレーム、ま
た、それに対して他方の面に用いられているものを内部
リードフレームと称して区別する。
【００２６】図１は、本発明の第１の実施の形態に係る
半導体装置の断面図で、図２はその平面図である。この
半導体装置１０は、例えばエアコン等のモータ駆動用電
力制御半導体等であり、そのパッケージは、ＤＩＰ（Ｄ
ｕａｌ Ｉｎｌｉｎｅ Ｐａｃｋａｇｅ）やＳＭＤ（Ｓ
ｕｒｆａｃｅ Ｍｏｕｎｔ Ｄｅｖｉｃｅ）の形状をし
ている。
【００２７】半導体装置１０は、外部リードフレーム６
上にＩＧＢＴ（ＩｎｓｕｌａｔｅｄＧａｔｅ Ｂｉｐｏ
ｌａｒ Ｔｒａｎｓｉｓｔｏｒ）２とダイオード３で構
成されるパワー半導体素子４、および、制御半導体素子
５が実装されている。ＩＧＢＴ２及びダイオード３の各
表面電極１１ａ、１１ｂがはんだ８を用いて接続される
と共に、制御半導体素子５の素子形成面（表面）電極１
１ｃがバンプ７を介して接続されている。また、各素子
の裏面電極１２ａ、１２ｂ、１２ｃは、それぞれ内部リ
ードフレーム１ａ、１ｂとはんだ８により接続される それらの全体は、エポキシ樹脂等の封止樹脂９により封
止しされてパッケージ１３を形成している。パッケージ
１３の寸法は例えば、４９ｍｍ（幅）×２１ｍｍ（高
さ）×４ｍｍ（奥行き）である。
【００２８】また、内部リードフレーム１ａ、１ｂ及び
外部リードフレーム６は、いずれも銅製で厚みが０．５
ｍｍである。
【００２９】また、図３に制御半導体素子５の近傍の部
分拡大透視平面図を示すように、外部リードフレーム６
は、制御半導体素子５の素子形成面（表面）電極１１ｃ
がバンプ７を介して接続される、斜線で示した各接続部
１４ａ、１４ｂ…１４ｆがエッチングにより加工され、
０．５ｍｍの板厚が約０．２ｍｍの厚みに薄く形成され
ている。
【００３０】次に、これらの構成の半導体装置の製造方
法について説明する。
【００３１】図４は半導体装置の製造工程を示すフロー
図であり、図５（ａ）から（ｄ）は組立て工程に沿った
部品の配列を示す透視構成図である。
【００３２】まず、図５（ａ）に示すように、制御用半
導体素子５とＩＧＢＴ２とダイオード３を準備して、制
御半導体素子５の素子形成面（表面）電極１１ｃに、例
えばＳｎ−Ａｇ系等の高温はんだを用いてバンプ７を形
成する（Ｓ１０）。バンプ７の形成には、例えば、印刷
／リフロー方式等が用いられる。
【００３３】次に、図５（ｂ）に示すように、内部リー
ドフレーム１ａのパワー半導体素子４及び制御半導体素
子５の裏面電極１２ａ、１２ｂ、１２ｃが接続される所
定の個所にはんだ８を印刷する（Ｓ１１）。はんだ８
は、例えばＳｎ−Ｐｂ共晶等のはんだぺーストを印刷す
ること等によって形成できる。
【００３４】続いて、外部リードフレーム６の、パワー
半導体素子４の表面電極１１ａ、１１ｂが接続される所
定の場所と、制御半導体素子５の素子形成面（表面）電
極１１ｃがバンプ７を介して接続される所定の場所に、
はんだ８を形成する（Ｓ１２）。はんだ８は、内部リー
ドフレーム１ａの場合と同様に、例えばＳｎ−Ｐｂ共晶
等のはんだぺーストを印刷すること等によって形成でき
る。なお、制御半導体素子５と接合する個所の外部リー
ドフレーム６は、板厚が他の個所に比べて薄く形成され
ている。
【００３５】なお、（Ｓ１１）と（Ｓ１２）の工程は、
順序が逆になっても、また並行して行なってもよい。
【００３６】次に、図５（ｃ）に示すように、はんだ８
が印刷された外部リードフレーム６の各はんだ８面上
に、バンプ７が形成された制御半導体素子５及びパワー
半導体素子４を所定の位置に搭載し（Ｓ１３）、さら
に、パワー半導体素子４及び制御半導体素子５の裏面電
極１２ａ、１２ｂ、１２ｃ上に、はんだ８を印刷した内
部リードフレーム１ａ、１ｂのはんだ８面を載せ、他端
を外部リードフレーム６の所定の位置に載せる（Ｓ１
４）。その後、装置全体をリフロー炉等に通すことによ
り、はんだ８が溶融／凝固して一体化する（Ｓ１５）。
【００３７】最後に、図５（ｄ）に示すように、これら
の全体を覆う様に封止樹脂９、例えば、低粘度で高熱伝
導タイプのエポキシ樹脂を用いて封止して成形し、パッ
ケージ１３を形成して所定の半導体装置１０を得る（Ｓ
１６）。
【００３８】上述したように、本発明の第１の実施の形
態に係る半導体装置１０とその製造法では、外部リード
フレーム６の制御半導体素子５の素子形成面側の電極１
１ｃとの接続部１４ａ、１４ｂ…１４ｆの厚みが、部分
的に薄く形成されているので剛性が低いため、制御半導
体素子５と外部リードフレーム６の接続部１４ａ、１４
ｂ…１４ｆが樹脂封止の際等の応力集中により破壊する
ことがない。また、従来に用いられていたワイヤボンデ
ィング法による接続工程に比べて生産性が高く、電気特
性の向上や装置の小型化が図れる。
【００３９】次に、本発明の第２の実施の形態について
説明する。
【００４０】図６は、本発明の第２の実施の形態に係る
半導体装置の断面図で、図７はその平面図である。
【００４１】半導体装置２０は、外部リードフレーム２
２上に、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂ
ｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）２３とダイオー
ド２４で構成されるパワー半導体素子２５、および、制
御半導体素子２６が実装されている。ＩＧＢＴ２３及び
ダイオード２４の表面電極３５ａ、３５ｂおよび制御半
導体素子２６の裏面電極３５ｃがはんだ３１を用いて接
続されている。また、ＩＧＢＴ２３とダイオード２４各
素子の裏面電極３６ａ、３６ｂおよび、制御半導体素子
２６の素子形成面（表面）電極３６ｃは、それぞれ第１
内部リードフレーム２７および第２内部リードフレーム
２８とはんだ３１、および、バンプ２９を介して接続さ
れている。
【００４２】また、第１内部リードフレーム２７及び外
部リードフレーム２２は、いずれも銅製で厚みが０．５
ｍｍであるが、制御半導体素子２６の素子形成面（表
面）電極３６ｃがバンプ２９を介して接続される第２内
部リードフレーム２８は、第１内部リードフレーム２７
よりも板厚が薄く０．０２ｍｍである。また、第２内部
リードフレーム２８は、耐熱性の絶縁フィルム３０で支
持されて補強されている。
【００４３】それらの全体は、エポキシ樹脂等の封止樹
脂３２により封止しされてパッケージ２１を形成してい
る。パッケージ２１の寸法は、上述の第１の実施の形態
と同様に、例えば、４９ｍｍ（幅）×２１ｍｍ（高さ）
×４ｍｍ（奥行き）である。
【００４４】次に、これらの構成の半導体装置の製造方
法について説明する。
【００４５】図８は半導体装置の製造工程を示すフロー
図であり、図９（ａ）から（ｄ）は組立て工程に沿った
部品の配列を示す透視構成図である。
【００４６】まず、図９（ａ）に示すように、制御用半
導体素子２６とＩＧＢＴ２３とダイオード２４を準備し
て揃え、制御半導体素子２６の素子形成面（表面）電極
３６ｃに、例えばＳｎ−Ａｇ系等の高温はんだを用いて
バンプ２９を形成する（Ｓ２０）。バンプ２９の形成に
は、例えば、印刷／リフロー方式等が用いられる。
【００４７】次に、図９（ｂ）に示すように、耐熱性の
絶縁フィルム３０、例えば、厚さ０．０４ｍｍのポリイ
ミドで接続部３６以外を支持された第２の内部リードフ
レーム２８に、バンプ２９が形成された制御半導体素子
２６を載せてマウントし（Ｓ２１）、リフロー炉（不図
示）等に通すことによりバンプ２９が溶融／凝固し一体
化する（Ｓ２２）。そして、制御半導体素子２６と第２
の内部リードフレーム２８と耐熱性の絶縁フィルム３０
が一体となった状態で、第２の内部リードフレーム２８
を所定の長さに打ち抜き、さらに所定の形状にフォーミ
ングする（Ｓ２３）。また、第１の内部リードフレーム
２７の、パワー半導体素子２５の裏面電極３６ａ、３６
ｂが接続される所定の場所にもはんだ３１を形成する
（Ｓ２４）。その際の、はんだ３１は、例えばＳｎ−Ｐ
ｂ共晶等のはんだペーストを印刷すること等によって形
成できる。
【００４８】次に、図９（ｃ）に示すように、外部リー
ドフレーム２２の、パワー半導体素子２５の表面電極３
５ａ、３５ｂが接続される所定の個所及び制御半導体素
子２６の裏面電極３５ｃが接続される所定の場所にはん
だ３１を形成する（Ｓ２５）。さらに、はんだ３１が印
刷された外部リードフレーム２２上に、バンプ２９を介
して第２の内部リードフレーム２８及び耐熱性の絶縁フ
ィルム３０と一体となった制御半導体素子２６、及びパ
ワー半導体素子２５を所定の位置に搭載しマウントする
（Ｓ２６）。
【００４９】次に、パワー半導体素子２５の裏面電極３
６ａ、３６ｂ上に、はんだ３１を印刷した第１の内部リ
ードフレーム２７を載せ、他端を外部リードフレーム２
２の所定の位置に載せてマウントする（Ｓ２７）。その
後、装置全体をＳｎ−Ａｇ系等の高温はんだが溶融せ
ず、Ｓｎ−Ｐｂ共晶等のはんだが溶融する温度に設定し
たリフロー炉等に通すことにより、Ｓｎ−Ｐｂ共晶等の
はんだのみが溶融／凝固し一体化される（Ｓ２８）。
【００５０】最後に、図９（ｄ）に示すように、それら
の全体を覆う様に封止樹脂３２例えば低粘度、高熱伝導
タイプのエポキシ樹脂を用いて封止して成形しパッケー
ジ２１を形成して、所定の半導体装置２０を得ることが
できる（Ｓ２９）。
【００５１】上述したように、本発明の第２の実施の形
態に係る半導体装置及びその製造方法によれば、制御半
導体素子２６の素子形成面側の電極３６ｃと接続される
第２内部リードフレーム２８の厚みが第１内部リードフ
レーム２７よりも薄く形成しているため剛性が低い。そ
れにより、制御半導体素子２６と第２内部リードフレー
ム２８の接続部３６５が樹脂封止時等の応力集中により
破壊することがない。また、従来に行なわれたのワイヤ
ボンディング法による接続工程に比べて生産性が高く、
電気特性の向上や装置の小型化が図れる。
【００５２】なお、本発明は、上述の実施の形態に限定
されるものではなく、本発明の要旨を逸脱しない範囲で
種々変形可能であるのは勿論である。
【００５３】
【発明の効果】本発明による半導体装置とその製造方法
によれば、パワー半導体素子や制御半導体素子等の半導
体素子をリードフレームで接続する半導体装置で、特
に、制御半導体素子の素子形成面の電極接続部が樹脂封
止の際の応力集中により破壊することなく、高い生産性
を提供することを可能とする。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体装置の
断面図。
【図２】本発明の第１の実施の形態に係る半導体装置の
平面図。
【図３】本発明の第１の実施の形態に係る半導体装置の
部分拡大平面図。
【図４】本発明の第１の実施の形態に係る半導体装置の
製造工程を示すフロー図。
【図５】（ａ）から（ｄ）は本発明の第１の実施の形態
に係る組立て工程に沿った部品の配列を示す透視構成
図。
【図６】本発明の第２の実施の形態に係る半導体装置の
断面図。
【図７】本発明の第２の実施の形態に係る半導体装置の
平面図。
【図８】本発明の第２の実施の形態に係る半導体装置の
製造工程を示すフロー図。
【図９】（ａ）から（ｄ）は本発明の第２の実施の形態
に係る組立て工程に沿った部品の配列を示す透視構成
図。
【図１０】従来の半導体装置の断面図。
【図１１】従来の半導体装置の製造工程を示すフロー
図。
【図１２】従来の別の半導体装置の断面図。
【符号の説明】
１ａ、１ｂ…内部リードフレーム、２、２３…ＩＧＢ
Ｔ、３、２４…ダイオード、４、２５…パワー半導体素
子、５、２９…制御半導体素子、６、２２…外部リード
フレーム、７、２９…バンプ、８、３１…はんだ、９、
３２…封止樹脂、２７…第１内部リードフレーム、２８
…第２内部リードフレーム、１０、２０…半導体装置、
３０…絶縁フィルム
フロントページの続き (72)発明者 斉藤 康人 東京都青梅市新町３丁目３番地の１ 東芝 デジタルメディアエンジニアリング株式会 社内 (72)発明者 堀 哲二 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝マイクロエレクトロニクスセン ター内 (72)発明者 吉岡 心平 神奈川県横浜市磯子区新磯子町33番地 株 式会社東芝生産技術センター内

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 パワー半導体素子と制御半導体素子の各
    々の電極がリードフレームにはんだ接続され、樹脂封止
    された半導体装置において、 前記リードフレームは、少なくとも前記制御半導体素子
    の素子形成面側電極とはんだ接続される個所が、パワー
    半導体素子の素子形成面側電極とはんだ接続される個所
    に比べて板厚が薄く形成されていることを特徴とする半
    導体装置。
  2. 【請求項２】 前記リードフレームが薄く形成されてい
    る個所の板厚は、０．０１ｍｍ〜０．２５ｍｍであるこ
    とを特徴とする請求項１記載の半導体装置。
  3. 【請求項３】 前記リードフレームが薄く形成されてい
    る個所は、耐熱性絶縁性部材で支持されていることを特
    徴とする請求項１記載の半導体装置。
  4. 【請求項４】 パワー半導体素子の一面側電極及び制御
    半導体素子の素子形成面の裏面側電極と第一のリードフ
    レームとをはんだ接続する第一接続工程と、この第一接
    続工程で前記第一のリードフレームに接続された前記パ
    ワー半導体素子の他面側電極を第二のリードフレームの
    所定個所に、また、前記制御半導体素子の素子形勢面の
    電極を前記第二のリードフレームの板厚の薄い個所にそ
    れぞれはんだ接続する第二接続工程と、前記第二接続工
    程により一体化した全体を封止樹脂で封止してパッケー
    ジに成形する成形工程とを有する半導体装置の製造方
    法。
  5. 【請求項５】 パワー半導体素子の一面側電極及び制御
    半導体素子の素子形成面の裏面側電極と第一のリードフ
    レームとをはんだ接続する第一接続工程と、前記パワー
    半導体素子の他面側電極と第二のリードフレームとをは
    んだ接続する第二接続工程と、前記制御半導体素子の素
    子形成面側電極と前記第二のリードフレームよりも厚み
    が薄い第三のリードフレームとはんだ接続する第三接続
    工程と、前記第一のリードフレームと前記第二および第
    三のリードフレームとを電気的に接続する第四接続工程
    と、前記第四接続工程により一体化した全体を封止樹脂
    で封止してパッケージに成形する成形工程とを有する半
    導体装置の製造方法。
JP2000158811A 2000-05-29 2000-05-29 半導体装置及び半導体装置の製造方法 Pending JP2001339041A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000158811A JP2001339041A (ja) 2000-05-29 2000-05-29 半導体装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000158811A JP2001339041A (ja) 2000-05-29 2000-05-29 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2001339041A true JP2001339041A (ja) 2001-12-07

Family

ID=18663225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000158811A Pending JP2001339041A (ja) 2000-05-29 2000-05-29 半導体装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2001339041A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007157863A (ja) * 2005-12-02 2007-06-21 Hitachi Ltd パワー半導体装置及びその製造方法
JP2009224545A (ja) * 2008-03-17 2009-10-01 Fuji Electric Device Technology Co Ltd 半導体装置及び半導体装置の製造方法
JP2009224549A (ja) * 2008-03-17 2009-10-01 Fuji Electric Device Technology Co Ltd 半導体装置、半導体装置の製造方法及び配線基板
JP2009224547A (ja) * 2008-03-17 2009-10-01 Fuji Electric Device Technology Co Ltd 半導体装置及び半導体装置の製造方法
JP2009224529A (ja) * 2008-03-17 2009-10-01 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2009224548A (ja) * 2008-03-17 2009-10-01 Fuji Electric Device Technology Co Ltd 半導体装置及び半導体装置の製造方法
JP2009224550A (ja) * 2008-03-17 2009-10-01 Fuji Electric Device Technology Co Ltd 半導体装置及び半導体装置の製造方法
JP2009224546A (ja) * 2008-03-17 2009-10-01 Fuji Electric Device Technology Co Ltd 半導体装置及び半導体装置の製造方法
JP2011077550A (ja) * 2010-12-28 2011-04-14 Renesas Electronics Corp 半導体装置
JP2012028582A (ja) * 2010-07-23 2012-02-09 Nissan Motor Co Ltd 半導体装置及びその製造方法
JP2013162067A (ja) * 2012-02-08 2013-08-19 Mitsubishi Electric Corp パワー半導体装置
JP2015220429A (ja) * 2014-05-21 2015-12-07 ローム株式会社 半導体装置
JP2020129678A (ja) * 2020-04-23 2020-08-27 ローム株式会社 半導体装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007157863A (ja) * 2005-12-02 2007-06-21 Hitachi Ltd パワー半導体装置及びその製造方法
JP2009224550A (ja) * 2008-03-17 2009-10-01 Fuji Electric Device Technology Co Ltd 半導体装置及び半導体装置の製造方法
JP2009224549A (ja) * 2008-03-17 2009-10-01 Fuji Electric Device Technology Co Ltd 半導体装置、半導体装置の製造方法及び配線基板
JP2009224547A (ja) * 2008-03-17 2009-10-01 Fuji Electric Device Technology Co Ltd 半導体装置及び半導体装置の製造方法
JP2009224529A (ja) * 2008-03-17 2009-10-01 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2009224548A (ja) * 2008-03-17 2009-10-01 Fuji Electric Device Technology Co Ltd 半導体装置及び半導体装置の製造方法
JP2009224545A (ja) * 2008-03-17 2009-10-01 Fuji Electric Device Technology Co Ltd 半導体装置及び半導体装置の製造方法
JP2009224546A (ja) * 2008-03-17 2009-10-01 Fuji Electric Device Technology Co Ltd 半導体装置及び半導体装置の製造方法
JP2012028582A (ja) * 2010-07-23 2012-02-09 Nissan Motor Co Ltd 半導体装置及びその製造方法
JP2011077550A (ja) * 2010-12-28 2011-04-14 Renesas Electronics Corp 半導体装置
JP2013162067A (ja) * 2012-02-08 2013-08-19 Mitsubishi Electric Corp パワー半導体装置
JP2015220429A (ja) * 2014-05-21 2015-12-07 ローム株式会社 半導体装置
JP2020129678A (ja) * 2020-04-23 2020-08-27 ローム株式会社 半導体装置
JP7079809B2 (ja) 2020-04-23 2022-06-02 ローム株式会社 半導体装置

Similar Documents

Publication Publication Date Title
US9496205B2 (en) Power semiconductor package
US8698289B2 (en) Semiconductor device, a method of manufacturing the same and an electronic device
KR101297645B1 (ko) 반도체 다이 패키지 및 그의 제조 방법
JP4102012B2 (ja) 半導体装置の製造方法および半導体装置
JP4438489B2 (ja) 半導体装置
TWI496262B (zh) 多導線架封裝
EP2482312A2 (en) Power supply module and packaging and integrating method thereof
JP5369798B2 (ja) 半導体装置およびその製造方法
JP2013026627A (ja) パワー素子パッケージモジュール及びその製造方法
JP2006093255A (ja) パワー半導体モジュールおよびその製造方法
JP5381444B2 (ja) パワーモジュール
JP2002110905A (ja) 半導体装置
JP4722757B2 (ja) 半導体装置の製造方法
JP2001339041A (ja) 半導体装置及び半導体装置の製造方法
US9076782B2 (en) Semiconductor device and method of manufacturing same
JP2008160163A (ja) 半導体装置及びその製造方法、並びに電子装置
JP4557804B2 (ja) 半導体装置及びその製造方法
JP4110513B2 (ja) 半導体パワーモジュールの製造方法
JP2009224529A (ja) 半導体装置およびその製造方法
JP5494590B2 (ja) 半導体モジュールおよびその製造方法
JP2009071032A (ja) 半導体装置及びその製造方法
JP2002016215A (ja) 半導体装置モジュール
JP2005026624A (ja) 樹脂封止型半導体装置の製造方法
JP2000133732A (ja) 半導体装置