JP4110513B2 - 半導体パワーモジュールの製造方法 - Google Patents

半導体パワーモジュールの製造方法 Download PDF

Info

Publication number
JP4110513B2
JP4110513B2 JP2002130142A JP2002130142A JP4110513B2 JP 4110513 B2 JP4110513 B2 JP 4110513B2 JP 2002130142 A JP2002130142 A JP 2002130142A JP 2002130142 A JP2002130142 A JP 2002130142A JP 4110513 B2 JP4110513 B2 JP 4110513B2
Authority
JP
Japan
Prior art keywords
comb
lead frame
frame
power module
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002130142A
Other languages
English (en)
Other versions
JP2003324176A (ja
Inventor
真治 内田
健次 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Holdings Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Holdings Ltd filed Critical Fuji Electric Holdings Ltd
Priority to JP2002130142A priority Critical patent/JP4110513B2/ja
Publication of JP2003324176A publication Critical patent/JP2003324176A/ja
Application granted granted Critical
Publication of JP4110513B2 publication Critical patent/JP4110513B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、インバータや電源装置に適用可能な、半導体パワーモジュールの製造方法に関する。
【0002】
【従来の技術】
半導体パワーモジュールは、半導体素子、チップ部品などの電子部品を実装して構成されるものである。この半導体パワーモジュールは、従来、セラミックスや金属ベース基板などの絶縁基板上に銅箔をエッチングすることで回路となるパターンを形成した回路基板を用い、回路基板の銅箔パターン上に半導体素子、チップ部品などの電子部品を半田付けなどで実装することによって構成していた。
【0003】
(従来例1)
図15は、従来の一般的な半導体パワーモジュールの製造工程100を示す。
先ず、金属ベース基板の銅箔上に回路パターニングを施す。それとは別に、銅チップなどで構成した発熱拡散用のヒートスプレッダを準備し、半導体素子を半田付けする。次に、金属ベース基板上にクリーム半田を塗工、半導体素子を半田付けしたヒートスプレッダ、ゲート用抵抗素子、サーミスタを所定位置にマウントし、半田付けする。更に、半田付けが終了した金属ベース基板上に残存している半田フラックスは洗浄により除去され、アルミ製ワイヤーなどがボンディングされる。
【0004】
樹脂製の外部端子付きのケース枠を準備し、これを金属ベース基板の周囲を囲むようにはめ込んでケース枠の底部と金属ベース基板の全周囲とを接着剤で固着し、更に、ケース枠の端子部分を金属ベース基板上の銅箔パターンの所定の位置に半田付けし、その後、洗浄を施し、シリコーン樹脂やエポキシ樹脂などの封止樹脂を準備して、これを金属ベース基板とケース枠で囲まれた部分に注入し、硬化させる。このようにして、金属ベース基板上に半導体素子が実装された、ケース枠付きの半導体パワーモジュールが作製される。
【0005】
【発明が解決しようとする課題】
(問題1)
しかし、昨今の半導体パワーモジュールには、製造コストを低減させ、かつ、半導体素子と放熱フィンとの間の熱抵抗を低減させることが要求されている。
【0006】
このうち、製造コスト低減のためには、半導体パワーモジュールの構成部品数を減らして製造方法を簡略化させることが必要とされるものの、従来型の半導体パワーモジュールでは金属ベース基板と樹脂製ケース枠を必須の構成要素とするために、銅箔をエッチングして回路パターンを形成したり、外部端子との接続のために予め端子を付属させたケース枠を必要とされることから、製造コストの低減には限界があった。
【0007】
また、電気的絶縁不良の原因となるボイドやクラックの発生を防止するためには、ケース枠に封止樹脂を充填しそれを硬化させる工程が必要とされるため、製造に要する時間が長くなり、スループットが低下して製造コストを上昇させる原因となっていた。
【0008】
(問題2)
その一方で、半導体パワーモジュールの製造コストの低減を図るために、トランスファー成形、射出成形などのフルモールド成形方法を採用した低コストの半導体モジュールが考案されている。
【0009】
この種の構造における半導体パワーモジュールでは、ヒートシンク下面とリードフレームの外部端子部分の一部を除くモジュール全体が形成樹脂によってモールドされているため、高価な金属ベース基板やケース枠を必要としない。また、比較的長時間を必要とする封止樹脂の充填・硬化工程も不要である。このため、製造コストを大幅に削減することができる。
【0010】
例えば、特開平9−139461号公報に開示されているように、リードフレームが配線パターンと外部端子とを兼ねたものがある。すなわち、この製造方法は、打ち抜き加工によって得たリードフレーム上に、IGBT素子、フリーホイールダイオード、集積回路素子、抵抗素子、容量素子などの各素子を固着し、その後、ボンディングワイヤーによるワイヤーボンディングを行い、金型を用いて絶縁樹脂の封止をするものである。
【0011】
この製造方法の場合、リードフレームとヒートシンクとの間に絶縁性を有する封止樹脂を充填させて、リードフレームとヒートシンクとの間の電気的絶縁を図りつつ、これらを相互に連結させて樹脂封止を行っている。
【0012】
しかし、一般的なゲート用抵抗素子やサーミスタ素子等のチップ部品は、外形が1.6×0.8、2.0×1.25又は3.2×1.6mmと微小であり、さらに図7に示すように、1辺とそれと対向する辺に電極を形成したものであるため、それらチップ部品を数mm間隔のリードフレーム間に正確に固着する必要がある。
【0013】
その結果、チップ部品の接着作業にかなりの精度が要求され面倒であり、これにより、製造工程が複雑化し、作業効率や歩留まりに悪影響を及ぼすという問題が生じる。
【0014】
(問題3)
また、他の従来例として、例えば、特開2001−196495号公報に開示されているような樹脂モールド用回路基板がある。
【0015】
この製造方法は、リードフレームを、金属板上に絶縁層を介して設けたことを特徴とするものである。
【0016】
しかし、この製造方法では、リードフレームの厚さの分、ゲート用抵抗素子やサーミスタ素子の下部分にトンネル状の空間ができてしまい、成形樹脂の流れ込みが困難であり、フロー性の良い高価な成形樹脂を使う必要がある。
【0017】
その結果、フルモールド成形方法による低コストタイプの半導体パワーモジュールでは、ゲート用抵抗素子やサーミスタ素子等のチップ部品を半導体パワーモジュール内部に実装することが困難であった。
【0018】
そこで、本発明の目的は、チップ部品のリードフレームへの接着作業や、ワイヤー接続作業の単純化を図り、作業効率および歩留まりを向上させ、製造コストを低減させることが可能な、半導体パワーモジュールの製造方法に関する。
【0019】
また、本発明の他の目的は、チップ部品を内蔵しても熱的特性および電気的特性に優れた低コストな、半導体パワーモジュールの製造方法に関する。
【0020】
【課題を解決するための手段】
本発明は、リードフレームを用いて、半導体パワーモジュールを製造する方法であって、フレームの一側端に形成され、一体して切断可能な直線状の共通切断片と、前記共通切断片に対して略直角方向に延在して形成され、同一棒状をなす複数のくし型形状端と、前記共通切断片と一端が接続され、かつ、前記各くし型形状端の延在方向であるフレーム本体部に形成された部品搭載領域とが一体にして構成された前記リードフレームにおいて、前記部品搭載領域に半導体電子部品を設け、該半導体部品の電極パッドが前記共通切断片の延長線上に位置するように位置合わせを行う接続位置調整工程と、前記各くし型形状端と、該くし型形状端の延長線上に位置する前記半導体電子部品の電極パッドとの間で、接続ワイヤーを用いて延長線方向に沿って順次電気的接続を行う配線工程と、ヒートシンク上に絶縁樹脂層を介して、前記電極パッドが位置合わせされた前記リードフレームを設けるフレーム接合工程と、成形樹脂を用いて、前記リードフレームの前記共通切断片の領域を除くフレーム内部領域をモールドする封止工程と、前記モールドされていない共通切断片を除去して、前記各くし型形状端を入出力用端子として形成する切断片除去工程とを具えたことを特徴とする。
【0022】
前記フレーム接合工程は、前記半導体電子部品が、エポキン樹脂と有機酸を主成分とするフラックス入りの半田を塗工し、所定の熱処理条件で前記リードフレームへ固着させる工程を含むことを特徴とする。
【0023】
前記各くし型形状端の一部に、段差状の薄板部を形成したことを特徴とする。
【0024】
前記フレームの一側端に形成された各くし型形状端の領域が、前記フレーム本体部に形成された前記部品搭載領域に対して異なる平面上に位置するように、該フレームの形状に所定の段差を付けて形成したことを特徴とする。
【0027】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態を詳細に説明する。
[第1の例]
本発明の第1の実施の形態を、図1に基づいて説明する。
(リードフレーム)
本例では、リードフレームの構成について説明する。
図1は、本発明に係るリードフレーム1の構成例を示す。
【0028】
リードフレーム1は、電子部品搭載用の大きな平面部を有するフレーム本体部2,3,4,5と、接続片6と、フレームの一側端のX方向に沿って配設された直線状の共通切断片7と、共通切断片7に連接されY方向に延在する複数のくし型形状端8とに大別される。共通切断片7と複数のくし型形状端8とは、モールド後に切断される。
【0029】
ここで、共通切断片7、および、くし型形状端8の特徴について説明する。 共通切断片7は、各くし型形状端8を共通接続して固定端とされているが、部品搭載したモールド後はフレーム本体から切断されるため、各くし型形状端8が自由端となる。
【0030】
複数のくし型形状端8は、共通切断片7の方向(X方向)に対して略直角なY方向すなわち該形状端の延長線上に延在されており、全て同一な平板棒形状(例えば、幅、板厚さが略同じ)をなしている。また、各くし型形状端8は、チップ部品を橋渡し搭載するために、X方向に対して一定の間隔Δで配列されている。
【0031】
(電極パッドの位置)
図2は、リードフレーム1の電極パッドの位置を示す。
【0032】
チップ部品10を橋渡しする一方のくし型形状端8aは、外部回路への引出線とされている。また、そのチップ部品10を橋渡しする他方のくし型形状端8bは、フレーム内部における部品搭載領域A内の電極パッド9の延長線上に配置されている。
【0033】
言い替えると、リードフレーム1のくし型形状端8の延長線上(すなわち、Y方向)に、半導体電子部品としての半導体素子11を電気的に接続するための電極パッド9が配置されている。
【0034】
このように、各くし型形状端8の延長線上に電極パッド9を配置したことにより、くし型形状端8と該延長線上に位置する電極パッド9との間、又は、互いに延長線上に位置する電極パッド9間で、ボンディングワイヤーを用いて電気的接続を行う場合に、単にY方向の1ライン方向のみに沿って順次配線を行っていけばよいことになる。
【0035】
従って、くし型形状端の延長線上にチップ部品および半導体素子の電極パッドを単純に配置し、そのライン方向に沿って単純にワイヤーボンディングを行うことにより、チップ部品のリードフレームへの接着作業を簡略化させると共に、ワイヤー接続工程の単純化を図ることができる。
【0036】
[第2の例]
本発明の第2の実施の形態を、図3〜図9に基づいて説明する。
(製造方法)
本例では、半導体パワーモジュールの製造方法について説明する。
図3は、本発明に係る半導体パワーモジュールの基本的な製造工程を示す。
【0037】
ステップS1では、リードフレーム1の共通切断片7に設けられた複数のくし型形状端8の延長線上(Y方向)に、半導体素子11を電気的に接続するための電極パッド9が位置するように位置合わせを行う(図2参照)。
【0038】
ステップS2では、各くし型形状端8とその延長線上に位置する電極パッド9との間、又は、延長線上に位置する電極パッド9間で、ボンディングワイヤーを用いて延長線方向に沿って順次電気的接続(いわゆる、1ライン配線)を行う。
【0039】
ステップS3では、電極パッド9の位置合わせが調整されたリードフレーム1を、ヒートシンク上に絶縁樹脂層を介して接合する。
【0040】
ステップS4では、成形樹脂を用いて、リードフレーム1の共通切断片7の領域を除いたフレーム内部の部品搭載領域Aをモールドして封止する。
【0041】
ステップS5では、モールドされていない共通切断片7をフレーム本体から除去することにより、各くし型形状端8a,8bを入出力用端子として形成する。
【0042】
このように延長線上すなわちY方向に沿って単純に移動させながらワイヤー配線を行うことにより、チップ部品10や半導体素子11の電気的接続作業を簡略化して製造工程の単純化を図ることが可能となり、これにより、作業効率および歩留まりを向上させて製造コストを低減させることができる。
【0043】
チップ部品10としては、抵抗、サーミスタ、コンデンサ、サージアブソーバを用いることができる。半導体素子11としては、IGBT(Insulated Gate Bipolar Transistor)、FWD(Free Wheel Diode)を用いることができる。
【0044】
以下、具体例を挙げて説明する。
【0045】
図4は、半導体パワーモジュールの製造例を示す
ステップS11では、図1に示したような、共通切断片7および複数のくし型形状端8を備えたリードフレーム1を準備する。リードフレーム1は、銅からなり、打ち抜き構造となっており、これによりくし型形状端8は共通切断片7に連結されているため、バラバラになることがない。
【0046】
ステップS12では、チップ部品10や半導体素子11を搭載するために、リードフレーム1のくし型形状端8や部品搭載領域A内の所定位置に、クリーム半田をディスペンサーにより塗工する。
【0047】
ステップS13では、炉組みによって、電極パッド9の位置合わせを行う(接続位置調整工程)。
【0048】
図5(a)(b)は、炉組み用のカーボン治具20の構成例を示す。図5(a)はカーボン治具20の平面図、図5(b)はそのa−a断面図である。
【0049】
2段の掘り込みの入った炉組み用のカーボン治具20を準備する。このカーボン治具20には、深掘部分21,22と、浅掘部分23とが形成されている。そして、深堀部分21の所定位置、すなわち、くし型形状端8に対応する位置には、チップ部品10を落し込む。同様に、他の深堀部分22の所定位置、すなわち、部品搭載領域Aに対応する位置には、半導体素子11を落し込む。一方、浅掘部分23には、リードフレーム1を落し込む。
【0050】
ステップS14では、リードフレーム1の半田付け行う(配線工程)。すなわち、炉組みしたカーボン治具20とは別のカーボン治具30を用意し、このカーボン治具30をピン位置に合わせて炉組みしたカーボン治具20の全体を覆わせ、その後、ひっくり返してリフロー炉中で、240℃、10分間の条件で半田付けを行うことにより、リードフレーム1上にチップ部品10や半導体素子11を固着する。
【0051】
このようにして、チップ部品10をリードフレーム14の各々2本のくし型形状端8(図2では、くし型形状端8a,8b)上に橋渡しさせて配置させ、さらに、そのくし型形状端8(図2では、くし型形状端8b)の対となる延長線上の位置に半導体素子11の電極パッド9が配置されるように位置合わせをした状態で、リードフレーム1上の所定位置でチップ部品10や半導体素子11を半田付けする。
【0052】
図6は,チップ部品10を、その電極部10aでリードフレーム1上の各々2本のくし型形状端8に橋渡しさせて並べた構造の例を示す。図7は、その断面構造の例を示す。
【0053】
ステップS15では、不要なフラックスを洗浄する。
【0054】
ステップS16では、ワイヤーとしてφ0.3mmのアルミニウムワイヤーを用い、ワイヤーボンディングすることによって素子間を電気的に接続して実装する。
【0055】
図8は、ワイヤーボンディングの順序(▲1▼→▲2▼→▲3▼→▲4▼→▲5▼→▲6▼→▲7▼)を示す。
【0056】
▲1▼右下のワイヤー40をY方向ラインの下から上へ接続する。これは、くし型形状端8bから、フレーム本体部3の電極パッド9への接続である。
【0057】
→▲2▼同一Y方向ラインの延長線上で、ワイヤー41を下から上へ接続する。これは、フレーム本体部3の電極パッド9から、フレーム本体部2の電極パッド9への接続である。
【0058】
→▲3▼左にシフトしたY方向ライン上で、ワイヤー42を上から下へ接続する。これは、フレーム本体部2の電極部9から、フレーム本体部3の電極パッド9への接続である。
【0059】
→▲4▼左にシフトしかつ下方に移動したY方向ライン上で、ワイヤー43の上から下へ接続する。これは、フレーム本体部3の電極パッド9から、くし型形状端8bへの接続である。
【0060】
→▲5▼左にシフトしかつ上方に移動したY方向ライン上で、ワイヤー44の下から上へ接続する。これは、フレーム本体部3の電極部9から、フレーム本体部6の電極パッド9への接続である。
【0061】
→▲6▼左にシフトしたY方向ライン上で、ワイヤー45を上から下へ接続する。これは、フレーム本体部6の電極部9から、フレーム本体部3の電極パッド9への接続である。
【0062】
→▲7▼下方へ移動しかつ左にシフトしたY方向ライン上で、ワイヤー46をYラインの下から上へ接続する。これは、くし型形状端8bから、フレーム本体部2の電極パッド9への接続である。
【0063】
このように、順次右から左へ一筆書きの要領でワイヤー接続することが可能となり、接続作業の簡略化を図ることができる。
【0064】
ステップS17では、リードフレーム1のモールド成形を行う。すなわち、図6に示すように、ヒートシンクとしての金属絶縁板50上に絶縁樹脂層51を介して、リードフレーム1を積載し、さらに、成形樹脂52を準備して、トランスファー成形機を使用して175℃で2分間のトランスファ成形を行うことによって、樹脂をモールドする。
【0065】
ステップS18では、図9に示すように、モールドされていないリードフレーム1の不要部分、すなわち共通切断片7を切断し、これにより、各くし型形状端8a,8bを入出力用端子として形成する。
【0066】
以上の説明より、図1に示したリードフレーム1を用いた半導体モジュールの製造方法における利点についてまとめる。
【0067】
(利点1)マウント工程の簡略化を図ることができる。
すなわち、従来は、個別チップ、又は、裏面共通電極の複数個のチップに対して、それぞれヒートスプレッドを置いていたため、多数のヒートスプレッダが必要であった。これに対して、共通切断片7をもつリードフレーム1の構造とすることにより、多数のヒートスプレッダを必要とせず、一括で切断処理することができる。これにより、基板上へ半田付けするためのマウントを簡略化することができる。
【0068】
(利点2)レイアウトの簡略化によるモジュール小型化を図ることができる。
すなわち、図9に示すように、リードフレーム1の共通切断片7から延在した複数のくし型形状端8の延長線上に、半導体素子11の電極パッド9が位置するように設計することにより、半導体素子11やワイヤー60を密に配置することができ、半導体モジュールの小型化をさらに図ることができる。
【0069】
(利点3)レイアウトの簡略化によるワイヤーボンディング工程の簡略化を図ることができる。
すなわち、図9に示すように、リードフレーム1の共通切断片7から延在した複数のくし型形状端8の延長線上に、半導体素子11の電極パッド9が位置するように設計することにより、ワイヤー60を一方向に配置することができ、ワイヤーボンディング時にヘッド回転することがなくなり、ワイヤー組み付けの作業速度を向上させることができる。
【0070】
(利点4)ワイヤー方向の統一化によるワイヤー倒れを防止することができる。
すなわち、図9に示すように、リードフレーム1の共通切断片7から延在した複数のくし型形状端8の延長線上に、半導体素子11の電極パッド9が位置するように設計することにより、ワイヤー60を一方向に配置することができ、トランスファー成形時の成形樹脂52の注入方向と揃えることにより、ワイヤー倒れをなくすことができ、歩留まりを向上させることができる。
【0071】
(利点5)ワイヤーの配線ミスや、ノイズ等に関する電気的特性や熱的特性を改善することができる。
すなわち、接続されるワイヤー60は一方向すなわちY方向に全て揃えられ、かつ、一定間隔をもって平行に配列されていることから、ワイヤー配線ミスや混線によるショートを発生する割合を少なくすることができる。
【0072】
また、ワイヤー60や主要な配線方向を全て一方向(Y方向)に統一するフレーム設計としているので、ワイヤー60に流れる電流(例えば、20A程度)によって発生するインダクタンスによる電磁誘導の影響を相殺させることができ、電気的特性を改善できる。
【0073】
さらに、半導体素子11は、パワー型電力素子であるため熱を放出するが、リードフレーム1のフレーム本体部2〜5のレイアウト、すなわち、放熱面積、素子間の配置間隔、熱の伝導方向、モールド後の基板の厚さ等を考慮して設計しているので、その熱の効果的な放散を行うことができ、熱的特性を改善することができる。
【0074】
このように電気的特性および熱的特性の改善を図ることができるため、ノイズ等を効率良く低減して、多相交流の電圧・電流を安定した状態で出力することが可能となる。
【0075】
[第3の例]
本発明の第3の実施の形態を、図10〜図12に基づいて説明する。
(半導体パワーモジュール)
本例では、半導体パワーモジュールの構造について説明する。
【0076】
図10は、本発明に係る半導体パワーモジュールの構成例を示す。図11は、そのモジュールの断面図を示す。
【0077】
半導体パワーモジュールは、第1の例で示したリードフレーム1、および、第2の例で示したモジュール製造方法を用いて作製される。
【0078】
すなわち、金属のヒートシンク50上に絶縁樹脂層51を介してリードフレーム1が設けられている。リードフレーム1上には、半田で固着されたパワー型の半導体素子11と微小なチップ部品10とが搭載されており、これら部品間はワイヤー60で配線されている。この場合、チップ部品10は、2本のくし型形状端8a,8b間に橋渡し搭載されている。その一方のくし型形状端8bと、その延長線上に位置する電極パッド9との間は、ワイヤー60(アルミワイヤー)で接続されている。従って、このワイヤー60を介して、電極パッド9に接続された半導体素子11と、チップ部品10とが電気的に接続されることになる。
【0079】
そして、図11に示すように、ワイヤー接続されたモジュール全体を成形樹脂52で覆う構造とすることにより、所望の半導体パワーモジュールが作製される。なお、絶縁樹脂層51は、成形樹脂52と同じ材料を使用してもよい。
【0080】
(回路構成)
図12は、図10の構造に対応した回路構成を示す。
U,V,Wの各素子は、フレーム本体部2に搭載されたパワー型の半導体素子としてのIGBT11である。このコレクタ端子とエミッタ端子間には、FWD12が接続されている。各素子において、UG,VG,WGは、制御信号用のゲート端子である。UE,VE,WEは、エミッタ端子であり、センシング用端子として用いられる。これらゲート・エミッタの各端子は、くし型形状端8として構成されている。
【0081】
同様に、X,Y,Zの各素子は、フレーム本体部3,4,5にそれぞれ搭載されたIGBT11であり、これら各素子にはFWD12がそれぞれ接続されている。各素子において、XG,YG,ZGは、制御信号用のゲート端子である。XE,YE,ZEは、エミッタ端子であり、センシング用端子として用いられる。これらゲート・エミッタの各端子は、くし型形状端8として構成されている。
【0082】
そして、U,V,Wの上段のみを駆動する場合は、端子P−端子UX間、端子P−端子VY間、端子P−端子WZ間にそれぞれ、600Vを印加し、20Aを供給する。これにより、電流は、端子Pから端子UXへ、端子Pから端子VYへ、端子Pから端子WZへと流れ、負荷に供給される。
【0083】
また、U,V,Wの上段と、X,Y,Zの下段の両方を同時に駆動する場合は、上記条件に加えさらに、端子N−端子UX間、端子N−端子VY間、端子N−端子WZ間にmそれぞれ、600Vを印加する。これにより、電流は、端子Pから端子Nへと流れ、負荷に供給される。
【0084】
なお、リードフレーム1は、その板厚t=0.8mm、くし型形状端8の幅w=1mm、間隔d=2mmとし、また、端子P、端子Nの幅w=4mmとして設計した。
【0085】
このように、板状金属からなるヒートシンク50上に絶縁樹脂層51を介して設けられたリードフレーム1とからなり、リードフレーム1の2本のくし型形状端8a,8b上に橋渡しされたチップ部品10を固着して半導体パワーモジュールを構成することにより、従来モジュール外部に設けていた外形が1.6mm×0.8mm、2.0mm×1.25mm、又は3.2mm×1.6mmと微小なチップ部品をモジュールに内蔵することができる。
【0086】
以上により、低コストで、実用に供し得る構造の微小なチップ部品10を内蔵した半導体パワーモジュールを作製することができる。
【0087】
(試作例1)
次に、試作例について説明する。
このようにして作製した半導体パワーモジュールを用いてインバータ回路を構成して、動作試験を行った。
【0088】
インバータ回路の動作試験条件は、IGBTベアチップ、FWDベアチップ、ゲート抵抗素子を各々6チップと、サーミスタ素子1チップを搭載させた600V・20A定格のモジュールにおいて、定格の120%印加で30分の運転を行った。その合否の判定は、別の制御回路(例えば、センシング用端子XEを使用)により、3相のアウトプットの電流・電圧が安定して取り出されるか否か、暴走や短絡がなく、かつ、運転時間中一定であるか否かに基づいて判断した。
【0089】
この試験により、半導体パワーモジュールとしての特性を十分に満足していることが確認された。駆動周波数は、50kHzとした。
【0090】
なお、別の回路例として、ゲート抵抗素子やサーミスタ素子だけでなく、コンデンサやサージアブソーバを使用した回路構成のモジュールにおいても、同様な試験を行った結果、所望の回路特性を満足する結果が得られた。
【0091】
[第4の例]
本発明の第4の実施の形態を、図10に基づいて説明する。なお、前述した各例と同一部分についてはその説明を省略し、同一符号を付す。
【0092】
本例では、第1の例と同様にリードフレーム1を準備し、所定位置、すなわち、フレーム本体部2,3,4,5上の部品搭載領域Aおよびくし型形状端8に、クリーム半田として、エポキン樹脂と有機酸とを主成分とするフラックス入りのクリーム半田をディスペンサーによって塗工した。
【0093】
その塗工後、部品搭載領域Aに半導体素子11を配置すると共に、各々2本のくし型形状端8a,8b上にゲート抵抗とサーミスタとからなるチップ部品10を橋渡しさせて配置した。
【0094】
そして、それら搭載した部品をリフロー炉中で、240℃、10分間の条件で半田付けを行うことにより、リードフレーム1上に固着した。その後、不要なフラックスを洗浄する工程を行うことなく、ワイヤー60としてφ0.3mmのアルミニウムワイヤーを用いてワイヤーボンディングすることによって、素子を実装した。
【0095】
別途、成形樹脂52を準備し、トランスファー成形機を使って175℃で2分間のトランスファ成形を行うことによって、樹脂をモールドした。
【0096】
以上の処理により、塗布工程の改善を図り、接着強度を増加させることができる。
すなわち、チップ部品10が、エポキン樹脂と有機酸を主成分とするフラックス入りの半田を塗工し、所定の熱処理条件でリードフレーム1へ固着させることにより、通常のロジンを主成分とするフラックス入り半田付けでは必要であった半田付け後の洗浄を行うこと無しに、ワイヤーボンディングやモールドなどの後工程を行うことができる。さらに、硬化したエポキシにより、通常よりも強固に固着することができる。
【0097】
(試作例2)
次に、試作例について説明する。
このようにして作製した半導体パワーモジュールを用いたインバータ回路について、動作試験を行った。
【0098】
ここで、インバータ回路の動作試験条件は、IGBTベアチップ、FWDベアチップ、ゲート抵抗素子を各々6チップと、サーミスタ素子1チップを搭載させた600V・20A定格のモジュールにおいて、定格の120%印加で30分の運転を行った。
【0099】
その合否の判定は、別の制御回路により、3相のアウトプットの電流・電圧が安定して取り出されているか否か、暴走や短絡がなく、かつ、運転時間中一定であるか否かによって判断した。その結果、半導体パワーモジュールとしての特性を十分に満足していることが確認された。
【0100】
[第5の例]
本発明の第5の実施の形態を、図13に基づいて説明する。なお、前述した各例と同一部分についてはその説明を省略し、同一符号を付す。
【0101】
本例では、図13に示すように、リードフレーム1において、形状打ち抜き時にチップ部品10が橋渡し搭載されるくし型形状端8a,8bに、ハーフプレスによって段差状の薄板部15を形成したものである。
【0102】
そして、リードフレーム1の所定位置、すなわち、フレーム本体部2,3,4,5上の部品搭載領域Aとくし型形状端8とに、クリーム半田をディスペンサーで塗工した。
【0103】
この塗工後、リードフレーム1上の部品搭載領域Aに半導体素子11を配置し、さらに、各々2本のくし型形状端8a,8bの段差状の薄板部15にゲート抵抗とサーミスタとからなるチップ部品10を橋渡しさせて配置した。その後の工程は、前述した第4の例と同様に行うことができる。
【0104】
このように、リードフレーム1において、チップ部品10が橋渡し搭載されるくし型形状端8を予め段差状の薄板部15に形成しておくことにより、半田付け時の表面張力でセルファライメントされ、微小のチップ部品を正確に搭載することができる。
【0105】
(試作例3)
次に、試作例について説明する。
このようにして作製した半導体パワーモジュールを用いたインバータ回路について、動作試験を行った。
【0106】
ここで、インバータ回路の動作試験条件は、IGBTベアチップ、FWDベアチップ、ゲート抵抗素子を各々6チップと、サーミスタ素子1チップを搭載させた600V・20A定格のモジュールにおいて、定格の120%印加で30分の運転を行った。
【0107】
その合否の判定は、別の制御回路により、3相のアウトプットの電流・電圧が安定して取り出されたか否か、暴走や短絡がなく、かつ、運転時間中一定であるか否かによって判断した。その結果、半導体パワーモジュールとしての特性を十分に満足していることが確認された。
【0108】
[第6の例]
本発明の第6の実施の形態を、図14に基づいて説明する。なお、前述した各例と同一部分についてはその説明を省略し、同一符号を付す。
【0109】
本例では、図14に示すように、リードフレーム1において、チップ部品10が橋渡し搭載されるくし型形状端8の領域を、フレーム本体部2,3,4,5上の部品搭載領域Aに対して、高さhだけ高くなるように段差を付けたものである。段差としては、通常h=1mm〜5mmの範囲であるが、図14ではh=2mmに設定した。
【0110】
このような段差は、リードフレーム1を所定形状に打ち抜いた後、チップ部品10が橋渡し搭載される部分を曲げ加工を行うことによって簡単に実現できる。なお、その後の工程は、前述した第4の例と同様に行うことができる。ただし、175℃での粘度が15Pa・sと80Pa・sと異なる2種類の成形樹脂52を準備し、トランスファ成形機を使用して、175℃で2分間のトランスファ成形を行うことによって樹脂をモールドした。
【0111】
一般に、半導体パワーモジュールでは、運転時に発熱を伴うパワー半導体チップ部分について、放熱を良くするため、リードフレーム1直下のヒートシンクまでの絶縁樹脂層51を薄くする必要がある。しかしながら、リードフレーム1の2本のくし型形状端8上に橋渡し搭載されてチップ部品が固着された構造では、チップ部品10の裏面のリードフレーム1との間に隙間部分ができ、樹脂の充填が困難であり、その結果、隙間の発生を防ぐためフロー性の優れた高価な成形樹脂を使う必要があった。
【0112】
しかし、本例のように、リードフレーム1を、チップ部品10が橋渡し搭載されるくし型形状端8の領域を、半導体素子11が搭載される部分よりも一段高く設定することにより、フロー性の優れた高価な成形樹脂を使う必要がなく、低コストな成形樹脂を使用することが可能となった。
【0113】
(試作例4)
次に、試作例について説明する。
このようにして作製した半導体パワーモジュールを用いたインバータ回路について、動作試験を行った。
【0114】
ここで、インバータ回路の動作試験条件は、IGBTベアチップ、FWDベアチップ、ゲート抵抗素子を各々6チップと、サーミスタ素子1チップを搭載させた600V・20A定格のモジュールにおいて、定格の120%印加で30分の運転を行った。
【0115】
その合否の判定は、別の制御回路により、3相のアウトプットの電流・電圧が安定して取り出されているか否か、暴走や短絡がなく、かつ、運転時間中一定であるか否かによって判断した。
【0116】
その結果、粘度の違うどちらの樹脂を用いたものでも、半導体パワーモジュールとしての特性を十分に満足していることが確認された。
【0117】
【発明の効果】
以上説明したように、本発明によれば、一体して切断可能な直線状の共通切断片と、共通切断片からフレーム内部に略直角方向に延在された同一棒状をなす複数のくし型形状端と、各くし型形状端の延長線上に電極パッドが配置できるように形成された部品搭載領域とを有するリードフレームを構成したので、くし型形状端の延長線上にチップ部品および半導体素子を配置し、そのライン方向に沿ってワイヤーボンディングを単純に行うことが可能となり、製造工程の単純化を図ることができる。
【0118】
また、本発明によれば、リードフレームのくし型形状端の延長線上で、チップ部品と半導体素子とのワイヤーボンディングを行い、モールド後にリードフレームの共通切断片を除去することによってくし型形状端を入出力用端子として形成したので、チップ部品、半導体部品の接着作業、ワイヤー接続作業、端子切断作業を単純化して、作業効率および歩留まりを向上させることが可能な、半導体パワーモジュールの製造方法を提供できる。
【0119】
さらに、本発明によれば、上記リードフレームと、上記製造方法とを用いて、板状金属からなるヒートシンク上に絶縁層を介してリードフレームを備えたモジュールを構成したので、微小なチップ部品を内蔵しても、ノイズ等に対する熱的特性および電気的特性に優れた半導体パワーモジュールを作製することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態である、リードフレームの構成を示す平面図である。
【図2】リードフレーム1の電極パッドの位置を示す平面図である。
【図3】本発明の第2の実施の形態である、半導体パワーモジュールの基本的製造方法を示すフローチャートである。
【図4】半導体パワーモジュールの製造方法の具体例を示すフローチャートである。
【図5】炉組み用のカーボン治具の構成例を示すものであり、(a)は平面図、(b)は断面図である。
【図6】チップ部品の実装された構造を示す断面図である。
【図7】チップ部品を実装したリードフレームの平面図である。
【図8】ワイヤーボンディングの接続順序を示す説明図である。
【図9】本発明の第3の実施の形態である、半導体パワーモジュールのレイアウト例を示す平面図である。
【図10】半導体パワーモジュールの共通切断片除去後の構成例を示す平面図である。
【図11】図10の断面図である。
【図12】図10に対応した半導体パワーモジュールの回路構成を示す回路図である。
【図13】本発明の第5の実施の形態である、リードフレームのくし型形状端に形成されたチップ部品搭載用の凹部を示す側面図である。
【図14】本発明の第6の実施の形態である、リードフレームのくし型形状端を一段高くした形状を示す半導体モジュールの断面図である。
【図15】従来の半導体モジュールの製造方法を示すフローチャートである。
【符号の説明】
1 リードフレーム
2,3,4,5 フレーム本体部
6 接続片
7 共通切断片
8,8a,8b くし型形状端
9 電極パッド
10 チップ部品
11 半導体素子(IGBT)
12 FWD
20 カーボン治具
21,22 深掘部分
23 浅掘部分
50 ヒートシンク
51 絶縁樹脂層
52 成形樹脂
60 ワイヤー

Claims (4)

  1. リードフレームを用いて、半導体パワーモジュールを製造する方法であって、
    フレームの一側端に形成され、一体して切断可能な直線状の共通切断片と、前記共通切断片に対して略直角方向に延在して形成され、同一棒状をなす複数のくし型形状端と、前記共通切断片と一端が接続され、かつ、前記各くし型形状端の延在方向であるフレーム本体部に形成された部品搭載領域とが一体にして構成された前記リードフレームにおいて、
    前記部品搭載領域に半導体電子部品を設け、該半導体部品の電極パッドが前記共通切断片の延長線上に位置するように位置合わせを行う接続位置調整工程と、
    前記各くし型形状端と、該くし型形状端の延長線上に位置する前記半導体電子部品の電極パッドとの間で、接続ワイヤーを用いて延長線方向に沿って順次電気的接続を行う配線工程と、
    ヒートシンク上に絶縁樹脂層を介して、前記電極パッドが位置合わせされた前記リードフレームを設けるフレーム接合工程と、
    成形樹脂を用いて、前記リードフレームの前記共通切断片の領域を除くフレーム内部領域をモールドする封止工程と、
    前記モールドされていない共通切断片を除去して、前記各くし型形状端を入出力用端子として形成する切断片除去工程と
    を具えたことを特徴とする半導体パワーモジュールの製造方法。
  2. 前記フレーム接合工程は、
    前記半導体電子部品が、エポキン樹脂と有機酸を主成分とするフラックス入りの半田を塗工し、所定の熱処理条件で前記リードフレームへ固着させる工程
    を含むことを特徴とする請求項1記載の半導体パワーモジュールの製造方法。
  3. 前記各くし型形状端の一部に、段差状の薄板部を形成したことを特徴とする請求項1又は2記載の半導体パワーモジュールの製造方法。
  4. 前記フレームの一側端に形成された各くし型形状端の領域が、前記フレーム本体部に形成された前記部品搭載領域に対して異なる平面上に位置するように、該フレームの形状に所定の段差を付けて形成したことを特徴とする請求項1ないし3のいずれかに記載の半導体パワーモジュールの製造方法。
JP2002130142A 2002-05-01 2002-05-01 半導体パワーモジュールの製造方法 Expired - Fee Related JP4110513B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002130142A JP4110513B2 (ja) 2002-05-01 2002-05-01 半導体パワーモジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002130142A JP4110513B2 (ja) 2002-05-01 2002-05-01 半導体パワーモジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2003324176A JP2003324176A (ja) 2003-11-14
JP4110513B2 true JP4110513B2 (ja) 2008-07-02

Family

ID=29543334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002130142A Expired - Fee Related JP4110513B2 (ja) 2002-05-01 2002-05-01 半導体パワーモジュールの製造方法

Country Status (1)

Country Link
JP (1) JP4110513B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4459883B2 (ja) * 2005-04-28 2010-04-28 三菱電機株式会社 半導体装置
JP5163069B2 (ja) * 2007-11-20 2013-03-13 株式会社デンソー 半導体装置
US9093434B2 (en) 2011-04-04 2015-07-28 Rohm Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP5682511B2 (ja) * 2011-08-31 2015-03-11 サンケン電気株式会社 半導体モジュール
JP6026009B2 (ja) * 2013-11-05 2016-11-16 三菱電機株式会社 半導体モジュール
WO2015076257A1 (ja) 2013-11-20 2015-05-28 ローム株式会社 スイッチングデバイスおよび電子回路
DE112014006144B4 (de) 2014-01-09 2023-03-30 Hitachi Astemo, Ltd. Verfahren zum Herstellen einer Leistungshalbleitervorrichtung, Leistungshalbleitervorrichtung und Leistungswandler, der diese verwendet
JP7395010B2 (ja) 2020-10-12 2023-12-08 三菱電機株式会社 半導体モジュール

Also Published As

Publication number Publication date
JP2003324176A (ja) 2003-11-14

Similar Documents

Publication Publication Date Title
JP3773268B2 (ja) サンドイッチ構造のマイクロエレクトロニクス構成部材
TWI450373B (zh) 雙側冷卻整合功率裝置封裝及模組,以及製造方法
US10283440B2 (en) Semiconductor device and manufacturing method of semiconductor device
US8981552B2 (en) Power converter, semiconductor device, and method for manufacturing power converter
WO2013021647A1 (ja) 半導体モジュール、半導体モジュールを備えた半導体装置、および半導体モジュールの製造方法
JP5930070B2 (ja) 半導体装置
JP2007234690A (ja) パワー半導体モジュール
US9029995B2 (en) Semiconductor device and method of manufacturing the same
KR20080087161A (ko) 오픈 프레임 패키지를 가지는 하이 파워 모듈
KR102004785B1 (ko) 반도체모듈 패키지 및 그 제조 방법
JP6261642B2 (ja) 電力半導体装置
TWI452662B (zh) 雙邊冷卻整合電源裝置封裝與模組及製造方法
CN107769520A (zh) 附接到电感器的功率级
JP4110513B2 (ja) 半導体パワーモジュールの製造方法
TWI601253B (zh) 薄型底腳功率封裝
KR101994727B1 (ko) 전력 모듈 패키지 및 그 제조방법
JP4062191B2 (ja) 半導体装置及びその製造方法
JP3619708B2 (ja) パワー半導体モジュール
JP6906583B2 (ja) 半導体パワーモジュール
JP2005051109A (ja) パワー半導体モジュール
JP2004039700A (ja) 半導体パワーモジュール
JP6274986B2 (ja) パワー半導体モジュールおよびその製造方法
JPH11238962A (ja) 半導体装置の製造方法及び半導体装置
JP6647187B2 (ja) パワーモジュールおよびその製造方法
JP2022165097A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040812

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070807

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071009

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080327

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120418

Year of fee payment: 4

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120418

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120418

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130418

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140418

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees