JP3773268B2 - サンドイッチ構造のマイクロエレクトロニクス構成部材 - Google Patents

サンドイッチ構造のマイクロエレクトロニクス構成部材 Download PDF

Info

Publication number
JP3773268B2
JP3773268B2 JP51612698A JP51612698A JP3773268B2 JP 3773268 B2 JP3773268 B2 JP 3773268B2 JP 51612698 A JP51612698 A JP 51612698A JP 51612698 A JP51612698 A JP 51612698A JP 3773268 B2 JP3773268 B2 JP 3773268B2
Authority
JP
Japan
Prior art keywords
support
microelectronic component
semiconductor chip
conductor
conductor path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP51612698A
Other languages
English (en)
Other versions
JP2001501376A (ja
Inventor
ブルックマン マンフレート
カインドル ミヒャエル
ローレンツ レオ
ミュンツィング ゲールハルト
シュヴァルツバウアー ヘルベルト
シュテルン ペーター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JP2001501376A publication Critical patent/JP2001501376A/ja
Application granted granted Critical
Publication of JP3773268B2 publication Critical patent/JP3773268B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/144Stacked arrangements of planar printed circuit boards
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128Assembling formed circuit to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Description

本発明は、サンドイッチ構造のマイクロエレクトロニクス構成部材、その製造方法、および本発明のマイクロエレクトロニクス構成部材を有するインバータに関する。
この種のインバータは、直流を交流に変換するのに使用することができ、例えばモータの制御の際に必要である。これまでインバータに使用されていた電力モジュールは通常、支持体を有し、この支持体に多数の電力チップ並びに制御、評価および保護等のための構成部材が並置されている。支持体は例えば充填プラスチックのシートとすることができ、このシートはアルミニウムから成る底部板に配置されている。プラスチックシートには通常は銅の導体路システムが配置されている。個々の構成部材相互間の接続および導体路への接続はいわゆるワイヤボンディングにより行われる。いわゆるエコノパックでは、導体路ではなく接続ピンに直接ボンディングされる。しかしエコノパックでも標準モジュールでも、ボンディングのために接続ピンが必要であり、その製造は面倒で高価である。なぜなら接続ピンを別個の製造ステップで特殊工具によって作製しなければならないからである。
すべてのシステム要素を同一平面に順次配置することによって、公知の電力モジュールは比較的大型であり、ボンディングワイヤによってブリッジすべき接続路は比較的長い。低インダクタンスの構造はこのような構成では困難であり、高い技術コストによって実現される。ダイナミックなネガティブフィードバックを阻止するために、制御端子に対して付加的な制御ソースが必要である。ワイヤボンディングはとりわけ負荷交番要求に関しては弱点である。このことは電力モジュールの信頼性にかかわってくる。
本発明の課題は、とりわけ電力モジュールとして使用することができ、簡単かつ省スペースに取り付けることのできるマイクロエレクトロニクス構成部材を提供することである。マイクロエレクトロニクス構成部材はとりわけ安価で、簡単に製造できるようにする。また個々の要素の構成に関して高いフレキシビリティを有していなければならない。さらに電力部材および制御部材の低インダクタンス構造を保証しなければならない。
この課題の解決は、請求項1のマイクロエレクトロニクス構成部材により達成され、この構成部材は請求項27記載の方法によって製造され、請求項29記載のインバータに使用することができる。本発明はさらに請求項25のマイクロエレクトロニクス構成部材に係るものであり、この構成部材は本発明の構成部材の前段として使用することができる。発展形態および有利な手段は従属請求項に記載されている。
本発明は、サンドイッチ構造のマイクロエレクトロニクス構成部材に関し、この構造は第1の導体路平面を備えた第1の支持体と、第2の導体路平面を備えた第2の支持体とを有する。2つの支持体の間には複数の半導体チップが配置されており、この半導体チップは両方の導体路と接続している。半導体チップの、本発明のマルチチップモジュールにおける接続は、第1の支持体とは反対側の半導体チップ表面から第2の導体路平面へ固定の接続により行われる。サンドイッチ構造によって、個々の支持体を使用する場合よりも格段に小型で省スペースの構造が可能である。個別要素の構成におけるフレキシビリティの格段に大きくなる。
半導体チップと導体路平面との間の固定の接続とは、ボンディングワイヤを用いずに行われる接続であると理解されたい。適切な接続は例えば、ハンダ接続または導電性接着剤により行われる。ここではマイクロエレクトロニクス構成部材で通常使用されるすべてのハンダまたは導電性接着剤を使用することができる。例えば鉛ハンダまたは銀錫ハンダによるハンダ接続を実施することができる。
有利には接続は導電性ボールを使用して行う。この接続技術は基本的に公知であり、一般的には“ボールグリッド技術”と称される。導電性ボールは有利には鉛、鉛ハンダ、錫、錫−アンチモンハンダ、銅または銀またはそれらの合金のような金属材料からなる。有利には導電性ボールは半導体チップ、および接続する導体路平面にハンダ付けされる。この場合、ボールの製造材料は有利にはボールを固定するためのハンダよりも高い融点を有する。これはボールをハンダ付けする際にボールが溶けるのを阻止するためである。しかし、ボールを導電性接着剤、とりわけフレキシブルな接着剤を用いて固定することもできる。
本発明の方法によれば、本発明のマイクロエレクトロニクス構成部材を次のようにして製造することができる。すなわち、導電性ボールをまず第2の導体路平面の接続箇所に取り付ける。このために例えばハンダ塊が接続箇所に取り付けられる。とりわけ有利にはシルクスクリーン印刷またはほかのプリント法を用いて行う。導電性ボールは次に有利には有底孔によってハンダ塊の上に載置される。余ったボールは除去される。とりわけ有利にはボールは相互に僅かな間隔を有する。
続いて別のハンダ層を、導電性ボールを有する接続面に被着することができる。しかし有利には、ハンダ層を半導体チップの接続箇所に被着し、この接続箇所が第2の導体路平面と接続するようにする。有利には被着は新たにプリント法、とりわけシルクスクリーン法で行う。ハンダを、すでに第1の支持体に固定したチップに被着するか、またはまだ固定されていないチップに被着することができる。同じように、ハンダをチップの個別化の前にウェハに被着することもできる。後者の方法ステップでは、第1と第2の支持体が、これに取り付けられたチップ、ハンド被着部、および導電性ボールと継ぎ合わされ、これによりチップと第2の導電路平面が接続される。
択一的に、導電性ボールを半導体チップの表面上でハンダ被着部に取り付けることもできる。
本発明のサンドイッチ構造の作製後、第1と第2の支持体の間の中間室、および場合により別の支持体平面との間の中間室には有利には誘電材料が充填される。適切なのは例えばシリコン樹脂、ないしシリコンゲルである。
本発明のマイクロエレクトロニクス構成部材で使用できる半導体チップは基本的に任意の方法で、第1の支持体に固定することができ、第1の導体路平面と接続することができる。有利には半導体チップは第1の支持体にハンダ付けされ、特に有利には第2の支持体および第2の導体路平面と同じようにして第1の支持体および第1の導体路平面と接続する。この場合、両側にハンダ付け可能な表面を有する半導体チップが必要である。この種のチップは基本的に公知である。例えばその表面にニッケル金属を設け、この層によりハンダの被着が可能になる。
支持体として、マイクロエレクトロニクス構成部材に対して通常使用される種々の支持体材料が適する。また例えばプラスチックシートまたはプラスチック層も他の材料との関連で適することがある。特に適するのは、例えば酸化アルミニウムセラミックまたは窒化アルミニウムセラミックからなるセラミック材料である。相応する導体路平面と関連して、このようなセラミック支持体は厚層セラミックとして公知であり、銅または銀等からなる導体路システムを支持体に焼結することができる。支持体および導体路の別の適切な接続システムは、DCB(Direct Copper Bonding)またはAMB(Active Metal Brazing)技術で実施される。この種のセラミック支持体は、プラスチック支持体よりも非常に良好は熱伝導率を有し、このことはとりわけ電力モジュールに対して有利である。
熱放出を改善するために付加的に、第1および/または第2の支持体の、導体路平面に対向する側に金属層を被着することができる。この金属層は例えば銅からなる。この種の金属層は熱放射器として使用され、ヒートシンク(例えば金属板)と結合して、熱放出をさらに改善することができる。
良好な廃熱はとりわけ、本発明のマイクロエレクトロニクス構成部材に有利な実施例によって電力チップが実装されている場合に必要である。これらのチップが常時の負荷変化に曝されるなら、チップは交互に加熱および冷却される。このことにより場合により、本発明のサンドイッチ系が変形し、半導体チップと導体路平面との間の接合が機械的に過度に負荷されることがある。この負荷は、導電性接着剤を使用している場合には、純粋なハンダ接合、および導電性ボールを使用した下でのハンダ接合の場合よりも問題とならない。後者の場合に半導体チップと導体路平面との接続の破壊を阻止するために、サンドイッチ構造をフレキシブルに構成し、熱変形に適合できるようにする。
別の実施例によれば従って、第2の支持体が複数の相互に可動の個別領域に分割され、これら個別領域が温度変化に起因する系内の運動に追従できるようにする。
本発明の有利な実施例では、第2の支持体が全体でフレキシブルな材料から作製される。とりわけプラスチックシート、有利にはポリイミドシートからなる支持体が適する。
第2の支持体としてフレキシブルなシートが使用されるなら、たとえ可能であるにしてもこのシートの上に別の構成部材を配置しないと有利である。別の構成部材を本発明のサンドイッチモジュールの周囲に配置すると有利である。それにもかかわらずこのことは、本発明のサンドイッチモジュールにおいて付加的な接続を必要としない。なぜなら、フレキシブルな支持体シートに配置されたた導体路に接続を直接行うことができるからである。このためにはシートの縁部を単にやや上に反らせばよいだけである。
本発明のマイクロエレクトロニクス構成部材のサンドイッチ構造によって、個々に使用される要素の配置の店で多様の構成が可能になる。
半導体チップの他に、マイクロエレクトロニクス構成部材は例えば制御および/または評価電子回路および/または保護構成部材を有し、これらは通常はマイクロエレクトロニクス構成部材で使用される。例としてパルス発生器、パルス伝送器、パルス幅変調器、コントローラ、フォトカプラ等を上げることができる。別の可能な構成部材は例えばチョッパおよび出力インバータである。
これら構成部材はすべて第1の支持体に配置するか、または部分的に第1の支持体と第2の支持体に配置するか、または場合により別の支持体に配置することができる。これは本発明のマイクロエレクトロニクス構成部材が2つ以上の相互に重なる支持体層を有する場合である。構成部材を複数の平面に配置することの利点は、本発明のマイクロエレクトロニクス構成部材をとりわけ小型に構成できることである。とりわけ制御電子回路、保護電子回路、または評価電子回路を直接、それぞれ所属の半導体構成素子の上に配置することができる。このことにより非常に簡素で有利な構成が達成される。接続はこのような場合有利には、第2の支持体に設けられたヴィアホールを介して行われる。
しかしすでに述べたように本発明の構成部材は上下に配置された2つの支持体に制限されるものではない。それ以上の平面をマイクロエレクトロニクス構成部材に設けることもできる。
セラミック支持体、とりわけ厚層セラミックを使用する場合には、論理部、すなわちコントローラIC,PWM−IC(パルス幅変調IC)等を1つの平面に電力チップと共に配置することができる。ここでは有利には集積シールドが例えば金属層の形態で、本発明のマクロエレクトロニクス構成部材の第1および第2の支持体に設けられる。このシールドは論理部を電磁障害(EMV)から保護する。
本発明のとくに有利なマイクロエレクトロニクス構成部材は2つのスイッチングトランジスタ、有利にはIGBT(絶縁ゲートバイポーラトランジスタ)と、2つのダイオードを有し、例えば直流を交流に変換するのに使用される。本発明のマイクロエレクトロニクス構成部材を含むインバータも同じように本発明の対象である。
インバータ動作では負荷形式に応じて、スイッチングトランジスタまたはダイオードが加熱され、これにより熱機械的緊張がマイクロエレクトロニクス構成部材に発生する。このような緊張により、第1の導体路平面と第2の導体路平面との間の接続が破壊することがある。この問題は、このような電力チップを使用するマイクロエレクトロニクス構成部材ではすでに述べたように一般的に発生する。この問題を回避するために本発明のマイクロエレクトロニクス構成部材は有利には、半導体チップと第2の導体路平面との接続、および場合により第1の導体路平面との接続が導電性ばね要素を介して行われるように構成される。一般的には熱機械的緊張を受け止めるのに、半導体チップを第2の導体路平面と導電性ばね要素によって接続するだけですでに十分である。ばね要素は半導体チップ表面と導体路平面に有利には導電性接着剤により接着されるか、または電力消費が特に大きい場合にはハンダ付けされる。
有利な実施例では、ばね要素は密に巻回された螺旋ばねであり、リング状に閉鎖された端部を有するように構成される。このような構成では個々のばねが相互に引っかかるようなことはなく、本発明のマイクロエレクトロニクス構成部材に対して必要なばね要素をただ1つの作業ステップで適切なハンダ形状に係止し、次に半導体チップまたは導体路平面にハンダ付けすることができる。
ばね要素の長さは有利には、本発明の構成部材における種々のチップ間の厚さの差、並びに熱機械的緊張による第1の支持体と第2の支持体との間の間隔変化を補償することができるように選択する。特に有利にはばね要素は、第1の支持体と第2の支持体との間を付加的に挿入された接点ブロックなしでも接続できるような長さにする。
本発明のマイクロエレクトロニクス構成部材の変形実施例では、ばね要素の一方の端部を半導体チップにハンダ付けし、他方の端部を第2の支持体に配置された導体路平面にハンダ付けする。このためには導体路平面の接点箇所にすでに述べたように例えばプリント、ハンダパッドにより被着することができる。
別の実施例では、半導体チップとは反対側のばね要素端部を、第2の支持体の切欠部または貫通孔に接着または有利にはハンダ付けする。この実施例ではばね要素は通常、ハンダパッドが第2の支持体の表面で終端する第1の実施例よりも長い。ばね要素は有利には、十分な接続が得られ、第2の支持体の切欠部または貫通孔に十分に確実に固定でき、熱機械的緊張の影響があってもこれを保証することのできる長さとする。
半導体チップと第2の導体路平面とを接続するばね要素に加えて、別のばね要素を第1と第2の導体路平面の間、または第1と第2の支持体との間に配置することができる。この付加的ばね要素もまた例えば導線性接着剤を用いて接着するか、またはハンダ付けすることができる。ばね要素が第2の支持体の切欠部または貫通孔に係合すれば、このばね要素に対する有利な固定形式はフローソルダリングである。
基本的に前記の接続形式および固定形式は個々にまたはすべて、1つのマイクロエレクトロニクス構成部材で相互に組み合わせることができる。
第1の支持体と第2の支持体との間で安定した簡単な固定を保証するために、2つの支持体は有利には相互に接合される。このために有利には2つの支持体の一方に1つ以上のホルダを設け、このホルダが他方の支持体の所属の切欠部または貫通孔にハンダ付け可能に係合する。このような保持を保証するために、ホルダの端部にはスナップ突起またはその他の釣り針状の機構を設けることができ、この手段が切欠部または貫通孔から外れるのを阻止する。前記の手段は、マイクロエレクトロニクス構成部材に別の平面があるならこれにも相応に適用することができる。
第1の支持体と第2の支持体との前記形式の固定はとりわけ、本発明のマイクロエレクトロニクス構成部材の前段となるようなマイクロエレクトロニクス構成素子において有利であり、これもまた本発明の対象である。本発明のマイクロエレクトロニクス構成素子は第1の導体路平面と多数の半導体チップを備えた第1の支持体を有し、半導体チップは第1の導体路平面と接続されている。半導体チップを別の導体路平面と接続するために前記のように、半導体チップに導電性ばね要素または導電性ボールを取り付ける。有利な改善実施例では、マイクロエレクトロニクス構成素子は、第2の支持体とクランプ接合するためにホルダを有する。第2の支持体は前記の切欠部または貫通孔を掘るだの収容のために有する。
マイクロエレクトロニクス構成素子はさらに、半導体チップにより形成された熱を放出するための熱放射器および/またはヒートシンクとして構成された金属層を有することができる。さらに半導体チップ、およびこれの周囲にある第1の支持体の表面を誘電性物質、例えばすでに述べたシリコン樹脂、シリコンゲルにより覆うことができる。被着される誘電性物質の厚さは有利には、マイクロエレクトロニクス構成部材の完成時に、第1の支持体と第2の支持体との間の中間室ができるだけ完全に満たされるように選択する。
本発明のマイクロエレクトロニクス構成素子は有利には、最終取り外しの際には適切な第2の支持体を統合的にクランプ接合するだけでよく、最終取り外しの際に第2の支持体への接続が例えば通常のハンダ付け法によって行われる。
本発明の以下、図面に基づいて詳細に説明する。
図1は、本発明のマイクロエレクトロニクス構成部材の横断面図、
図2と図3は、本発明の構成部材の部分領域の横断面図、
図4と図5は、本発明の別の構成部材の横断面の展開図である。
図6は、本発明のマイクロエレクトロニクス構成部材の展開図である。
図1は、第1の支持体2と第2の支持体5を有する本発明のマイクロエレクトロニクス構成部材1を示す。支持体には第1の導体路平面3ないし第2の導体路平面6が配置されている。支持体と所属の導体路平面との接合(2と3,ないし5と6)は例えば厚膜セラミックまたはDCB(Direct Copper Bonding)技術によって行われる。第1の支持体の、第1の導体路平面3に対向する側には金属層9が被着されており、金属層は例えば銅からなり、熱放射器として用いる。金属層9は例えば導電性接着剤によりヒートシンクに接着することができ、構成部材で形成された熱の放出を改善する。
第1と第2の導体路平面の間には複数の半導体チップ4が配置されている。図示の例では2つのダイオードと2つのスイッチングトランジスタ12が配置されており、これらは第1の導体路平面3にハンダ付けされるか、またはその他の手段でこれに固定することができる。スイッチングトランジスタ12は有利にはIGBT(絶縁ゲートバイポーラトランジスタ)である。半導体チップと第2の導体路平面6との接続は、いわゆるボールグリッド技術を用いて実行される。ここで使用される導電性ボール8はハンダ塊15に埋め込まれている。ハンダ塊は接点箇所の位置に相応して半導体チップ4の表面に取り付けられている。ボール8は有利には金属材料、例えば鉛または銅、および通常のマイクロエレクトロニクス構成部材と関連して使用されるハンダ塊からなる。ボール8をハンダ塊15に埋め込む際にボール8が溶解するのを阻止するため、ボール8はハンダ塊よりも融点の高い材料から作製される。
スイッチングトランジスタ12を介して、第21の支持体5の、第2の導体路6に対向する側には2つのSMD(Surface Mount Device)構成素子11が配置されており、これらは制御電子回路および評価電子回路を有する。これらはヴィアホール10を介して第2の導体路平面6と接続されている。この構成は、本発明のマイクロエレクトロニクス構成部材の利点のいくつかを明らかにする。すなわち、サンドイッチ構造により可能となった小型構造と、一体を為す構成部材が直接近傍に相互に配置されていることと、接続をボンディングワイヤなしで実行できる可能性である。
図示の構成は例えば直流から三相交流を形成するのに用いる。ここで電流供給は負荷端子13を介して行われる。負荷端子13の領域における第1の導体路平面と第2の導体路平面との間の貫通接続は、この場合ボールグリッド接続部を導電性ブリッジ14に被着することによって行われる。ブリッジオーバーするために例えば銅からなる金属ブロックを用いることができる。
図2と図3は第2導体路平面6と半導体チップ4とを接続するための2つの異なる手段を示す。図2は、すでに図1に示したボールグリッド技術を説明するためのものである。本発明のマイクロエレクトロニクス構成部材の一部が示されている。すなわち、第2の導体路平面6を有する第2の支持体5の一部が示されている。第2の支持体は新たに厚層セラミックまたはDCBタイプとすることができる。接続すべき半導体チップ4の接続面の位置に相応して、第2の導体路平面6にハンダ被着部15と導電性ボール8が配置される。ハンダ被着部の間にはハンダストッパ16が取り付けられており、このハンダストッパは本発明の構成部材を接合する際にハンダが横に流れる出るのを阻止する。第2の支持体5の、第2の導体路平面6に対向する側には、SMD構成部材を接続するための別の導体路平面17が存在する。第2の導体路平面6と接続するために支持体5はヴィアホール10を有する。
図3は、接続の択一的手段を示す。導電性ボール8の代わりに、ここではハンダブロック7が半導体チップの接続に使用される。ハンダブロックは、通常のマイクロエレクトロニクス構成部材でハンダ付けに使用される材料からなる。有利には比較的融点の高いハンダが使用される。図2に示されたボールグリッド技術に対して、ハンダブロックでは機械的な運動を受け止めることのできる剛性の接続が得られる。
図4と図5には、別の接続手段が示されている。ここでは接続はばね要素18によって行われる。このばね要素18は例えば非常に密に巻回された螺旋ばねとして構成することができ、その両端は有利にはリング状に閉じられている。これにより個々の螺旋ばねが相互に係止することができる。このことにより、第1の導体路平面に配置すべき螺旋ばねすべてを、ただ1つの作業ステップで型板を用いて位置決めすることができる。型板は例えば後での固定位置に相応して適切な大きさの貫通開口部を有する。この貫通開口部にはばね要素が例えば係止され、第1の支持体の上に取り付けることができる。図示の例では、ばね要素18は半導体チップ4の表面にも、第1の支持体の図示しない第1の導体路平面にもハンダ付けされる。ばね要素18をハンダ付けした後、第1の支持体2の表面は、誘電材料、ここではシリコン樹脂からなる層24により覆われる。
図4と図5に示した例では、本発明のマイクロエレクトロニクス構成部材は2つの構成部分から成る。すなわち、前もって製造されたマイクロエレクトロニクス構成素子23と、ホルダ22である。マイクロエレクトロニクス構成素子23はすでに説明した要素の他にヒートシンク19を有し、このヒートシンクは第1の支持体2の、半導体チップ4に対向する側に設けられている。ホルダ22はマイクロエレクトロニクス構成素子23の側で第2の支持体5の方向に突出している。ホルダ22は、第2の支持体5にある貫通開口部21に係合する。ここではスナップ突起がホルダの端部で第2の支持体5を越えて突出し、一度固定されたマイクロエレクトロニクス構成素子23が第2の支持体から落下するのを阻止する。マイクロエレクトロニクス構成素子23を第2の支持体5とクランプ接合した後は、ばね要素18と第2の導体路平面(これも図示されていない)との間の電気接続を行えばよいだけである。図4と図5に示された例では、接続はハンダプロセスによって行われる。
図4と図5の実施例ではこの目的のために、第2の支持体5の導体路平面に接続箇所に相応してハンダパッド15が取り付けられる。有利にはこのハンダパッドはシルクスクリーン法によって形成される。接続は構成素子を従来のハンダ付け法によって実装した後に行われる。
接続は図5の構成では、スルーホール技術(THT)に従って行われる。このために第2の支持体5には貫通開口部20が設けられ、その大きさと位置はマイクロエレクトロニクス構成素子23の上のばね要素18に指向されている。マイクロエレクトロニクス構成素子23と第2の支持体5との実装の際に、ばね要素18は貫通開口部20に当たる。接続は有利にはフローソルダリング法によって公知のように行われる。
図6は、本発明のマイクロエレクトロニクス構成部材の展開図であり、同時に本発明の方法を明りょうにする。図示の上側部分には、第2の支持体5が示されており、複数の端子13を有している。第2の支持体5には、接続すべき半導体チップ4の接続面の位置で、図示の第1の支持体2の下に導電性ボール8が固定されている。これに用いるハンダ塊は図示されていない。半導体チップ4の接続面に取り付けられるハンダ塊も図示されていない。
接続のために第1と第2の支持体は相互に継ぎ合わされる。ここで半導体チップ4への全体接続は1つの作業ステップで行われる。
本発明のマイクロエレクトロニクス構成部材は簡単に大量生産ラインで作製することができる。従来技術で通常行われるワイヤボンディングによる接続と比較して(ここではすべてのボンディングワイヤ接続を個別に実行しなければならない)、非常に時間が節約される。さらなる利点は、ワイヤボンディングを回避することにより、非常に低インダクタンスな構造が可能であり、信頼性が高まる。ボンディングに対する接続ピンを作製するという面倒な作業が省略される。さらにサンドイッチ構造によって非常に小型の構造が達成され、別の電子構成部材の構成の点でも非常にフレキシブルである。

Claims (22)

  1. サンドイッチ構造のマイクロエレクトロニクス構成部材であって、
    該構成部材は、第1の導体路平面(3)と少なくとも電力用IGBT(絶縁ゲートバイポーラトランジスタ)を含む多数の半導体チップ(4)を備えた第1の支持体(2)を有し、
    前記半導体チップは第1の導体路平面(3)と接続しており、
    半導体チップ(4)の、第1の支持体(2)に対向する側には、第2の導体路平面(6)を備えたフレキシブルな第2の支持体(5)が配置されており、
    該第2の導体路平面は、半導体チップ(4)の第1の支持体(2)とは反対側の表面と固定的に接続されている形式の構成部材において、
    熱機械的緊張の点で不感である、半導体チップ(4)の接続部には第2の導体路平面(6)が設けられており、
    当該接続部の接続はフレキシブルな導電性接着剤によって行われ、
    該フレキシブルな導電性接着剤には導電性ボールが埋め込まれており、
    該フレキシブルな導電性接着剤はその中に配置された導電性ボールと共に半導体チップと第2の導体路面(6)との間に配置されている、
    ことを特徴とするマイクロエレクトロニクス構成部材。
  2. 半導体チップは第1の導体路面(3)に導電性接着剤によって接着される、請求項1項記載のマイクロエレクトロニクス構成部材。
  3. 半導体チップを第1の導体路面に接着する導電性接着剤には導電性ボールが埋め込まれている、請求項2記載のマイクロエレクトロニクス構成部材。
  4. 第2の支持体(5)はプラスチックシート、とりわけポリイミドシートからなる、請求項記載のマイクロエレクトロニクス構成部材。
  5. 第1の支持体(2はセラミック材料からなる、請求項1から3までのいずれか1項記載のマイクロエレクトロニクス構成部材。
  6. セラミック材料は酸化アルミニウムセラミックまたは窒化アルミニウムセラミックからなる、請求項記載のマイクロエレクトロニクス構成部材。
  7. 支持体()と導体路()との接合部は厚層セラミックとして導体路に焼結されるか、またはDCB(Direct Copper Bonding)技術またはAMB(Active Metal Brazing)技術で作製される、請求項5または6記載のマイクロエレクトロニクス構成部材。
  8. 導体路は銅または銀から成る、請求項記載のマイクロエレクトロニクス構成部材。
  9. 第1の支持体(2)および/または第2の支持体(5)の導体路に対向する側には金属層(9)が設けられている、請求項1からまでのいずれか1項記載のマイクロエレクトロニクス構成部材。
  10. 第1の支持体(2)および/または第2の支持体(5)の、第2の導体路に対向する側、場合により金属層(9)にはヒートシンク(19)が配置されている、請求項1からまでのいずれか1項記載のマイクロエレクトロニクス構成部材。
  11. 第2の支持体(5)はヴィアホール(10)を有する、請求項1から10までのいずれか1項記載のマイクロエレクトロニクス構成部材。
  12. さらに制御電子回路および/または評価電子回路および/または保護構成部材(11)を有する請求項1から11までのいずれか1項記載のマイクロエレクトロニクス構成部材。
  13. 制御電子回路または評価電子回路または保護構成部材(11)の少なくとも1つは第2の支持体(5)に配置されている、請求項12記載のマイクロエレクトロニクス構成部材。
  14. 構成部材(11)はヴィアホール(10)を介して第2の支持体(5)で第2の導体路平面(6)と接続されている、請求項13記載のマイクロエレクトロニクス構成部材。
  15. 第1および第2の支持体(2,5)は相互にクランプ接合されている、請求項1から14までのいずれか1項記載のマイクロエレクトロニクス構成部材。
  16. 支持体(2,5)の一方には2つ以上のホルダ(22)が設けられており、
    該ホルダは、他方の支持体(5,2)の所属の切欠部または貫通開口部にハンダ付け可能に係合する、請求項15記載のマイクロエレクトロニクス構成部材。
  17. 第2の支持体(5)は複数の個別領域に分割されている、請求項1から16までのいずれか1項記載のマイクロエレクトロニクス構成部材。
  18. 2つの電力用IGBTと、2つのダイオードを有する、請求項1から17までのいずれか1項記載のマイクロエレクトロニクス構成部材。
  19. 第1の導体路(3)および多数の半導体チップ(4)を備えた第1の支持体()を有し、前記半導体チップは第1の導体路平面と接続されている形式のマイクロエレクトロニクス構成素子(23)において、
    半導体チップ(4)を第2の導体路平面(4)と接続するための導電性ボール(8)に請求項1記載のフレキシブルな導電性接着剤層が設けられている、ことを特徴とするマイクロエレクトロニクス構成素子。
  20. さらに第1の支持体(2)および/または第2の支持体(5)の導体路に対向する側に設けられている金属層(9)および/または第1の支持体(2)および/または第2の支持体(5)の、第2の導体路に対向する側、場合により金属層(9)に配置されているヒートシンク(19)および/または支持体(2,5)の一方に2つ以上設けられ、かつ、他方の支持体(5,2)の所属の切欠部または貫通開口部にハンダ付け可能に係合するホルダ(22)を有する、請求項19記載のマイクロエレクトロニクス構成素子。
  21. 請求項1から20までのいずれか1項記載のマイクロエレクトロニクス構成部材(1)の製造方法において、
    導電性ボール(8)を、第2の支持体(5)の第2の導体路平面(6)の接続箇所に導電性でフレキシブルな接着剤を用いて固定し、
    フレキシブルな導電性接着剤を、第1の支持体(2)の第1の導体路平面(3)と接続される半導体チップ(4)の接続面に被着し、
    第1および第2の支持体(2,5)を接合することを特徴とする製造方法。
  22. 請求項1から18までのいずれか1項記載のマイクロエレクトロニクス構成部材または請求項19または20記載のマイクロエレクトロニクス構成素子を有することを特徴とするインバータ。
JP51612698A 1996-09-30 1997-09-24 サンドイッチ構造のマイクロエレクトロニクス構成部材 Expired - Fee Related JP3773268B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19640445.2 1996-09-30
DE19640445 1996-09-30
PCT/DE1997/002169 WO1998015005A1 (de) 1996-09-30 1997-09-24 Mikroelektronisches bauteil in sandwich-bauweise

Publications (2)

Publication Number Publication Date
JP2001501376A JP2001501376A (ja) 2001-01-30
JP3773268B2 true JP3773268B2 (ja) 2006-05-10

Family

ID=7807539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51612698A Expired - Fee Related JP3773268B2 (ja) 1996-09-30 1997-09-24 サンドイッチ構造のマイクロエレクトロニクス構成部材

Country Status (6)

Country Link
US (2) US6324072B1 (ja)
EP (1) EP0931346B1 (ja)
JP (1) JP3773268B2 (ja)
KR (1) KR100544033B1 (ja)
DE (1) DE59713027D1 (ja)
WO (1) WO1998015005A1 (ja)

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19725836C2 (de) * 1997-06-18 2001-10-04 Infineon Technologies Ag Leistungshalbleiter-Anordnung auf DCB-Substrat
GB2338827B (en) * 1998-06-27 2002-12-31 Motorola Gmbh Electronic package assembly
FR2786655B1 (fr) * 1998-11-27 2001-11-23 Alstom Technology Dispositif electronique de puissance
US6442033B1 (en) * 1999-09-24 2002-08-27 Virginia Tech Intellectual Properties, Inc. Low-cost 3D flip-chip packaging technology for integrated power electronics modules
US7138708B2 (en) 1999-09-24 2006-11-21 Robert Bosch Gmbh Electronic system for fixing power and signal semiconductor chips
DE10156626A1 (de) * 2001-11-17 2003-06-05 Bosch Gmbh Robert Elektronische Anordnung
DE19950026B4 (de) * 1999-10-09 2010-11-11 Robert Bosch Gmbh Leistungshalbleitermodul
DE10008572B4 (de) * 2000-02-24 2007-08-09 Infineon Technologies Ag Verbindungseinrichtung für Leistungshalbleitermodule
DE10117797C2 (de) 2001-04-10 2003-04-17 Bosch Gmbh Robert Montagevorrichtung und Verfahren zum Aufbau eines elektronischen Bauteils
US6828884B2 (en) * 2001-05-09 2004-12-07 Science Applications International Corporation Phase change control devices and circuits for guiding electromagnetic waves employing phase change control devices
US6633030B2 (en) * 2001-08-31 2003-10-14 Fiarchild Semiconductor Surface mountable optocoupler package
DE20205339U1 (de) * 2002-04-06 2003-08-14 Diehl AKO Stiftung & Co. KG, 88239 Wangen Sensorschaltungsbaugruppe
US7754976B2 (en) * 2002-04-15 2010-07-13 Hamilton Sundstrand Corporation Compact circuit carrier package
US20070052091A1 (en) * 2002-12-20 2007-03-08 Koninklijke Philips Electronics N.V. Electronic device and method of manufacturing same
DE10303103B4 (de) * 2003-01-28 2009-07-09 Ixys Semiconductor Gmbh Halbleiterbauteil, insbesondere Leistungshalbleiterbauteil
WO2004068920A1 (en) * 2003-01-29 2004-08-12 Koninklijke Philips Electronics N.V. Heat dissipating arrangement for an electronic appliance
EP1594164B1 (en) * 2003-02-14 2012-05-09 Hitachi, Ltd. Integrated circuit for driving semiconductor device
US6873043B2 (en) * 2003-03-10 2005-03-29 Delphi Technologies, Inc. Electronic assembly having electrically-isolated heat-conductive structure
DE102004015654A1 (de) * 2003-04-02 2004-10-21 Luk Lamellen Und Kupplungsbau Beteiligungs Kg Endstufe zum Ansteuern einer elektrischen Maschine
DE10329101A1 (de) * 2003-06-27 2005-01-27 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Halbleiteranordnung und Verfahren zum Herstellen einer Halbleiteranordnung
DE10355925B4 (de) * 2003-11-29 2006-07-06 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul und Verfahren seiner Herstellung
JP4491244B2 (ja) * 2004-01-07 2010-06-30 三菱電機株式会社 電力半導体装置
US7196313B2 (en) * 2004-04-02 2007-03-27 Fairchild Semiconductor Corporation Surface mount multi-channel optocoupler
US7364063B2 (en) * 2004-08-09 2008-04-29 Intel Corporation Thermally coupling an integrated heat spreader to a heat sink base
US7327024B2 (en) * 2004-11-24 2008-02-05 General Electric Company Power module, and phase leg assembly
US7262444B2 (en) * 2005-08-17 2007-08-28 General Electric Company Power semiconductor packaging method and structure
DE102005055713B4 (de) * 2005-11-23 2011-11-17 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit Anschlusselementen
SG135066A1 (en) 2006-02-20 2007-09-28 Micron Technology Inc Semiconductor device assemblies including face-to-face semiconductor dice, systems including such assemblies, and methods for fabricating such assemblies
US7807547B2 (en) * 2006-03-28 2010-10-05 Innovative Micro Technology Wafer bonding material with embedded rigid particles
US7554188B2 (en) * 2006-04-13 2009-06-30 International Rectifier Corporation Low inductance bond-wireless co-package for high power density devices, especially for IGBTs and diodes
US7557434B2 (en) * 2006-08-29 2009-07-07 Denso Corporation Power electronic package having two substrates with multiple electronic components
US7999369B2 (en) * 2006-08-29 2011-08-16 Denso Corporation Power electronic package having two substrates with multiple semiconductor chips and electronic components
GB2444293B (en) * 2006-08-30 2011-03-30 Denso Corp Power electronic package having two substrates with multiple electronic components
GB2444978B (en) * 2006-08-30 2012-03-14 Denso Corp Power electronic package having two substrates with multiple semiconductor chips and electronic components
DE102006055340A1 (de) * 2006-11-23 2008-05-29 Siemens Ag Explosionsfester Modulaufbau für Leistungsbauelemente, insbesondere Leistungshalbleiterbauelemente und dessen Herstellung
JP4277233B2 (ja) * 2007-01-18 2009-06-10 セイコーエプソン株式会社 配線基板の製造方法
US7973387B2 (en) * 2007-06-08 2011-07-05 Continental Automotive Systems Us, Inc. Insulated gate bipolar transistor
JP5241177B2 (ja) * 2007-09-05 2013-07-17 株式会社オクテック 半導体装置及び半導体装置の製造方法
CN101141027B (zh) * 2007-09-20 2012-02-29 友达光电(苏州)有限公司 平面显示器基板的电路连接结构与其连接方法
JP4942629B2 (ja) * 2007-12-11 2012-05-30 三菱電機株式会社 電力用半導体モジュール
DE102008003788A1 (de) * 2008-01-10 2009-07-16 Robert Bosch Gmbh Elektrische Schaltungsanordnung mit mindestens einem Leistungshalbleiter und Verfahren zu deren Herstellung
JP5233337B2 (ja) * 2008-03-17 2013-07-10 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP5233341B2 (ja) * 2008-03-17 2013-07-10 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP5233340B2 (ja) * 2008-03-17 2013-07-10 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP5233338B2 (ja) * 2008-03-17 2013-07-10 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP2009224529A (ja) * 2008-03-17 2009-10-01 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP5233336B2 (ja) * 2008-03-17 2013-07-10 富士電機株式会社 半導体装置及び半導体装置の製造方法
DE102008017454B4 (de) * 2008-04-05 2010-02-04 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit hermetisch dichter Schaltungsanordnung und Herstellungsverfahren hierzu
US7973393B2 (en) 2009-02-04 2011-07-05 Fairchild Semiconductor Corporation Stacked micro optocouplers and methods of making the same
DE102010055627A1 (de) * 2010-12-22 2012-06-28 Epcos Ag Elektrisches Modul zur Aufnahme durch Bestückungsautomaten mittels Erzeugung eines Vakuums
KR101321277B1 (ko) * 2011-07-04 2013-10-28 삼성전기주식회사 전력 모듈 패키지 및 그 제조방법
US8622754B2 (en) * 2011-07-31 2014-01-07 General Electric Company Flexible power connector
US9606590B2 (en) * 2011-12-22 2017-03-28 Hewlett-Packard Development Company, L.P. Heat sink base and shield
DE102012218868B3 (de) * 2012-10-17 2013-11-07 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul
US9012990B2 (en) * 2012-10-17 2015-04-21 International Rectifier Corporation Surface mountable power components
JP5525024B2 (ja) * 2012-10-29 2014-06-18 株式会社オクテック 半導体装置及び半導体装置の製造方法
JP6417758B2 (ja) * 2014-07-07 2018-11-07 富士電機株式会社 半導体装置
US10319674B2 (en) * 2014-10-29 2019-06-11 Infineon Technologies Americas Corp. Packaged assembly for high density power applications
DE102014222189B4 (de) 2014-10-30 2022-06-30 Infineon Technologies Ag Halbleiterbaugruppe und Leistungshalbleitermodul
US10403601B2 (en) * 2016-06-17 2019-09-03 Fairchild Semiconductor Corporation Semiconductor package and related methods
DE102016115221A1 (de) 2016-08-17 2018-02-22 Karlsruher Institut für Technologie Verfahren zum Verbinden von mindestens zwei Substraten zur Bildung eines Moduls
US10873145B2 (en) * 2016-12-29 2020-12-22 Intel Corporation Ground heat sink for dual inline memory module cooling
DE112017006956B4 (de) * 2017-01-30 2022-09-08 Mitsubishi Electric Corporation Verfahren zur Herstellung einer Leistungshalbleitervorrichtung und Leistungshalbleitervorrichtung
US10770432B2 (en) 2018-03-13 2020-09-08 Stmicroelectronics S.R.L. ASICS face to face self assembly
WO2019195807A1 (en) * 2018-04-06 2019-10-10 Ipg Photonics Corporation Submarine optical repeater with high voltage isolation
CN109887893B (zh) * 2019-03-13 2024-02-02 黄山学院 大功率ipm模块的先进封装结构及加工工艺
WO2020214150A1 (en) * 2019-04-15 2020-10-22 Hewlett-Packard Development Company, L.P. Printed circuit boards with processors, voltage regulators, and solder joints of higher melting temperatures
DE102022212606A1 (de) 2022-11-25 2024-05-29 Zf Friedrichshafen Ag Verfahren zur herstellung eines leistungsmoduls

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3406528A1 (de) * 1984-02-23 1985-08-29 Brown, Boveri & Cie Ag, 6800 Mannheim Leistungshalbleitermodul
US4855867A (en) * 1987-02-02 1989-08-08 International Business Machines Corporation Full panel electronic packaging structure
US4984358A (en) * 1989-03-10 1991-01-15 Microelectronics And Computer Technology Corporation Method of assembling stacks of integrated circuit dies
US4922376A (en) * 1989-04-10 1990-05-01 Unistructure, Inc. Spring grid array interconnection for active microelectronic elements
JPH0738502B2 (ja) * 1989-10-17 1995-04-26 シャープ株式会社 回路基板の接続方法
US5155661A (en) * 1991-05-15 1992-10-13 Hewlett-Packard Company Aluminum nitride multi-chip module
US5203075A (en) * 1991-08-12 1993-04-20 Inernational Business Machines Method of bonding flexible circuit to cicuitized substrate to provide electrical connection therebetween using different solders
US5222014A (en) * 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
US5438224A (en) * 1992-04-23 1995-08-01 Motorola, Inc. Integrated circuit package having a face-to-face IC chip arrangement
US5495397A (en) * 1993-04-27 1996-02-27 International Business Machines Corporation Three dimensional package and architecture for high performance computer
EP0662256B1 (en) * 1993-07-27 1998-11-18 Citizen Watch Co. Ltd. An electrical connecting structure and a method for electrically connecting terminals to each other
US5397921A (en) * 1993-09-03 1995-03-14 Advanced Semiconductor Assembly Technology Tab grid array
US5426263A (en) * 1993-12-23 1995-06-20 Motorola, Inc. Electronic assembly having a double-sided leadless component
CN1037134C (zh) 1994-07-04 1998-01-21 松下电器产业株式会社 集成电路装置
US5532512A (en) 1994-10-03 1996-07-02 General Electric Company Direct stacked and flip chip power semiconductor device structures
US5535512A (en) * 1994-10-12 1996-07-16 Armogan; Lloyd Method of making a hermetically sealed electrical connector
KR100349896B1 (ko) * 1994-12-28 2002-12-26 삼성에스디아이 주식회사 집적회로칩의실장구조체및그실장방법
US5715144A (en) * 1994-12-30 1998-02-03 International Business Machines Corporation Multi-layer, multi-chip pyramid and circuit board structure
KR970053198A (ko) * 1995-12-30 1997-07-29 구자홍 반도체소자의 본딩장치 및 그 제조방법
US5952725A (en) * 1996-02-20 1999-09-14 Micron Technology, Inc. Stacked semiconductor devices
US5907903A (en) * 1996-05-24 1999-06-01 International Business Machines Corporation Multi-layer-multi-chip pyramid and circuit board structure and method of forming same
US6144101A (en) * 1996-12-03 2000-11-07 Micron Technology, Inc. Flip chip down-bond: method and apparatus
US6054337A (en) * 1996-12-13 2000-04-25 Tessera, Inc. Method of making a compliant multichip package
US5969944A (en) * 1996-12-31 1999-10-19 Intel Corporation Method and apparatus for mounting a very large scale integration (VLSI) chip package to a computer chasis for cooling
US6140707A (en) * 1998-05-07 2000-10-31 3M Innovative Properties Co. Laminated integrated circuit package

Also Published As

Publication number Publication date
EP0931346A1 (de) 1999-07-28
JP2001501376A (ja) 2001-01-30
DE59713027D1 (de) 2010-03-25
KR100544033B1 (ko) 2006-01-23
KR20000048725A (ko) 2000-07-25
US6584681B2 (en) 2003-07-01
US6324072B1 (en) 2001-11-27
WO1998015005A1 (de) 1998-04-09
US20020023341A1 (en) 2002-02-28
EP0931346B1 (de) 2010-02-10

Similar Documents

Publication Publication Date Title
JP3773268B2 (ja) サンドイッチ構造のマイクロエレクトロニクス構成部材
US10297522B2 (en) Semiconductor package structure and manufacturing method thereof
EP0594395B1 (en) Semiconductor power module
US6690087B2 (en) Power semiconductor module ceramic substrate with upper and lower plates attached to a metal base
US7723846B2 (en) Power semiconductor module and method of manufacturing the same
US7247929B2 (en) Molded semiconductor device with heat conducting members
US20090116197A1 (en) Method for power semiconductor module fabrication, its apparatus, power semiconductor module and its junction method
JP7088132B2 (ja) 半導体装置及び電子装置
JP2007234690A (ja) パワー半導体モジュール
US20230207440A1 (en) Semiconductor device
JP2022133480A (ja) 半導体装置
JP2007533146A (ja) 電力半導体回路および電力半導体回路の製造方法
CN109427724B (zh) 具有三端子夹具的晶体管封装
JP3553849B2 (ja) 半導体装置及びその製造方法
US8471370B2 (en) Semiconductor element with semiconductor die and lead frames
JP4051027B2 (ja) パワー半導体デバイスモジュール
CN107154359B (zh) 半导体封装结构及其制造方法
CN114556534A (zh) 半导体装置及半导体装置的制造方法
KR101008534B1 (ko) 전력용 반도체모듈패키지 및 그 제조방법
JP3048707B2 (ja) 混成集積回路
JP7557525B2 (ja) 半導体装置
US20220384321A1 (en) Semiconductor module and method for fabricating the same
CN114914217B (zh) 半导体装置及半导体装置的制造方法
KR102371636B1 (ko) 양면 기판 반도체 제조 방법
CN115298815A (zh) 电子装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041214

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050311

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050614

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051028

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20051117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060214

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090224

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100224

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110224

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110224

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120224

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120224

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120224

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120224

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130224

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130224

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140224

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees