CN114556534A - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN114556534A
CN114556534A CN201980101294.8A CN201980101294A CN114556534A CN 114556534 A CN114556534 A CN 114556534A CN 201980101294 A CN201980101294 A CN 201980101294A CN 114556534 A CN114556534 A CN 114556534A
Authority
CN
China
Prior art keywords
bonding
semiconductor element
semiconductor device
opening
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980101294.8A
Other languages
English (en)
Inventor
前田笃志
川濑达也
井本裕儿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN114556534A publication Critical patent/CN114556534A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

目的在于提供提高了引线部与半导体元件之间的接合可靠性的半导体装置。半导体装置包含半导体元件及引线部。半导体元件搭载于在绝缘基板设置的电路图案。引线部具有板状的形状，经由第1接合材料而与半导体元件接合。引线部包含引线主体及接合部件。引线主体包含与半导体元件的搭载位置对应地设置的开口部。接合部件在开口部内设置于半导体元件之上。接合部件的下表面通过第1接合材料而与半导体元件接合，并且，接合部件的外周部通过第2接合材料而与开口部的内周接合。

Description

半导体装置及半导体装置的制造方法
技术领域
本发明涉及半导体装置及半导体装置的制造方法。
背景技术
作为将引线框直接焊接于半导体元件的构造，已知具有DLB(Direct LeadBonding)构造的半导体装置。就这样的半导体装置而言，引线框与半导体元件之间的间隙给接合状态带来影响，左右半导体装置的可靠性。
在专利文献1中公开了如下构造，即，即使由于引线框的翘曲、扭曲等变形而导致外部引线与金属薄片之间的粘接点的高度不均一，也能够由弹簧常数小的金属薄片吸收该波动而使负荷均一，能够使焊料量保持恒定。
专利文献1：日本特开昭53-015762号公报
发明内容
就DLB构造的半导体装置而言，引线部与半导体元件之间的间隙在两者的接合时即加热时，受到在半导体元件的下方配置的绝缘电路基板及基座板的翘曲的影响。该翘曲是由于各部件的线膨胀系数不同而产生的。如果在接合时翘曲变大，则在引线部与半导体元件之间产生空隙或两者的接合面积不足。其结果，引线部与半导体元件之间的接合部的可靠性下降。
本发明就是为了解决上述这样的问题而提出的，其目的在于，提供提高了引线部与半导体元件之间的接合可靠性的半导体装置。
本发明涉及的半导体装置包含半导体元件及引线部。半导体元件搭载于在绝缘基板设置的电路图案。引线部具有板状的形状，经由第1接合材料而与半导体元件接合。引线部包含引线主体及接合部件。引线主体包含与半导体元件的搭载位置对应地设置的开口部。接合部件在开口部内设置于半导体元件之上。接合部件的下表面通过第1接合材料而与半导体元件接合，并且，接合部件的外周部通过第2接合材料而与开口部的内周接合。
发明的效果
根据本发明，能够提供提高了引线部与半导体元件之间的接合可靠性的半导体装置。
本发明的目的、特征、方案以及优点通过以下的详细说明和附图变得更清楚。
附图说明
图1是表示实施方式1中的半导体装置的结构的俯视图。
图2是表示实施方式1中的半导体装置的结构的剖视图。
图3是表示实施方式1中的半导体装置的制造方法的流程图。
图4是表示实施方式1中的制造中途的半导体装置的结构的俯视图。
图5是表示实施方式1中的制造中途的半导体装置的结构的剖视图。
图6是表示实施方式1的半导体装置的制造方法中的高温时的半导体装置的状态的剖视图。
图7是表示实施方式2的半导体装置的制造方法中的高温时的半导体装置的状态的剖视图。
图8是表示实施方式3中的接合前的引线主体的开口部及接合部件的剖视图。
图9是表示实施方式3中的接合后的引线主体的开口部及接合部件的剖视图。
图10是表示实施方式4中的接合前的引线主体的开口部及接合部件的剖视图。
图11是表示实施方式5中的接合前的引线主体的开口部及接合部件的剖视图。
图12是表示实施方式7的半导体装置的制造方法中的高温时的半导体装置的状态的剖视图。
具体实施方式
＜实施方式1＞
图1是表示实施方式1中的半导体装置的结构的俯视图。图2是表示实施方式1中的半导体装置的结构的剖视图，示出图1中的A-A’处的剖面。
半导体装置包含基座板2、绝缘电路基板4、壳体5、引线部8及半导体元件10。
基座板2具有表面及背面平坦的板状的形状，例如由Cu、Al或AlSiC形成。在基座板2的背面也可以设置有用于提高半导体装置的冷却性能的柱鳍等。
绝缘电路基板4包含绝缘基板4A及电路图案4B、4C。电路图案4B及4C分别形成于绝缘基板4A的表面及背面。绝缘电路基板4的背面通过焊料3而固定于基座板2的表面。这里，背面侧的电路图案4C与基座板2接合。表面侧的电路图案4B构成电气电路，因此，与背面侧的电路图案4C相比，针对绝缘基板4A的包覆率低。绝缘基板4A例如由Al2O3、AlN、Si3N4形成。表面侧的电路图案4B及背面侧的电路图案4C例如由Al、Cu形成。
半导体元件10搭载于表面侧的电路图案4B。在实施方式1中，多个半导体元件10经由焊料9而固定于绝缘电路基板4之上。半导体元件10例如由Si等半导体或SiC、GaN等所谓的宽带隙半导体形成。半导体元件10例如是IGBT(Insulated Gate Bipolar Transistor)、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)、肖特基势垒二极管等。半导体元件10例如是电力用半导体元件(功率半导体元件)。
引线部8是具有板状的形状的导电体。引线部8包含引线主体8A和接合部件8B。
引线主体8A包含与半导体元件10的搭载位置对应地设置的开口部8C。开口部8C是贯通孔。在实施方式1中的开口部8C的内周设置有向该开口部8C的内侧凸出的第1台阶部81。该第1台阶部81的背面与引线主体8A的背面共面。因此，开口部8C的表面侧的大小比背面侧大。引线主体8A例如由Cu或Al等形成。
接合部件8B设置于引线主体8A的开口部8C内及半导体元件10之上。接合部件8B的下表面通过第1接合材料11而与半导体元件10的表面接合。第1接合材料11例如是焊料。另外，实施方式1中的接合部件8B包含向外周部的外侧凸出的第2台阶部82。该第2台阶部82的上表面与接合部件8B的上表面共面。因此，接合部件8B的上表面侧的外形比下表面侧大。另外，接合部件8B的包含第2台阶部82的外形比引线主体8A的包含第1台阶部81的开口部8C的外形大。引线主体8A的第1台阶部81与接合部件8B的第2台阶部82相对地配置。该第1台阶部81与第2台阶部82通过第2接合材料12而彼此接合。即，接合部件8B的外周部通过第2接合材料12而与开口部8C的内周接合。第2接合材料12例如是焊料。接合部件8B例如由Cu或Al等形成。
壳体5将搭载有半导体元件10的绝缘基板4A收容，对引线部8的两端进行保持。壳体5例如具有框状的形状。壳体5的背面通过粘接材料等而固定于基座板2的表面的外周。壳体5例如由PPS(Polyphenylenesulfide)形成。
图3是表示实施方式1中的半导体装置的制造方法的流程图。
在步骤S1中，准备在绝缘基板4A的表面侧的电路图案4B搭载的半导体元件10。此时，接合前的焊料9例如由膏状的焊料、板状的焊料形成。
在步骤S2中，以引线主体8A的开口部8C与半导体元件10的搭载位置对应的方式载置引线主体8A。
在步骤S3中，将接合部件8B在开口部8C内载置于半导体元件10之上。图4是表示步骤S3中的半导体装置的结构的俯视图。图5是表示步骤S3中的半导体装置的结构的剖视图，示出图4中的B-B’处的剖面。此时，接合前的第1接合材料及第2接合材料例如由膏状的焊料、板状的焊料形成。这里，接合前的第2接合材料被涂敷于接合部件8B的上表面。
在步骤S4中，对半导体元件10及引线部8进行加热。图6是表示步骤S4中的高温时的半导体装置的状态的剖视图。由于各部件的线膨胀系数不同，因此，在接合时产生翘曲。例如，半导体装置如图6所示翘曲成向下侧凸的形状。这里，将从半导体元件10至基座板2为止的构造翘曲成向下侧凸的形状但被壳体5保持的引线部8不翘曲的状态作为一个例子而进行说明。由于这样的翘曲的产生，与引线部8相对的半导体元件10的z方向上的位置发生变化。在加热时，接合部件8B没有被固定于引线主体8A而是可动的，因此追随该翘曲而向半导体元件10的方向移动，即，接合部件8B追随半导体元件10的位移而沿z方向移动。因此，接合部件8B与半导体元件10经由第1接合材料而密接。另外，接合部件8B的上表面的第2接合材料12熔化，流入至接合部件8B的外周部和引线主体8A的开口部8C的内周。由此，接合部件8B的外周部与开口部8C的内周经由第2接合材料12而密接。
冷却后的半导体装置的状态如图2所示。从半导体元件10至基座板2为止的构造恢复为平坦状。引线部8翘曲成向上侧凸的形状，但由于引线部8为薄的板状，因此这样的变形是容许的。在接合部件8B的下表面与半导体元件10之间不产生空隙，接合部件8B稳定地与半导体元件10接合。另外，接合部件8B的外周部也稳定地与引线主体8A的开口部8C的内周接合。
综上所述，实施方式1中的半导体装置包含半导体元件10及引线部8。半导体元件10搭载于在绝缘基板4A设置的电路图案4B。引线部8具有板状的形状，经由第1接合材料11而与半导体元件10接合。引线部8包含引线主体8A及接合部件8B。引线主体8A包含与半导体元件10的搭载位置对应地设置的开口部8C。接合部件8B在开口部8C内设置于半导体元件10之上。接合部件8B的下表面通过第1接合材料11而与半导体元件10接合，并且，接合部件8B的外周部通过第2接合材料12而与开口部8C的内周接合。
另外，实施方式1中的半导体装置包含壳体5。壳体5将搭载有半导体元件10的绝缘基板4A收容，对引线部8的两端进行保持。
根据这样的结构，引线部8与半导体元件10之间的接合可靠性提高。特别地，在将多个半导体元件10接合至长条的引线部8的情况下，在引线部8的中央侧配置的半导体元件10的加热时的z方向上的位移量大。即使在这样的状况下，也由于接合部件8B追随该翘曲，从而半导体元件10与引线部8稳定地接合，接合面积也充分地得到确保。另外，半导体装置的组装性也提高。
此外，在实施方式1中，将3个半导体元件10接合于1个引线部8的半导体装置作为一个例子而示出，但不限定于这样的结构。半导体装置也可以包含1个或2个半导体元件接合于1个引线部8的结构，还可以包含大于或等于4个半导体元件接合于1个引线部8的结构。
另外，实施方式1中的半导体装置的制造方法包含准备搭载于在绝缘基板4A设置的电路图案4B的半导体元件10的工序和将具有板状的形状的引线部8经由第1接合材料11而与半导体元件10接合的工序。将引线部8与半导体元件10接合的工序包含以下工序：将包含开口部8C的引线主体8A以开口部8C与半导体元件10的搭载位置对应的方式载置；将接合部件8B在开口部8C内载置于半导体元件10之上；以及通过对半导体元件10及引线部8进行加热，从而将接合部件8B的下表面通过第1接合材料11而与半导体元件10接合，并且将接合部件8B的外周部通过第2接合材料12而与开口部8C的内周接合。
这样的半导体装置的制造方法能够制造提高了引线部8与半导体元件10之间的接合可靠性的半导体装置。在引线部8与半导体元件10之间的接合采用基于熔融焊料的滴液方式的情况下，在引线部8与半导体元件10之间的接合时产生的半导体装置的翘曲的影响不会成为问题。这是因为该滴液方式能够供给足够的量的焊料。但是，为了制造工序的削减，优选基座板2与绝缘电路基板4之间的接合、绝缘电路基板4与半导体元件10之间的接合及半导体元件10与引线部8之间的接合能够同时地执行。为此，优选上述的第1接合材料11及第2接合材料12是膏状的焊料或板状的焊料。但是，就膏状的焊料及板状的焊料而言，其供给量存在限制，因此无法如熔融焊料这样供给考虑了翘曲的影响的足够的量。因此，以往的膏状的焊料及板状的焊料针对产生翘曲的构造来说，其处理是困难的。但是，在实施方式1中，引线部8的接合部件8B在接合时是可动的，因此即使第1接合材料11及第2接合材料12是膏状的焊料或板状的焊料，半导体元件10与引线部8也稳定地接合。
＜实施方式2＞
对实施方式2中的半导体装置进行说明。此外，对与实施方式1相同的结构及动作而省略说明。
图7是表示实施方式2中的半导体装置的高温时的状态的剖视图。
半导体装置包含基座板2、绝缘电路基板4、引线部8及多个半导体元件10。基座板2及绝缘电路基板4的结构与实施方式1相同。
多个半导体元件10包含1个第1半导体元件10A和2个第2半导体元件10B。第1半导体元件10A比2个第2半导体元件10B配置于更靠绝缘基板4A的中央侧。第1半导体元件10A及第2半导体元件10B例如由Si等半导体或SiC、GaN等所谓的宽带隙半导体形成。第1半导体元件10A及第2半导体元件10B例如是IGBT、MOSFET、肖特基势垒二极管等。第1半导体元件10A及第2半导体元件10B例如是电力用半导体元件(功率半导体元件)。
引线部8包含引线主体8A和接合部件8B。该引线主体8A包含开口部8C及接合部8D。引线主体8A的开口部8C与第1半导体元件10A的搭载位置对应地设置。引线主体8A的接合部8D与第2半导体元件10B的搭载位置对应地设置。接合部8D的背面通过第3接合材料13而与第2半导体元件10B接合。接合部8D例如具有压花构造。第3接合材料13例如是焊料。与实施方式1同样地，在引线主体8A的开口部8C内设置于第1半导体元件10A之上的接合部件8B的下表面通过第1接合材料11而与第1半导体元件10A的表面接合。另外，接合部件8B的外周部通过第2接合材料12而与引线主体8A的开口部8C的内周接合。引线主体8A及接合部件8B例如由Cu或Al等形成。此外，实施方式2中的引线部8的两端没有被壳体5保持。
对实施方式2中的半导体装置的制造方法进行说明。在半导体元件10及引线部8的加热工序中，由于各部件的线膨胀系数的差异，半导体装置如图7所示翘曲成向下侧凸的形状。这里，与实施方式1同样地，将从半导体元件10至基座板2为止的构造翘曲成向下侧凸的形状的状态作为一个例子而进行说明。在该状态下，位于引线部8的两端侧的第2半导体元件10B的z方向上的位移量小于第1半导体元件10A的z方向上的位移量。实施方式2中的引线部8的两端没有被壳体5保持，因此，不仅是接合部件8B，引线主体8A也追随由该翘曲引起的半导体元件10的位移。其结果，在未设置接合部件8B的引线部8的两端侧处，第2半导体元件10B经由第3接合材料13而与接合部8D稳定地接合。另一方面，关于z方向上的位移量大的第1半导体元件10A，可动的接合部件8B以追随该位移的方式沿z方向移动，因此，第1半导体元件10A经由第1接合材料11而与接合部件8B稳定地接合。另外，此时，接合部件8B的上表面的第2接合材料12熔化，流入至接合部件8B的外周部与引线主体8A的开口部8C的内周之间。并且，接合部件8B的外周部通过第2接合材料12而与引线主体8A的开口部8C的内周接合。
综上所述，实施方式2中的半导体装置包含搭载于在绝缘基板4A设置的电路图案4B的第1半导体元件10A和与该第1半导体元件10A不同的第2半导体元件10B。引线主体8A包含背面通过第3接合材料13而与第2半导体元件10B接合的接合部8D。半导体元件10与第2半导体元件10B相比，在绝缘基板4A的面内配置于更靠中央侧。
根据这样的结构，与实施方式1同样地，引线部8与半导体元件10之间的接合可靠性提高。另外，即使在多个半导体元件10接合至长条的引线部8的情况下，也能够减少接合部件8B及开口部8C的个数。因此，半导体装置的制造成本及组装性得到改善。
＜实施方式3＞
对实施方式3中的半导体装置及半导体装置的制造方法进行说明。实施方式3是实施方式1的下位概念，实施方式3中的半导体装置包含实施方式1中的半导体装置的各结构。此外，对与实施方式1或2相同的结构及动作而省略说明。
图8是表示实施方式3中的接合前的引线主体8A的开口部8C及接合部件8B的剖视图。引线部8与实施方式1及2同样地包含引线主体8A和接合部件8B。在实施方式3中，接合部件8B的上表面的中央部处的相对于第2接合材料12的润湿性比其外周部处的相对于第2接合材料12的润湿性低。例如，接合部件8B在其上表面的中央部具有润湿性控制构造15。换言之，润湿性控制构造15的相对于第2接合材料12的润湿性比其周围的相对于第2接合材料12的润湿性低。润湿性控制构造15优选是阻焊层。
在实施方式3的半导体装置的制造方法中，准备半导体元件10的工序及载置引线主体8A的工序与图3所示的步骤S1及S2分别相同。
在步骤S3中，载置于半导体元件10之上的接合部件8B在上表面包含第2接合材料12。该第2接合材料12如图8所示设置于润湿性控制构造15之上。第2接合材料12例如是膏状的焊料或板状的焊料。
在步骤S4中，对半导体元件10及引线部8进行加热。在接合部件8B的上表面的第2接合材料12熔化时，润湿性控制构造15防止第2接合材料12聚集于上表面的中央部。因此，熔化后的第2接合材料12容易地流入至接合部件8B的外周部与引线主体8A的开口部8C的内周之间。图9是表示实施方式3中的接合后的引线主体8A的开口部8C及接合部件8B的剖视图。接合部件8B的外周部通过第2接合材料12而与引线主体8A的开口部8C的内周稳定地接合。另外，在图9中省略了其图示，但与实施方式1同样地，在该步骤S4中，接合部件8B的下表面通过第1接合材料11而与半导体元件10接合。
在以上这样的半导体装置及其制造方法中，接合部件8B与引线主体8A之间的接合的容易度提高。
＜实施方式4＞
对实施方式4中的半导体装置及半导体装置的制造方法进行说明。实施方式4是实施方式1的下位概念，实施方式4中的半导体装置包含实施方式1中的半导体装置的各结构。此外，对与实施方式1至3中任一者相同的结构及动作而省略说明。
图10是表示实施方式4中的接合前的引线主体8A的开口部8C及接合部件8B的剖视图。引线部8与实施方式1及2同样地包含引线主体8A和接合部件8B。实施方式4中的引线主体8A在其内周具有向上方倾斜的斜面。另外，接合部件8B不包含第2台阶部82，其侧面是共面的。
在实施方式4的半导体装置的制造方法中，准备半导体元件10的工序、载置引线主体8A的工序及载置接合部件8B的工序与图3所示的步骤S1、S2及S3分别相同。
在步骤S4中，如图10所示，在对半导体元件10及引线部8进行加热之前，以与接合部件8B的外周部的侧面和引线主体8A的开口部8C的斜面接触的方式插入第2接合材料12。这里，第2接合材料12例如是线状的焊料。通过对半导体元件10及引线部8进行加热，从而第2接合材料12熔化，接合部件8B的外周部通过第2接合材料12而与引线主体8A的开口部8C的内周稳定地接合。与实施方式1同样地，在该步骤S4中，接合部件8B的下表面通过第1接合材料11而与半导体元件10接合。
在以上这样的半导体装置及其制造方法中，接合部件8B与引线主体8A之间的接合的容易度提高。此外，在实施方式4中，示出了引线主体8A的开口部8C的侧面是斜面的例子，但不限定于此，也可以是垂直的面。
＜实施方式5＞
对实施方式5中的半导体装置及半导体装置的制造方法进行说明。实施方式5是实施方式1的下位概念，实施方式5中的半导体装置包含实施方式1中的半导体装置的各结构。此外，对与实施方式1至4中任一者相同的结构及动作而省略说明。
图11是表示实施方式5中的接合前的引线主体8A的开口部8C及接合部件8B的剖视图。引线部8与实施方式1同样地包含引线主体8A和接合部件8B。另外，与实施方式1同样地，引线主体8A包含从开口部8C的内周凸出至开口部8C的内侧的第1台阶部81，接合部件8B包含凸出至外周部的外侧的第2台阶部82。
在实施方式5的半导体装置的制造方法中，准备半导体元件10的工序及载置引线主体8A的工序与图3所示的步骤S1及S2分别相同。
在步骤S3中，如图11所示，载置于半导体元件10之上的接合部件8B包含预先涂敷于第2台阶部82的接触面的第2接合材料12。第2接合材料12例如是膏状的焊料或板状的焊料。在与第2台阶部82的接触面相对配置的第1台阶部81的接触面不设置接合材料。
在步骤S4中，对半导体元件10及引线部8进行加热。熔化后的第2接合材料12容易地将第2台阶部82的接触面与第1台阶部81的接触面进行接合。即，接合部件8B的外周部通过第2接合材料12而与引线主体8A的开口部8C的内周接合。另外，在图11中省略了其图示，但与实施方式1同样地，在该步骤S4中，接合部件8B的下表面通过第1接合材料11而与半导体元件10接合。
在以上这样的半导体装置及其制造方法中，接合部件8B与引线主体8A之间的接合的容易度提高。
＜实施方式6＞
对实施方式6中的半导体装置及半导体装置的制造方法进行说明。实施方式6中的半导体装置包含实施方式1中的半导体装置的各结构。此外，对与实施方式1至5中任一者相同的结构及动作而省略说明。
引线部8与实施方式1及2同样地包含引线主体8A和接合部件8B。实施方式6中的接合部件8B的热容量小于引线主体8A的热容量。例如，接合部件8B与引线主体8A分别由异种金属形成。
根据这样的结构，在图3所示的步骤S4中，接合部件8B的温度上升变快，向第1接合材料11及第2接合材料12的导热变得容易。因此，半导体元件10、接合部件8B及引线主体8A的接合的容易度提高。
＜实施方式7＞
对实施方式7中的半导体装置及半导体装置的制造方法进行说明。此外，对与实施方式1至6中任一者相同的结构及动作而省略说明。
图12是表示的半导体装置的制造方法中的高温时的半导体装置的状态的剖视图。引线部8与实施方式1及2同样地包含引线主体8A和接合部件8B。实施方式7中的接合部件8B包含从与第2接合材料12之间的接触面即下表面凸出的微小凸部8E。该微小凸部8E通过销钉(dowel)加工而形成。
根据这样的结构，确保了与该微小凸部8E对应的一定的第2接合材料12的厚度。因此，半导体装置的组装性提高。
此外，本发明能够在本发明的范围内对各实施方式自由地进行组合，或对各实施方式适当地进行变形、省略。
对于本发明进行了详细说明，但上述说明在所有方面均为例示，本发明不限定于此。可以理解为在不脱离该发明的范围的情况下能够想到未例示出的无数的变形例。
标号的说明
2基座板，3焊料，4绝缘电路基板，4A绝缘基板，4B电路图案，4C电路图案，5壳体，8引线部，8A引线主体，8B接合部件，8C开口部，8D接合部，8E微小凸部，9焊料，10半导体元件，10A第1半导体元件，10B第2半导体元件，11第1接合材料，12第2接合材料，13第3接合材料，15润湿性控制构造，81第1台阶部，82第2台阶部。

Claims (13)

1.一种半导体装置，其具有：
半导体元件，其搭载于在绝缘基板设置的电路图案；以及
引线部，其具有板状的形状，经由第1接合材料而与所述半导体元件接合，
所述引线部包含：
引线主体，其包含与所述半导体元件的搭载位置对应地设置的开口部；以及
接合部件，其在所述开口部内设置于所述半导体元件之上，
所述接合部件的下表面通过所述第1接合材料而与所述半导体元件接合，并且，所述接合部件的外周部通过第2接合材料而与所述开口部的内周接合。
2.根据权利要求1所述的半导体装置，其中，
还具有壳体，该壳体将搭载有所述半导体元件的所述绝缘基板收容，对所述引线部的两端进行保持。
3.根据权利要求1或2所述的半导体装置，其中，
还具有在所述绝缘基板的所述电路图案搭载的其它半导体元件，
所述引线主体还包含背面通过第3接合材料而与所述其它半导体元件接合的接合部，
所述半导体元件与所述其它半导体元件相比，在所述绝缘基板的面内配置于更靠中央侧。
4.根据权利要求1至3中任一项所述的半导体装置，其中，
所述接合部件的上表面的中央部处的相对于所述第2接合材料的的润湿性比所述接合部件的所述外周部处的相对于所述第2接合材料的润湿性低。
5.根据权利要求4所述的半导体装置，其中，
所述接合部件在所述上表面的所述中央部包含阻焊层。
6.根据权利要求1至5中任一项所述的半导体装置，其中，
所述引线主体的所述开口部在所述内周包含向上方倾斜的斜面。
7.根据权利要求1至6中任一项所述的半导体装置，其中，
所述引线主体还包含从所述开口部的所述内周凸出至所述开口部的内侧的第1台阶部，
所述接合部件包含凸出至所述外周部的外侧的第2台阶部，
所述第1台阶部与所述第2台阶部通过所述第2接合材料而接合。
8.根据权利要求1至7中任一项所述的半导体装置，其中，
所述接合部件的热容量小于所述引线主体的热容量。
9.根据权利要求1至8中任一项所述的半导体装置，其中，
所述接合部件在所述下表面包含凸部。
10.一种半导体装置的制造方法，其具有以下工序：
准备搭载于在绝缘基板设置的电路图案的半导体元件；以及
将具有板状的形状的引线部经由第1接合材料而与所述半导体元件接合，
将所述引线部与所述半导体元件接合的工序包含以下工序：
将包含开口部的引线主体以所述开口部与所述半导体元件的搭载位置对应的方式进行载置；
将接合部件在所述开口部内载置于所述半导体元件之上；以及
通过对所述半导体元件及所述引线部进行加热，从而将所述接合部件的下表面通过所述第1接合材料而与所述半导体元件接合，并且将所述接合部件的外周部通过第2接合材料而与所述开口部的内周接合。
11.根据权利要求10所述的半导体装置的制造方法，其中，
将所述接合部件载置于所述半导体元件之上的工序中的所述接合部件在上表面包含所述第2接合材料，
所述接合部件的所述上表面的中央部处的相对于所述第2接合材料的润湿性比所述外周部处的相对于所述第2接合材料的润湿性低。
12.根据权利要求10所述的半导体装置的制造方法，其中，
将所述接合部件的所述外周部与所述开口部的所述内周接合的工序包含以与所述外周部的侧面和所述开口部的所述内周的侧面接触的方式插入所述第2接合材料。
13.根据权利要求10所述的半导体装置的制造方法，其中，
所述引线主体包含从所述开口部的所述内周凸出至所述开口部的内侧的第1台阶部，
所述接合部件包含凸出至所述外周部的外侧的第2台阶部，
载置所述接合部件的工序中的所述接合部件包含被预先涂敷于所述第2台阶部的所述第2接合材料，
将所述接合部件的所述外周部与所述开口部的所述内周接合的工序包含将所述第1台阶部与所述第2台阶部通过所述第2接合材料而接合。
CN201980101294.8A 2019-10-17 2019-10-17 半导体装置及半导体装置的制造方法 Pending CN114556534A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/040828 WO2021075016A1 (ja) 2019-10-17 2019-10-17 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN114556534A true CN114556534A (zh) 2022-05-27

Family

ID=75538047

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980101294.8A Pending CN114556534A (zh) 2019-10-17 2019-10-17 半导体装置及半导体装置的制造方法

Country Status (5)

Country Link
US (1) US20220285254A1 (zh)
JP (1) JP7229384B2 (zh)
CN (1) CN114556534A (zh)
DE (1) DE112019007821T5 (zh)
WO (1) WO2021075016A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2023042372A1 (zh) * 2021-09-17 2023-03-23

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI245397B (en) * 2004-06-29 2005-12-11 Advanced Semiconductor Eng Leadframe with a chip pad for double side stacking and method for manufacturing the same
JP4640345B2 (ja) * 2007-01-25 2011-03-02 三菱電機株式会社 電力用半導体装置
JP5388661B2 (ja) * 2009-04-03 2014-01-15 三菱電機株式会社 半導体装置およびその製造方法
JP5253455B2 (ja) 2010-06-01 2013-07-31 三菱電機株式会社 パワー半導体装置
JP6152893B2 (ja) 2013-09-30 2017-06-28 富士電機株式会社 半導体装置、半導体装置の組み立て方法、半導体装置用部品及び単位モジュール
CN109196641B (zh) 2016-06-03 2021-10-29 三菱电机株式会社 半导体装置模块

Also Published As

Publication number Publication date
DE112019007821T5 (de) 2022-06-30
JPWO2021075016A1 (zh) 2021-04-22
US20220285254A1 (en) 2022-09-08
WO2021075016A1 (ja) 2021-04-22
JP7229384B2 (ja) 2023-02-27

Similar Documents

Publication Publication Date Title
JP3773268B2 (ja) サンドイッチ構造のマイクロエレクトロニクス構成部材
US6690087B2 (en) Power semiconductor module ceramic substrate with upper and lower plates attached to a metal base
US8022518B2 (en) Semiconductor device having a sealing body and partially exposed conductors
JP4453498B2 (ja) パワー半導体モジュールおよびその製造方法
US8097959B2 (en) Semiconductor device including first and second carriers
JP2006013080A (ja) 半導体モジュールおよびその製造方法
US11164846B2 (en) Semiconductor device manufacturing method and soldering support jig
EP2698817B1 (en) Semiconductor device and method for manufacturing semiconductor device
JP7215206B2 (ja) 半導体装置の製造方法
JPH11265976A (ja) パワー半導体モジュールおよびその製造方法
US11637052B2 (en) Semiconductor device and semiconductor device manufacturing method
CN114556534A (zh) 半导体装置及半导体装置的制造方法
JPH09181253A (ja) 半導体素子用のパッケージング装置
CN105529277A (zh) 用于将电路载体与载体板焊接的方法
JP7310161B2 (ja) 半導体装置及びその製造方法
JP4861200B2 (ja) パワーモジュール
JP2021027146A (ja) 半導体装置
JP7322369B2 (ja) 半導体装置の製造方法
WO2021240944A1 (ja) 半導体装置
US20220148944A1 (en) Electronic device and method for manufacturing electronic device
WO2023042372A1 (ja) 半導体装置、及び半導体装置の製造方法
JP2016009819A (ja) パワー半導体モジュールおよびその製造方法
JP2003318203A (ja) ダイボンディング方法
CN117083708A (zh) 半导体装置及半导体装置的制造方法
CN117957649A (zh) 半导体装置及半导体装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination