JPH11265976A - パワー半導体モジュールおよびその製造方法 - Google Patents
パワー半導体モジュールおよびその製造方法Info
- Publication number
- JPH11265976A JPH11265976A JP6851098A JP6851098A JPH11265976A JP H11265976 A JPH11265976 A JP H11265976A JP 6851098 A JP6851098 A JP 6851098A JP 6851098 A JP6851098 A JP 6851098A JP H11265976 A JPH11265976 A JP H11265976A
- Authority
- JP
- Japan
- Prior art keywords
- base plate
- insulating member
- solder
- power semiconductor
- semiconductor module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
Abstract
(57)【要約】
【課題】 熱抵抗を増大させることなく、絶縁部材とベ
ース板の熱膨張係数の差による相互の熱変形差を吸収し
て、絶縁部材とベース板を接合する接合材のき裂発生を
防止できるパワー半導体モジュールおよびその製造方法
を提案する。 【解決手段】 ベース板４の絶縁部材２との接合部に、
その接合面積よりも小さい面積を有する凸状段差部５を
設け、この凸状段差部の側面部に段差に相当するフィレ
ット表面１１高さを有する厚肉接合材部１０を形成し
た。また、上記凸状段差部は、平板状のベース板に所定
形状の板材を接合することにより形成されたものであ
る。また、上記凸状段差部は、絶縁部材との接合面に同
一直線状にない少なくとも３個の突起を有する。また、
ベース板の凸状段差部周辺の接合材配置部分の周囲にソ
ルダーレジストを塗布する工程を有する製造方法。
ース板の熱膨張係数の差による相互の熱変形差を吸収し
て、絶縁部材とベース板を接合する接合材のき裂発生を
防止できるパワー半導体モジュールおよびその製造方法
を提案する。 【解決手段】 ベース板４の絶縁部材２との接合部に、
その接合面積よりも小さい面積を有する凸状段差部５を
設け、この凸状段差部の側面部に段差に相当するフィレ
ット表面１１高さを有する厚肉接合材部１０を形成し
た。また、上記凸状段差部は、平板状のベース板に所定
形状の板材を接合することにより形成されたものであ
る。また、上記凸状段差部は、絶縁部材との接合面に同
一直線状にない少なくとも３個の突起を有する。また、
ベース板の凸状段差部周辺の接合材配置部分の周囲にソ
ルダーレジストを塗布する工程を有する製造方法。
Description
【０００１】
【発明の属する技術分野】本発明は、電力変換装置など
に利用されるパワー系半導体素子を用いたパワーモジュ
ールおよびその製造方法に関するものである。
に利用されるパワー系半導体素子を用いたパワーモジュ
ールおよびその製造方法に関するものである。
【０００２】
【従来の技術】従来技術１によるパワー半導体モジュー
ルについて説明する。IGBT、フライホイールダイオード
あるいはMOSFETなどのパワー半導体素子を用いた従来の
パワー半導体モジュールは、例えば文献（「ＯＨＭ」９
６年９月号４０ページ）に記載された図７に示すような
構造を有している。図において、１はパワー半導体素
子、２は絶縁部材、３ははんだ、４はベース板である。
ルについて説明する。IGBT、フライホイールダイオード
あるいはMOSFETなどのパワー半導体素子を用いた従来の
パワー半導体モジュールは、例えば文献（「ＯＨＭ」９
６年９月号４０ページ）に記載された図７に示すような
構造を有している。図において、１はパワー半導体素
子、２は絶縁部材、３ははんだ、４はベース板である。
【０００３】パワー半導体素子１は、例えばはんだなど
により絶縁部材２に接合されており、絶縁部材２は、は
んだ３によりベース板４に接合されている。パワー半導
体モジュールの稼動時には、パワー半導体素子１の発熱
が絶縁部材２からはんだ３を通して、ベース板４に伝わ
る。さらに、ベース板４に伝わった熱は、ベース板４に
接して配置された例えばヒートシンクなどを用いて外部
へ放熱される。また、ベース板４自体がヒートシンクの
機能をする構成もある。
により絶縁部材２に接合されており、絶縁部材２は、は
んだ３によりベース板４に接合されている。パワー半導
体モジュールの稼動時には、パワー半導体素子１の発熱
が絶縁部材２からはんだ３を通して、ベース板４に伝わ
る。さらに、ベース板４に伝わった熱は、ベース板４に
接して配置された例えばヒートシンクなどを用いて外部
へ放熱される。また、ベース板４自体がヒートシンクの
機能をする構成もある。
【０００４】
【発明が解決しようとする課題】上記の従来技術１によ
るパワー半導体装置では、絶縁部材２として例えばアル
ミナなどのセラミックスが用いられ、絶縁部材２の熱膨
張係数は４〜７×１０-6（1／℃）である。また、ベー
ス板４として例えば銅が用いられ、ベース板４の熱膨張
係数は１７×１０-6（1／℃）である。パワー半導体モ
ジュールの稼動時には、パワー半導体素子１の発熱によ
る温度変動（例えば室温から約８０℃まで）が生じる
が、このとき、絶縁部材２およびベース板４の熱膨張係
数の差による熱応力のために、はんだ３に熱疲労き裂が
発生し、場合によっては進展し、パワー半導体モジュー
ル内の素子１からベース板４までの熱抵抗が増加するお
それがあった。
るパワー半導体装置では、絶縁部材２として例えばアル
ミナなどのセラミックスが用いられ、絶縁部材２の熱膨
張係数は４〜７×１０-6（1／℃）である。また、ベー
ス板４として例えば銅が用いられ、ベース板４の熱膨張
係数は１７×１０-6（1／℃）である。パワー半導体モ
ジュールの稼動時には、パワー半導体素子１の発熱によ
る温度変動（例えば室温から約８０℃まで）が生じる
が、このとき、絶縁部材２およびベース板４の熱膨張係
数の差による熱応力のために、はんだ３に熱疲労き裂が
発生し、場合によっては進展し、パワー半導体モジュー
ル内の素子１からベース板４までの熱抵抗が増加するお
それがあった。
【０００５】このような問題を解決する従来技術とし
て、図８に示す例えば特開昭５９−５２８５３号公報に
示された、ベース板４にはんだ３の外周部分の厚さが厚
くなるように溝または凹部（以下では溝で説明する）１
２を設けた従来技術２がある。
て、図８に示す例えば特開昭５９−５２８５３号公報に
示された、ベース板４にはんだ３の外周部分の厚さが厚
くなるように溝または凹部（以下では溝で説明する）１
２を設けた従来技術２がある。
【０００６】また別の従来技術として、図９に示す例え
ば文献（「ＯＨＭ」９６年９月号４０ページ）に記載さ
れたような、絶縁部材２との熱膨張係数差の小さい、モ
リブデンなどの低熱膨張ベース板４１を用いた従来技術
３がある。
ば文献（「ＯＨＭ」９６年９月号４０ページ）に記載さ
れたような、絶縁部材２との熱膨張係数差の小さい、モ
リブデンなどの低熱膨張ベース板４１を用いた従来技術
３がある。
【０００７】絶縁部材２をベース板４にはんだ３により
接合するには、これらを高温にしてはんだ３を溶融させ
て行う。従来技術２のベース板４に溝１２を設ける方法
では、溶融したはんだ３ははんだ材のぬれ性により溝１
２の全体に広がる。このため、溝１２部分のはんだ３は
肉厚にできるが、はんだ３の外周の外部に露出した表面
部分であるフィレット表面１１の高さは、絶縁部材２の
中央部とベース板４に形成されるはんだ３の厚さ（通常
０．１mm程度）程度である。発明者らが行った、パワー
半導体モジュールの構造に対する詳細な熱応力有限要素
解析によれば、はんだ３のフィレット表面１１に発生す
るせん断ひずみは、図３の（ａ）に示すように、ベース
板４に溝１２を設けてはんだ３外周部を厚肉化した従来
技術２の場合（解析ではベース板４の板厚を４mmとし、
半径０．５mmの半円状の断面形状を有する溝を施したモ
デルとしている）、はんだ３外周部を厚肉化しなかった
従来技術１の場合と比べてほとんど低減しない。この理
由として、はんだ３の外周の外部に露出した部分である
フィレット表面１１の高さが低いため絶縁部材２とベー
ス板４の熱変形差をはんだ３の外周の肉厚部で吸収でき
ないためである。このため、絶縁部材２とベース板４の
熱変形差に起因してフィレット表面１１に生じるひずみ
を低減できず、熱疲労き裂の発生を十分に防止できない
問題がある。なお、熱応力有限要素解析については、後
の実施の形態１で詳しく説明する。
接合するには、これらを高温にしてはんだ３を溶融させ
て行う。従来技術２のベース板４に溝１２を設ける方法
では、溶融したはんだ３ははんだ材のぬれ性により溝１
２の全体に広がる。このため、溝１２部分のはんだ３は
肉厚にできるが、はんだ３の外周の外部に露出した表面
部分であるフィレット表面１１の高さは、絶縁部材２の
中央部とベース板４に形成されるはんだ３の厚さ（通常
０．１mm程度）程度である。発明者らが行った、パワー
半導体モジュールの構造に対する詳細な熱応力有限要素
解析によれば、はんだ３のフィレット表面１１に発生す
るせん断ひずみは、図３の（ａ）に示すように、ベース
板４に溝１２を設けてはんだ３外周部を厚肉化した従来
技術２の場合（解析ではベース板４の板厚を４mmとし、
半径０．５mmの半円状の断面形状を有する溝を施したモ
デルとしている）、はんだ３外周部を厚肉化しなかった
従来技術１の場合と比べてほとんど低減しない。この理
由として、はんだ３の外周の外部に露出した部分である
フィレット表面１１の高さが低いため絶縁部材２とベー
ス板４の熱変形差をはんだ３の外周の肉厚部で吸収でき
ないためである。このため、絶縁部材２とベース板４の
熱変形差に起因してフィレット表面１１に生じるひずみ
を低減できず、熱疲労き裂の発生を十分に防止できない
問題がある。なお、熱応力有限要素解析については、後
の実施の形態１で詳しく説明する。
【０００８】また、はんだ３の接合層の厚さを均一に厚
くすることによって、フィレット表面１１に生じるせん
断ひずみを低減することが可能であるが、パワー半導体
モジュールの稼動時のパワー半導体素子１の熱は、先に
述べたように、はんだ３を伝達してベース板４に伝えら
れるため、はんだ３の厚さ増加に伴う熱抵抗の増大によ
り、放熱性が悪くなるという問題が生じる。はんだ３の
熱伝導率は約５０W／(m・K)であり、ベース板４に一般に
使用されている銅材の熱伝導率（３５０W／(m・K)）と比
較してかなり小さく、はんだ３による接合層の厚さを均
一に厚くすることによる熱抵抗の増加は回避されなけれ
ばならない。
くすることによって、フィレット表面１１に生じるせん
断ひずみを低減することが可能であるが、パワー半導体
モジュールの稼動時のパワー半導体素子１の熱は、先に
述べたように、はんだ３を伝達してベース板４に伝えら
れるため、はんだ３の厚さ増加に伴う熱抵抗の増大によ
り、放熱性が悪くなるという問題が生じる。はんだ３の
熱伝導率は約５０W／(m・K)であり、ベース板４に一般に
使用されている銅材の熱伝導率（３５０W／(m・K)）と比
較してかなり小さく、はんだ３による接合層の厚さを均
一に厚くすることによる熱抵抗の増加は回避されなけれ
ばならない。
【０００９】一方、従来技術３の低熱膨張ベース板４１
を用いたものでは、低熱膨張ベース板４１の熱伝導率が
銅に比べて小さいため、パワー半導体素子１の冷却が難
しくなるという問題や、さらに材料のコストが高くなる
という問題があった。
を用いたものでは、低熱膨張ベース板４１の熱伝導率が
銅に比べて小さいため、パワー半導体素子１の冷却が難
しくなるという問題や、さらに材料のコストが高くなる
という問題があった。
【００１０】本発明は上記のような問題点を解消するた
めになされたもので、放熱性を損なうことなく、絶縁部
材とベース板の熱膨張係数の差による相互の熱変形差を
吸収して、はんだのフィレット表面からのき裂発生を防
止できるパワー半導体モジュールおよびその製造方法を
提案するものである。
めになされたもので、放熱性を損なうことなく、絶縁部
材とベース板の熱膨張係数の差による相互の熱変形差を
吸収して、はんだのフィレット表面からのき裂発生を防
止できるパワー半導体モジュールおよびその製造方法を
提案するものである。
【００１１】
【課題を解決するための手段】第１の発明に係るパワー
半導体モジュールは、パワー半導体素子が搭載される絶
縁部材をベース板に接合材を介して接合したパワー半導
体モジュールにおいて、上記ベース板の絶縁部材との接
合部に、その接合面積よりも小さい面積を有する凸状段
差部を設け、この凸状段差部の側面部に段差に相当する
フィレット表面高さを有する厚肉接合材部を形成したも
のである。
半導体モジュールは、パワー半導体素子が搭載される絶
縁部材をベース板に接合材を介して接合したパワー半導
体モジュールにおいて、上記ベース板の絶縁部材との接
合部に、その接合面積よりも小さい面積を有する凸状段
差部を設け、この凸状段差部の側面部に段差に相当する
フィレット表面高さを有する厚肉接合材部を形成したも
のである。
【００１２】第２の発明に係るパワー半導体モジュール
は、第１の発明において、上記凸状段差部は、平板状の
ベース板に所定形状の板材を接合することにより形成さ
れたものである。
は、第１の発明において、上記凸状段差部は、平板状の
ベース板に所定形状の板材を接合することにより形成さ
れたものである。
【００１３】第３の発明に係るパワー半導体モジュール
は、第１または第２の発明において、上記凸状段差部
は、絶縁部材との接合面に同一直線状にない少なくとも
３個の突起を有するものである。
は、第１または第２の発明において、上記凸状段差部
は、絶縁部材との接合面に同一直線状にない少なくとも
３個の突起を有するものである。
【００１４】第４の発明に係るパワー半導体モジュール
の製造方法は、パワー半導体素子が搭載される絶縁部材
をベース板に接合材を介して接合する半導体パワーモジ
ュールの製造方法において、ベース板の絶縁部材との接
合部に、その接合面積よりも小さい面積を有する凸状段
差部を形成する工程、上記ベース板の凸状段差部周辺の
接合材配置部分の周囲にソルダーレジストを塗布する工
程、および上記接合部に接合材を配置して上記凸状段差
部の側面部に段差に相当するフィレット表面高さを有す
る厚肉接合材部を形成する工程を有するものである。
の製造方法は、パワー半導体素子が搭載される絶縁部材
をベース板に接合材を介して接合する半導体パワーモジ
ュールの製造方法において、ベース板の絶縁部材との接
合部に、その接合面積よりも小さい面積を有する凸状段
差部を形成する工程、上記ベース板の凸状段差部周辺の
接合材配置部分の周囲にソルダーレジストを塗布する工
程、および上記接合部に接合材を配置して上記凸状段差
部の側面部に段差に相当するフィレット表面高さを有す
る厚肉接合材部を形成する工程を有するものである。
【００１５】
【発明の実施の形態】実施の形態１．以下、本発明の一
実施の形態を図について詳述する。図１は本発明の実施
の形態１によるパワー半導体モジュールを示す断面図で
ある。図において、１はパワー半導体素子、２は絶縁部
材、３ははんだ、４はベース板、５はベース板４に設け
られた凸状段差部、６は絶縁部材２の両面に接合された
金属パターン、７はソルダーレジスト、８はワイヤー、
９は外部端子、１０ははんだ３外周部に形成された厚肉
部であり、この厚肉部１０は凸状段差部５の外周側面に
形成されている。１１は厚肉部１０の外部に露出した部
分であるフィレット表面であり、凸状段差部５の段差に
相当する高さすなわち、凸状段差部５の段差と凸状段差
部５上面の絶縁基板３との間に形成されたはんだ３の厚
みを合わせた高さを有する。
実施の形態を図について詳述する。図１は本発明の実施
の形態１によるパワー半導体モジュールを示す断面図で
ある。図において、１はパワー半導体素子、２は絶縁部
材、３ははんだ、４はベース板、５はベース板４に設け
られた凸状段差部、６は絶縁部材２の両面に接合された
金属パターン、７はソルダーレジスト、８はワイヤー、
９は外部端子、１０ははんだ３外周部に形成された厚肉
部であり、この厚肉部１０は凸状段差部５の外周側面に
形成されている。１１は厚肉部１０の外部に露出した部
分であるフィレット表面であり、凸状段差部５の段差に
相当する高さすなわち、凸状段差部５の段差と凸状段差
部５上面の絶縁基板３との間に形成されたはんだ３の厚
みを合わせた高さを有する。
【００１６】凸状段差部５の絶縁部材２との相対する面
は、ベース板４と絶縁部材２との接合面積よりも小さい
面積を有している。例えば、本実施の形態では、絶縁部
材２の金属パターン６と凸状段差部５との接合面の様子
を説明する図２の（ａ）に示すように、金属パターン６
の外形よりも１mmから２mmほど小さい寸法でベース板４
の一部を凸状に形成している。また、凸状段差部５の高
さすなわち段差は、０．３mm〜０．５mm程度である。ベ
ース板４の凸状段差部５の周辺のはんだ３が配置される
部分の周囲には、ソルダーレジスト７を塗布して、絶縁
部材２をはんだ接合する時に、高温で溶融したはんだ３
材がはみ出さないようにしている。
は、ベース板４と絶縁部材２との接合面積よりも小さい
面積を有している。例えば、本実施の形態では、絶縁部
材２の金属パターン６と凸状段差部５との接合面の様子
を説明する図２の（ａ）に示すように、金属パターン６
の外形よりも１mmから２mmほど小さい寸法でベース板４
の一部を凸状に形成している。また、凸状段差部５の高
さすなわち段差は、０．３mm〜０．５mm程度である。ベ
ース板４の凸状段差部５の周辺のはんだ３が配置される
部分の周囲には、ソルダーレジスト７を塗布して、絶縁
部材２をはんだ接合する時に、高温で溶融したはんだ３
材がはみ出さないようにしている。
【００１７】次に、このようなパワー半導体モジュール
の製造方法について説明する。まず、ベース板４の絶縁
部材２との接合部に、上記の凸状段差部５を形成する。
次に、ベース板４の凸状段差部５周辺のはんだ３配置部
分の周囲にソルダーレジスト７を塗布する。次に、ベー
ス板４の絶縁部材２との接合部にはんだ３を配置し、こ
れらを加熱することによりはんだ３を溶融させ、両者を
接合する。このとき、ソルダーレジスト７によりはんだ
３が流れ出すのを防止しているので、凸状段差部５の側
面部に段差に相当するフィレット表面１１高さを有する
厚肉はんだ部１０が形成される。
の製造方法について説明する。まず、ベース板４の絶縁
部材２との接合部に、上記の凸状段差部５を形成する。
次に、ベース板４の凸状段差部５周辺のはんだ３配置部
分の周囲にソルダーレジスト７を塗布する。次に、ベー
ス板４の絶縁部材２との接合部にはんだ３を配置し、こ
れらを加熱することによりはんだ３を溶融させ、両者を
接合する。このとき、ソルダーレジスト７によりはんだ
３が流れ出すのを防止しているので、凸状段差部５の側
面部に段差に相当するフィレット表面１１高さを有する
厚肉はんだ部１０が形成される。
【００１８】つぎに、本実施の形態１によるパワー半導
体モジュールの作用と効果について説明する。パワー半
導体モジュールの使用時においては、IGBT、フライホイ
ールダイオード、MOSFETなどのパワー半導体素子１が発
熱する。この熱は、主に絶縁部材２からはんだ３を伝達
してベース板４に伝わり、さらに、ベース板４に接して
配置された放熱用のヒートシンク等を介して、空気冷却
または液体冷却される。また、ベース板４自体に放熱用
のヒートシンクの機能を持たせてもよい。パワー半導体
素子１の発熱により、パワー半導体モジュールの内部に
は温度分布が生じ、絶縁部材２、はんだ３およびベース
板４は互いに熱膨張係数が異なる材料で形成されている
ため、はんだ３には熱応力（熱ひずみ）が生じる。この
はんだ３の熱応力（熱ひずみ）ははんだ３端部のフィレ
ット表面１１で最大となるため、パワー半導体素子１の
スイッチング動作により熱応力が繰返されるとフィレッ
ト表面１１に、き裂が発生することがある。しかしなが
ら、本実施の形態によるはんだ３の外周のフィレット表
面１１は凸状段差部５の高さに相当する高さを有してお
り、すなわち正確には、凸状段差部５の高さ（０．３mm
〜０．５mm程度）と、凸状段差部５と絶縁部材２間に形
成されたはんだ３の厚さ（０．１mm程度）をあわせた高
さとなり、０．４mm〜０．６mm程度と従来技術２（０．
１mmより少し大きい程度）に比べて十分な高さが得られ
る。はんだ３に作用するせん断ひずみは、はんだ３の厚
さが大きいほど低減するため、本実施の形態のようにフ
ィレット表面１１の高さを高くすることにより、絶縁部
材２とベース板４の相互の熱変形差による熱応力（熱ひ
ずみ）を有効に緩和できる。
体モジュールの作用と効果について説明する。パワー半
導体モジュールの使用時においては、IGBT、フライホイ
ールダイオード、MOSFETなどのパワー半導体素子１が発
熱する。この熱は、主に絶縁部材２からはんだ３を伝達
してベース板４に伝わり、さらに、ベース板４に接して
配置された放熱用のヒートシンク等を介して、空気冷却
または液体冷却される。また、ベース板４自体に放熱用
のヒートシンクの機能を持たせてもよい。パワー半導体
素子１の発熱により、パワー半導体モジュールの内部に
は温度分布が生じ、絶縁部材２、はんだ３およびベース
板４は互いに熱膨張係数が異なる材料で形成されている
ため、はんだ３には熱応力（熱ひずみ）が生じる。この
はんだ３の熱応力（熱ひずみ）ははんだ３端部のフィレ
ット表面１１で最大となるため、パワー半導体素子１の
スイッチング動作により熱応力が繰返されるとフィレッ
ト表面１１に、き裂が発生することがある。しかしなが
ら、本実施の形態によるはんだ３の外周のフィレット表
面１１は凸状段差部５の高さに相当する高さを有してお
り、すなわち正確には、凸状段差部５の高さ（０．３mm
〜０．５mm程度）と、凸状段差部５と絶縁部材２間に形
成されたはんだ３の厚さ（０．１mm程度）をあわせた高
さとなり、０．４mm〜０．６mm程度と従来技術２（０．
１mmより少し大きい程度）に比べて十分な高さが得られ
る。はんだ３に作用するせん断ひずみは、はんだ３の厚
さが大きいほど低減するため、本実施の形態のようにフ
ィレット表面１１の高さを高くすることにより、絶縁部
材２とベース板４の相互の熱変形差による熱応力（熱ひ
ずみ）を有効に緩和できる。
【００１９】図３（ａ）は、温度変動範囲１６５℃の時
のはんだ３のフィレット表面１１に発生するせん断ひず
みについて、はんだ３周辺部を厚肉化しなかった従来技
術１の場合と、ベース板４に溝１２を設けてはんだ３周
辺部に厚肉部を形成した従来技術２の場合と、本実施の
形態による場合の比較を、熱応力有限要素解析で実施し
た結果の一例を示すものである。解析において、従来技
術２の溝１２はその断面形状が半径０．５mmの半円と
し、また、本実施の形態は図３（ｂ）に示したようなモ
デルを用い、凸状段差部５は高さが０．５mmで、外形寸
法は図２（ａ）で金属パターン６の外形よりも２mm小さ
い構造の場合である。なお、ベース板４に溝１２を設け
たものでは、はんだ付け時に溶融したはんだ材が溝１２
全面に広がっているものとした。解析の結果、従来技術
２の溝加工のものは、はんだ３外周部を厚肉化している
もののフィレット表面１１の高さが高くならないため
に、フィレット表面１１に発生するひずみは従来技術１
に比べてほとんど低減していないのに対して、本実施の
形態による構造では、フィレット表面１１の高さが十分
高く確保されているため、フィレット表面１１のひずみ
は十分低減されて、き裂発生を防止することができるこ
とが分かった。
のはんだ３のフィレット表面１１に発生するせん断ひず
みについて、はんだ３周辺部を厚肉化しなかった従来技
術１の場合と、ベース板４に溝１２を設けてはんだ３周
辺部に厚肉部を形成した従来技術２の場合と、本実施の
形態による場合の比較を、熱応力有限要素解析で実施し
た結果の一例を示すものである。解析において、従来技
術２の溝１２はその断面形状が半径０．５mmの半円と
し、また、本実施の形態は図３（ｂ）に示したようなモ
デルを用い、凸状段差部５は高さが０．５mmで、外形寸
法は図２（ａ）で金属パターン６の外形よりも２mm小さ
い構造の場合である。なお、ベース板４に溝１２を設け
たものでは、はんだ付け時に溶融したはんだ材が溝１２
全面に広がっているものとした。解析の結果、従来技術
２の溝加工のものは、はんだ３外周部を厚肉化している
もののフィレット表面１１の高さが高くならないため
に、フィレット表面１１に発生するひずみは従来技術１
に比べてほとんど低減していないのに対して、本実施の
形態による構造では、フィレット表面１１の高さが十分
高く確保されているため、フィレット表面１１のひずみ
は十分低減されて、き裂発生を防止することができるこ
とが分かった。
【００２０】また、絶縁部材２をベース板４にはんだ付
けする工程において、はんだ３の溶融時のぬれ性よくす
るためにベース板４の表面には、ニッケルめっき等の表
面処理が行われる。はんだ材を高温で溶融させた際、こ
のぬれ性によって供給したはんだが流れ出す。本発明で
は、ベース板４の凸状段差部５の周辺の底面部（ベース
板４の上面）に、ソルダーレジスト７を塗布することに
よって、所定量供給されたはんだ材が溶融時にはみ出す
ことを防止して、フィレット表面１１の高さを従来より
も凸状段差部５の高さ分多く確保することができる。
けする工程において、はんだ３の溶融時のぬれ性よくす
るためにベース板４の表面には、ニッケルめっき等の表
面処理が行われる。はんだ材を高温で溶融させた際、こ
のぬれ性によって供給したはんだが流れ出す。本発明で
は、ベース板４の凸状段差部５の周辺の底面部（ベース
板４の上面）に、ソルダーレジスト７を塗布することに
よって、所定量供給されたはんだ材が溶融時にはみ出す
ことを防止して、フィレット表面１１の高さを従来より
も凸状段差部５の高さ分多く確保することができる。
【００２１】さらに、従来技術２のように、溝１２の位
置が絶縁部材２の金属パターン６よりも一部が外側には
み出す場合、はんだ付けの際に、絶縁部材２の位置を保
持しなければ、絶縁部材２の位置ずれが生じたり、はん
だ３外周部分の厚肉部が不均一な形状になる問題があっ
たが、本実施の形態では、ソルダーレジスト７を金属パ
ターン６とほぼ同じ大きさとすることで、はんだ付け時
に絶縁部材２を保持しなくても、絶縁部材２の位置ずれ
は起こらず、ベース板４に対する位置決めが容易で、は
んだ３の外周に均一な厚肉部１０を得ることができる。
置が絶縁部材２の金属パターン６よりも一部が外側には
み出す場合、はんだ付けの際に、絶縁部材２の位置を保
持しなければ、絶縁部材２の位置ずれが生じたり、はん
だ３外周部分の厚肉部が不均一な形状になる問題があっ
たが、本実施の形態では、ソルダーレジスト７を金属パ
ターン６とほぼ同じ大きさとすることで、はんだ付け時
に絶縁部材２を保持しなくても、絶縁部材２の位置ずれ
は起こらず、ベース板４に対する位置決めが容易で、は
んだ３の外周に均一な厚肉部１０を得ることができる。
【００２２】また、絶縁部材２と凸状段差部５間のはん
だ３接合部は、従来と同じ程度の通常０．１mm程度の薄
いはんだ層であるので、パワー半導体モジュールの熱抵
抗は増大せず、パワー半導体素子１に発生した熱の冷却
効率はほとんど低下しない。
だ３接合部は、従来と同じ程度の通常０．１mm程度の薄
いはんだ層であるので、パワー半導体モジュールの熱抵
抗は増大せず、パワー半導体素子１に発生した熱の冷却
効率はほとんど低下しない。
【００２３】なお、図１に示すように、外部端子９が搭
載される絶縁部材２とベース板４の接合においても、凸
状段差部５を設け、この凸状段差部５の側面部に段差に
相当するフィレット表面１１高さを有する厚肉部１０を
形成してもよい。この場合にも、パワー半導体素子の発
熱の影響による熱応力を緩和できる。これは、以下の各
実施の形態においても同様である。
載される絶縁部材２とベース板４の接合においても、凸
状段差部５を設け、この凸状段差部５の側面部に段差に
相当するフィレット表面１１高さを有する厚肉部１０を
形成してもよい。この場合にも、パワー半導体素子の発
熱の影響による熱応力を緩和できる。これは、以下の各
実施の形態においても同様である。
【００２４】実施の形態２．図４は本発明の実施の形態
２によるパワー半導体モジュールの構成を示す断面図で
ある。本実施の形態では、平板状ベース板４の絶縁部材
２をはんだ付けする位置に、所定形状の板材１５を接合
して、凸状段差部５とした。板材１５の材質としては、
銅、モリブデン、銅タングステン合金、銀、アルミニウ
ムおよびその合金、樹脂、炭素繊維複合材あるいはセラ
ミックなどが用いられ、ベース板４との接合には、例え
ば銀ろうや接着剤などが用いられる。
２によるパワー半導体モジュールの構成を示す断面図で
ある。本実施の形態では、平板状ベース板４の絶縁部材
２をはんだ付けする位置に、所定形状の板材１５を接合
して、凸状段差部５とした。板材１５の材質としては、
銅、モリブデン、銅タングステン合金、銀、アルミニウ
ムおよびその合金、樹脂、炭素繊維複合材あるいはセラ
ミックなどが用いられ、ベース板４との接合には、例え
ば銀ろうや接着剤などが用いられる。
【００２５】つぎに、実施の形態２の作用と効果につい
て説明する。パワー半導体モジュールはベース板４上に
１つ以上の絶縁部材２を配置するのが一般的であり、ベ
ース板４へ複数個の凸状段差部５を形成する場合、加工
コストおよび加工精度が問題になる。そこで、例えば必
要厚さ（例えば０．５mm）の薄板を実施の形態１で述べ
たような所定形状に打ち抜いた板材１５を平板状のベー
ス板材４に接合することで、精度の高い凸状段差部５を
有するベース板４を安価かつ容易に得ることができる。
また、はんだ工程で溶融したはんだの流れ出しを防止す
るソルダーレジスト７などの塗布を、板材１５を接合す
る前の平板状ベース板４に行えば、段差のない状態で作
業が可能となり容易に塗布することができる。
て説明する。パワー半導体モジュールはベース板４上に
１つ以上の絶縁部材２を配置するのが一般的であり、ベ
ース板４へ複数個の凸状段差部５を形成する場合、加工
コストおよび加工精度が問題になる。そこで、例えば必
要厚さ（例えば０．５mm）の薄板を実施の形態１で述べ
たような所定形状に打ち抜いた板材１５を平板状のベー
ス板材４に接合することで、精度の高い凸状段差部５を
有するベース板４を安価かつ容易に得ることができる。
また、はんだ工程で溶融したはんだの流れ出しを防止す
るソルダーレジスト７などの塗布を、板材１５を接合す
る前の平板状ベース板４に行えば、段差のない状態で作
業が可能となり容易に塗布することができる。
【００２６】また、熱伝導性の高い板材１５を用いるこ
とでパワー半導体素子１の発熱をより効率よくベース板
４に伝達することができる。また、板材１５の熱膨張係
数を絶縁部材２に合せることにより、はんだ３および絶
縁部材２に生じるひずみや熱応力を緩和できる効果があ
る。
とでパワー半導体素子１の発熱をより効率よくベース板
４に伝達することができる。また、板材１５の熱膨張係
数を絶縁部材２に合せることにより、はんだ３および絶
縁部材２に生じるひずみや熱応力を緩和できる効果があ
る。
【００２７】実施の形態３．図５は本発明の実施の形態
３によるパワー半導体モジュールの要部を示す断面図で
ある。図において、１７は凸状段差部５の絶縁部材２と
の接合面に設けられた同一直線上にない少なくとも３個
の突起である。この突起１７の形状としては、針状、半
円状、矩形状等のいずれであってもよく、またこれらの
組み合せでもよい。
３によるパワー半導体モジュールの要部を示す断面図で
ある。図において、１７は凸状段差部５の絶縁部材２と
の接合面に設けられた同一直線上にない少なくとも３個
の突起である。この突起１７の形状としては、針状、半
円状、矩形状等のいずれであってもよく、またこれらの
組み合せでもよい。
【００２８】次に、本実施の形態の作用と効果について
説明する。絶縁部材２をベース板４にはんだ付けする工
程で、高温で溶融したはんだが凝固する際に、絶縁部材
２がベース板４に対して傾く場合がある。この場合に
は、はんだ３の外周のフィレット表面１１の一部の高さ
が減少するために、高さの低いフィレット表面１１から
はき裂が発生しやすくなる。このため、凸状段差部５の
上面に、同一直線状にない少なくとも３個の突起１７を
設けることによって、絶縁部材２の傾きを防止し、フィ
レット表面１１の高さを適正に維持できる効果がある。
なお、突起１７の高さを０．１mm程度とすることによ
り、絶縁部材２の中央部のはんだ３接合層の熱抵抗は従
来程度にすることができる。
説明する。絶縁部材２をベース板４にはんだ付けする工
程で、高温で溶融したはんだが凝固する際に、絶縁部材
２がベース板４に対して傾く場合がある。この場合に
は、はんだ３の外周のフィレット表面１１の一部の高さ
が減少するために、高さの低いフィレット表面１１から
はき裂が発生しやすくなる。このため、凸状段差部５の
上面に、同一直線状にない少なくとも３個の突起１７を
設けることによって、絶縁部材２の傾きを防止し、フィ
レット表面１１の高さを適正に維持できる効果がある。
なお、突起１７の高さを０．１mm程度とすることによ
り、絶縁部材２の中央部のはんだ３接合層の熱抵抗は従
来程度にすることができる。
【００２９】実施の形態４．ベース板４に設ける凸状段
差部５の断面形状として、実施の形態１で示した矩形の
代わりに、図６（ａ）および（ｂ）に示すように、角部
を曲面形状としたり、台形状としたりしてもよい。
差部５の断面形状として、実施の形態１で示した矩形の
代わりに、図６（ａ）および（ｂ）に示すように、角部
を曲面形状としたり、台形状としたりしてもよい。
【００３０】実施の形態５．凸状段差部５の絶縁部材２
との接合面の形状を、図２（ｂ）に示すように、四隅の
部分のみを金属パターン６の外形よりも小さくして、は
んだ３の四隅のフィレット表面１１の高さを高くできる
ようにした。
との接合面の形状を、図２（ｂ）に示すように、四隅の
部分のみを金属パターン６の外形よりも小さくして、は
んだ３の四隅のフィレット表面１１の高さを高くできる
ようにした。
【００３１】次に、本実施の形態５の作用と効果につい
て説明する。絶縁部材２とベース板４を接合するはんだ
３の厚さは均一で、その厚さは約0.1mm程度である従来
技術１の場合、パワー半導体モジュールの温度変化によ
り生じた熱応力（熱ひずみ）の繰返しによる疲労き裂
は、ほとんどの場合、はんだ３の四隅のフィレット表面
１１から生じることが熱サイクル試験で明らかとなって
いる。そこで、本実施の形態のように、ベース板４に、
はんだ３の四隅のフィレット表面１１の高さが高くなる
ような形状の凸状段差部５を設けることにより、最もき
裂の生じ易い部分のひずみを低減でき、き裂の発生を防
止できる。また、厚肉部１０をはんだ周辺部の全周に設
ける図２（ａ）と比較して明らかなように、パワー半導
体素子１の熱を伝える絶縁部材２と凸状段差部５間のは
んだ３の薄い接合層の面積を大きくできる効果がある。
て説明する。絶縁部材２とベース板４を接合するはんだ
３の厚さは均一で、その厚さは約0.1mm程度である従来
技術１の場合、パワー半導体モジュールの温度変化によ
り生じた熱応力（熱ひずみ）の繰返しによる疲労き裂
は、ほとんどの場合、はんだ３の四隅のフィレット表面
１１から生じることが熱サイクル試験で明らかとなって
いる。そこで、本実施の形態のように、ベース板４に、
はんだ３の四隅のフィレット表面１１の高さが高くなる
ような形状の凸状段差部５を設けることにより、最もき
裂の生じ易い部分のひずみを低減でき、き裂の発生を防
止できる。また、厚肉部１０をはんだ周辺部の全周に設
ける図２（ａ）と比較して明らかなように、パワー半導
体素子１の熱を伝える絶縁部材２と凸状段差部５間のは
んだ３の薄い接合層の面積を大きくできる効果がある。
【００３２】実施の形態６．絶縁部材２とベース板４を
接合する接合材として、上記各実施の形態で取り上げた
はんだ３の代わりに、銀ろうなどのろう接材や金属フィ
ラーを含有したような高熱伝導性の樹脂系接着剤を用い
た。はんだ３よりも熱伝導率の大きい銀ろうなどのろう
接材を用いることによって、パワー半導体素子１の発熱
を効率よくベース板４に伝達できる効果がある。また、
樹脂系接着剤は、はんだ３よりも弾性率が低いために変
形しやすく、絶縁部材２に生じる熱応力をはんだ３の場
合よりも軽減することができ、また、はんだ３よりもき
裂発生寿命を延ばすことが可能である。
接合する接合材として、上記各実施の形態で取り上げた
はんだ３の代わりに、銀ろうなどのろう接材や金属フィ
ラーを含有したような高熱伝導性の樹脂系接着剤を用い
た。はんだ３よりも熱伝導率の大きい銀ろうなどのろう
接材を用いることによって、パワー半導体素子１の発熱
を効率よくベース板４に伝達できる効果がある。また、
樹脂系接着剤は、はんだ３よりも弾性率が低いために変
形しやすく、絶縁部材２に生じる熱応力をはんだ３の場
合よりも軽減することができ、また、はんだ３よりもき
裂発生寿命を延ばすことが可能である。
【００３３】
【発明の効果】以上のように、第１の発明によれば、パ
ワー半導体素子が搭載される絶縁部材をベース板に接合
材を介して接合したパワー半導体モジュールにおいて、
上記ベース板の絶縁部材との接合部に、その接合面積よ
りも小さい面積を有する凸状段差部を設け、この凸状段
差部の側面部に段差に相当するフィレット表面高さを有
する厚肉接合材部を形成したので、放熱性を損なうこと
なく、絶縁部材とベース板の熱膨張係数の差による相互
の熱変形差を吸収して、はんだのフィレット表面からの
き裂発生を防止できる。
ワー半導体素子が搭載される絶縁部材をベース板に接合
材を介して接合したパワー半導体モジュールにおいて、
上記ベース板の絶縁部材との接合部に、その接合面積よ
りも小さい面積を有する凸状段差部を設け、この凸状段
差部の側面部に段差に相当するフィレット表面高さを有
する厚肉接合材部を形成したので、放熱性を損なうこと
なく、絶縁部材とベース板の熱膨張係数の差による相互
の熱変形差を吸収して、はんだのフィレット表面からの
き裂発生を防止できる。
【００３４】また、第２の発明によれば、上記凸状段差
部は、平板状のベース板に所定形状の板材を接合するこ
とにより形成されたものであるので、凸状段差部の形成
が容易にでき、適当な板材料の選択により熱伝導性の向
上や、熱応力の緩和が図れる。さらに、ソルダーレジス
ト等を塗布する場合には、予め平板状のベース板に行え
るためその施工が容易となる。
部は、平板状のベース板に所定形状の板材を接合するこ
とにより形成されたものであるので、凸状段差部の形成
が容易にでき、適当な板材料の選択により熱伝導性の向
上や、熱応力の緩和が図れる。さらに、ソルダーレジス
ト等を塗布する場合には、予め平板状のベース板に行え
るためその施工が容易となる。
【００３５】さらに、第３の発明によれば、上記凸状段
差部は、絶縁部材との接合面に同一直線状にない少なく
とも３個の突起を有するので、接合工程での絶縁部材の
傾きを防止でき、フィレット表面の高さを均一に保つこ
とができる。
差部は、絶縁部材との接合面に同一直線状にない少なく
とも３個の突起を有するので、接合工程での絶縁部材の
傾きを防止でき、フィレット表面の高さを均一に保つこ
とができる。
【００３６】また、第４の発明によれば、パワー半導体
素子が搭載される絶縁部材をベース板に接合材を介して
接合する半導体パワーモジュールの製造方法において、
ベース板の絶縁部材との接合部に、その接合面積よりも
小さい面積を有する凸状段差部を形成する工程、上記ベ
ース板の凸状段差部周辺の接合材配置部分の周囲にソル
ダーレジストを塗布する工程、および上記接合部に接合
材を配置して上記凸状段差部の側面部に段差に相当する
フィレット表面高さを有する厚肉接合材部を形成する工
程を有するので、接合時の溶融した接合材の流れ出しを
防止でき、フィレット表面の高さを設定通りの適正な高
さにできる効果がある。また、絶縁部材の位置ずれを回
避でき、さらに位置決めを簡単にできる。
素子が搭載される絶縁部材をベース板に接合材を介して
接合する半導体パワーモジュールの製造方法において、
ベース板の絶縁部材との接合部に、その接合面積よりも
小さい面積を有する凸状段差部を形成する工程、上記ベ
ース板の凸状段差部周辺の接合材配置部分の周囲にソル
ダーレジストを塗布する工程、および上記接合部に接合
材を配置して上記凸状段差部の側面部に段差に相当する
フィレット表面高さを有する厚肉接合材部を形成する工
程を有するので、接合時の溶融した接合材の流れ出しを
防止でき、フィレット表面の高さを設定通りの適正な高
さにできる効果がある。また、絶縁部材の位置ずれを回
避でき、さらに位置決めを簡単にできる。
【図１】 本発明の実施の形態１によるパワー半導体モ
ジュールを示す断面図である。
ジュールを示す断面図である。
【図２】 本発明の実施の形態１および５に係わる絶縁
部材の金属パターンと凸状段差部との接触面の様子を説
明する図である。
部材の金属パターンと凸状段差部との接触面の様子を説
明する図である。
【図３】 はんだフィレット表面に発生するひずみにつ
いて本発明の実施の形態１と従来技術１および２の解析
例を示し、（ａ）は解析結果のグラフ、（ｂ）は解析に
用いた本発明の実施の形態１におけるモデルの断面図で
ある。
いて本発明の実施の形態１と従来技術１および２の解析
例を示し、（ａ）は解析結果のグラフ、（ｂ）は解析に
用いた本発明の実施の形態１におけるモデルの断面図で
ある。
【図４】 本発明の実施の形態２によるパワー半導体モ
ジュールを示す断面図である。
ジュールを示す断面図である。
【図５】 本発明の実施の形態３によるパワー半導体モ
ジュールの要部を示す断面図である。
ジュールの要部を示す断面図である。
【図６】 本発明の実施の形態４によるパワー半導体モ
ジュールの要部を示す断面図である。
ジュールの要部を示す断面図である。
【図７】 従来技術１によるのパワー半導体モジュール
の概略構成を示す断面図である。
の概略構成を示す断面図である。
【図８】 従来技術２によるのパワー半導体モジュール
の概略構成を示す断面図である。
の概略構成を示す断面図である。
【図９】 従来技術３によるのパワー半導体モジュール
の概略構成を示す断面図である。
の概略構成を示す断面図である。
１ パワー半導体素子、 ２ 絶縁部材、 ３ はん
だ、 ４ ベース板、５ 凸状段差部、 ６ 金属パタ
ーン、 ７ ソルダーレジスト、 ８ ワイヤー、 ９
外部端子、 １０ はんだ厚肉部、 １１ フィレッ
ト表面、 １２溝または凹部、 １５ 板材、 １７
突起、 ４１ 低熱膨張ベース板。
だ、 ４ ベース板、５ 凸状段差部、 ６ 金属パタ
ーン、 ７ ソルダーレジスト、 ８ ワイヤー、 ９
外部端子、 １０ はんだ厚肉部、 １１ フィレッ
ト表面、 １２溝または凹部、 １５ 板材、 １７
突起、 ４１ 低熱膨張ベース板。
Claims (4)
- 【請求項１】 パワー半導体素子が搭載される絶縁部材
をベース板に接合材を介して接合したパワー半導体モジ
ュールにおいて、上記ベース板の絶縁部材との接合部
に、その接合面積よりも小さい面積を有する凸状段差部
を設け、この凸状段差部の側面部に段差に相当するフィ
レット表面高さを有する厚肉接合材部を形成したことを
特徴とするパワー半導体モジュール。 - 【請求項２】 上記凸状段差部は、平板状のベース板に
所定形状の板材を接合することにより形成されたもので
あることを特徴とする請求項１記載のパワー半導体モジ
ュール。 - 【請求項３】 上記凸状段差部は、絶縁部材との接合面
に同一直線状にない少なくとも３個の突起を有すること
を特徴とする請求項１または２記載のパワー半導体モジ
ュール。 - 【請求項４】 パワー半導体素子が搭載される絶縁部材
をベース板に接合材を介して接合する半導体パワーモジ
ュールの製造方法において、ベース板の絶縁部材との接
合部に、その接合面積よりも小さい面積を有する凸状段
差部を形成する工程、上記ベース板の凸状段差部周辺の
接合材配置部分の周囲にソルダーレジストを塗布する工
程、および上記接合部に接合材を配置して上記凸状段差
部の側面部に段差に相当するフィレット表面高さを有す
る厚肉接合材部を形成する工程を有することを特徴とす
るパワー半導体モジュールの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6851098A JPH11265976A (ja) | 1998-03-18 | 1998-03-18 | パワー半導体モジュールおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6851098A JPH11265976A (ja) | 1998-03-18 | 1998-03-18 | パワー半導体モジュールおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11265976A true JPH11265976A (ja) | 1999-09-28 |
Family
ID=13375794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6851098A Pending JPH11265976A (ja) | 1998-03-18 | 1998-03-18 | パワー半導体モジュールおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11265976A (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353405A (ja) * | 2001-05-25 | 2002-12-06 | Mitsubishi Electric Corp | パワー半導体装置 |
| EP2109138A1 (en) * | 2006-12-26 | 2009-10-14 | Kyocera Corporation | Heat dissipating substrate and electronic device using the same |
| EP1523037A3 (en) * | 2003-10-10 | 2010-03-31 | Dowa Metaltech Co., Ltd. | Metal/ceramic bonding substrate and method for producing same |
| JP2011054732A (ja) * | 2009-09-01 | 2011-03-17 | Toyota Motor Corp | 半導体モジュール |
| US7919852B2 (en) | 2005-03-16 | 2011-04-05 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and insulating substrate utilizing a second conductor with a non-joint area |
| JP2013219194A (ja) * | 2012-04-09 | 2013-10-24 | Sansha Electric Mfg Co Ltd | 半導体装置 |
| JP2015167171A (ja) * | 2014-03-04 | 2015-09-24 | 三菱電機株式会社 | 半導体装置 |
| JP2016105508A (ja) * | 2016-02-29 | 2016-06-09 | 株式会社三社電機製作所 | 半導体装置 |
| WO2017099122A1 (ja) * | 2015-12-11 | 2017-06-15 | ローム株式会社 | 半導体装置 |
| US9812377B2 (en) | 2013-09-04 | 2017-11-07 | Mitsubishi Electric Corporation | Semiconductor module and inverter device |
| JPWO2017094189A1 (ja) * | 2015-12-04 | 2018-02-08 | 三菱電機株式会社 | 半導体モジュール |
| US10892319B2 (en) | 2016-08-19 | 2021-01-12 | Rohm Co., Ltd. | Semiconductor device |
| JP2021040119A (ja) * | 2019-09-05 | 2021-03-11 | 朋程科技股▲ふん▼有限公司 | パワー・デバイスのパッケージ構造 |
| WO2022018063A1 (de) | 2020-07-21 | 2022-01-27 | Rogers Germany Gmbh | Leistungsmodul und verfahren zur herstellung eines leistungsmoduls |
-
1998
- 1998-03-18 JP JP6851098A patent/JPH11265976A/ja active Pending
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4573467B2 (ja) * | 2001-05-25 | 2010-11-04 | 三菱電機株式会社 | パワー半導体装置 |
| JP2002353405A (ja) * | 2001-05-25 | 2002-12-06 | Mitsubishi Electric Corp | パワー半導体装置 |
| EP1523037A3 (en) * | 2003-10-10 | 2010-03-31 | Dowa Metaltech Co., Ltd. | Metal/ceramic bonding substrate and method for producing same |
| US7919852B2 (en) | 2005-03-16 | 2011-04-05 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and insulating substrate utilizing a second conductor with a non-joint area |
| DE102006011689B4 (de) * | 2005-03-16 | 2014-11-06 | Mitsubishi Denki K.K. | Halbleitervorrichtung und isolierendes Substrat für dieselbe |
| EP2109138A4 (en) * | 2006-12-26 | 2012-02-22 | Kyocera Corp | HEAT DISSIPATING SUBSTRATE AND ELECTRONIC DEVICE USING SUCH A SUBSTRATE |
| EP2109138A1 (en) * | 2006-12-26 | 2009-10-14 | Kyocera Corporation | Heat dissipating substrate and electronic device using the same |
| JP2011054732A (ja) * | 2009-09-01 | 2011-03-17 | Toyota Motor Corp | 半導体モジュール |
| JP2013219194A (ja) * | 2012-04-09 | 2013-10-24 | Sansha Electric Mfg Co Ltd | 半導体装置 |
| DE112014004043B4 (de) * | 2013-09-04 | 2020-07-09 | Mitsubishi Electric Corporation | Halbleiter-Modul und Inverter-Einheit |
| US9812377B2 (en) | 2013-09-04 | 2017-11-07 | Mitsubishi Electric Corporation | Semiconductor module and inverter device |
| JP2015167171A (ja) * | 2014-03-04 | 2015-09-24 | 三菱電機株式会社 | 半導体装置 |
| US10483176B2 (en) | 2015-12-04 | 2019-11-19 | Mitsubishi Electric Corporation | Semiconductor module |
| JPWO2017094189A1 (ja) * | 2015-12-04 | 2018-02-08 | 三菱電機株式会社 | 半導体モジュール |
| US10366905B2 (en) | 2015-12-11 | 2019-07-30 | Rohm Co., Ltd. | Semiconductor device |
| JPWO2017099122A1 (ja) * | 2015-12-11 | 2018-09-27 | ローム株式会社 | 半導体装置 |
| WO2017099122A1 (ja) * | 2015-12-11 | 2017-06-15 | ローム株式会社 | 半導体装置 |
| US10832922B2 (en) | 2015-12-11 | 2020-11-10 | Rohm Co., Ltd. | Semiconductor device |
| JP2016105508A (ja) * | 2016-02-29 | 2016-06-09 | 株式会社三社電機製作所 | 半導体装置 |
| US10892319B2 (en) | 2016-08-19 | 2021-01-12 | Rohm Co., Ltd. | Semiconductor device |
| JP2021040119A (ja) * | 2019-09-05 | 2021-03-11 | 朋程科技股▲ふん▼有限公司 | パワー・デバイスのパッケージ構造 |
| WO2022018063A1 (de) | 2020-07-21 | 2022-01-27 | Rogers Germany Gmbh | Leistungsmodul und verfahren zur herstellung eines leistungsmoduls |
| DE102020119209A1 (de) | 2020-07-21 | 2022-01-27 | Rogers Germany Gmbh | Leistungsmodul und Verfahren zur Herstellung eines Leistungsmoduls |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6690087B2 (en) | Power semiconductor module ceramic substrate with upper and lower plates attached to a metal base | |
| JP3879150B2 (ja) | 半導体装置 | |
| US6448645B1 (en) | Semiconductor device | |
| US8198539B2 (en) | Heat radiator and power module | |
| JP2001156219A (ja) | 半導体装置 | |
| JPH11265976A (ja) | パワー半導体モジュールおよびその製造方法 | |
| JP4285470B2 (ja) | 半導体装置 | |
| JP2005191502A (ja) | 電子部品冷却装置 | |
| JP2006013080A (ja) | 半導体モジュールおよびその製造方法 | |
| JP4023032B2 (ja) | 半導体装置の実装構造及び実装方法 | |
| JPH11214612A (ja) | パワー半導体モジュール | |
| CN113224022A (zh) | 半导体模块和半导体模块的制造方法 | |
| CN114556534A (zh) | 半导体装置及半导体装置的制造方法 | |
| WO2021240944A1 (ja) | 半導体装置 | |
| JP3522975B2 (ja) | 半導体装置 | |
| JP7294068B2 (ja) | ターミナル、および、その製造方法 | |
| JP3769139B2 (ja) | パワー半導体モジュール | |
| JP7322467B2 (ja) | 半導体装置 | |
| WO2022249812A1 (ja) | 半導体装置 | |
| WO2022249814A1 (ja) | 半導体装置 | |
| WO2022208870A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| WO2022249806A1 (ja) | 半導体装置 | |
| WO2022249803A1 (ja) | 半導体装置 | |
| WO2022249804A1 (ja) | 半導体装置 | |
| WO2022249807A1 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040625 |