JP2011054732A - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP2011054732A
JP2011054732A JP2009201884A JP2009201884A JP2011054732A JP 2011054732 A JP2011054732 A JP 2011054732A JP 2009201884 A JP2009201884 A JP 2009201884A JP 2009201884 A JP2009201884 A JP 2009201884A JP 2011054732 A JP2011054732 A JP 2011054732A
Authority
JP
Japan
Prior art keywords
insulating substrate
semiconductor element
wiring layer
solder
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009201884A
Other languages
English (en)
Inventor
Tomokiyo Suzuki
智清 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2009201884A priority Critical patent/JP2011054732A/ja
Publication of JP2011054732A publication Critical patent/JP2011054732A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】はんだクラックの発生を抑制しながら、放熱効率を向上することができる半導体モジュールを提供する。
【解決手段】半導体モジュール1は、半導体素子3と、半導体素子3の熱を放熱するヒートシンク5と、半導体素子3とヒートシンク5との間に位置し配線層13,15を両面に有する絶縁基板10と、を備えた半導体モジュールであって、絶縁基板10の一方の配線層13には、はんだを介して半導体素子3が接合されており、絶縁基板10の他方の配線層15には、はんだを介してヒートシンク5が接合されており、一方の配線層13と、他方の配線層15と、が、絶縁基板10の中央部に対応する部分において周囲よりも厚く形成された厚板部13a,15aを有する。
【選択図】図1

Description

本発明は、半導体モジュールに関するものである。
従来、このような分野の技術として、下記特許文献1に記載の半導体モジュールが知られている。この半導体モジュールでは、半導体チップの中心に向かって凸状になる放熱部材を、半導体チップの上部にはんだを介して設置することで、熱伝導率を高めると共に、熱応力によるせん断歪みを減少させはんだクラックを抑制する試みがなされている。このモジュールでは、はんだ層は、中央部に近いほど薄く外側に行くほど厚くなっている。
特開2000−236051号公報 特開2006−240955号公報 特開平10−163390号公報
しかしながら、このモジュールでは、半導体チップと放熱部材との間ではんだの四隅に応力集中することは低減できるが、絶縁部材と半導体チップとの間での応力については何ら考慮されておらず、クラックを効率よく抑制できるとは言い難い。また、放熱部材が熱を吸収できる面積が小さくなるため、熱吸収効率が悪いという問題もある。
そこで、本発明は、はんだクラックの発生を抑制しながら、放熱効率を向上することができる半導体モジュールを提供することを目的とする。
本発明の半導体モジュールは、半導体素子と、半導体素子の熱を放熱する放熱体と、半導体素子と放熱体との間に位置し配線層を両面に有する絶縁基板と、を備えた半導体モジュールであって、絶縁基板の一方の配線層には、はんだを介して半導体素子が接合されており、絶縁基板の他方の配線層には、はんだを介して放熱体が接合されており、一方の配線層と、他方の配線層と、が、絶縁基板の中央部に対応する部分において周囲よりも厚く形成された厚板部を有することを特徴とする。
この半導体モジュールでは、半導体素子と絶縁基板との間にはんだ層が形成され、放熱体と絶縁基板との間にもはんだ層が形成される。絶縁基板の両面の配線層は上記のような厚板部を有することから、各はんだ層の厚みは中央部が薄く周囲部が厚くなる。このように、各はんだ層の周囲部の厚みが厚くされることから、はんだクラックの起点となる四隅の厚みが厚く、はんだフィレットを十分に形成することができ、その結果、各はんだ層におけるはんだクラック発生の可能性を低減することができる。その一方、各はんだ層の中央部の厚みが薄いことから、絶縁基板の中央部におけるはんだの熱抵抗を小さくすることができ、その結果、半導体素子から放熱体への放熱効率を高めることができる。
また、各配線層が有する各厚板部は、放熱体に近いものほど、厚み方向から見た面積が大きいことが好ましい。この構成によれば、厚板部による主たる熱伝導路の断面積が、半導体素子から放熱体に近づくほど大きくなるので、半導体素子の熱が更に効率よく放熱体に吸収されることとなり、放熱効率を更に高めることができる。
また、本発明の半導体モジュールは、半導体素子と、半導体素子の熱を放熱する放熱体と、半導体素子と放熱体との間に位置し配線層を両面に有する絶縁基板と、を備えた半導体モジュールであって、絶縁基板の一方の配線層には、はんだを介して半導体素子が接合されており、絶縁基板の他方の配線層には、はんだを介して放熱体が接合されており、一方の配線層は、絶縁基板の中央部に対応する部分において周囲よりも厚く形成された厚板部を有し、放熱体は、絶縁基板の中央部に対応する部分において周囲よりも高く絶縁基板側に向かって盛り上がる突出部を有することを特徴とする。
この半導体モジュールでは、半導体素子と絶縁基板との間にはんだ層が形成され、放熱体と絶縁基板との間にもはんだ層が形成される。絶縁基板の一方の配線層は上記のような厚板部を有しており、放熱体は上記のような突出部を有することから、各はんだ層の厚みは中央部が薄く周囲部が厚くなる。このように、各はんだ層の周囲部の厚みが厚くされることから、はんだクラックの起点となる四隅の厚みが厚く、はんだフィレットを十分に形成することができ、その結果、各はんだ層におけるはんだクラック発生の可能性を低減することができる。その一方、各はんだ層の中央部の厚みが薄いことから、絶縁基板の中央部におけるはんだの熱抵抗を小さくすることができ、その結果、半導体素子から放熱体への放熱効率を高めることができる。
また、突出部は、厚板部と比較して、厚み方向から見た面積が大きいことが好ましい。この構成によれば、厚板部と突出部とによる主たる熱伝導路の断面積が、半導体素子から放熱体に近づくほど大きくなるので、半導体素子の熱が更に効率よく放熱体に吸収されることとなり、放熱効率を更に高めることができる。
本発明の半導体モジュールによれば、はんだクラックの発生を抑制しながら、放熱効率を向上することができる。
本発明に係る半導体モジュールの第1の実施形態を示す断面図である。 本発明に係る半導体モジュールの第2の実施形態を示す断面図である。
以下、図面を参照しつつ本発明に係る半導体モジュールの好適な実施形態について詳細に説明する。なお、以下の説明では、図1の状態における半導体モジュール1の上下方向を基準として、「上」、「下」なる語を用いるものとする。
(第1実施形態)
図1に示す半導体モジュール1は、絶縁基板10と、半導体素子3と、ヒートシンク(放熱体)5と、を備えている。絶縁基板10の絶縁基材部10aの上下両面には、それぞれ配線層13,15が形成されている。そして、絶縁基板10の上面側の配線層13(以下、「上面配線層13」と言う)に、半導体素子3がはんだ付けされており、絶縁基板10の下面側の配線層15(以下、「下面配線層15」と言う)に、ヒートシンク5がはんだ付けされている。半導体素子3と上面配線層13との間には、はんだが充填されて成るはんだ層23(以下、「上面はんだ層23」と言う)が形成される。また、ヒートシンク5と下面配線層15との間にも同様に、はんだが充填されて成るはんだ層25(以下、「下面はんだ層25」と言う)が形成される。このような構成の半導体モジュール1は、例えば、自動車のパワーモジュールに使用される。
なお、ここでは、絶縁基板10、上面配線層13、下面配線層15、半導体素子3、及びヒートシンク5は、図1における上から見て(絶縁基板10等の厚み方向から見て)すべて長方形をなし、その各長方形の中心点はすべて共通するものとする。また、上から見て、ヒートシンク5は半導体素子3よりも大きく、ヒートシンク5の輪郭が半導体素子3を包囲している。
ヒートシンク5は、半導体素子3の駆動により発生する熱を放熱させる機能を有する。すなわち、半導体素子3の駆動により発生する熱は、上面はんだ層23、上面配線層13、絶縁基材部10a、下面配線層15、下面はんだ層25、ヒートシンク5の順に伝導され、ヒートシンク5によってモジュール1外に放散される。上面配線層13、下面配線層15の材料としては、銅、アルミニウム等が好適に採用される。これらの材料の熱伝導率は、下に示す通り、はんだに比較して格段に高い。従って、半導体モジュール1の放熱性を向上させる観点から、これらの材料を採用することは好ましい。
銅の熱伝導率 :390W/(m・K)
アルミニウムの熱伝導率:236W/(m・K)
はんだの熱伝導率 : 40W/(m・K)
半導体素子3及びヒートシンク5は、一様の厚みの平板状をなしている。また、絶縁基板10の絶縁基材部10aも、一様の厚みの平板状をなしている。これに対し、上面配線層13は、中央部がその周囲よりも一段高く半導体素子3側に盛り上がる形状を成している。すなわち、上面配線層13は、基板の延在方向(図1の水平方向)における絶縁基板10の中央部に対応する位置に、周囲よりも厚く形成された厚板部13aを有している。厚板部13aは、平坦な上端面をもち、上から見て半導体素子3と中心点を共通する長方形をなす。また同様に、下面配線層15は、中央部がその周囲よりも一段高くヒートシンク5側に盛り上がる形状を成している。すなわち、下面配線層15は、絶縁基板10の中央部に対応する位置に、周囲よりも厚く形成された厚板部15aを有している。厚板部15aは、平坦な下端面をもち、上から見て半導体素子3と中心点を共通する長方形をなす。2つの厚板部13a,15aのうち、ヒートシンク5により近い厚板部15aは、厚板部13aに比べ、上から見た(絶縁基板10等の厚み方向から見た)面積が大きくなっている。なお、以下では、上面配線層13において厚板部13a周囲の薄い部分を薄板部13bと呼び、下面配線層15において厚板部15a周囲の薄い部分を薄板部15bと呼ぶ。
ここで、この種の半導体モジュールでは、半導体素子の通電ON/OFFを繰り返すと、はんだ層に発生する熱応力に起因して、はんだ層の四隅を起点としてはんだクラックが生じるおそれがある。このはんだクラックへの対策として、はんだ厚みを厚くしフィレットを十分に形成することも考えられる。ところが、この対策では、はんだクラックを抑制することはできるが、はんだ厚みが厚くなると、放熱効率が悪化し、半導体素子の温度が上昇してしまう。すなわち、はんだクラックの抑制と放熱効率の向上とを両立させることは従来困難であった。
これに対して、半導体モジュール1では、前述の厚板部13aの存在によって、上面はんだ層23は、中央部23aが薄く周囲部23bが厚くなる形状をなす。このように、上面はんだ層23の周囲部23bの厚みが厚くされていることから、はんだクラックの起点となる四隅の厚みが厚く、はんだフィレットを十分に形成することができ、その結果、上面はんだ層23におけるはんだクラック発生の可能性を低減することができる。その一方、上面はんだ層23の中央部23aの厚みが薄いことから、熱伝導率の良い上面配線層13(上面配線層13は銅等で構成されているため、上面はんだ層23よりも熱伝導率が良い)が、上面はんだ層23よりも厚くなることにより、半導体モジュール1中央部での熱伝導率が向上する。従って、半導体素子3の直下におけるはんだの熱抵抗を小さくすることができ、その結果、半導体素子3から上面はんだ層23への放熱効率が向上する。
同様に、前述の厚板部15aの存在によって、下面はんだ層25は、中央部25aが薄く周囲部25bが厚くなる形状をなす。このように、下面はんだ層25の周囲部25bの厚みが厚くされていることから、はんだクラックの起点となる四隅の厚みが厚く、はんだフィレットを十分に形成することができ、その結果、下面はんだ層25におけるはんだクラック発生の可能性を低減することができる。その一方、下面はんだ層25の中央部25aの厚みが薄いことから、熱伝導率の良い下面配線層15(下面配線層15は銅等で構成されているため、下面はんだ層25よりも熱伝導率が良い)が、下面はんだ層25よりも厚くなることにより、半導体モジュール1中央部での熱伝導率が向上する。従って、ヒートシンク5の直上におけるはんだの熱抵抗を小さくすることができ、その結果、下面はんだ層25からヒートシンク5への放熱効率が向上する。
以上のように、半導体モジュール1によれば、はんだ層23,25におけるはんだクラックの抑制と、半導体素子3からヒートシンク5への放熱効率の向上と、を両立することができる。
更に、前述のとおり、上から見た厚板部15aの面積が厚板部13aの面積よりも大きくされている。この構成によれば、厚板部13a,15aで構成される主たる熱伝導路の断面積が、半導体素子3からヒートシンク5に近づくほど大きくなる。従って、半導体素子3よりも大きいヒートシンク5全体に満遍なく熱を吸収させることができる。すなわち、半導体素子3の熱が更に効率よくヒートシンク5に吸収されることとなり、放熱効率を更に高めることができる。
(第2実施形態)
続いて、本発明の第2実施形態に係る半導体モジュール101について図2を参照し説明する。この半導体モジュール101において、前述の半導体モジュール1と同一又は同等の構成部分には、図面で半導体モジュール1と同一の符号を付して、重複する説明を省略する。
半導体モジュール101において、絶縁基板110の下面配線層115は、前述の下面配線層15とは異なり、一様の厚みの平板状をなしている。また、ヒートシンク105は、絶縁基板10の対応する部分において、周囲よりも絶縁基板10側に向かって一段高く盛り上がり、平坦な上端面をもつ台状の突出部105aを有している。このような半導体モジュール101の構成によっても、突出部105aの存在によって、下面はんだ層125は、中央部125aが薄く周囲部125bが厚くなる形状をなす。また、上から見た突出部105aの面積が厚板部13aの面積よりも大きくされている。従って、この半導体モジュール101は、半導体モジュール1と同様の作用によって同様の効果を奏する。
1,101…半導体モジュール、3…半導体素子、5…ヒートシンク(放熱体)、10,110…絶縁基板、13…上面配線層(一方の配線層)、13a…厚板部、15…下面配線層(他方の配線層)、15a…厚板部、105…ヒートシンク(放熱体)、105a…突出部。

Claims (4)

  1. 半導体素子と、前記半導体素子の熱を放熱する放熱体と、前記半導体素子と前記放熱体との間に位置し配線層を両面に有する絶縁基板と、を備えた半導体モジュールであって、
    前記絶縁基板の一方の前記配線層には、はんだを介して前記半導体素子が接合されており、
    前記絶縁基板の他方の前記配線層には、はんだを介して前記放熱体が接合されており、
    前記一方の前記配線層と、前記他方の前記配線層と、が、
    前記絶縁基板の中央部に対応する部分において周囲よりも厚く形成された厚板部を有することを特徴とする半導体モジュール。
  2. 各前記配線層が有する各前記厚板部は、
    前記放熱体に近いものほど、厚み方向から見た面積が大きいことを特徴とする請求項1に記載の半導体モジュール。
  3. 半導体素子と、前記半導体素子の熱を放熱する放熱体と、前記半導体素子と前記放熱体との間に位置し配線層を両面に有する絶縁基板と、を備えた半導体モジュールであって、
    前記絶縁基板の一方の前記配線層には、はんだを介して前記半導体素子が接合されており、
    前記絶縁基板の他方の前記配線層には、はんだを介して前記放熱体が接合されており、
    前記一方の前記配線層は、
    前記絶縁基板の中央部に対応する部分において周囲よりも厚く形成された厚板部を有し、
    前記放熱体は、
    前記絶縁基板の中央部に対応する部分において周囲よりも高く前記絶縁基板側に向かって盛り上がる突出部を有することを特徴とする半導体モジュール。
  4. 前記突出部は、前記厚板部と比較して、厚み方向から見た面積が大きいことを特徴とする請求項3に記載の半導体モジュール。
JP2009201884A 2009-09-01 2009-09-01 半導体モジュール Pending JP2011054732A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009201884A JP2011054732A (ja) 2009-09-01 2009-09-01 半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009201884A JP2011054732A (ja) 2009-09-01 2009-09-01 半導体モジュール

Publications (1)

Publication Number Publication Date
JP2011054732A true JP2011054732A (ja) 2011-03-17

Family

ID=43943459

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009201884A Pending JP2011054732A (ja) 2009-09-01 2009-09-01 半導体モジュール

Country Status (1)

Country Link
JP (1) JP2011054732A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013108718A1 (ja) * 2012-01-18 2013-07-25 株式会社神戸製鋼所 熱伝導部材およびこれを備えた半導体装置
JP2013219194A (ja) * 2012-04-09 2013-10-24 Sansha Electric Mfg Co Ltd 半導体装置
JP2014146645A (ja) * 2013-01-28 2014-08-14 Mitsubishi Electric Corp 半導体装置
JP2015167171A (ja) * 2014-03-04 2015-09-24 三菱電機株式会社 半導体装置
JP2016105508A (ja) * 2016-02-29 2016-06-09 株式会社三社電機製作所 半導体装置
US10079212B2 (en) 2015-11-27 2018-09-18 Fuji Electric Co., Ltd. Semiconductor device having solder groove
DE102012218304B4 (de) * 2012-03-22 2018-11-08 Mitsubishi Electric Corporation Leistungshalbleitervorrichtungsmodul
JP2021040119A (ja) * 2019-09-05 2021-03-11 朋程科技股▲ふん▼有限公司 パワー・デバイスのパッケージ構造
CN112490202A (zh) * 2019-09-12 2021-03-12 朋程科技股份有限公司 功率器件封装结构
JP2021072301A (ja) * 2019-10-29 2021-05-06 株式会社 日立パワーデバイス 半導体装置
JP2021132238A (ja) * 2016-07-28 2021-09-09 株式会社東芝 回路基板および半導体モジュール

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5466073A (en) * 1977-11-04 1979-05-28 Nec Corp Semiconductor device
JPS60242652A (ja) * 1984-05-16 1985-12-02 Mitsubishi Electric Corp 半導体装置
JPH104156A (ja) * 1996-06-14 1998-01-06 Mitsubishi Electric Corp 半導体装置用絶縁基板及び半導体装置
JPH10189845A (ja) * 1996-12-25 1998-07-21 Denso Corp 半導体素子の放熱装置
JPH11265976A (ja) * 1998-03-18 1999-09-28 Mitsubishi Electric Corp パワー半導体モジュールおよびその製造方法
JP2000114425A (ja) * 1998-09-29 2000-04-21 Kyocera Corp パワーモジュール用配線基板
JP2002043478A (ja) * 2000-07-25 2002-02-08 Kyocera Corp セラミック回路基板
JP2007110001A (ja) * 2005-10-17 2007-04-26 Fuji Electric Holdings Co Ltd 半導体装置
JP2008010520A (ja) * 2006-06-28 2008-01-17 Sumitomo Metal Electronics Devices Inc パワーモジュール用基板及びその製造方法
JP2008294281A (ja) * 2007-05-25 2008-12-04 Showa Denko Kk 半導体装置及び半導体装置の製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5466073A (en) * 1977-11-04 1979-05-28 Nec Corp Semiconductor device
JPS60242652A (ja) * 1984-05-16 1985-12-02 Mitsubishi Electric Corp 半導体装置
JPH104156A (ja) * 1996-06-14 1998-01-06 Mitsubishi Electric Corp 半導体装置用絶縁基板及び半導体装置
JPH10189845A (ja) * 1996-12-25 1998-07-21 Denso Corp 半導体素子の放熱装置
JPH11265976A (ja) * 1998-03-18 1999-09-28 Mitsubishi Electric Corp パワー半導体モジュールおよびその製造方法
JP2000114425A (ja) * 1998-09-29 2000-04-21 Kyocera Corp パワーモジュール用配線基板
JP2002043478A (ja) * 2000-07-25 2002-02-08 Kyocera Corp セラミック回路基板
JP2007110001A (ja) * 2005-10-17 2007-04-26 Fuji Electric Holdings Co Ltd 半導体装置
JP2008010520A (ja) * 2006-06-28 2008-01-17 Sumitomo Metal Electronics Devices Inc パワーモジュール用基板及びその製造方法
JP2008294281A (ja) * 2007-05-25 2008-12-04 Showa Denko Kk 半導体装置及び半導体装置の製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013108718A1 (ja) * 2012-01-18 2013-07-25 株式会社神戸製鋼所 熱伝導部材およびこれを備えた半導体装置
JP2013149695A (ja) * 2012-01-18 2013-08-01 Kobe Steel Ltd 熱伝導部材およびこれを備えた半導体装置
DE102012218304B4 (de) * 2012-03-22 2018-11-08 Mitsubishi Electric Corporation Leistungshalbleitervorrichtungsmodul
JP2013219194A (ja) * 2012-04-09 2013-10-24 Sansha Electric Mfg Co Ltd 半導体装置
JP2014146645A (ja) * 2013-01-28 2014-08-14 Mitsubishi Electric Corp 半導体装置
JP2015167171A (ja) * 2014-03-04 2015-09-24 三菱電機株式会社 半導体装置
US10079212B2 (en) 2015-11-27 2018-09-18 Fuji Electric Co., Ltd. Semiconductor device having solder groove
JP2016105508A (ja) * 2016-02-29 2016-06-09 株式会社三社電機製作所 半導体装置
JP2021132238A (ja) * 2016-07-28 2021-09-09 株式会社東芝 回路基板および半導体モジュール
JP7159395B2 (ja) 2016-07-28 2022-10-24 株式会社東芝 回路基板および半導体モジュール
JP2021040119A (ja) * 2019-09-05 2021-03-11 朋程科技股▲ふん▼有限公司 パワー・デバイスのパッケージ構造
US11183439B2 (en) 2019-09-05 2021-11-23 Actron Technology Corporation Package structure for power device
CN112490202A (zh) * 2019-09-12 2021-03-12 朋程科技股份有限公司 功率器件封装结构
JP2021072301A (ja) * 2019-10-29 2021-05-06 株式会社 日立パワーデバイス 半導体装置
JP7419020B2 (ja) 2019-10-29 2024-01-22 株式会社 日立パワーデバイス 半導体装置

Similar Documents

Publication Publication Date Title
JP2011054732A (ja) 半導体モジュール
JP4803241B2 (ja) 半導体モジュール
JP4989552B2 (ja) 電子部品
JP2020072106A (ja) 半導体装置
JP5593864B2 (ja) 半導体装置冷却器
JP6391527B2 (ja) パワー半導体モジュール
JP5512377B2 (ja) 回路基板
JP2017139406A (ja) 半導体装置
JP6590952B2 (ja) 半導体装置
JPWO2017208802A1 (ja) 半導体装置
JP2009070907A (ja) 半導体装置
JP5217015B2 (ja) 電力変換装置及びその製造方法
JP2009059821A (ja) 半導体装置
JP7170614B2 (ja) 半導体装置
JP4722514B2 (ja) 半導体装置および該半導体装置用絶縁基板
JP2007227762A (ja) 半導体装置及びこれを備えた半導体モジュール
JP2008306134A (ja) 半導体モジュール
JP4375299B2 (ja) パワー半導体装置
JP2007012725A (ja) 半導体装置
JP2011018807A (ja) パワーモジュール
US20150179540A1 (en) Semiconductor device
JP2007189170A (ja) 半導体装置
JP5145168B2 (ja) 半導体装置
JP6320347B2 (ja) 半導体装置
JP2005228849A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140107

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140430