JP6391527B2 - パワー半導体モジュール - Google Patents

パワー半導体モジュール Download PDF

Info

Publication number
JP6391527B2
JP6391527B2 JP2015083862A JP2015083862A JP6391527B2 JP 6391527 B2 JP6391527 B2 JP 6391527B2 JP 2015083862 A JP2015083862 A JP 2015083862A JP 2015083862 A JP2015083862 A JP 2015083862A JP 6391527 B2 JP6391527 B2 JP 6391527B2
Authority
JP
Japan
Prior art keywords
base plate
spacer
power semiconductor
semiconductor module
case
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015083862A
Other languages
English (en)
Other versions
JP2016207706A (ja
Inventor
義孝 木村
義孝 木村
玲 米山
玲 米山
亮 後藤
亮 後藤
秋彦 山下
秋彦 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2015083862A priority Critical patent/JP6391527B2/ja
Priority to US15/010,114 priority patent/US9653369B2/en
Priority to DE102016205303.5A priority patent/DE102016205303B4/de
Priority to CN201610237132.5A priority patent/CN106057743B/zh
Publication of JP2016207706A publication Critical patent/JP2016207706A/ja
Application granted granted Critical
Publication of JP6391527B2 publication Critical patent/JP6391527B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

この発明は、パワー半導体モジュールのケース共有化技術に関する。
パワー半導体モジュールは、ベース板と、ベース板上の絶縁基板と、絶縁基板上の半導体チップと、これらを収容するケースとを備えている。
半導体チップの実装面積はその電流容量によって異なり、電流容量が大きい半導体チップはその実装面積が大きく、電流容量が小さい半導体チップはその実装面積が小さい。そして、ベース板は半導体チップから発せられる熱を放出する役割を担っている。そこで、電流容量が小さく実装面積が小さい半導体チップを使用するパワー半導体モジュールにおいては、放熱能力の観点からいえば、ベース板の面積も小さくすることができる。これにより、ベース板の材料を削減することができる。
ところが、ベース板の面積に合わせてケースのサイズを変えていては、ケースの種類が増加し、ケースの生産性が悪化する。
そこで、様々なサイズのベース板に対して同じサイズのケース（パッケージ）を用いるため、ベース板とケースの間にスペーサーを配置する方法が提案されている（例えば特許文献１）。
特開平０６−１８８３６３号公報
特許文献１のパワー半導体モジュールでは、ベース基板の側面とスペーサーの側面とが接着剤で接合されている。そのため、接合力が弱いという問題点があった。
本発明は上述の問題点に鑑み、異なるサイズのベース板に対してケースを共用でき、ベース板の安定性が高いパワー半導体モジュールの提供を目的とする。
本発明のパワー半導体モジュールは、ベース板と、ベース板の第１主面上に配置された絶縁基板と、絶縁基板上に配置された半導体チップと、ベース板の第１主面に対向する第２主面を除き、ベース板、絶縁基板及び半導体チップを囲繞するケースと、ベース板の外周とケースの内周との間に、両者に接して設けられるスペーサーと、を備え、スペーサーは、ベース板の外周との接触において、ベース板の側面及び第１主面との接合面を有する。
本発明のパワー半導体モジュールは、ベース板と、ベース板の第１主面上に配置された絶縁基板と、絶縁基板上に配置された半導体チップと、ベース板の第１主面に対向する第２主面を除き、ベース板、絶縁基板及び半導体チップを囲繞するケースと、ベース板の外周とケースの内周との間に、両者に接して設けられるスペーサーと、を備え、スペーサーは、ベース板の外周との接触において、ベース板の側面及び第１主面との接合面を有する。従って、スペーサーがベース板の側面とのみ接合される場合に比べて、その接合強度を高くすることができる。
比較例のパワー半導体モジュールの上面図である。 比較例のパワー半導体モジュールの断面図である。 実施の形態１のパワー半導体モジュールの上面図である。 実施の形態１のパワー半導体モジュールの断面図である。 実施の形態２のパワー半導体モジュールの断面図である。 実施の形態３のパワー半導体モジュールの断面図である。 実施の形態４のパワー半導体モジュールの断面図である。
＜Ａ．比較例＞
図１，２はそれぞれ、本発明に対する比較例１，２のパワー半導体モジュールの上面図を示している。各パワー半導体モジュールは、ベース板２と、ベース板２上に配置された絶縁基板３と、絶縁基板３上に配置された半導体チップ４と、ベース板２、絶縁基板３及び半導体チップ４を囲繞するケース１とを備えている。
図２に示すパワー半導体モジュールの半導体チップは、図１に示す半導体チップよりも電流容量が小さく、そのため面積が小さい。にもかかわらず、図１に示すパワー半導体モジュールにおけると同じケース１及び同じベース板２を使用すると、半導体チップ４が実装されない余剰領域がベース板２に出来てしまう。図２に示すベース板２のうち、点線枠５の外側部分が余剰領域である。
＜Ｂ．実施の形態１＞
＜Ｂ−１．構成＞
半導体チップ４の実装面積に合わせてベース板２の面積を縮小すれば、ベース板２の余剰領域をなくして材料を削減することができる。
また、ベース板２の面積を縮小した分生じたスペースにスペーサーを配置すれば、様々な寸法のベース板２に対して同じサイズのケース１を使用してパワー半導体モジュールを製造することができる。
そこで、本発明の実施の形態１では、ベース板２の面積を、半導体チップ４の電流容量に応じて縮小し、縮小した分生じたスペースにスペーサー６を配置することにより、様々な寸法のベース板２に対して同じサイズのケース１を使用してパワー半導体モジュールを製造することを可能にする。
図３は、実施の形態１のパワー半導体モジュールの上面図を示し、図４は実施の形態１のパワー半導体モジュールの断面図を示している。実施の形態１のパワー半導体モジュールは、ベース板２と、ベース板２の第１主面２Ａ上に配置された絶縁基板３と、絶縁基板３上に配置された半導体チップ４と、ベース板２の第１主面２Ａに対向する第２主面２Ｂを除き、ベース板２、絶縁基板３及び半導体チップ４を囲繞するケース１と、ベース板２の外周とケース１の内周との間に両者に接して設けられたスペーサー６とを備える。
スペーサー６を設けることにより、ベース板２に対して大きいサイズのケース１を用いてパワー半導体モジュールを製造することが出来る。従って、様々なサイズのベース板２に対して同一サイズのケース１を使用することが出来る。これにより、ベース板２の材料を削減しつつも、ケース１の生産性を高くすることができる。
図４に示すように、スペーサー６は、ケース１及びベース板２に引っかかる形状である。すなわち、スペーサー６は、ベース板２に対しその側面２Ｃ及び第１主面２Ａとの接触面を有し、ケース１に対しても２面以上の接触面を有する。そして、スペーサー６はケース１及びベース板２に対し、当該接触面において接着剤８により接合される。このように、スペーサー６はベース板２に対しその側面２Ｃに加えて第１主面２Ａとも接合するため、ベース板２の側面２Ｃにのみ接合する場合に比べて接合強度が高い。また、スペーサー６はケース１とも２つ以上の面で接触するので、ケース１との接合強度も高い。
図４では示していないが、スペーサー６上に回路を構成しても良い。しかし、スペーサー６上に回路を構成しない場合には、スペーサー６の寸法が回路基板の大きさに限定されることがないため、ベース板２のサイズに応じてスペーサー６のサイズを柔軟に変更できるという利点がある。
＜Ｂ−２．スペーサー＞
スペーサー６の素材には、例えば樹脂を用いる。しかし、線膨張係数が大きい樹脂でベース板２の周囲を囲うと、温度変化による樹脂の膨張又は収縮によりモジュールに反りが発生する場合がある。
これに対して、スペーサー６の素材に樹脂より線膨張係数が小さい素材、例えばセラミック等を使用すれば、モジュールの反りを軽減することが出来る。
また、スペーサー６の素材にゴムを用いると、パワー半導体モジュールを冷却フィンに固定する際、熱履歴によりモジュールに反りが発生していても、ゴム素材の弾性によりパワー半導体モジュールを冷却フィンに密着させることが出来るため、接触熱抵抗の悪化を低減することが出来る。
また、スペーサー６の素材に多孔質材料を用いると、多孔質材料は樹脂に比べて軽量であるため、パワー半導体モジュールの軽量化を図ることができる。
＜Ｂ−３．効果＞
実施の形態１のパワー半導体モジュールは、ベース板２と、ベース板２の第１主面上に形成された絶縁基板３と、絶縁基板３上に形成された半導体チップ４と、ベース板２の第１主面２Ａに対向する第２主面２Ｂを除き、ベース板２、絶縁基板３及び半導体チップ４を覆うケース１と、ベース板２の側面２Ｃとケース１との間に、両者に接して設けられるスペーサー６と、を備え、スペーサー６は、ベース板２の側面２Ｃ及び第１主面２Ａとの接合面を有する。従って、スペーサー６がベース板２の側面２Ｃとのみ接合される場合に比べて、スペーサー６とベース板２との接合強度を高めることができる。
また、スペーサー６は、上記接合面において接着剤８でベース板２と接合されるので、ベース板２と高い強度で接合される。
また、スペーサー６は、ケース１と２つ以上の面で接合されるので、１つの面のみで接合される場合に比べて、スペーサー６とケース１との接合強度を高めることができる。
また、スペーサー６がセラミックからなる場合、セラミックは樹脂よりも線膨張係数が小さい素材であるため、温度変化によるパワー半導体モジュールの反りを軽減することが出来る。
また、スペーサー６がゴムからなる場合は、パワー半導体モジュールを冷却フィンに固定する際、熱履歴によりパワー半導体モジュールに反りが発生していても、ゴム素材の弾性によりパワー半導体モジュールを冷却フィンに密着させることが出来るため、接触熱抵抗の悪化を低減することが出来る。
また、スペーサー６は多孔質材からなる場合は、パワー半導体モジュールを軽量化することが出来る。
＜Ｃ．実施の形態２＞
＜Ｃ−１．構成＞
図５は、実施の形態２のパワー半導体モジュールの断面図を示している。実施の形態２のパワー半導体モジュールは、インテリジェントパワーモジュール（ＩＰＭ）であって、実施の形態１のパワー半導体モジュールの構成に加え、電極１０及び制御基板を備えている。電極１０は、半導体チップ４とワイヤ７でボンディングされ、制御基板９は電極１０と電気的に接続されている。
制御基板９は、半導体チップ４の駆動回路等の制御回路を搭載した基板である。制御基板９は、ケース１の内部において半導体チップ４の上方に設けられており、実施の形態２のパワー半導体モジュールは、いわゆる２階建て構造のＩＰＭである。
このように、制御基板９を半導体チップ４の上方に設ければ、スペーサー６の上面に制御基板９を設ける必要がない。そのため、制御回路の実装面積による制限を受けることなく、スペーサー６のサイズを任意に選択することが出来る。従って、放熱性及びコストの観点からベース板２の面積を最適化し、ベース板２の面積とケース１のサイズに応じてスペーサー６のサイズを決定することが出来る。
＜Ｃ−２．効果＞
実施の形態２のパワー半導体モジュールは、ケース１内部において半導体チップ４の上方に、半導体チップ４の制御基板９をさらに備えるので、制御回路の実装面積による制限を受けることなく、スペーサー６のサイズを任意に選択することが出来る。
＜Ｄ．実施の形態３＞
＜Ｄ−１．構成＞
図６は、実施の形態３のパワー半導体モジュールの断面図を示している。実施の形態３のパワー半導体モジュールは、スペーサー６の、ケース１及びベース板２との接合面が凹凸形状を有している他は、実施の形態１のパワー半導体モジュールと同様である。図６では、スペーサー６の接合面の凹凸形状を有する箇所を６Ａ，６Ｂ，６Ｃ，６Ｄで示している。
このような構成によれば、接着剤８がスペーサー６の接合面に凹凸形状を形成することにより、凹凸形状の部分に接着剤８が入り込むため、接着面積を増やすことが出来る。そのため、スペーサー６とベース板２及びケース１との接着力が高まる。
なお、図６では、スペーサー６の水平方向（図６の左右方向）の接合面にのみ凹凸形状を形成しているが、スペーサー６の垂直方向（図６の上下方向）の接合面、例えばベース板２の側面２Ｃとの接合面に凹凸形状を形成しても良い。スペーサー６のベース板２との接合面のうち、少なくとも１つの面に凹凸形状が形成されていれば、スペーサー６とベース板２との接合力を高める効果を奏する。
＜Ｄ−２．効果＞
実施の形態３のパワー半導体モジュールでは、スペーサー６は、ベース板２との接合面のうち少なくとも１つの面に凹凸形状を有するので、凹凸形状の部分に接着剤８が入りこんで接着面積が増加し、スペーサー６とベース板２との接着力を高めることができる。
＜Ｅ．実施の形態４＞
＜Ｅ−１．構成＞
図７は、実施の形態４のパワー半導体モジュールの断面図を示している。実施の形態１〜３のパワー半導体モジュールでは、スペーサー６とケース１及びベース板２とは接着剤８で接合されたが、実施の形態４のパワー半導体モジュールでは、ネジ１１Ａ，１１Ｂ，１１Ｃ，１１Ｄでこれらの接合を行う。この点以外の実施の形態４のパワー半導体モジュールの構成は、実施の形態１のパワー半導体モジュールの構成と同様である。
ネジ１１Ａ，１１Ｂ，１１Ｃ，１１Ｄの頭部厚さは、薄い方が好ましい。また、ベース板２の付近には大電流が流れることがあるため、スペーサー６とベース板２とを接合するためのネジ１１Ｂ、１１Ｃは、絶縁性ネジであることが望ましい。
ネジで接合を行うことにより、接着剤８に比べてスペーサー６をベース板２及びケース１に対して強固に固定することが出来る。
なお、図７ではスペーサー６とケース１及びベース板２の双方との接合をネジで行っているが、スペーサー６とベース板２との接合をネジで行い、スペーサー６とケース１との接合を接着剤で行っても良い。この場合にも、スペーサー６とベース板２との接合強度を高めることが出来る。
＜Ｅ−２．効果＞
実施の形態４のパワー半導体モジュールでは、スペーサー６は、ベース板２との接合面において絶縁性ネジ１１Ｂ，１１Ｃでベース板２と接合される。従って、接着剤８に比べてスペーサー６をベース板２に強固に固定することが出来る。また、絶縁性を確保することができる。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
１ ケース、２ ベース板、２Ａ 第１主面、２Ｂ 第２主面、２Ｃ 側面、３ 絶縁基板、４ 半導体チップ、６ スペーサー、７ ワイヤ、８ 接着剤、９ 制御基板、１０ 電極、１１Ａ，１１Ｂ，１１Ｃ，１１Ｄ ネジ。

Claims (8)

  1. ベース板と、
    前記ベース板の第１主面上に配置された絶縁基板と、
    前記絶縁基板上に配置された半導体チップと、
    前記ベース板の前記第１主面に対向する第２主面を除き、前記ベース板、前記絶縁基板及び前記半導体チップを囲繞するケースと、
    前記ベース板の外周と前記ケースの内周との間に、両者に接して設けられるスペーサーと、を備え、
    前記スペーサーは、前記ベース板の前記外周との接触において、前記ベース板の側面及び前記第１主面との接合面を有する、
    パワー半導体モジュール。
  2. 前記スペーサーは、前記接合面において接着剤で前記ベース板と接合される、
    請求項１に記載のパワー半導体モジュール。
  3. 前記スペーサーは、前記接合面のうち少なくとも１つの面に凹凸形状を有する、
    請求項２に記載のパワー半導体モジュール。
  4. 前記スペーサーは、前記接合面において絶縁性ネジで前記ベース板と接合される、
    請求項１に記載のパワー半導体モジュール。
  5. 前記ケース内部において前記半導体チップの上方に、前記半導体チップの制御基板をさらに備える、
    請求項１又は２に記載のパワー半導体モジュール。
  6. 前記スペーサーは、前記ケースと２つ以上の面で接合される、
    請求項１から５のいずれか１項に記載のパワー半導体モジュール。
  7. 前記スペーサーはセラミックからなる、
    請求項１から６のいずれか１項に記載のパワー半導体モジュール。
  8. 前記スペーサーはゴムからなる、
    請求項１から６のいずれか１項に記載のパワー半導体モジュール。
JP2015083862A 2015-04-16 2015-04-16 パワー半導体モジュール Active JP6391527B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015083862A JP6391527B2 (ja) 2015-04-16 2015-04-16 パワー半導体モジュール
US15/010,114 US9653369B2 (en) 2015-04-16 2016-01-29 Power semiconductor module comprising a case, base plate, and spacer
DE102016205303.5A DE102016205303B4 (de) 2015-04-16 2016-03-31 Leistungshalbleitermodul
CN201610237132.5A CN106057743B (zh) 2015-04-16 2016-04-15 功率半导体模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015083862A JP6391527B2 (ja) 2015-04-16 2015-04-16 パワー半導体モジュール

Publications (2)

Publication Number Publication Date
JP2016207706A JP2016207706A (ja) 2016-12-08
JP6391527B2 true JP6391527B2 (ja) 2018-09-19

Family

ID=57043664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015083862A Active JP6391527B2 (ja) 2015-04-16 2015-04-16 パワー半導体モジュール

Country Status (4)

Country Link
US (1) US9653369B2 (ja)
JP (1) JP6391527B2 (ja)
CN (1) CN106057743B (ja)
DE (1) DE102016205303B4 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3869552A1 (en) 2017-05-12 2021-08-25 Infineon Technologies AG Power semiconductor module arrangement and method for producing the same
JP6816691B2 (ja) * 2017-09-29 2021-01-20 三菱電機株式会社 半導体装置
JP7038645B2 (ja) * 2018-12-06 2022-03-18 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP7258806B2 (ja) * 2020-03-23 2023-04-17 株式会社東芝 半導体装置
WO2021245722A1 (ja) * 2020-06-01 2021-12-09 三菱電機株式会社 電力用半導体装置および電力用半導体装置の製造方法
JP7470074B2 (ja) 2021-03-10 2024-04-17 株式会社 日立パワーデバイス 半導体モジュール

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2781329B2 (ja) * 1992-10-21 1998-07-30 三菱電機株式会社 半導体パワーモジュールおよびその製造方法
JP2003218317A (ja) * 2002-01-18 2003-07-31 Hitachi Ltd 半導体電力変換装置
DE10340974A1 (de) 2003-09-05 2005-03-24 Robert Bosch Gmbh Steuergeräteeinheit und Verfahren zur Hestellung derselben
JP2005142323A (ja) * 2003-11-06 2005-06-02 Mitsubishi Electric Corp 半導体モジュール
JP4430472B2 (ja) * 2004-07-12 2010-03-10 三菱電機株式会社 半導体装置
JP2006145501A (ja) * 2004-11-24 2006-06-08 Hamamatsu Photonics Kk 赤外線検出装置
US7342296B2 (en) * 2005-12-05 2008-03-11 Advanced Chip Engineering Technology Inc. Wafer street buffer layer
JP4985116B2 (ja) * 2007-03-08 2012-07-25 富士電機株式会社 半導体装置およびその製造方法
US7944042B2 (en) * 2007-03-08 2011-05-17 Fuji Electric Device Technology Co., Ltd. Semiconductor device and method of manufacturing same
US8450842B2 (en) 2007-03-20 2013-05-28 Kyocera Corporation Structure and electronics device using the structure
JP5004837B2 (ja) * 2007-03-20 2012-08-22 京セラ株式会社 構造体及び電子装置
JP5141061B2 (ja) * 2007-03-26 2013-02-13 住友電気工業株式会社 パワーモジュール
JP5592496B2 (ja) * 2010-09-30 2014-09-17 日立オートモティブシステムズ株式会社 電力変換装置
US8907482B2 (en) * 2012-11-08 2014-12-09 Honeywell International Inc. Integrated circuit package including wire bond and electrically conductive adhesive electrical connections
KR101443985B1 (ko) * 2012-12-14 2014-11-03 삼성전기주식회사 전력 모듈 패키지

Also Published As

Publication number Publication date
DE102016205303A1 (de) 2016-10-20
CN106057743A (zh) 2016-10-26
DE102016205303B4 (de) 2024-09-12
JP2016207706A (ja) 2016-12-08
US20160307817A1 (en) 2016-10-20
US9653369B2 (en) 2017-05-16
CN106057743B (zh) 2019-04-26

Similar Documents

Publication Publication Date Title
JP6391527B2 (ja) パワー半導体モジュール
JP4450230B2 (ja) 半導体装置
US10170433B2 (en) Insulated circuit board, power module and power unit
KR101388737B1 (ko) 반도체 패키지, 반도체 모듈, 및 그 실장 구조
JP6862896B2 (ja) 半導体装置及び半導体装置の製造方法
JP2011054732A (ja) 半導体モジュール
JP5593864B2 (ja) 半導体装置冷却器
JP5786972B2 (ja) 半導体装置
KR101823805B1 (ko) 전력 반도체 장치
JPWO2016158020A1 (ja) 半導体モジュール
JP6048238B2 (ja) 電子装置
WO2013118275A1 (ja) 半導体装置
JP6344477B2 (ja) 半導体モジュール
JP4910889B2 (ja) 半導体装置
JP7170614B2 (ja) 半導体装置
JP6232697B2 (ja) パワーモジュール
JP2013026296A (ja) パワーモジュール
JP2019016686A (ja) 半導体モジュール
JP2010177710A (ja) 半導体装置
JP2010062490A (ja) 半導体装置
JP2014041876A (ja) 電力用半導体装置
JP5783865B2 (ja) 半導体装置
US20150179540A1 (en) Semiconductor device
JP5145168B2 (ja) 半導体装置
JP6743439B2 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180724

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180821

R150 Certificate of patent or registration of utility model

Ref document number: 6391527

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250