JP6232697B2 - パワーモジュール - Google Patents

パワーモジュール Download PDF

Info

Publication number
JP6232697B2
JP6232697B2 JP2012246741A JP2012246741A JP6232697B2 JP 6232697 B2 JP6232697 B2 JP 6232697B2 JP 2012246741 A JP2012246741 A JP 2012246741A JP 2012246741 A JP2012246741 A JP 2012246741A JP 6232697 B2 JP6232697 B2 JP 6232697B2
Authority
JP
Japan
Prior art keywords
solder
insulating substrate
power module
metal layer
solder layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012246741A
Other languages
English (en)
Other versions
JP2014096461A (ja
Inventor
藤井 和久
和久 藤井
昭雄 吉本
昭雄 吉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daikin Industries Ltd
Original Assignee
Daikin Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daikin Industries Ltd filed Critical Daikin Industries Ltd
Priority to JP2012246741A priority Critical patent/JP6232697B2/ja
Publication of JP2014096461A publication Critical patent/JP2014096461A/ja
Application granted granted Critical
Publication of JP6232697B2 publication Critical patent/JP6232697B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体素子を有するパワーモジュールに関する。
近年、インバータ等で使用されるパワーモジュールの冷却性能の向上が求められている。パワーモジュールは、一般に、半導体素子が搭載されたセラミック基板を有している。半導体素子を冷却する必要があるので、セラミック基板には、一般に、グリース等のサーマルインターフェースマテリアルを介してヒートシンクが取り付けられる。熱抵抗を小さくするために、サーマルインターフェースマテリアルを使わずに、セラミック基板とヒートシンクとを半田等により直接接合する方法も考案されている。
しかしながら、セラミック基板に用いられるアルミナや窒化アルミニウムと、ヒートシンクに用いられる熱伝導率のよい銅やアルミニウム合金とでは、熱膨張係数が異なるので、熱応力が発生する。その結果、セラミック基板にクラックが生じたり、セラミック基板とヒートシンクとを接合している半田層にクラックが生じたり、ヒートシンクのセラミック基板への接合面に反りが生じたりすることがあり、いずれの場合にも冷却性能が低下する。
そこで、多孔質金属(特許文献1)、応力吸収空間を有する部材(特許文献2)、又は低熱膨張材料(特許文献3)を、熱応力を緩和するための応力緩和層として用いることにより、クラックや反りを防止する方法が知られている。半田層の厚さを増加させることが有効であることも知られている(特許文献4)。
特開平8−335652号公報 特許第4621531号公報 特開2004−153075号公報 特開平9−252082号公報
しかし、応力緩和層を用いると、冷却性能が低下し、更にはコストも増大する。また、半田層の厚さを大きくしようとしても、セラミック基板とヒートシンク等の放熱部材とを半田を溶融させて接合する際に、セラミック基板が半田層に沈んでしまうことがあり、半田層の厚さを制御することは難しい。セラミック基板が半田層に沈むと、セラミック基板の傾きや位置のずれが発生しやすい。傾きが発生すると、部分的に半田層が薄くなり、半田層にクラックが発生しやすくなる。傾きを防ぐために、セラミック基板を支持するための構造を設けてもよいが、製造コストが上昇する。
本発明は、パワーモジュールの冷却性能の低下を低コストで防ぐことを目的とする。
第1の発明は、絶縁基板(12)と、前記絶縁基板(12)の一方の面に搭載された半導体素子(24)と、前記絶縁基板(12)の他方の面に形成された第1金属層(14)と、放熱部材(42)と、前記放熱部材(42)と前記第1金属層(14)とを接合する半田層(32)とを備え、前記半田層(32)の、前記第1金属層(14)と接する領域の周囲長の総計は、前記絶縁基板(12)の前記他方の面の周囲長より長く、前記絶縁基板(12)は、平面視において、前記半田層(32)の領域以外の領域で貫通孔(74)を有し、前記貫通孔(74)は、前記半導体素子(24)では覆われていないパワーモジュールである。
第1の発明によると、放熱部材(42)と第1金属層(14)とを接合するときにおける溶融した半田層(32)の表面張力が、半田層(32)と第1金属層(14)とが単純な形状の1つの領域で接する場合に比べて大きくなる。このため、絶縁基板(12)が半田層(32)に沈みにくくなり、絶縁基板(12)の傾きを抑えることができ、半田層(32)の厚さの最小値(TN)が小さくなり過ぎないようにすることができる。
また、第1の発明によると、貫通孔を有するので、パワーモジュールが封止材(54)によって封止される際に空気が残留しにくくなる。
第2の発明は、第1の発明において、前記半田層(32)の領域は、複数の領域に分割されているパワーモジュールである。
第2の発明によると、半田層(32)の領域が複数の領域に分割されているので、半田層(32)の、第1金属層(14)と接する領域の周囲長の総計が長くなる。
第3の発明は、第2の発明において、前記複数の領域の一部は、前記絶縁基板(12)の周辺部に対応する位置に設けられているパワーモジュールである。
第3の発明によると、半田が存在しない領域を半導体素子(24)の近くに有しないようにすることができる。
第4の発明は、第1の発明において、前記半田層(32)の領域は、前記半導体素子(24)の直下の領域の全体を含むパワーモジュールである。
第4の発明によると、半導体素子(24)から放熱部材(42)へ熱を十分に伝えることができる。
第5の発明は、第1の発明において、前記第1金属層(14)又は前記放熱部材(42)の互いに対向する面の少なくとも一方には、平面視において、前記半田層(32)の領域以外の領域でソルダーレジスト(34,36)が塗布されているパワーモジュールである。
第5の発明によると、ソルダーレジスト(36)の塗布によって半田が存在しない領域を設けることができる。
第6の発明は、第1の発明において、前記第1金属層(14)は、平面視において、前記半田層(32)の領域の形状と略同一の形状を有するパワーモジュールである。
第6の発明によると、第1金属層(14)の形状に応じて半田が存在しない領域を設けることができる。
第7の発明は、第1の発明において、前記絶縁基板(12)の前記一方の面に第2金属層(16)を更に有し、前記第2金属層(16)は、平面視において、前記半田層(32)の領域以外の領域で貫通孔(74)を有し、前記貫通孔(74)は、前記半導体素子(24)では覆われていないパワーモジュールである。
第7の発明によると、半田が存在しない領域に第2金属層(16)が存在している場合にも、封止される際に空気が残留しにくくなる。
第1の発明によると、半田層(32)の厚さの最小値(TN)が小さくなり過ぎないようにすることができるので、半田層(32)におけるクラックの発生を抑えることができる。したがって、パワーモジュールの冷却性能の低下を防ぐことができる。
第2の発明によると、半田層(32)の、金属層(14)と接する領域の周囲長の総計が長くなるので、半田層(32)の表面張力が大きくなる。
第3又は第4の発明によると、半導体素子(24)の放熱を妨げないようにすることができる。
第5又は第6の発明によると、半田層(32)の、金属層(14)と接する領域を制御することができる。
第1又は第7の発明によると、パワーモジュールが封止材(54)によって封止される際に空気が残留しにくくなり、封止材(54)によって満たされないボイド(72)の発生を抑えることができる。
本発明の実施形態に係るパワーモジュールの構成例を示す断面図である。 図1の放熱部材の上面の例を示す平面図である。 図3(a)〜図3(d)は、絶縁基板と放熱部材との接合の手順の例を示す断面図である。 半田層が1つの領域のみを有する場合における、放熱部材の上面の例を示す平面図である。 絶縁基板等が放熱部材の上面に対して平行ではない場合の例を示す断面図である。 半田層の厚さの最小値を各サンプルについて示すグラフである。 絶縁基板と放熱部材とが成す角度を各サンプルについて示すグラフである。 図1のパワーモジュールの変形例を示す断面図である。 図1のパワーモジュールの他の変形例を示す断面図である。 図1のパワーモジュールの他の変形例を示す断面図である。 図1の放熱部材の上面の他の例を示す平面図である。 図12(a)〜図12(d)は、図1の放熱部材の上面の更に他の例を示す平面図である。 図13(a)〜図13(d)は、図1の放熱部材の上面の更に他の例を示す平面図である。 図14(a)及び図14(b)は、図1の放熱部材の上面の更に他の例を示す平面図である。 図15(a)〜図15(d)は、図1の放熱部材の上面の更に他の例を示す平面図である。 パワーモジュールにおいてボイドが形成された場合の例を示す断面図である。 図17(a)及び図17(b)は、図1のパワーモジュールおいて絶縁基板に貫通孔を設けた場合の例を示す断面図である。 図18(a)及び図18(b)は、図1のパワーモジュールおいて絶縁基板に貫通孔を設けた場合の他の例を示す断面図である。
以下、本発明の実施の形態について、図面を参照しながら説明する。図面において同じ参照番号で示された構成要素は、同一の又は類似の構成要素である。
図1は、本発明の実施形態に係るパワーモジュールの構成例を示す断面図である。図1のパワーモジュール(100)は、絶縁基板(12)と、金属層(14,16)と、半田層(22,32)と、半導体素子(24)と、ボンディングワイヤ(26)と、放熱部材(42)と、ケース(52)と、封止材(54)とを有する。以下の説明では、「主面」は、部材の面のうち、厚み方向(積層方向)において互いに対向する一対の面を示す。
絶縁基板(12)は、絶縁材料(例えば、セラミックス)で構成されている。絶縁基板(12)は、例えば矩形状に形成されている。絶縁基板(12)の一方の主面(上面)には、金属層(16)が形成されている。金属層(16)は、導電性材料(例えば、銅,銅合金,アルミニウム,アルミニウム合金等)によって構成されている。金属層(16)は、所定の回路パターンを有するように形成されている。絶縁基板(12)のこの主面には、半導体素子(24)が搭載されている。具体的には、半導体素子(24)は、半田層(22)によって金属層(16)と接合されている。半導体素子(24)は、例えば、パワートランジスタや、整流ダイオードである。半導体素子(24)は、ボンディングワイヤ(26)によって金属層(16)の一部に電気的に接続されている。
絶縁基板(12)の他方の主面(下面)には、金属層(14)が形成されている。金属層(14)は、導電性材料(例えば、銅,銅合金,アルミニウム,アルミニウム合金等)によって構成されている。放熱部材(42)は、伝熱性材料(例えば、銅,銅合金,アルミニウム,アルミニウム合金等)によって構成されている。半田層(32)は、放熱部材(42)と金属層(14)とを接合する。放熱部材(42)は、例えば矩形状に形成されている。ここでは省略したが、放熱部材(42)は放熱フィンを有していてもよい。
ケース(52)は、例えば筒状であって、絶縁基板(12)等を囲むように放熱部材(42)の上に形成されている。ケース(52)は、例えば樹脂によって構成されている。ケース(52)内の半導体素子(24)等は、水分、塵埃、接触等からの保護のために、封止材(54)によって封止されている。封止材(54)は、例えば、シリコン系のゲルや、エポキシ系のハードレジンである。
図2は、図1の放熱部材(42)の上面の例を示す平面図である。図1は、図2のA−A面での断面図である。放熱部材(42)は、例えば、アルミニウム製であって、半田付け性を向上させるために、その表面にはニッケルめっき処理が行われている。図2のように、放熱部材(42)の上面には、半田層(32)の3つの領域(32A,32B,32C)(以下では半田領域とも称する)と、それ以外の非半田領域とが存在する。非半田領域には、ソルダーレジスト(36)が塗布されている。半田領域(32A,32B,32C)の間でブリッジが形成されるのを防ぐために、半田領域(32A,32B,32C)に挟まれた非半田領域(ここではソルダーレジスト(36)が塗布された一部の領域(36B,36C))の幅は、例えば1mm以上にする。
図2には、平面視において、絶縁基板(12)及び金属層(14)が放熱部材(42)に重なる領域が示されている。金属層(14)は、例えば矩形の領域を有しており、その面積は絶縁基板(12)の面積以下である。絶縁基板(12)の面積は放熱部材(42)の面積より小さい。
半田層(32)の、金属層(14)と接する領域(図2では半田領域(32A,32B,32C))の周囲長の総計は、半田層(32)が例えば金属層(14)とほぼ同様の1つの矩形領域のみを有する場合より長い。また、半田層(32)の、金属層(14)と接する領域の周囲長の総計は、絶縁基板(12)の下面の周囲長より長い。これらの領域の周囲長の総計は、これらの領域の全体を含む矩形の周囲長より長いとも言える。図2では半田層(32)の領域の全体が金属層(14)に接しているが、半田層(32)の領域の全体のうちの一部が金属層(14)に接していなくてもよい。金属層(14)のうちの一部が半田層(32)に接していなくてもよい。
図2には、平面視において、半導体素子(24)が放熱部材(42)に重なる領域も示されている。このように、半田領域(32A)は、半導体素子(24)の直下の領域の全体を含む。半田領域(32B,32C)は、絶縁基板(12)の周辺部に対応する位置に設けられている。周辺部とは、例えば、半導体素子(24)の直下の領域以外の領域である。
図3(a)〜図3(d)は、絶縁基板(12)と放熱部材(42)との接合の手順の例を示す断面図である。これらの図は、図2のA−A面での断面図である。ここでは、絶縁基板(12)に搭載された半導体素子(24)等の図示を省略する。
まず、放熱部材(42)の表面に、ソルダーレジスト(36)を図2のようなパターンで塗布する(図3(a))。次に、放熱部材(42)の上にメタルマスク(62)を載せ、クリーム半田(31)を塗布する(図3(b))。メタルマスク(62)の厚さは、例えば600μmである。メタルマスク(62)には、図2の半田領域(32A,32B,32C)に対応する部分に穴が開けられているので、半田領域(32A,32B,32C)にクリーム半田(31)が載った状態になる。次に、金属層(14,16)が両主面に形成された絶縁基板(12)を、クリーム半田(31)の上に載せる(図3(c))。クリーム半田(31)の上に載せる前に、金属層(14)の表面においてソルダーレジスト(36)に対向する部分には、ソルダーレジスト(34)を塗布しておく。次に、図3(c)のモジュール全体をリフロー炉に入れ、クリーム半田(31)を溶融させ(図3(d))、その後冷却する。以上により、金属層(14)と放熱部材(42)とが半田層(32)で接合される。
一例として、金属層(14)のサイズが57mm×37mm、半田領域に挟まれたソルダーレジスト(36)の領域(36B,36C)の幅が2mm、半田の表面張力(γs)が470mN/m(0.470N/m)である場合について、溶融した半田の表面張力を求める。絶縁基板(12)上の金属層(14)が半田層(32)と接触する長さ(接触長さ)(Ls)は、半田領域(32A,32B,32C)の周囲長の総和に等しく、408mm(0.408m)であるので、表面張力(Fs)は、
Fs = γs×Ls = 0.470×0.408 = 0.192N
である。絶縁基板(12)等(半田層(32)の上にある半導体素子(24)等を含む)の質量(Mb)は15.4g、重力加速度(g)は9.8m/s2であるので、絶縁基板(12)等による荷重(Fb)は、
Fb = Mb×g = 0.0154×9.8 = 0.1509N
荷重(Fb)に対する表面張力(Fs)の比(R)は、
R = Fs/Fb = 0.192/0.1509 = 1.27
表面張力(Fs)が荷重(Fb)より大きいので、半田層(32)の上にある絶縁基板(12)等は、基本的には半田層(32)に沈まない。
図4は、半田層(32)が1つの領域のみを有する場合における、放熱部材(42)の上面の例を示す平面図である。ソルダーレジスト(36)及びメタルマスク(62)を用いずにクリーム半田(31)を塗布し、溶融させると、放熱部材(42)の上面に例えば図4のように半田層(32)が形成される。図5は、絶縁基板(12)等が放熱部材(42)の上面に対して平行ではない場合の例を示す断面図である。
一例として、図4において金属層(14)のサイズが57mm×37mmである場合について、溶融した半田の表面張力を求める。絶縁基板(12)上の金属層(14)が半田層(32)と接触する長さ(Ls0)は、金属層(14)の領域の周囲長にほぼ等しく、188mm(0.188m)である。これは絶縁基板(12)の周囲長より少し短い。表面張力(Fs0)は、
Fs0 = γs×Ls0 = 0.470×0.188 = 0.0884N
である。半田層(32)の上にある絶縁基板(12)等による荷重(Fb)は、上述のように0.1509Nであるので、荷重(Fb)に対する表面張力(Fs0)の比(R0)は、
R0 = Fs0/Fb = 0.0884/0.1509 = 0.586
表面張力(Fs0)が荷重(Fb)より小さいので、半田層(32)の上にある絶縁基板(12)等は、半田層(32)に沈んでしまい、図5のように、放熱部材(42)に対して傾くことが多い。絶縁基板(12)等が傾くと、つまり、絶縁基板(12)と放熱部材(42)とが成す角度(θ)が大きくなると、半田層(32)の厚さの最小値(TN)が小さくなる。
図2のように半田層(32)を形成した場合と、図4のように半田層(32)を形成した場合とについて、サンプルを8個ずつ作成した。各サンプルについて半田層(32)の厚さの最小値(TN)と、絶縁基板(12)と放熱部材(42)とが成す角度(θ)とを測定した。表1は、図2のように複数の半田領域を有する半田層(32)を形成した場合のサンプル(A1,A2,A3,A4,A5,A6,A7,A8)についての測定結果である。表2は、図4のように1つの半田領域のみを有する半田層(32)を形成した場合のサンプル(P1,P2,P3,P4,P5,P6,P7,P8)についての測定結果である。
Figure 0006232697
Figure 0006232697
図6は、半田層(32)の厚さの最小値(TN)を各サンプルについて示すグラフである。図7は、絶縁基板(12)と放熱部材(42)とが成す角度(θ)を各サンプルについて示すグラフである。半田層(32)の厚さの最小値(TN)は、サンプル(A1-A8)の方がサンプル(P1-P8)より大きいことがわかる。つまり、サンプル(A1-A8)の方が、半田層(32)にクラック等が生じにくい。絶縁基板(12)と放熱部材(42)とが成す角度(θ)、言い換えると絶縁基板(12)の傾きは、サンプル(A1-A8)の方がサンプル(P1-P8)より小さいことがわかる。
図8は、図1のパワーモジュール(100)の変形例を示す断面図である。図9及び図10は、図1のパワーモジュール(100)の他の変形例を示す断面図である。ここでは、絶縁基板(12)に搭載された半導体素子(24)等の図示を省略する。また、見やすくするために、絶縁基板(12)と放熱部材(42)とが分離した状態で示す。
図8では、金属層(14)の表面には、平面視において、半田層(32)の領域以外の領域でソルダーレジスト(34)が塗布されている。しかし、放熱部材(42)の表面にはソルダーレジスト(36)を塗布しない。図9では、金属層(14)の表面にはソルダーレジスト(34)を塗布せず、代わりに、図3(c)等でソルダーレジスト(34)が塗布されるべき部分に金属層(14)が存在しないように、金属層(14)を形成しておく。つまり、金属層(14)は、平面視において、半田層(32)の領域(32A,32B,32C)の形状と略同一の形状を有する。図9の場合においても、半田層(32)の、金属層(14)と接する領域の周囲長の総計は、これらの領域の全体を含む矩形の周囲長や絶縁基板(12)の下面の周囲長より長い。図10では、図9のパワーモジュールにおいて、放熱部材(42)の表面にもソルダーレジスト(36)の塗布を行わない。
非半田領域の幅をある程度の大きさに設定すれば、図8〜図10のいずれにおいても、半田が存在しない領域を形成することができる。非半田領域の幅は、例えば1mm以上にする。図8〜図10の方法によると、ソルダーレジスト(34又は36)を塗布をする工程を減らせるので、パワーモジュールを効率よく作成することができる。
図11は、図1の放熱部材(42)の上面の他の例を示す平面図である。図2では、半田層(32)は3つの半田領域(32A,32B,32C)を有しているが、これらの領域は分離していなくてもよい。例えば、これらがつながっていて、図11のように半田層(32)が1つの領域しか有していなくてもよい。表面張力は、半田層(32)の、金属層(14)と接する領域の周囲長の総計に比例するからである。図11の場合にも、図2の場合とほぼ同様の表面張力が得られる。
図12(a)〜図12(d)、図13(a)〜図13(d)、図14(a)、図14(b)、及び図15(a)〜図15(d)は、図1の放熱部材(42)の上面の更に他の例を示す平面図である。図11〜図15(d)においては、ソルダーレジスト(36)で示された領域以外は、半田層(32)の半田領域である。
絶縁基板(12)等のバランスを保つため、以上の例においては、半田層(32)の領域の形状は点対称である。しかし、表面張力が十分にある場合等には、領域の形状は点対称でなくてもよい。
図16は、パワーモジュールにおいてボイドが形成された場合の例を示す断面図である。図16のパワーモジュールでは、半田が存在しない領域に、絶縁基板(12)、金属層(14)、半田層(32)、及び放熱部材(42)等で囲まれた空間が形成される。封止材(54)によって封止される際に、この空間には空気が残留しやすく、空気が残留すると、封止材(54)によって満たされないボイド(72)が生じる。ボイド(72)は、水の浸入による腐食や絶縁不良の原因となる。封止材(54)の充填時や熱硬化時に減圧してボイド(72)の形成を防止する方法があるが、これには設備が必要であり、製品コストが増大する。そこで、ボイド(72)の形成を防止する構造の例を次に示す。
図17(a)及び図17(b)は、図1のパワーモジュールおいて絶縁基板(12)に貫通孔(74)を設けた場合の例を示す断面図である。これらの図は、図1のパワーモジュールが図9のような構成を有する場合の例を示す。図17(a)及び図17(b)のパワーモジュールにおいて、絶縁基板(12)は、平面視において、半田層(32)の領域(32A,32B,32C)以外の領域で貫通孔(74)を有する。図17(b)のパワーモジュールにおいては、絶縁基板(12)上の金属層(16)も、平面視において絶縁基板(12)と同様の位置に貫通孔(74)を有する。
図18(a)及び図18(b)は、図1のパワーモジュールおいて絶縁基板(12)に貫通孔(74)を設けた場合の他の例を示す断面図である。図18(a)及び図18(b)のパワーモジュールにおいて、絶縁基板(12)及び金属層(14)は、平面視において、半田層(32)の領域(32A,32B,32C)以外の領域で貫通孔(74)を有する。図18(b)のパワーモジュールにおいては、絶縁基板(12)の上面の金属層(16)も、平面視において半田層(32)の領域(32A,32B,32C)以外の領域で、絶縁基板(12)と同様の位置に貫通孔(74)を有する。
図17(a)〜図18(b)のように貫通孔(74)を有することにより、残留した空気が絶縁基板(12)の上方に抜け、ボイド形成を防止することができる。貫通孔(74)の形状は、例えば円柱であるが、他の形状であってもよい。例えば、半田領域(32A,32B,32C)で挟まれた各領域(36B,36C)において、貫通孔(74)は1個又は複数個設けられる。
以上のように本実施形態によると、放熱部材(42)と金属層(14)とを接合するときにおける溶融した半田層(32)の表面張力を大きくすることができる。このため、絶縁基板(12)が半田層(32)に沈みにくくなり、絶縁基板(12)の傾きを抑えることができ、半田層(32)の厚さの最小値(TN)が小さくなり過ぎないようにすることができる。したがって、半田層(32)におけるクラックの発生を抑え、パワーモジュールの冷却性能の低下を防ぐことができる。
本発明の多くの特徴及び優位性は、記載された説明から明らかであり、よって添付の特許請求の範囲によって、本発明のそのような特徴及び優位性の全てをカバーすることが意図される。更に、多くの変更及び改変が当業者には容易に可能であるので、本発明は、図示され記載されたものと全く同じ構成及び動作に限定されるべきではない。したがって、全ての適切な改変物及び等価物は本発明の範囲に入るものとされる。
以上説明したように、本発明は、半導体素子を有するパワーモジュール等について有用である。
12 絶縁基板
14 金属層(第1金属層)
16 金属層(第2金属層)
24 半導体素子
32 半田層
34,36 ソルダーレジスト
42 放熱部材
74 貫通孔

Claims (7)

  1. 絶縁基板(12)と、
    前記絶縁基板(12)の一方の面に搭載された半導体素子(24)と、
    前記絶縁基板(12)の他方の面に形成された第1金属層(14)と、
    放熱部材(42)と、
    前記放熱部材(42)と前記第1金属層(14)とを接合する半田層(32)とを備え、
    前記半田層(32)の、前記第1金属層(14)と接する領域の周囲長の総計は、前記絶縁基板(12)の前記他方の面の周囲長より長く、
    前記絶縁基板(12)は、平面視において、前記半田層(32)の領域以外の領域で貫通孔(74)を有し、
    前記貫通孔(74)は、前記半導体素子(24)では覆われていない
    パワーモジュール。
  2. 請求項1に記載のパワーモジュールにおいて、
    前記半田層(32)の領域は、複数の領域に分割されている
    パワーモジュール。
  3. 請求項2に記載のパワーモジュールにおいて、
    前記複数の領域の一部は、前記絶縁基板(12)の周辺部に対応する位置に設けられている
    パワーモジュール。
  4. 請求項1に記載のパワーモジュールにおいて、
    前記半田層(32)の領域は、前記半導体素子(24)の直下の領域の全体を含む
    パワーモジュール。
  5. 請求項1に記載のパワーモジュールにおいて、
    前記第1金属層(14)又は前記放熱部材(42)の互いに対向する面の少なくとも一方には、平面視において、前記半田層(32)の領域以外の領域でソルダーレジスト(34,36)が塗布されている
    パワーモジュール。
  6. 請求項1に記載のパワーモジュールにおいて、
    前記第1金属層(14)は、平面視において、前記半田層(32)の領域の形状と略同一の形状を有する
    パワーモジュール。
  7. 請求項1記載のパワーモジュールにおいて、
    前記絶縁基板(12)の前記一方の面に第2金属層(16)を更に有し、
    前記第2金属層(16)は、平面視において、前記半田層(32)の領域以外の領域で貫通孔(74)を有し、
    前記貫通孔(74)は、前記半導体素子(24)では覆われていない
    パワーモジュール。
JP2012246741A 2012-11-08 2012-11-08 パワーモジュール Expired - Fee Related JP6232697B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012246741A JP6232697B2 (ja) 2012-11-08 2012-11-08 パワーモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012246741A JP6232697B2 (ja) 2012-11-08 2012-11-08 パワーモジュール

Publications (2)

Publication Number Publication Date
JP2014096461A JP2014096461A (ja) 2014-05-22
JP6232697B2 true JP6232697B2 (ja) 2017-11-22

Family

ID=50939320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012246741A Expired - Fee Related JP6232697B2 (ja) 2012-11-08 2012-11-08 パワーモジュール

Country Status (1)

Country Link
JP (1) JP6232697B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7006812B2 (ja) * 2018-12-10 2022-01-24 富士電機株式会社 半導体装置
JP7120083B2 (ja) 2019-03-06 2022-08-17 株式会社デンソー 半導体装置
CN115336399A (zh) * 2020-03-27 2022-11-11 京瓷株式会社 电子部件搭载用基板以及电子装置
WO2023195325A1 (ja) * 2022-04-04 2023-10-12 三菱電機株式会社 パワーモジュールおよび電力変換装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088372A (ja) * 1994-06-23 1996-01-12 Toshiba Corp 放熱装置
JPH08274228A (ja) * 1995-03-29 1996-10-18 Origin Electric Co Ltd 半導体搭載基板、電力用半導体装置及び電子回路装置
JPH0982844A (ja) * 1995-09-20 1997-03-28 Mitsubishi Electric Corp 半導体モジュール基板及びその製造方法
JP2003258415A (ja) * 2002-02-28 2003-09-12 Hitachi Unisia Automotive Ltd 回路基板装置
JP4124040B2 (ja) * 2002-08-13 2008-07-23 富士電機デバイステクノロジー株式会社 半導体装置
JP4214880B2 (ja) * 2003-10-02 2009-01-28 富士電機デバイステクノロジー株式会社 半導体装置
JP4832419B2 (ja) * 2007-12-25 2011-12-07 トヨタ自動車株式会社 半導体モジュール
JP5104652B2 (ja) * 2008-08-25 2012-12-19 富士電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2014096461A (ja) 2014-05-22

Similar Documents

Publication Publication Date Title
JP5900620B2 (ja) 半導体装置
WO2012157584A1 (ja) 半導体装置とその製造方法
JP6370257B2 (ja) 半導体装置
US20140042609A1 (en) Semiconductor device and method of manufacturing the same
JP5306171B2 (ja) 半導体装置
JP4989552B2 (ja) 電子部品
JP6849660B2 (ja) 半導体装置
JP6232697B2 (ja) パワーモジュール
JP6391527B2 (ja) パワー半導体モジュール
US20140151891A1 (en) Semiconductor package
JP6048238B2 (ja) 電子装置
JP2004253738A (ja) パッケージ基板及びフリップチップ型半導体装置
JP6200759B2 (ja) 半導体装置およびその製造方法
JP2014187264A (ja) 半導体装置
JP2009059821A (ja) 半導体装置
JP6907671B2 (ja) 半導体装置
JP5693395B2 (ja) 半導体装置
JP7156155B2 (ja) 半導体モジュール
JP2014041876A (ja) 電力用半導体装置
JP2010056279A (ja) 半導体装置
JP4992302B2 (ja) パワー半導体モジュール
JP6320347B2 (ja) 半導体装置
JP5268994B2 (ja) 半導体モジュールとその製造方法
WO2021240944A1 (ja) 半導体装置
JP2011181787A (ja) パワー系半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160719

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171009

R151 Written notification of patent or utility model registration

Ref document number: 6232697

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees