JP6907671B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6907671B2
JP6907671B2 JP2017081631A JP2017081631A JP6907671B2 JP 6907671 B2 JP6907671 B2 JP 6907671B2 JP 2017081631 A JP2017081631 A JP 2017081631A JP 2017081631 A JP2017081631 A JP 2017081631A JP 6907671 B2 JP6907671 B2 JP 6907671B2
Authority
JP
Japan
Prior art keywords
base plate
plate
substrate
insulating plate
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017081631A
Other languages
English (en)
Other versions
JP2018182143A (ja
Inventor
太一 伊藤
太一 伊藤
聖一 ▲高▼橋
聖一 ▲高▼橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2017081631A priority Critical patent/JP6907671B2/ja
Priority to DE102018202490.1A priority patent/DE102018202490A1/de
Priority to US15/908,266 priority patent/US10692800B2/en
Priority to CN201810165646.3A priority patent/CN108735679B/zh
Publication of JP2018182143A publication Critical patent/JP2018182143A/ja
Application granted granted Critical
Publication of JP6907671B2 publication Critical patent/JP6907671B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Die Bonding (AREA)

Description

本発明は、半導体装置に関する。
半導体装置は、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等の半導体素子を含んでいる。このような半導体装置は、例えば、電力変換装置として利用されている。
以下、このような半導体装置の一例について図９及び図１０を用いて説明する。
図９は、従来例の半導体装置の平面図の一例であり、図１０は、従来例の半導体装置の断面図の一例である。なお、図１０は、図９の一点鎖線Ｘ１−Ｘ１における断面図である。
半導体装置１００は、基板１４０と、基板１４０がはんだ１６を介して接合された金属ベース板１５とを有している。
基板１４０は、絶縁板１１０と、絶縁板１１０の裏面に形成された金属板１２と、絶縁板１１０のおもて面に形成された導電性を有する導電パターン１３ａ〜１３ｎとを有している。導電パターン１３ａ〜１３ｎには半導体素子、ボンディングワイヤや外部接続端子等（図示を省略）が接合されている。基板１４０は金属板１２がはんだ１６を介して金属ベース板１５に接合されている。
このような半導体装置１００では、はんだ１６の量が少ない場合には、基板１４０と金属ベース板１５との間隙のはんだ１６中にボイド、未接合箇所が発生してしまう。はんだ１６にこのようなボイド等が発生すると、基板１４０から金属ベース板１５に対する熱伝導性が低下してしまい、半導体装置１００の信頼性の低下につながる。そこで、ボイド等が発生しないように、金属ベース板１５上の基板１４０の外周からはんだ１６がはみ出す程度にはんだ１６の量が調整される。図９に示す半導体装置１００では、基板１４０の外周から金属ベース板１５の外周側にはんだ１６のはみ出し部分１６ａ，１６ｂ，１６ｃ，１６ｄが流出している。このため、図１０に示すように、基板１４０から流出したはんだ１６のはみ出し部分１６ｃが基板１４０の絶縁板１１０の側面１１０ａを封止して、導電パターン１３ａとはんだ１６（はみ出し部分１６ｃ）との絶縁距離がＬ２（破線）となっている。
また、基板１４０を金属ベース板１５上にはんだ１６を介して接合する際に、金属ベース板１５上の基板１４０の配置領域に対応する開口を有するソルダーレジストを金属ベース板１５上に形成することが行われている。これにより、基板１４０の位置合わせを適切に行うことができる。さらに、はんだ１６の溶融時、ボイドが抜ける際のはんだ１６の噴出によるはんだボールの発生を抑制することができる（例えば、特許文献１参照）。
特開２０１７−５１３７号公報
しかし、上記半導体装置１００では、図１０に示すように、基板１４０からはんだ１６のはみ出し部分１６ｃが流出するため、導電パターン１３ａとはんだ１６（はみ出し部分１６ｃ）との絶縁距離Ｌ２が短くなってしまう。絶縁距離Ｌ２が短くなると、導電パターン１３ａとはんだ１６（はみ出し部分１６ｃ）とが短絡して絶縁破壊が生じてしまうという問題点があった。
このような半導体装置１００において、絶縁距離Ｌ２を絶縁破壊が生じないように十分保つためには、導電パターン１３ａと絶縁板１１０との沿面距離Ｗ２を長くする必要がある。しかし、沿面距離Ｗ２を長くすると、基板１４０のサイズを拡張する必要が生じ、半導体装置１００の大型化に繋がるという問題点があった。
本発明は、このような点に鑑みてなされたものであり、小型化を図りつつ、絶縁破壊の発生を低減することができる半導体装置を提供することを目的とする。
本発明の一観点によれば、絶縁板と前記絶縁板の裏面に形成された金属板と前記絶縁板のおもて面に形成された導電パターンとを有する基板と、前記基板の前記金属板が接合部材を介して主面に接合されたベース板と、平面視で前記導電パターンの外側に面する第１の側面に平行な方向に対して前記ベース板上に直線状であって途切れずに連続した帯状に形成されたレジスト部材と、を有し、前記レジスト部材の前記基板側の辺縁部は、前記金属板の前記外側に面する第２の側面の直下の前記ベース板上の第１の位置と前記ベース板上の前記第１の位置から前記外側の第２の位置との間に形成され、前記第２の位置は、前記絶縁板の前記外側に面する第３の側面の直下の前記ベース板上の第３の位置から、前記ベース板の前記主面から前記絶縁板の前記おもて面までの高さを前記ベース板と前記接合部材との接触角の正接で除算して得られる距離離れている、半導体装置が提供される。
開示の技術によれば、半導体装置の小型化を図りつつ、絶縁破壊の発生を低減して、半導体装置の信頼性の低下を防止することができる。
第１の実施の形態の半導体装置の平面図である。 第１の実施の形態の半導体装置の断面図（レジスト部材有り）である。 第１の実施の形態の半導体装置の断面図（レジスト部材無し）である。 第１の実施の形態の半導体装置のレジスト部材の位置を説明するための断面図である（その１）。 第１の実施の形態の半導体装置のレジスト部材の位置を説明するための断面図である（その２）。 第１の実施の形態の半導体装置のレジスト部材の位置を説明するための断面図である（その３）。 第２の実施の形態の半導体装置の平面図である。 第３の実施の形態の半導体装置の平面図である。 従来例の半導体装置の平面図の一例である。 従来例の半導体装置の断面図の一例である。
以下、図面を参照して、実施の形態について説明する。
［第１の実施の形態］
第１の実施の形態の半導体装置について、図１〜図３を用いて説明する。
図１は、第１の実施の形態の半導体装置の平面図である。
図２は、第１の実施の形態の半導体装置の断面図（レジスト部材有り）であり、図３は、第１の実施の形態の半導体装置の断面図（レジスト部材無し）である。なお、図２は、図１の一点鎖線Ｘ１−Ｘ１における断面図、図３は、図１の一点鎖線Ｘ２−Ｘ２における断面図をそれぞれ示している。
半導体装置１０は、基板１４と、基板１４上にはんだ（図示を省略）を介して設けられた半導体素子１８と、基板１４がはんだ１６（接合部材）を介して接合された金属ベース板１５（ベース板）とを有している。
なお、以下では、後述する導電パターン１３ａ〜１３ｎについて、区別しない場合には、導電パターン１３と表す。
基板１４は、絶縁板１１と、絶縁板１１の裏面に形成された金属板１２と、絶縁板１１のおもて面に形成された導電パターン１３ａ〜１３ｎとを有している。なお、基板１４の縦の長さは、２０ｍｍ以上、１００ｍｍ以下であり、横の長さは、１０ｍｍ以上、６０ｍｍ以下である。
絶縁板１１は、熱伝導性に優れた酸化アルミニウム、窒化アルミニウム、窒化珪素等の高熱伝導性のセラミックスにより構成されている。なお、絶縁板１１の厚さは、０．１ｍｍ以上、１．０ｍｍ以下である。
金属板１２は、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金等の金属により構成されている。なお、金属板１２の厚さは、０．１ｍｍ以上、４．０ｍｍ以下である。
導電パターン１３ａ〜１３ｎは、導電性に優れた銅あるいは銅合金等の金属により構成されている。なお、絶縁板１１上に形成された導電パターン１３ａ〜１３ｎは一例であって、この場合以外のパターンの形状、個数であっても構わない。なお、導電パターン１３ａ〜１３ｎの厚さは、０．１ｍｍ以上、４．０ｍｍ以下である。
また、導電パターン１３ａ〜１３ｎは、絶縁板１１の各辺に対して以下の沿面距離を設けて絶縁板１１に配置されている。導電パターン１３ａ，１３ｂ，１３ｄ，１３ｅ（の外側（図１中右側）に面する側面）は、絶縁板１１の図１中右辺に対して沿面距離Ｗ１が設けられている。以下、導電パターン１３ａ〜１３ｎにおいて、基板１４の外周側に面する側面を第１の側面と呼ぶ。例えば、図２では、側面１３ａ１は第１の側面である。導電パターン１３ｅ，１３ｆ，１３ｈ，１３ｉの第１の側面（図１中下側）は、絶縁板１１の図１中下辺に対して沿面距離Ｗ２が設けられている。導電パターン１３ｉ，１３ｋ，１３ｌ，１３ｎの第１の側面（図１中左側）は、絶縁板１１の図１中左辺に対して沿面距離Ｗ１が設けられている。導電パターン１３ｍ，１３ｎ，１３ｇ，１３ａの第１の側面（図１中上側）は、絶縁板１１の図１中上辺に対して沿面距離Ｗ２が設けられている。なお、沿面距離Ｗ１は、例えば、０．６ｍｍであって、沿面距離Ｗ２は、例えば、沿面距離Ｗ１よりも長く、１．５ｍｍである。
このような構成を有する基板１４として、例えば、ＤＣＢ（Direct Copper Bonding）基板、ＡＭＢ（Active Metal Brazed）基板を用いることができる。基板１４は、半導体素子１８で発生した熱を導電パターン１３、絶縁板１１、金属板１２及び金属板１２と金属ベース板１５の間に位置するはんだ１６を介して、金属ベース板１５側に伝導させることができる。
半導体素子１８は、例えば、ＩＧＢＴ、パワーＭＯＳＦＥＴ等のスイッチング素子を含んでいる。このような半導体素子１８は、例えば、裏面に主電極としてドレイン電極（または、コレクタ電極）を、おもて面に、主電極としてゲート電極及びソース電極（または、エミッタ電極）をそれぞれ備えている。
また、半導体素子１８は、必要に応じて、ＳＢＤ（Schottky Barrier Diode）、ＦＷＤ（Free Wheeling Diode）等のダイオードを含んでいる。このような半導体素子１８は、裏面に主電極としてカソード電極を、おもて面に主電極としてアノード電極をそれぞれ備えている。
このような半導体素子１８は、その裏面側が、例えば、導電パターン１３ｇ上にはんだ（図示を省略）により接合されている。また、半導体素子１８は、この場合に限らず、複数あってもよく、適宜導電パターン１３上に接合される。
なお、基板１４上では、導電パターン１３間、所定の導電パターン１３と半導体素子１８との間がボンディングワイヤ（図示を省略）で電気的にそれぞれ接続されている。これにより、半導体素子１８を含む所定の回路が構成される。
はんだ１６は、例えば、鉛を含まない銀系、金系、銅系または錫系のものが用いられる。金属ベース板１５に基板１４を接合する際には、まず、金属ベース板１５の基板１４の接合領域にはんだペーストを塗布またははんだ板を設置して、この上に基板１４を配置する。次いで、加熱してはんだペースト（またははんだ板）を溶融し、そして、固化する。こうすることで、金属ベース板１５に、基板１４の金属板１２をはんだ１６を介して接合することができる。なお、金属ベース板１５と金属板１２との間のはんだ１６の厚さは、０．０５ｍｍ以上、０．５ｍｍ以下である。
この際、金属ベース板１５の反り状態に応じて、はんだ１６の流動方向が変動し、また、基板１４の金属ベース板１５に対する位置合わせの誤差により基板１４の外周からはんだ１６がはみ出してしまう。
しかしながら、このはんだ１６のはみ出し部分を特定することは難しい。例えば、図１の場合には、後述するように金属ベース板１５の基板１４の図１中の左辺及び右辺に平行にレジスト部材１７ａ，１７ｂをそれぞれ形成している。このため、はんだ１６は基板１４の図１中の左辺及び右辺からのはみ出しは抑制される。一方、はんだ１６は基板１４の図１中の上辺及び下辺からはみ出し部分１６ａ，１６ｂがそれぞれ流出する。
金属ベース板１５は、熱伝導性に優れた、例えば、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種から構成される合金、アルミニウムと炭化シリコンとからなる複合材、マグネシウムと炭化シリコンとからなる複合材料等により構成されている。また、耐食性を向上させるために、例えば、ニッケル等の材料をめっき処理等により金属ベース板１５の表面に形成してもよい。具体的には、ニッケルの他に、ニッケル−リン合金、ニッケル−ボロン合金等がある。
また、金属ベース板１５は基板１４の図１中の右辺及び左辺に沿って、レジスト部材１７ａ，１７ｂがそれぞれ帯状に形成されている。レジスト部材１７ａ，１７ｂは、はんだ１６が余計な部分（例えば、基板１４の図１中の右辺から外側並びに左辺から外側）に流出しないように形成される。このようなレジスト部材１７ａ，１７ｂは、はんだぬれ性が金属ベース板１５よりも悪い材料からなる。例えば、エポキシ樹脂やアクリル樹脂等の有機系またはカーボンやケイ酸塩等の無機系を用いることができる。金属ベース板１５上に形成されたレジスト部材１７ａ，１７ｂの幅は、０．２ｍｍ以上、５．０ｍｍ以下である。
なお、この金属ベース板１５の裏面側に冷却器（図示を省略）をはんだまたは銀ろう等を介して接合させ、または、サーマルペースト等を介して機械的に取りつけることができる。これにより放熱性を向上させることも可能である。この場合の冷却器は、例えば、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種から構成される合金等により構成されている。また、冷却器として、フィン、または、複数のフィンから構成されるヒートシンク並びに水冷による冷却装置等を適用することができる。また、金属ベース板１５は、このような冷却器と一体的に構成されてもよい。その場合は、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種により構成される。そして、耐食性を向上させるために、例えば、ニッケル等の材料をめっき処理等により冷却器と一体化された放熱板の表面に形成してもよい。具体的には、ニッケルの他に、ニッケル−リン合金、ニッケル−ボロン合金等がある。
このような半導体装置１０では、金属ベース板１５の基板１４の図１中の左辺及び右辺にレジスト部材１７ａ，１７ｂをそれぞれ帯状に形成している。このため、半導体装置１０の基板１４の左辺及び右辺からはんだ１６の金属ベース板１５の外周への流出はレジスト部材１７ａ，１７ｂにより抑制される。例えば、図１における基板１４の右辺では、図２に示されるように、レジスト部材１７ａの基板１４側の辺縁部１７ａ１が絶縁板１１の側面１１ａの直下の位置１５ｂに形成されている。この際、基板１４と金属ベース板１５との間からのはんだ１６の流出がレジスト部材１７ａにより抑制される。これにより、はんだ１６の基板１４からのはみ出しが防止されて、はんだ１６は絶縁板１１の突出部の裏面１１ｂの一部を覆うものの、絶縁板１１の側面１１ａを覆うことがなく、導電パターン１３ａとはんだ１６との絶縁距離Ｌ１（破線）を確保することができる。絶縁距離Ｌ１は、少なくとも、絶縁板１１の側面１１ａの高さに相当する長さの一部を含むことが望まれる。こうすることで、導電パターン１３ａと絶縁板１１との沿面距離Ｗ１を（少なくとも、レジスト部材１７ａ，１７ｂが形成されていない場合の沿面距離Ｗ２よりも）小さくすることができる。したがって、基板１４の図１中の幅Ｗａを、例えば、図９の基板１４０（レジスト部材無し）の幅Ｗｂよりも縮小することができ、半導体装置１０の小型化を図ることができるようになる。または、基板１４の図１中の幅Ｗａ方向の導電パターン１３の配置領域を増加することが可能となる。
なお、半導体装置１０におけるレジスト部材１７ａ，１７ｂは、基板１４の図１中の左辺及び右辺に代わり、基板１４の図１中の上辺及び下辺に形成することができる。但し、レジスト部材１７ａ，１７ｂを基板１４の図１中の左辺及び右辺と共に、図１中の上辺及び下辺に（基板１４の外周を全て囲むように）形成すると、はんだ接合時に、はんだ１６の逃げ場を失って、はんだ１６が導電パターン１３ａ〜１３ｎ、半導体素子１８等に飛散してしまう。そして、飛散したはんだ１６により導電パターン１３ａ〜１３ｎ、半導体素子１８が短絡してしまい、半導体装置１０の信頼性が低下してしまう。このため、基板１４の外周にレジスト部材１７ａ，１７ｂを形成する場合には、はんだ１６が逃げられるような空きを設ける必要がある。さらに好ましくは、レジスト部材１７ａ，１７ｂは、基板１４の外周のうち、一対の対向する辺に沿って形成する。こうすることで、はんだ接合時の基板１４下でのはんだ１６の流動がスムーズになる。さらに、沿面距離を短くすることができると同時に、局所的なはんだ１６の流出やはんだ１６の飛散を抑えることができる。
なお、図１の半導体装置１０において、このようにしてレジスト部材１７ａ，１７ｂが形成されていない基板１４の図１中の上辺及び下辺では基板１４からはんだ１６のはみ出し部分１６ａ，１６ｂが金属ベース板１５の外周にそれぞれ流出している。例えば、図３に示されるように、半導体装置１０において、金属ベース板１５の基板１４の図１中の上辺では、基板１４と金属ベース板１５との間からのはんだ１６のはみ出し部分１６ａが流出して、絶縁板１１の側面１１ａを覆っている。このため、導電パターン１３ａとはんだ１６（はみ出し部分１６ａ）との絶縁距離Ｌ２を十分確保するために、導電パターン１３ａと絶縁板１１との沿面距離Ｗ２を、沿面距離Ｗ１よりも長く設定することになる。
ここで、レジスト部材１７ａ，１７ｂの基板１４に対する金属ベース板１５上の形成位置について、図２、図４及び図５を用いて説明する。
図４及び図５は、第１の実施の形態の半導体装置のレジスト部材の位置を説明するための断面図である。なお、図４及び図５の半導体装置１０の断面箇所は、図１の一点鎖線Ｘ１−Ｘ１である。
導電パターン１３ａとはんだ１６との絶縁距離Ｌ１は、少なくとも、絶縁板１１の側面１１ａの高さに相当する長さの一部を含むようにすることが望まれる。このため、レジスト部材１７ａは、その基板１４側の辺縁部１７ａ１が、金属ベース板１５上において、金属板１２の側面１２ａの直下の位置１５ａ（図４）から、絶縁板１１の側面１１ａの直下の位置１５ｂ（図２）、さらに、絶縁板１１の側面１１ａの直下の位置１５ｂの近傍（図５）までの間に形成されることが考えられる。
以下、金属板１２において、基板１４の外周側に面する側面を第２の側面と呼ぶ。例えば、側面１２ａは、第２の側面である。同様に、絶縁板１１において、基板１４の外周側に面する側面を第３の側面と呼ぶ。例えば、側面１１ａは、第３の側面である。金属ベース板１５上において、側面１２ａ（第２の側面）の直下の位置１５ａを第１の位置と呼ぶ。同様に、金属ベース板１５上において、側面１１ａ（第３の側面）の直下の位置１５ｂを第３の位置と呼ぶ。
なお、図２，４，５では、側面１３ａ１（第１の側面（導電パターン１３ａにおける、基板１４の外周側に面する側面））と側面１２ａ（第２の側面（金属板１２において、基板１４の外周側に面する側面））は、側面１１ａ（第３の側面（絶縁板１１において、基板１４の外周側に面する側面））から同じ距離離れているが、異なっていてもかまわない。基板１４において、側面１１ａ（第３の側面）が最も外周にあればよく、側面１３ａ１（第１の側面）が側面１２ａ（第２の側面）より内側であってもよく、側面１２ａ（第２の側面）が側面１３ａ１（第１の側面）より内側であってもよい。
図４の場合には、金属ベース板１５上のレジスト部材１７ａの基板１４側の辺縁部１７ａ１が位置１５ａ（第１の位置）に形成されることで、絶縁板１１の突出部の裏面１１ｂははんだ１６に覆われない。導電パターン１３ａのはんだ１６に対する絶縁距離Ｌ１は、突出部の裏面１１ｂの長さと、絶縁板１１の側面１１ａの高さに相当する長さと、沿面距離Ｗ１とを含む。絶縁距離Ｌ１を最も長くすることができる。このため、この場合には、導電パターン１３ａの絶縁板１１に対する沿面距離Ｗ１を最も小さくすることが可能となる。なお、レジスト部材１７ａの基板１４側の辺縁部１７ａ１が位置１５ａ（第１の位置）より基板１４内側（金属板１２と金属ベース板１５との間）に形成されると、金属板１２と金属ベース板１５とのはんだ１６による接合強度が低下するため、好ましくない。
また、図２の場合には、金属ベース板１５上のレジスト部材１７ａの基板１４側の辺縁部１７ａ１は位置１５ｂ（第３の位置）に形成される。このため、はんだ１６は、絶縁板１１の突出部の裏面１１ｂの一部を覆う。導電パターン１３ａのはんだ１６に対する絶縁距離Ｌ１は、突出部の裏面１１ｂのはんだ１６に覆われていない部分の長さと、絶縁板１１の側面１１ａの高さに相当する長さと、沿面距離Ｗ１とを含む。これにより、導電パターン１３ａとはんだ１６との間に十分な絶縁距離Ｌ１を設けることができる。このため、導電パターン１３ａの絶縁板１１に対する沿面距離Ｗ１を小さくすることが可能となる。
したがって、上記の図２〜図４の記載によれば、レジスト部材１７ａは、その辺縁部１７ａ１が位置１５ａ（第１の位置）（図４）と位置１５ｂ（第３の位置）（図２）との間に配置されるように金属ベース板１５上に形成される。こうすることで、レジスト部材１７ａを配置しない場合（図３）に比べて、導電パターン１３ａとはんだ１６との絶縁距離Ｌ１を長くすることができる。そのため、導電パターン１３ａと絶縁板１１との沿面距離Ｗ１（図２及び図４）を、沿面距離Ｗ２（図３）よりも短く設定することができる。
また、図５の場合には、金属ベース板１５上のレジスト部材１７ａの基板１４側の辺縁部１７ａ１は位置１５ｂ（第３の位置）近傍に形成される。このため、はんだ１６は、絶縁板１１の突出部の裏面１１ｂを覆うため、導電パターン１３ａのはんだ１６に対する絶縁距離Ｌ１は絶縁板１１の側面１１ａの高さに相当する長さと沿面距離Ｗ１とを含む。これにより、導電パターン１３ａとはんだ１６との間に十分な絶縁距離Ｌ１を設けることができる。
なお、レジスト部材１７ａの金属ベース板１５上での形成位置は、導電パターン１３ｂ，１３ｄ，１３ｅに対しても同様である。また、レジスト部材１７ｂの金属ベース板１５上での形成位置は、レジスト部材１７ａと同様に、導電パターン１３ｉ，１３ｋ，１３ｌ，１３ｎに対して形成される。
さらに、図５の場合のレジスト部材１７ａを絶縁板１１の側面１１ａの直下の位置１５ｂ（第３の位置）近傍から金属ベース板１５の外周側に移動して形成した場合について図６を用いて説明する。
図６は、第１の実施の形態の半導体装置のレジスト部材の位置を説明するための断面図である。なお、図６において、金属ベース板１５のおもて面から絶縁板１１のおもて面までの高さをＨ、金属ベース板１５の絶縁板１１の側面１１ａ（第３の側面）の直下の位置１５ｂ（第３の位置）からレジスト部材１７ａの辺縁部１７ａ１までの長さをＬとする。
（破線で示される）レジスト部材１７ａの辺縁部１７ａ１が位置１５ｃ（以下、第２の位置と呼ぶ）に配置されるように形成される場合には、はんだ１６の基板１４からの（破線で示される）はみ出し部分１６ａは絶縁板１１の突出部の裏面１１ｂ及び側面１１ａ全面を覆っている。この場合のＬ（＝Ｌmax）は次式（１）で表される。
Ｌ＝Ｈ／（ｔａｎα）＝Ｌmax ・・・（１）
但し、αはレジスト部材１７ａで流出が制止されたときのはんだ１６のはみ出し部分１６ａにおける、金属ベース板１５とはんだ１６との接触角である。この接触角αは、はんだ１６の材質、金属ベース板１５の表面状態、はんだ溶融時の温度等により制御することができる。好ましくは、３０°以上、６０°以下である。接触角αが３０°である場合、Ｌmax＝Ｈ√３である。例えば、基板１４の絶縁板１１の厚さが０．６４ｍｍ、金属板１２の厚さが０．４０ｍｍ、金属ベース板１５と金属板１２との間のはんだ１６の厚さが０．２０ｍｍ、接触角αが３０°の場合には、Ｌmaxは２．１５ｍｍである。
この場合、導電パターン１３ａとはんだ１６（はみ出し部分１６ａ）との絶縁距離を十分に保つために、導電パターン１３ａは絶縁板１１に対して沿面距離を長くする必要がある。このため、導電パターン１３ａの側面１３ａ１（第１の側面）は、例えば、破線で表される位置である必要がある。
レジスト部材１７ａについて、その辺縁部１７ａ１を位置１５ｃ（第２の位置）から矢印Ａ方向に沿って絶縁板１１の側面１１ａの直下の位置１５ｂ（第３の位置）側に移動させる。すると、レジスト部材１７ａの辺縁部１７ａ１におけるはんだ１６の接触角αは一定であるために、絶縁板１１の側面１１ａ（第３の側面）を覆うはんだ１６のはみ出し部分１６ａが矢印Ｂ方向に移動する。このため、絶縁板１１の側面１１ａ（第３の側面）が露出されるようになり、導電パターン１３ａとはんだ１６との絶縁距離が長くなる。これに伴って、導電パターン１３ａの側面１３ａ１（第１の側面）を破線で表される位置から実線で表される位置（矢印Ｃ方向）に拡張することができる。
したがって、上記の図２〜図６の記載によれば、導電パターン１３ａとはんだ１６との絶縁距離が長くなるように、レジスト部材１７ａは、その辺縁部１７ａ１が位置１５ａ（第１の位置）（図４）と位置１５ｃ（第２の位置）（図６）との間に配置されるように金属ベース板１５上に形成される。この際、位置１５ｂ（第３の位置）と位置１５ｃ（第２の位置）との間は（０＜）Ｌ＜Ｌmaxの条件に基づく。
なお、レジスト部材１７ａの金属ベース板１５上での形成位置は、導電パターン１３ｂ，１３ｄ，１３ｅに対しても同様である。また、レジスト部材１７ｂの金属ベース板１５上での形成位置は、レジスト部材１７ａと同様に、導電パターン１３ｉ，１３ｋ，１３ｌ，１３ｎに対して形成される。
このように上記半導体装置１０は、絶縁板１１と絶縁板１１の裏面に形成された金属板１２と絶縁板１１のおもて面に形成された導電パターン１３とを有する基板１４と、基板１４の金属板１２がはんだ１６を介しておもて面に接合された金属ベース板１５と、平面視で導電パターン１３の外側に面する側面に平行して金属ベース板１５上に帯状に形成されたレジスト部材１７ａとを有している。
この際、レジスト部材１７ａの基板１４側の辺縁部１７ａ１は、絶縁板１１の外側に面する側面１１ａ（第３の側面）の直下の金属ベース板１５上である位置１５ｂ（第３の位置）の近傍に形成される。具体的には、辺縁部１７ａ１は、金属板１２の外側に面する側面１２ａ（第２の側面）の直下の金属ベース板１５上の位置１５ａ（第１の位置）と、位置１５ｃ（第２の位置）との間に形成される。位置１５ｃ（第２の位置）は、位置１５ｂ（第３の位置）から、「金属ベース板１５のおもて面から絶縁板１１のおもて面までの高さＨ」を「金属ベース板１５とはんだ１６との接触角αの正接（ｔａｎα）」で除算して得られる距離（Ｈ／（ｔａｎα））離れた位置である。例えば、レジスト部材１７ａの基板１４側の辺縁部１７ａ１は、位置１５ａ（第１の位置）と、位置１５ｂ（第３の位置）から外側にＨ√３離れた位置１５ｃ（第２の位置）との間に形成される。なお、レジスト部材１７ｂの場合も上記と同様である。
これにより、導電パターン１３のはんだ１６に対する絶縁距離を十分に取ることが可能となるために、導電パターン１３と絶縁板１１との沿面距離を小さくすることができる。したがって、絶縁板１１の面積を小さくすることができることから、半導体装置１０の面積サイズを小型化することができ、なおかつ、絶縁破壊の発生を低減することができる。
［第２の実施の形態］
第２の実施の形態の半導体装置１０ａについて、図７を用いて説明する。
図７は、第２の実施の形態の半導体装置の平面図である。
半導体装置１０ａは、３つの基板１４，２４，３４と、基板１４，２４，３４がはんだ（図示を省略）を介して並列に接合された金属ベース板２５とを有している。
基板２４，３４は、第１の実施の形態の基板１４と同様に、絶縁板２１，３１と、絶縁板２１，３１の裏面に形成された金属板（図示を省略）と、絶縁板２１，３１のおもて面に形成された導電パターン２３ａ〜２３ｎ，３３ａ〜３３ｎとをそれぞれ有している。
絶縁板２１，３１は、第１の実施の形態の絶縁板１１と同様の材質により構成されている。金属板は、第１の実施の形態の金属板１２と同様の材質により構成されている。また、導電パターン２３ａ〜２３ｎ，３３ａ〜３３ｎは、第１の実施の形態の導電パターン１３ａ〜１３ｎと同様の材質により構成されている。
金属ベース板２５は、第１の実施の形態の金属ベース板１５と同様の材質により構成されており、金属ベース板１５と同様のめっき処理等が行われている。また、金属ベース板２５は、平面視で矩形状に構成されている。
このような金属ベース板２５のおもて面の真ん中に基板１４が接合されて、基板１４の図７中の右辺及び左辺にそれぞれレジスト部材１７ａ，１７ｂが基板１４に沿って形成されている。また、金属ベース板２５のおもて面の基板１４の左側にレジスト部材１７ｂを挟んで基板２４が接合されており、金属ベース板２５のおもて面の基板１４の右側にレジスト部材１７ａを挟んで基板３４が接合されている。
この際、基板１４では、第１の実施の形態と同様に、導電パターン１３ａ，１３ｂ，１３ｄ，１３ｅは、絶縁板１１の図７中の右辺に対して沿面距離Ｗ１（図示を省略）を設けることができる。導電パターン１３ｅ，１３ｆ，１３ｈ，１３ｉは、絶縁板１１の図７中の下辺に対して沿面距離Ｗ２を設けることができる。導電パターン１３ｉ，１３ｋ，１３ｌ，１３ｎは、絶縁板１１の図７中の左辺に対して沿面距離Ｗ１（図示を省略）が設けられている。導電パターン１３ｍ，１３ｎ，１３ｇ，１３ａは、絶縁板１１の図７中の上辺に対して沿面距離Ｗ２を設けることができる。
したがって、基板１４では、第１の実施の形態（図２、図４及び図５）と同様に、レジスト部材１７ａが形成されることにより、導電パターン１３ａ，１３ｂ，１３ｄ，１３ｅの絶縁板１１に対して沿面距離Ｗ２よりも小さい沿面距離Ｗ１を設けることができる。同様に、レジスト部材１７ｂが形成されることにより、導電パターン１３ｉ，１３ｋ，１３ｌ，１３ｎの絶縁板１１に対して沿面距離Ｗ２よりも小さい沿面距離Ｗ１を設けることができる。
また、基板２４では、導電パターン２３ａ，２３ｂ，２３ｄ，２３ｅは、絶縁板２１の図７中の右辺に対して沿面距離Ｗ１を設けることができる。導電パターン２３ｅ，２３ｆ，２３ｈ，２３ｉは、絶縁板２１の図７中の下辺に対して沿面距離Ｗ２を設けることができる。導電パターン２３ｉ，２３ｋ，２３ｌ，２３ｎは、絶縁板２１の図７中の左辺に対して沿面距離Ｗ２を設けることができる。導電パターン２３ｍ，２３ｎ，２３ｇ，２３ａは、絶縁板２１の図７中の上辺に対して沿面距離Ｗ２を設けることができる。
したがって、レジスト部材１７ｂが形成されている基板２４の図７中の右辺側の導電パターン２３ａ，２３ｂ，２３ｄ，２３ｅは、第１の実施の形態（図２、図４及び図５）と同様に、レジスト部材１７ｂにより、はんだの流出が抑制される。このため、導電パターン２３ａ，２３ｂ，２３ｄ，２３ｅは、はんだに対して十分な絶縁距離を維持することができ、導電パターン２３ａ，２３ｂ，２３ｄ，２３ｅの絶縁板２１に対する沿面距離Ｗ１を沿面距離Ｗ２よりも小さくすることができる。
なお、はんだがはみ出してしまうおそれがあるために、基板２４のレジスト部材１７ｂが形成されていない導電パターン２３ｅ，２３ｆ，２３ｉ，２３ｋ，２３ｌ，２３ｎ，２３ｇ，２３ａは、絶縁板２１の図７中の下辺、左辺、上辺に対して沿面距離Ｗ１よりも長い沿面距離Ｗ２を設けている。
また、基板３４では、導電パターン３３ａ，３３ｂ，３３ｄ，３３ｅは、絶縁板３１の図７中の右辺に対して沿面距離Ｗ２を設けることができる。導電パターン３３ｅ，３３ｆ，３３ｈ，３３ｉは、絶縁板３１の図７中の下辺に対して沿面距離Ｗ２を設けることができる。導電パターン３３ｉ，３３ｋ，３３ｌ，３３ｎは、絶縁板３１の図７中の左辺に対して沿面距離Ｗ１を設けることができる。導電パターン３３ｍ，３３ｎ，３３ｇ，３３ａは、絶縁板３１の図７中の上辺に対して沿面距離Ｗ２を設けることができる。
したがって、レジスト部材１７ａが形成されている基板３４の左辺側の導電パターン３３ｉ，３３ｋ，３３ｌ，３３ｎは、第１の実施の形態（図２、図４及び図５）と同様に、レジスト部材１７ａにより、はんだの流出が抑制される。このため、導電パターン３３ｉ，３３ｋ，３３ｌ，３３ｎは、はんだに対して十分な絶縁距離を維持することができ、導電パターン３３ｉ，３３ｋ，３３ｌ，３３ｎの絶縁板３１に対する沿面距離Ｗ１を沿面距離Ｗ２よりも小さくすることができる。
なお、はんだがはみ出してしまうおそれがあるために、基板３４のレジスト部材１７ａが形成されていない導電パターン３３ａ，３３ｂ，３３ｄ，３３ｅ，３３ｆ，３３ｇ，３３ｉ，３３ｍ，３３ｎは、絶縁板３１の図７中の右辺、下辺、上辺に対して沿面距離Ｗ１よりも長い沿面距離Ｗ２を設けている。
ところで、平面視で矩形状の金属ベース板２５は、そのおもて面の中心部を下側に下に凸（凹状）に反る傾向が強い。このため、図７に示すように基板１４，２４，３４を金属ベース板２５に接合するはんだ（図示を省略）は、金属ベース板２５上を図７の破線矢印方向に流動する。そこで、レジスト部材１７ａ，１７ｂを基板１４の図７中の右辺及び左辺にそれぞれ形成している。これにより、金属ベース板２５上の図７の破線矢印方向へのはんだの流動を抑制することができる。
以上のように、図７の半導体装置１０ａは、金属ベース板２５上に、レジスト部材１７ａ，１７ｂを挟んで基板１４の側部にそれぞれ別の基板２４，３４が形成されている。これにより、少ないレジスト部材１７ａ，１７ｂにおいて効率的に導電パターン１３と絶縁板１１との沿面距離を小さくすることができる。したがって、半導体装置１０ａの面積サイズを小型化することができ、なおかつ、絶縁破壊の発生を低減することができる。さらに、基板１４，２４，３４に跨るはんだの流動が抑えられるため、基板１４，２４，３４間で均一なはんだの量が得られる。そのため、基板１４，２４，３４と金属ベース板２５との間隙のはんだ中に、ボイド未接合部の発生を防ぎ、基板１４，２４，３４からの過度なはんだのはみ出しを抑えることができる。
［第３の実施の形態］
第３の実施の形態の半導体装置１０ｂについて、図８を用いて説明する。
図８は、第３の実施の形態の半導体装置の平面図である。
半導体装置１０ｂは、基板４４と、基板４４がはんだ（図示を省略）を介して接合された金属ベース板４５とを有している。
基板４４は、第１の実施の形態の基板１４と同様に、絶縁板４１と、絶縁板４１の裏面に形成された金属板（図示を省略）と、絶縁板４１のおもて面に形成された導電パターン４３ａ〜４３ｎとを有している。
なお、絶縁板４１は、第１の実施の形態の絶縁板１１と同様の材質により構成されている。金属板は、第１の実施の形態の金属板１２と同様の材質により構成されている。また、導電パターン４３ａ〜４３ｎは、第１の実施の形態の導電パターン１３ａ〜１３ｎと同様の材質により構成されている。
金属ベース板４５は、第１の実施の形態の金属ベース板１５と同様の材質により構成されており、第１の実施の形態の金属ベース板１５と同様のめっき処理等が行われている。
このような金属ベース板４５のおもて面に基板４４の裏面の金属板がはんだを介して接合されて、レジスト部材２７ａ１，２７ｂ１，２７ｂ２，２７ｃ１が基板４４の各辺に沿って適宜形成されている。
具体的には、レジスト部材２７ａ１は、基板４４の図８中の右辺側に導電パターン４３ａの右側に面した側面に対向して金属ベース板４５上に形成されている。レジスト部材２７ｂ１は、基板４４の図８中の左辺側に導電パターン４３ｉの左側に面した側面に対向して金属ベース板４５上に形成されている。レジスト部材２７ｂ２は、基板４４の図８中の左辺側に導電パターン４３ｌの左側に面した側面に対向して金属ベース板４５上に形成されている。レジスト部材２７ｃ１は、基板４４の図８中の下辺側に導電パターン４３ｈの下側に面した側面に対向して金属ベース板４５上に形成されている。
すなわち、レジスト部材２７ａ１，２７ｂ１，２７ｂ２，２７ｃ１に対向する導電パターン４３ａ，４３ｉ，４３ｌ，４３ｈは、第１の実施の形態と同様に、レジスト部材２７ａ１，２７ｂ１，２７ｂ２，２７ｃ１により、はんだの流出が抑制される。このため、導電パターン４３ａ，４３ｉ，４３ｌ，４３ｈは、はんだに対して十分な絶縁距離を確保することができ、導電パターン４３ａ，４３ｉ，４３ｌ，４３ｈの絶縁板５１に対する沿面距離Ｗ１を沿面距離Ｗ２よりも小さくすることができる。
このように、導電パターン４３ａ，４３ｉ，４３ｌ，４３ｈは、レジスト部材２７ａ１，２７ｂ１，２７ｂ２，２７ｃ１が対向するように形成されることで、例えば、図９の導電パターン１３ａ，１３ｉ，１３ｌ，１３ｈよりも主面の面積を拡張することができる。
また、レジスト部材２７ａ１，２７ｂ１，２７ｂ２，２７ｃ１は、導電パターン４３ａ，４３ｉ，４３ｌ，４３ｈの主面の面積を拡張させる場合に限らず、金属ベース板４５の反り状態等を鑑みて、基板４４からはんだが流出しやすい箇所に形成することも可能である。
１０，１０ａ，１０ｂ 半導体装置
１１，２１，３１，４１ 絶縁板
１１ａ，１２ａ，１３ａ１ 側面
１１ｂ 裏面
１２ 金属板
１３ａ〜１３ｎ，１３，２３ａ〜２３ｎ，３３ａ〜３３ｎ，４３ａ〜４３ｎ 導電パターン
１４，２４，３４，４４ 基板
１５，２５，４５ 金属ベース板
１５ａ，１５ｂ，１５ｃ 位置
１６ はんだ
１６ａ，１６ｂ，１６ｃ，１６ｄ はみ出し部分
１７ａ，１７ｂ，２７ａ１，２７ｂ１，２７ｂ２，２７ｃ１ レジスト部材
１７ａ１ 辺縁部
１８ 半導体素子

Claims (12)

  1. 絶縁板と前記絶縁板の裏面に形成された金属板と前記絶縁板のおもて面に形成された導電パターンとを有する基板と、
    前記基板の前記金属板が接合部材を介して主面に接合されたベース板と、
    平面視で前記導電パターンの外側に面する第１の側面に平行な方向に対して前記ベース板上に直線状であって途切れずに連続した帯状に形成されたレジスト部材と、
    を有し、
    前記レジスト部材の前記基板側の辺縁部は、前記金属板の前記外側に面する第２の側面の直下の前記ベース板上の第１の位置と前記ベース板上の前記第１の位置から前記外側の第２の位置との間に形成され、
    前記第２の位置は、前記絶縁板の前記外側に面する第３の側面の直下の前記ベース板上の第３の位置から、前記ベース板の前記主面から前記絶縁板の前記おもて面までの高さを前記ベース板と前記接合部材との接触角の正接で除算して得られる距離離れている、
    半導体装置。
  2. 絶縁板と前記絶縁板の裏面に形成された金属板と前記絶縁板のおもて面に形成された導電パターンとを有する基板と、
    前記基板の前記金属板が接合部材を介して主面に接合されたベース板と、
    平面視で前記導電パターンの外側に面する第１の側面に平行な方向に対して前記ベース板上に直線状であって途切れずに連続した帯状に形成されたレジスト部材と、
    を有し、
    前記レジスト部材の前記基板側の辺縁部は、前記金属板の前記外側に面する第２の側面の直下の前記ベース板上の第１の位置と前記ベース板上の前記第１の位置から前記外側の第２の位置との間に形成され、
    前記第２の位置は、前記絶縁板の前記外側に面する第３の側面の直下の前記ベース板上の第３の位置から、前記ベース板の前記主面から前記絶縁板の前記おもて面までの高さを３の平方根で積算して得られる距離離れている、
    半導体装置。
  3. 前記レジスト部材は、前記基板の外周のうち一対の対向する辺に沿って前記ベース板上にそれぞれ形成されている、
    請求項１に記載の半導体装置。
  4. 前記レジスト部材の前記辺縁部が、前記ベース板上の前記第１の位置と前記第３の位置との間に形成されている、
    請求項１に記載の半導体装置。
  5. 前記レジスト部材は、平面視で前記導電パターンの前記第１の側面に対向して前記ベース板上に形成されている、
    請求項１に記載の半導体装置。
  6. 前記ベース板上に、前記レジスト部材を挟んで前記基板の側部に別の基板がそれぞれ形成されている、
    請求項３に記載の半導体装置。
  7. 絶縁板と前記絶縁板の裏面に形成された金属板と前記絶縁板のおもて面に形成された導電パターンとを有する基板と、
    前記基板の前記金属板が接合部材を介して主面に接合されたベース板と、
    平面視で前記導電パターンの外側に面する第１の側面に平行な方向に対して前記ベース板上に直線状であって途切れずに連続した帯状に形成されたレジスト部材と、
    を有し、
    前記レジスト部材の前記基板側の辺縁部は、前記金属板の前記外側に面する第２の側面の直下の前記ベース板上の第１の位置と前記ベース板上の前記第１の位置から前記外側の第２の位置との間に形成され、
    前記第２の位置は、前記絶縁板の前記外側に面する第３の側面の直下の前記ベース板上の第３の位置から、前記ベース板の前記主面から前記絶縁板の前記おもて面までの高さを前記ベース板と前記接合部材との接触角の正接で除算して得られる距離離れ、
    前記ベース板と前記金属板との間の前記接合部材は前記レジスト部材まで広がっている、
    半導体装置。
  8. 絶縁板と前記絶縁板の裏面に形成された金属板と前記絶縁板のおもて面に形成された導電パターンとを有する基板と、
    前記基板の前記金属板が接合部材を介して主面に接合されたベース板と、
    平面視で前記導電パターンの外側に面する第１の側面に平行な方向に対して前記ベース板上に直線状であって途切れずに連続した帯状に形成されたレジスト部材と、
    を有し、
    前記レジスト部材の前記基板側の辺縁部は、前記金属板の前記外側に面する第２の側面の直下の前記ベース板上の第１の位置と前記ベース板上の前記第１の位置から前記外側の第２の位置との間に形成され、
    前記第２の位置は、前記絶縁板の前記外側に面する第３の側面の直下の前記ベース板上の第３の位置から、前記ベース板の前記主面から前記絶縁板の前記おもて面までの高さを３の平方根で積算して得られる距離離れ、
    前記ベース板と前記金属板との間の前記接合部材は前記レジスト部材まで広がっている、
    半導体装置。
  9. 絶縁板と前記絶縁板の裏面に形成された金属板と前記絶縁板のおもて面に形成された導電パターンとを有する基板と、
    前記基板の前記金属板が接合部材を介して主面に接合されたベース板と、
    平面視で前記導電パターンの外側に面する第１の側面に平行して前記ベース板上に帯状に形成されたレジスト部材と、
    を有し、
    前記レジスト部材の前記基板側の辺縁部は、前記金属板の前記外側に面する第２の側面の直下の前記ベース板上の第１の位置と前記ベース板上の前記第１の位置から前記外側の第２の位置との間に形成され、
    前記第２の位置は、前記絶縁板の前記外側に面する第３の側面の直下の前記ベース板上の第３の位置から、前記ベース板の前記主面から前記絶縁板の前記おもて面までの高さを前記ベース板と前記接合部材との接触角の正接で除算して得られる距離離れて、
    前記接合部材は、前記金属板の前記第２の側面を覆い、さらに、前記第２の側面から前記第３の側面にかけて前記絶縁板の裏面を覆っている、
    半導体装置。
  10. 絶縁板と前記絶縁板の裏面に形成された金属板と前記絶縁板のおもて面に形成された導電パターンとを有する基板と、
    前記基板の前記金属板が接合部材を介して主面に接合されたベース板と、
    平面視で前記導電パターンの外側に面する第１の側面に平行して前記ベース板上に帯状に形成されたレジスト部材と、
    を有し、
    前記レジスト部材の前記基板側の辺縁部は、前記金属板の前記外側に面する第２の側面の直下の前記ベース板上の第１の位置と前記ベース板上の前記第１の位置から前記外側の第２の位置との間に形成され、
    前記第２の位置は、前記絶縁板の前記外側に面する第３の側面の直下の前記ベース板上の第３の位置から、前記ベース板の前記主面から前記絶縁板の前記おもて面までの高さを３の平方根で積算して得られる距離離れて、
    前記接合部材は、前記金属板の前記第２の側面を覆い、さらに、前記第２の側面から前記第３の側面にかけて前記絶縁板の裏面を覆っている、
    半導体装置。
  11. 絶縁板と前記絶縁板の裏面に形成された金属板と前記絶縁板のおもて面に形成された導電パターンとを有する基板と、
    前記基板の前記金属板が接合部材を介して主面に接合されたベース板と、
    平面視で前記導電パターンの外側に面する第１の側面と同じ長さであって、前記第１の側面に対向して前記ベース板上に帯状に形成されたレジスト部材と、
    を有し、
    前記レジスト部材の前記基板側の辺縁部は、前記金属板の前記外側に面する第２の側面の直下の前記ベース板上の第１の位置と前記ベース板上の前記第１の位置から前記外側の第２の位置との間に形成され、
    前記第２の位置は、前記絶縁板の前記外側に面する第３の側面の直下の前記ベース板上の第３の位置から、前記ベース板の前記主面から前記絶縁板の前記おもて面までの高さを前記ベース板と前記接合部材との接触角の正接で除算して得られる距離離れている、
    半導体装置。
  12. 絶縁板と前記絶縁板の裏面に形成された金属板と前記絶縁板のおもて面に形成された導電パターンとを有する基板と、
    前記基板の前記金属板が接合部材を介して主面に接合されたベース板と、
    平面視で前記導電パターンの外側に面する第１の側面と同じ長さであって、前記第１の側面に対向して前記ベース板上に帯状に形成されたレジスト部材と、
    を有し、
    前記レジスト部材の前記基板側の辺縁部は、前記金属板の前記外側に面する第２の側面の直下の前記ベース板上の第１の位置と前記ベース板上の前記第１の位置から前記外側の第２の位置との間に形成され、
    前記第２の位置は、前記絶縁板の前記外側に面する第３の側面の直下の前記ベース板上の第３の位置から、前記ベース板の前記主面から前記絶縁板の前記おもて面までの高さを３の平方根で積算して得られる距離離れている、
    半導体装置。
JP2017081631A 2017-04-17 2017-04-17 半導体装置 Active JP6907671B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017081631A JP6907671B2 (ja) 2017-04-17 2017-04-17 半導体装置
DE102018202490.1A DE102018202490A1 (de) 2017-04-17 2018-02-19 Halbleitervorrichtung
US15/908,266 US10692800B2 (en) 2017-04-17 2018-02-28 Semiconductor device having substrate and base plate joined by joining member
CN201810165646.3A CN108735679B (zh) 2017-04-17 2018-02-28 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017081631A JP6907671B2 (ja) 2017-04-17 2017-04-17 半導体装置

Publications (2)

Publication Number Publication Date
JP2018182143A JP2018182143A (ja) 2018-11-15
JP6907671B2 true JP6907671B2 (ja) 2021-07-21

Family

ID=63679236

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017081631A Active JP6907671B2 (ja) 2017-04-17 2017-04-17 半導体装置

Country Status (4)

Country Link
US (1) US10692800B2 (ja)
JP (1) JP6907671B2 (ja)
CN (1) CN108735679B (ja)
DE (1) DE102018202490A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112352310A (zh) * 2019-01-16 2021-02-09 富士电机株式会社 半导体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2504863B2 (ja) * 1990-10-17 1996-06-05 三菱電機株式会社 半導体装置
US5965944A (en) * 1997-11-12 1999-10-12 International Business Machines Corporation Printed circuit boards for mounting a semiconductor integrated circuit die
JP4093818B2 (ja) * 2002-08-07 2008-06-04 三洋電機株式会社 半導体装置の製造方法
US20040149689A1 (en) * 2002-12-03 2004-08-05 Xiao-Shan Ning Method for producing metal/ceramic bonding substrate
JP3709873B2 (ja) * 2003-02-19 2005-10-26 ソニー株式会社 固体撮像装置及び撮像カメラ
JP2006049777A (ja) * 2004-08-09 2006-02-16 Mitsubishi Electric Corp 半導体集積装置
JP2011100864A (ja) * 2009-11-06 2011-05-19 Toshiba Corp 半導体装置及びその製造方法
US20140339606A1 (en) * 2013-05-16 2014-11-20 Visera Technologies Company Limited Bsi cmos image sensor
CN104347553A (zh) * 2013-07-23 2015-02-11 西安永电电气有限责任公司 一种挖槽阻焊型igbt模块底板
JP6398405B2 (ja) * 2014-07-15 2018-10-03 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP6379815B2 (ja) * 2014-07-31 2018-08-29 富士電機株式会社 半導体装置およびその製造方法
JP2017005137A (ja) * 2015-06-11 2017-01-05 三菱電機株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2018182143A (ja) 2018-11-15
US20180301397A1 (en) 2018-10-18
DE102018202490A1 (de) 2018-10-18
CN108735679B (zh) 2024-03-26
CN108735679A (zh) 2018-11-02
US10692800B2 (en) 2020-06-23

Similar Documents

Publication Publication Date Title
JP7047895B2 (ja) 半導体装置
CN109314063B (zh) 电力用半导体装置
JP6191775B2 (ja) 半導体装置
JP6790372B2 (ja) 半導体装置
JP7136355B2 (ja) 半導体モジュールの回路構造
JP6048238B2 (ja) 電子装置
JP2007027404A (ja) 半導体装置
JP6907671B2 (ja) 半導体装置
JP6638620B2 (ja) 半導体装置
JP6860334B2 (ja) 半導体装置
JP7070661B2 (ja) 半導体装置
JP5975866B2 (ja) 電力用半導体装置
US20180308775A1 (en) Semiconductor device and method of manufacturing same
JP5693395B2 (ja) 半導体装置
JP7131708B2 (ja) 半導体装置
JP2017112280A (ja) 半導体モジュール
JP4794822B2 (ja) パワー半導体装置
JP2014041876A (ja) 電力用半導体装置
JP6316219B2 (ja) パワー半導体モジュール
JP7230419B2 (ja) 半導体装置、半導体装置の製造方法
JP5418654B2 (ja) 半導体装置
JP2007027308A (ja) 半導体装置
JP7294540B2 (ja) 半導体モジュール
WO2022255053A1 (ja) 半導体装置
JP7218806B2 (ja) 半導体装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20191212

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20191212

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210601

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210614

R150 Certificate of patent or registration of utility model

Ref document number: 6907671

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150