JP2007027404A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2007027404A
JP2007027404A JP2005207226A JP2005207226A JP2007027404A JP 2007027404 A JP2007027404 A JP 2007027404A JP 2005207226 A JP2005207226 A JP 2005207226A JP 2005207226 A JP2005207226 A JP 2005207226A JP 2007027404 A JP2007027404 A JP 2007027404A
Authority
JP
Japan
Prior art keywords
electrode
die pad
main surface
semiconductor chip
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005207226A
Other languages
English (en)
Inventor
Munetomo Morioka
宗知 森岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2005207226A priority Critical patent/JP2007027404A/ja
Publication of JP2007027404A publication Critical patent/JP2007027404A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

【課題】 従来の半導体装置では、パッケージから導出するリードのレイアウトが限定的となり、種々の設計変更に対応し難いという問題があった。
【解決手段】 本発明の半導体装置１では、ダイパッド４上にＭＯＳＦＥＴチップ２が固着され、ＭＯＳＦＥＴチップ２上に絶縁性樹脂２０を介してダイパッド１７が固着されている。ダイパッド１７上に異方性導電膜２１を介してＳＢＤチップ３が固着されている。そして、ＭＯＳＦＥＴチップ２またはＳＢＤチップ３の各電極とリード１０〜１２とは、金属細線１４〜１６介して電気的に接続している。この構造により、パッケージ８に対し所望の方向からリード９〜１３導出させることが可能となり、リードの設計自由度を増大させることができる。
【選択図】 図１

Description

本発明は、１パッケージ内に複数の半導体チップを積層して固着し、小型化した半導体装置に関する。
従来の半導体装置では、表裏面側に電極を有する半導体チップ、例えば、Ｎチャネル型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｅｒ）チップとＳＢＤ（Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）チップとが積層され、１パッケージ内に固着されている構造がある。（例えば、特許文献１参照。）。
図５（Ａ）及び（Ｂ）は、特許文献１に開示された半導体装置を示す。図５（Ａ）は、半導体装置の平面図を示す。図５（Ｂ）は、図５（Ａ）のＧ−Ｇ線に沿って切断し、矢印方向に眺めた断面図である。
図５（Ａ）に示す如く、半導体装置７１では、ニッケルまたは半田メッキされた銅製の第１のリードフレーム７２、７３、第２のリードフレーム７４及び第３のリードフレーム７５により積層構造が構成されている。そして、点線７６がパッケージ外周を示すが、パッケージからは第１〜第３のリードフレーム７２〜７５から延在したリードが導出している。
図５（Ｂ）に示す如く、第１のリードフレーム７２には、ＭＯＳＦＥＴチップ７７の表面電極側のソース電極７８が半田ボール７９により固着されている。一方、第１のリードフレーム７３には、ＭＯＳＦＥＴチップ７７の表面電極側のゲート電極８０が半田ボール８１により固着されている。
第２のリードフレーム７４の裏面７４ａ側には、ＭＯＳＦＥＴチップ７７の裏面電極側のドレイン電極８２が導電性接着剤（図示せず）により固着されている。一方、第２のリードフレーム７４の表面７４ｂ側には、ＳＢＤチップ８３の表面電極側のアノード電極８４が半田ボール８５により固着されている。この構造により、ＭＯＳＦＥＴチップ７７のドレイン電極８２とＳＢＤチップ８３のアノード電極８４とが、第２のリードフレーム７４を介して電気的に接続している。
第３のリードフレーム７５には、ＳＢＤチップ８３の裏面電極側のカソード電極８６が導電性接着剤（図示せず）により固着されている。そして、半導体装置７１は、点線７６で示すように、樹脂モールドされている。
次に、従来の半導体装置では、例えば、Ｎチャネル型のＭＯＳＦＥＴとＳＢＤとを内蔵した半導体チップが、リードフレーム型パッケージに搭載されている構造がある（例えば、特許文献２参照。）。
図６（Ａ）及び（Ｂ）は、特許文献２に開示された半導体装置を示す。図６（Ａ）は、半導体装置の平面図を示す。図６（Ｂ）は、図６（Ａ）のＨ−Ｈ線方向の断面図である。
図６（Ａ）に示す如く、半導体装置９１では、ＭＯＳＦＥＴとＳＢＤとを内蔵した半導体チップ９２の裏面電極側のドレイン電極１０１（図６（Ｂ）参照）が、ダイパッド９３上に固着している。半導体チップ９２の表面電極側のソース電極９４が、金属ストラップ９５によりリード９６と固着している。また、半導体チップ９２の表面電極側のゲート電極９７が、ボンディングワイヤ９８によりリード９９と電気的に接続している。尚、点線で示す領域がＳＢＤのアノード領域１００であり、ＭＯＳＦＥＴのソース電極９４がアノード電極として用いられる。
図６（Ｂ）に示す如く、金属ストラップ９５の一端部側がＳＢＤのアノード領域１００を完全に覆うようにソース電極９４と固着し、金属ストラップ９５の他端部側がリード９６と固着している。尚、ＭＯＳＦＥＴのドレイン電極１０１がＳＢＤのカソード電極として用いられる。
特開２００４−３４２８８０号公報（第１０−１３頁、第４−６図） 特開２００４−１０３６６４号公報（第４−５頁、第１−３図）
上述したように、特許文献１に開示された従来の半導体装置では、第１〜第３のリードフレーム７２〜７５を用い、ＭＯＳＦＥＴチップ７７及びＳＢＤチップ８３を積層したパッケージ構造としている。ＭＯＳＦＥＴチップ７７及びＳＢＤチップ８３の電極は、第１〜第３のリードフレーム７２〜７５と選択的に接合し、ワイヤレス構造（ボンディングワイヤを用いない構造）となっている。そして、第１〜第３のリードフレーム７２〜７５から延在したリードがパッケージから導出している。この構造により、各リードフレーム７２〜７５はＭＯＳＦＥＴチップ７７及びＳＢＤチップ８３の電極との固着面積が必要となり、そのフレーム幅が広くなる。そのため、第１〜第３のリードフレーム７２〜７５がショートすることを防止するため、第１〜第３のリードフレーム７２〜７５の形状が限定されている。その結果、パッケージから導出するリードのレイアウトが限定的となり、実装基板上の配線パターンの設計変更に対応し難いという問題がある。
また、特許文献２に開示された従来の半導体装置では、例えば、ＭＯＳＦＥＴとＳＢＤとを内蔵した１つの半導体チップ９２におけるパッケージ構造である。そのため、１つの半導体チップ９２であるが、使用される電気的特性に応じてチップサイズが増大し、パッケージサイズ（実装面積）も増大する。その結果、ＭＯＳＦＥＴチップとＳＢＤチップとを実装基板上にそれぞれ固着した場合と比較しても、パッケージサイズ（実装面積）を低減できず、設計時の自由度が得難いという問題がある。
上述した各事情に鑑みて成されたものであり、本発明の半導体装置では、第１の主面及び前記第１の主面と対向する第２の主面を有し、前記第１の主面に第１の電極が形成され、前記第２の主面に第２の電極及び第３の電極が形成された第１の半導体チップと、第１の主面及び前記第１の主面と対向する第２の主面を有し、前記第１の主面に第１の電極が形成され、前記第２の主面に第２の電極が形成された第２の半導体チップと、前記第１の半導体チップの第１の電極と導電性接着剤を介して固着される第１のダイパッドと、前記第１のダイパッドから導出する第１のリードと、前記第１の半導体チップの第２の主面上に絶縁性接着剤を介して固着される第２のダイパッドと、前記第１の半導体チップの第２の電極と金属細線を介して電気的に接続され、前記第１のダイパッド周囲に配置された第２のリードと、前記第１の半導体チップの第３の電極と金属細線を介して電気的に接続され、前記第１のダイパッド周囲に配置された第３のリードと、前記第２の半導体チップの第１の電極と前記第２のダイパッドとは導電性接着剤を介して固着され、前記第２のダイパッドから導出する第４のリードと、前記第２の半導体チップの第２の電極と金属細線を介して電気的に接続され、前記第１のダイパッド周囲に配置された第５のリードとを有することを特徴とする。従って、本発明では、導電プレート及び金属細線を用いて半導体チップの積層構造を形成する。そして、金属細線を用いることで、パッケージから導出するリードのレイアウトの自由度が増大し、種々の配線パターンに対応し易い積層構造が実現できる。
また、本発明の半導体装置では、前記第２の半導体チップの第１の電極と前記第２のダイパッドとを固着する前記導電性接着剤は異方性導電膜であることを特徴とする。従って、本発明では、第１の半導体チップと第２の半導体チップとが、ショートし難い構造となり、信頼性を維持しつつ、パッケージサイズを縮小化することができる。
また、本発明の半導体装置では、第１の主面及び前記第１の主面と対向する第２の主面を有し、前記第１の主面に第１の電極が形成され、前記第２の主面に第２の電極及び第３の電極が形成された第１の半導体チップと、第１の主面及び前記第１の主面と対向する第２の主面を有し、前記第１の主面に第１の電極が形成され、前記第２の主面に第２の電極及び第３の電極が形成された第２の半導体チップと、前記第１の半導体チップの第１の電極と導電性接着剤を介して固着される第１のダイパッドと、前記第１のダイパッドから導出する第１のリードと、前記第１の半導体チップの第２の主面上に絶縁性接着剤を介して固着される第２のダイパッドと、前記第１の半導体チップの第２の電極と金属細線を介して電気的に接続され、前記第１のダイパッド周囲に配置された第２のリードと、前記第１の半導体チップの第３の電極と金属細線を介して電気的に接続され、前記第１のダイパッド周囲に配置された第３のリードと、前記第２の半導体チップの第１の電極と前記第２のダイパッドとは導電性接着剤を介して固着され、前記第２のダイパッドから導出する第４のリードと、前記第２の半導体チップの第２の電極と金属細線を介して電気的に接続され、前記第１のダイパッド周囲に配置された第５のリードと、前記第２の半導体チップの第３の電極と金属細線を介して電気的に接続され、前記第１のダイパッド周囲に配置された第６のリードとを有することを特徴とする。従って、本発明では、例えば、複数のＭＯＳＦＥＴチップを積層する場合においても、金属細線を用いることで、パッケージから導出するリードのレイアウトの自由度が増大し、種々の配線パターンに対応し易い積層構造が実現できる。
本発明では、表裏面側に電極を有する半導体チップを積層し、パッケージ内に収納している。半導体チップの電極とパッケージから導出するリードとは、金属細線により電気的に接続している。この構造により、リードのレイアウトの自由度が増大し、配線パターンの設計変更に対応し易い積層構造が実現できる。
また、本発明では、表裏面側に電極を有する半導体チップ間にダイパッドを配置している。一方の半導体チップとダイパッドとの固着には、導電性接着剤として異方性導電膜を用いている。この構造により、半導体チップを固着する際に導電性接着剤が流れ出すことがなく、半導体チップの電極間のショートを防止できる。そして、半導体装置の信頼性を維持しつつ、パッケージサイズを縮小化することができる。
また、本発明では、表裏面側に電極を有する半導体チップ間にダイパッドを配置し、半導体チップを積層している。この構造により、ダイパッドが放熱板としても用いられ、放熱性を向上させることができる。
以下に、本発明の第１の実施の形態である半導体装置について、図１〜図２を参照し、詳細に説明する。図１（Ａ）は、本実施の形態である半導体装置を説明するための平面図である。図１（Ｂ）は、図１（Ａ）に示す半導体装置のＡ−Ａ線に沿った断面図である。図１（Ｃ）は、図１（Ａ）に示す半導体装置のＢ−Ｂ線に沿った断面図である。図２（Ａ）は、本実施の形態である半導体装置を説明するための平面図である。図２（Ｂ）は、図２（Ａ）に示す半導体装置のＣ−Ｃ線に沿った断面図である。
図１（Ａ）に示す如く、本実施の形態の半導体装置１では、例えば、Ｎチャネル型のＭＯＳＦＥＴチップ２とＳＢＤチップ３とが、ダイパッド４上面に積層されている。ＭＯＳＦＥＴチップ２及びＳＢＤチップ３は、その表裏面側に電極が形成されている。ＭＯＳＦＥＴチップ２では、例えば、表面側にゲート電極５とソース電極６とが形成され、裏面側にドレイン電極１９（図１（Ｂ）参照）が形成されている。一方、ＳＢＤチップ３では、例えば、表面側にアノード電極７が形成され、裏面側にカソード電極２２（図１（Ｂ）参照）が形成されている。そして、点線はパッケージの外形を示すが、パッケージ８からはリード９〜１３が導出し、外部端子として用いられている。
ダイパッド４及びリード９〜１３は、銅（Ｃｕ）のリードフレーム（以下、Ｃｕフレームと呼ぶ。）を成形し、形成されている。リード９はダイパッド４と連続して形成されている。ダイパッド４はＭＯＳＦＥＴチップ２のドレイン電極１９（図１（Ｂ）参照）と固着し、リード９はドレイン端子として用いられる。ＭＯＳＦＥＴチップ２のゲート電極５は金属細線１４を介してリード１０と電気的に接続し、リード１０はゲート端子として用いられる。ＭＯＳＦＥＴチップ２のソース電極６は金属細線１５を介してリード１１と電気的に接続し、リード１１はソース端子として用いられる。
一方、ＳＢＤチップ３のアノード電極７は金属細線１６を介してリード１２と電気的に接続し、リード１２はアノード端子として用いられる。また、詳細は後述するが、ダイパッド１７はＳＢＤチップ３のカソード電極２２（図１（Ｂ）参照）と固着している。ダイパッド１７にはリード１３が連続して形成され、リード１３はカソード端子として用いられる。
この構造により、パッケージ８からは、ＭＯＳＦＥＴチップ２及びＳＢＤチップ３の個々の電極と接続するリード９〜１３が導出している。つまり、ＭＯＳＦＥＴチップ２及びＳＢＤチップ３の個々の電極に対し、それぞれ異なる電位を印加することが可能であり、任意の回路設計に対応することができる。
更に、ダイパッド４、１７と連続するリード９、１３以外のリード１０〜１２は、それぞれＭＯＳＦＥＴチップ２及びＳＢＤチップ３の電極と金属細線１４〜１６を介して接続している。この構造により、金属細線１４〜１６を用いることで、リード１０〜１２のレイアウトの自由度が増大し、パッケージ８に対し任意の箇所からリード９〜１３を導出させることが可能となる。具体的には、図１（Ａ）に示す如く、パッケージ８に対しＸ軸方向からリード９〜１３を導出させる場合だけでなく、使用目的に応じて、パッケージ８に対しＹ軸方向からもリード９〜１３を導出させることもできる。半導体装置１が実装される実装基板（図示せず）上の配線パターンに応じて、任意の設計変更に容易に対応することができる。
図１（Ｂ）に示す如く、ダイパッド４上面には、導電性接着剤、例えば、半田ペースト、Ａｇペースト等の導電ペースト１８や半田ワイヤを介してＭＯＳＦＥＴチップ２のドレイン電極１９が固着されている。ＭＯＳＦＥＴチップ２上面には、絶縁性接着剤、例えば、絶縁性樹脂２０を介してダイパッド１７が固着されている。ダイパッド１７は、Ｃｕフレーム等の導電性材料よりなるが、ダイパッド１７は絶縁性樹脂２０によりＭＯＳＦＥＴチップ２のソース電極６とは絶縁処理されている。
ダイパッド１７上面には、導電性接着剤、例えば、異方性導電膜（ＡＣＦ（Ａｎｉｓｏｔｏｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ））２１を介してＳＢＤチップ３のカソード電極２２が固着されている。ここで、異方性導電膜２１は、熱硬化性樹脂をベースとした絶縁性接着剤中に導電性粒子が分散されている。そして、異方性導電膜２１上にＳＢＤチップ３をボンディングする際の加熱と加圧により、固着領域下方の導電性粒子が互いに接触し、電気的導通が得られる。その結果、ＳＢＤチップ３のカソード電極２２とダイパッド１７間の導通性が得られる。つまり、本実施の形態では、ダイパッド１７上面での接着手段として異方性導電膜２１を用いることで、ＳＢＤチップ３のボンディング時に導電性接着剤が流れだすことがない。そして、ＭＯＳＦＥＴチップ２のゲート電極５またはソース電極６とＳＢＤチップ３のカソード電極２２とがショートすることを防止できる。特に、異方性導電膜２１は、パッケージサイズの縮小化を実現する際に、導電性接着剤の流れだしによるショートを防止でき、積層構造における有効な接着手段となる。
図１（Ｃ）に示す如く、リード１３は、ＭＯＳＦＥＴチップ２上面に固着されたダイパッド１７と連続して形成されている。ダイパッド１７から導出するリード１３は、ＭＯＳＦＥＴチップ２近傍で下方に屈折し、実質、リード９と同一平面に位置している。そして、リード１３は、リード９が導出するパッケージ８の側面と対向する側面（図に示すＸ軸方向）から導出している。そして、ＭＯＳＦＥＴチップ２とＳＢＤチップ３とは、ダイパッド１７を介して積層され、パッケージサイズ（実装面積）を小さくすることができる。
また、ダイパッド１７は、絶縁性樹脂２０を介してＭＯＳＦＥＴチップ２のソース電極６と固着している。一方、ダイパッド１７は、異方性導電膜２１を介してＳＢＤチップ３のカソード電極２２と固着している。この構造により、ＭＯＳＦＥＴチップ２やＳＢＤチップ３の動作時に発生する熱は、ダイパッド１７を介して放熱される。つまり、ダイパッド１７は放熱性を向上させ、ＭＯＳＦＥＴチップ２やＳＢＤチップ３が、自己の発生熱や互いの発生熱により、特性変化を起こすことを防ぐことができる。
最後に、ダイパッド４上に積層されたＭＯＳＦＥＴチップ２及びＳＢＤチップ３等は、樹脂パッケージや金属パッケージ等に収納されている。
次に、図２（Ａ）に示す半導体装置２３では、図１（Ａ）に示す半導体装置１と同様に、例えば、Ｎチャネル型のＭＯＳＦＥＴチップとＳＢＤチップとが積層されている。そして、半導体装置２３と半導体装置１（図１（Ａ）参照）とを比較すると、半導体装置２３では、金属細線を用いない構造である。そのため、ＭＯＳＦＥＴチップ及びＳＢＤチップを積層する構造は、上述した図１（Ａ）から（Ｃ）の説明を参照し、ここではその説明を割愛する。また、図２（Ａ）及び（Ｂ）に示す構成部材の符番は、図１（Ａ）から（Ｃ）に示す構成部材と同じものには同じ符番を用いることとする。
図２（Ａ）に示す如く、半導体装置２３では、例えば、Ｎチャネル型のＭＯＳＦＥＴチップ２とＳＢＤチップ３とが、ダイパッド４上面に積層されている。点線で示すパッケージ８からはリード９〜１３が導出し、外部端子として用いられている。図１（Ａ）を用いて上述したように、リード９は、ダイパッド４と連続して形成され、リード１３は、ダイパッド１７と連続して形成されている。一方、リード１０〜１２は、ダイパッド４、１７とは独立している導電プレート２４〜２６から形成されている。導電プレート２４〜２６の一端側が、それぞれＭＯＳＦＥＴチップ２またはＳＢＤチップ３の電極と導電性接着剤、例えば、異方性導電膜を介して固着されている。尚、導電プレート２４〜２６は、Ｃｕフレーム等の導電性材料から形成されている。
図２（Ｂ）に示す如く、導電プレート２５の一端側は、ＭＯＳＦＥＴチップ２のソース電極６と異方性導電膜２７を介して固着されている。導電プレート２５はダイパッド４端部上方で下方に屈折し、導電プレート２５の他端側であるリード１１は、実質、ダイパッド４と同一平面に位置している。また、導電プレート２６の一端側は、ＳＢＤチップ３のアノード電極７と異方性導電膜２８を介して固着されている。導電プレート２６はＳＢＤチップ３近傍で下方に屈折し、導電プレート２６の他端側であるリード１２は、実質、ダイパッド４と同一平面に位置している。
上述したように、本実施の形態では、ＭＯＳＦＥＴチップ２またはＳＢＤチップ３の電極と導電プレート２４〜２６等との固着材料として、異方性導電膜を用いている。この構造により、半田ペースト等の導電性接着剤を用いた場合と比較して、導電性接着剤が固着時の熱等により流れ出すことがない。そして、導電性接着剤の流れだしによる電極間のショートを防止できる。
また、ＭＯＳＦＥＴチップ２やＳＢＤチップ３の動作時に発生する熱は、ダイパッド４、１７及び導電プレート２４〜２６を介して放熱される。この構造により、半導体装置２３での放熱性が向上され、ＭＯＳＦＥＴチップ２やＳＢＤチップ３が、自己の発生熱や互いの発生熱により、特性変化を起こすことを防ぐことができる。
また、パッケージ８に対しＸ軸方向からリード９〜１３を導出させる場合だけでなく、使用目的に応じて、パッケージ８に対しＹ軸方向からもリード９〜１３を導出させることもできる。半導体装置２３が実装される実装基板（図示せず）上の配線パターンに応じて、任意の設計変更に容易に対応することができる。
尚、本実施の形態では、ダイパッド４、１７及び導電プレート２４〜２６がＣｕフレームから成形される場合について説明したが、この場合に限定するものではない。例えば、Ｃｕフレームに換えてＦｅ−Ｎｉを主材料としたリードフレームを用いる場合でも良く、他の金属材料でも良い。また、本実施の形態では、ＭＯＳＦＥＴチップ２とＳＢＤチップ３との２つの半導体チップを積層する構造について説明したが、この場合に限定するものではない。例えば、３つ以上の半導体チップを積層する場合でも良い。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
次に、本発明の第２の実施の形態である半導体装置について、図３〜図４を参照し、詳細に説明する。図３（Ａ）は、本実施の形態である半導体装置を説明するための平面図である。図３（Ｂ）は、図３（Ａ）に示す半導体装置のＤ−Ｄ線に沿った断面図である。図３（Ｃ）は、図３（Ａ）に示す半導体装置のＥ−Ｅ線に沿った断面図である。図４（Ａ）は、本実施の形態である半導体装置を説明するための平面図である。図４（Ｂ）は、図４（Ａ）に示す半導体装置のＦ−Ｆ線に沿った断面図である。
本実施の形態の半導体装置３１では、例えば、Ｎチャネル型のＭＯＳＦＥＴチップ３２、３３が、ダイパッド３４上面に積層されている。ＭＯＳＦＥＴチップ３２、３３は、その表裏面側に電極が形成されている。ＭＯＳＦＥＴチップ３２、３３では、例えば、表面側にゲート電極３５、３６とソース電極３７、３８とがそれぞれ形成され、裏面側にドレイン電極５２、５５（図３（Ｂ）参照）がそれぞれ形成されている。そして、点線はパッケージの外形を示すが、パッケージ３９からはリード４０〜４５が導出し、外部端子として用いられている。
ダイパッド３４及びリード４０〜４５は、銅（Ｃｕ）のリードフレーム（以下、Ｃｕフレームと呼ぶ。）を成形し、形成されている。リード４０はダイパッド３４と連続して形成されている。ダイパッド３４はＭＯＳＦＥＴチップ３２のドレイン電極５２（図３（Ｂ）参照）と固着し、リード４０はドレイン端子として用いられる。ＭＯＳＦＥＴチップ３２のゲート電極３５は金属細線４６を介してリード４１と電気的に接続し、リード４１はゲート端子として用いられる。ＭＯＳＦＥＴチップ３２のソース電極３７は金属細線４７を介してリード４２と電気的に接続し、リード４２はソース端子として用いられる。一方、ＭＯＳＦＥＴチップ３３のゲート電極３６は金属細線４８を介してリード４３と電気的に接続し、リード４３はゲート端子として用いられる。ＭＯＳＦＥＴチップ３３のソース電極３８は金属細線４９を介してリード４４と電気的に接続し、リード４４はソース端子として用いられる。また、詳細は後述するが、ダイパッド５０はＭＯＳＦＥＴチップ３３のドレイン電極５５（図３（Ｂ）参照）と固着している。ダイパッド５０にはリード４５が連続して形成され、リード４５はドレイン端子として用いられる。
この構造により、パッケージ３９からは、ＭＯＳＦＥＴチップ３２、３３の個々の電極と接続するリード４０〜４５が導出している。つまり、ＭＯＳＦＥＴチップ３２、３３の個々の電極に対し、それぞれ異なる電位を印加することが可能であり、任意の回路設計に対応することができる。
更に、ダイパッド３４、５０と連続するリード４０、４５以外のリード４１〜４４は、ＭＯＳＦＥＴチップ３２、３３の電極と金属細線４６〜４９を介して接続している。この構造により、金属細線４６〜４９を用いることで、リード４１〜４４のレイアウトの自由度が増大し、パッケージ３９に対し任意の箇所からリード４０〜４５を導出させることが可能となる。具体的には、図３（Ａ）に示す如く、パッケージ３９に対しＸ軸方向からリード４０〜４５を導出させる場合だけでなく、使用目的に応じて、パッケージ３９に対しＹ軸方向からもリード４０〜４５を導出させることもできる。半導体装置３１が実装される実装基板（図示せず）上の配線パターンに応じて、任意の設計変更に容易に対応することができる。
図３（Ｂ）に示す如く、ダイパッド３４上面には、導電性接着剤、例えば、半田ペースト、Ａｇペースト等の導電ペースト５１や半田ワイヤを介してＭＯＳＦＥＴチップ３２のドレイン電極５２が固着されている。ＭＯＳＦＥＴチップ３２上面には、絶縁性接着剤、例えば、絶縁性樹脂５３を介してダイパッド５０が固着されている。ダイパッド５０は、Ｃｕフレーム等の導電性材料よりなるが、ダイパッド５０は絶縁性樹脂５３によりＭＯＳＦＥＴチップ３２のソース電極３７とは絶縁処理されている。
ダイパッド５０上面には、導電性接着剤、例えば、異方性導電膜５４を介してＭＯＳＦＥＴチップ３３のドレイン電極５５が固着されている。上述したように、異方性導電膜５４を用いることで、ＭＯＳＦＥＴチップ３３のドレイン電極５５とダイパッド５０間の導通性が得られ、ＭＯＳＦＥＴチップ３３のボンディング時に導電性接着剤が流れだすことがない。そして、ＭＯＳＦＥＴチップ３２のゲート電極３５またはソース電極３７とＭＯＳＦＥＴチップ３３のドレイン電極５５とがショートすることを防止できる。
図３（Ｃ）に示す如く、リード４５は、ＭＯＳＦＥＴチップ３２上面に固着されたダイパッド５０と連続して形成されている。ダイパッド５０から導出するリード４５は、ＭＯＳＦＥＴチップ３２近傍で下方に屈折し、実質、リード４０と同一平面に位置している。そして、リード４５は、リード４０が導出するパッケージ３９の側面と対向する側面（図に示すＸ軸方向）から導出している。そして、ＭＯＳＦＥＴチップ３２、３３は、ダイパッド５０を介して積層され、パッケージサイズ（実装面積）を小さくすることができる。
また、ダイパッド５０は、絶縁性樹脂５３を介してＭＯＳＦＥＴチップ３２のソース電極３７と固着している。一方、ダイパッド５０は、異方性導電膜５４を介してＭＯＳＦＥＴチップ３３のドレイン電極５５（図３（Ｂ）参照）と固着している。この構造により、ＭＯＳＦＥＴチップ３２、３３の動作時に発生する熱は、ダイパッド５０を介して放熱される。つまり、ダイパッド５０は放熱性を向上させ、ＭＯＳＦＥＴチップ３２、３３が、自己の発生熱や互いの発生熱により、特性変化を起こすことを防ぐことができる。
最後に、ダイパッド３４上に積層されたＭＯＳＦＥＴチップ３２、３３等は、樹脂パッケージや金属パッケージ等に収納されている。
次に、図４（Ａ）に示す半導体装置５６では、図３（Ａ）に示す半導体装置３１と同様に、例えば、２つのＮチャネル型のＭＯＳＦＥＴチップが積層されている。そして、半導体装置５６と半導体装置３１とを比較すると、半導体装置５６では、金属細線を用いない構造である。そのため、ＭＯＳＦＥＴチップを積層する構造は、上述した図３（Ａ）から（Ｃ）の説明を参照し、ここではその説明を割愛する。また、図４（Ａ）及び（Ｂ）に示す構成部材の符番は、図３（Ａ）から（Ｃ）に示す構成部材と同じものには同じ符番を用いることとする。
図４（Ａ）に示す如く、半導体装置５６では、例えば、Ｎチャネル型のＭＯＳＦＥＴチップ３２、３３が、ダイパッド３４上面に積層されている。点線で示すパッケージ３９からはリード４０〜４５が導出し、外部端子として用いられている。図３（Ａ）を用いて上述したように、リード４０は、ダイパッド３４と連続して形成され、リード４５は、ダイパッド５０と連続して形成されている。一方、リード４１〜４４は、ダイパッド３４、５０とは独立している導電プレート５７〜６０から形成されている。導電プレート５７〜６０の一端側が、それぞれＭＯＳＦＥＴチップ３２、３３の電極と導電性接着剤、例えば、異方性導電膜を介して固着されている。尚、導電プレート５７〜６０は、Ｃｕフレーム等の導電性材料から形成されている。
図４（Ｂ）に示す如く、導電プレート５８の一端側は、ＭＯＳＦＥＴチップ３２のソース電極３７と異方性導電膜６１を介して固着されている。導電プレート５８はダイパッド３４端部上方で下方に屈折し、導電プレート５８の他端側のリード４２は、実質、ダイパッド３４と同一平面に位置している。また、導電プレート６０の一端側は、ＭＯＳＦＥＴチップ３３のソース電極３８と異方性導電膜６２を介して固着されている。導電プレート６０はＭＯＳＦＥＴチップ３３近傍で下方に屈折し、導電プレート６０の他端側のリード４４は、実質、ダイパッド３４と同一平面に位置している。
上述したように、本実施の形態では、ＭＯＳＦＥＴチップ３２、３３の電極と導電プレート５７〜６０等との固着材料として、異方性導電膜を用いている。この構造により、半田ペースト等の導電性接着剤を用いた場合と比較して、導電性接着剤が固着時の熱等により流れ出すことがない。そして、導電性接着剤の流れだしによる電極間のショートを防止できる。
また、ＭＯＳＦＥＴチップ３２、３３の動作時に発生する熱は、ダイパッド３４、５０及び導電プレート５７〜６０を介して放熱される。この構造により、半導体装置５６での放熱性が向上され、ＭＯＳＦＥＴチップ３２、３３が、自己の発生熱や互いの発生熱により、特性変化を起こすことを防ぐことができる。
また、パッケージ３９に対しＸ軸方向からリード４０〜４５を導出させる場合だけでなく、使用目的に応じて、パッケージ３９に対しＹ軸方向からもリード４０〜４５を導出させることもできる。半導体装置５６が実装される実装基板（図示せず）上の配線パターンに応じて、任意の設計変更に容易に対応することができる。
尚、本実施の形態では、ダイパッド３４、５０及び導電プレート５７〜６０がＣｕフレームから成形される場合について説明したが、この場合に限定するものではない。例えば、Ｃｕフレームに換えてＦｅ−Ｎｉを主材料としたリードフレームを用いる場合でも良く、他の金属材料でも良い。また、本実施の形態では、２つのＭＯＳＦＥＴチップ３２、３３を積層する構造について説明したが、この場合に限定するものではない。例えば、３つ以上のＭＯＳＦＥＴチップ等の半導体チップを積層する場合でも良い。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
本発明の実施の形態における半導体装置を説明するための（Ａ）平面図であり、（Ｂ）（Ａ）に示すＡ−Ａ線に沿った断面図であり、（Ｃ）（Ａ）に示すＢ−Ｂ線に沿った断面図である。 本発明の実施の形態における半導体装置を説明するための（Ａ）平面図であり、（Ｂ）（Ａ）に示すＣ−Ｃ線に沿った断面図である。 本発明の実施の形態における半導体装置を説明するための（Ａ）平面図であり、（Ｂ）（Ａ）に示すＤ−Ｄ線に沿った断面図であり、（Ｃ）（Ａ）に示すＥ−Ｅ線に沿った断面図である。 本発明の実施の形態における半導体装置を説明するための（Ａ）平面図であり、（Ｂ）（Ａ）に示すＦ−Ｆ線に沿った断面図である。 従来の半導体装置を説明するための（Ａ）平面図であり、（Ｂ）（Ａ）に示すＧ−Ｇ線に沿った断面図である。 従来の半導体装置を説明するための（Ａ）平面図であり、（Ｂ）（Ａ）に示すＨ−Ｈ線に沿った断面図である。
符号の説明
１ 半導体装置
２ ＭＯＳＦＥＴチップ
３ ＳＢＤチップ
４ ダイパッド
１７ ダイパッド
２０ 絶縁性樹脂
２１ 異方性導電膜
３１ 半導体装置
３２ ＭＯＳＦＥＴチップ
３３ ＭＯＳＦＥＴチップ
３４ ダイパッド
５０ ダイパッド
５３ 絶縁性樹脂
５４ 異方性導電膜

Claims (8)

  1. 第１の主面及び前記第１の主面と対向する第２の主面を有し、前記第１の主面に第１の電極が形成され、前記第２の主面に第２の電極及び第３の電極が形成された第１の半導体チップと、
    第１の主面及び前記第１の主面と対向する第２の主面を有し、前記第１の主面に第１の電極が形成され、前記第２の主面に第２の電極が形成された第２の半導体チップと、
    前記第１の半導体チップの第１の電極と導電性接着剤を介して固着される第１のダイパッドと、
    前記第１のダイパッドから導出する第１のリードと、
    前記第１の半導体チップの第２の主面上に絶縁性接着剤を介して固着される第２のダイパッドと、
    前記第１の半導体チップの第２の電極と金属細線を介して電気的に接続され、前記第１のダイパッド周囲に配置された第２のリードと、
    前記第１の半導体チップの第３の電極と金属細線を介して電気的に接続され、前記第１のダイパッド周囲に配置された第３のリードと、
    前記第２の半導体チップの第１の電極と前記第２のダイパッドとは導電性接着剤を介して固着され、前記第２のダイパッドから導出する第４のリードと、
    前記第２の半導体チップの第２の電極と金属細線を介して電気的に接続され、前記第１のダイパッド周囲に配置された第５のリードとを有することを特徴とする半導体装置。
  2. 前記第２の半導体チップの第１の電極と前記第２のダイパッドとを固着する前記導電性接着剤は異方性導電膜であることを特徴とする請求項１に記載の半導体装置。
  3. 第１の主面及び前記第１の主面と対向する第２の主面を有し、前記第１の主面に第１の電極が形成され、前記第２の主面に第２の電極及び第３の電極が形成された第１の半導体チップと、
    第１の主面及び前記第１の主面と対向する第２の主面を有し、前記第１の主面に第１の電極が形成され、前記第２の主面に第２の電極が形成された第２の半導体チップと、
    前記第１の半導体チップの第１の電極と導電性接着剤を介して固着される第１のダイパッドと、
    前記第１のダイパッドから導出する第１のリードと、
    前記第１の半導体チップの第２の主面上に絶縁性接着剤を介して固着される第２のダイパッドと、
    一端側が前記第１の半導体チップの第２の電極と導電性接着剤を介して固着され、他端側が第２のリードとして前記第１のダイパッド周囲に配置される第１の導電プレートと、
    一端側が前記第１の半導体チップの第３の電極と導電性接着剤を介して固着され、他端側が第３のリードとして前記第１のダイパッド周囲に配置される第２の導電プレートと、
    前記第２の半導体チップの第１の電極と前記第２のダイパッドとは導電性接着剤を介して固着され、前記第２のダイパッドから導出する第４のリードと、
    一端側が前記第２の半導体チップの第２の電極と導電性接着剤を介して固着され、他端側が第５のリードとして前記第１のダイパッド周囲に配置される第３の導電プレートとを有することを特徴とする半導体装置。
  4. 少なくとも前記第１の半導体チップの第２の電極と前記第１の導電プレートとを固着する前記導電性接着剤、前記第１の半導体チップの第３の電極と前記第２の導電プレートとを固着する前記導電性接着剤、前記第２の半導体チップの第１の電極と前記第２のダイパッドとを固着する前記導電性接着剤または前記第２の半導体チップの第２の電極と前記第３の導電プレートとを固着する前記導電性接着剤のいずれかは、異方性導電膜であることを特徴とする請求項３に記載の半導体装置。
  5. 第１の主面及び前記第１の主面と対向する第２の主面を有し、前記第１の主面に第１の電極が形成され、前記第２の主面に第２の電極及び第３の電極が形成された第１の半導体チップと、
    第１の主面及び前記第１の主面と対向する第２の主面を有し、前記第１の主面に第１の電極が形成され、前記第２の主面に第２の電極及び第３の電極が形成された第２の半導体チップと、
    前記第１の半導体チップの第１の電極と導電性接着剤を介して固着される第１のダイパッドと、
    前記第１のダイパッドから導出する第１のリードと、
    前記第１の半導体チップの第２の主面上に絶縁性接着剤を介して固着される第２のダイパッドと、
    前記第１の半導体チップの第２の電極と金属細線を介して電気的に接続され、前記第１のダイパッド周囲に配置された第２のリードと、
    前記第１の半導体チップの第３の電極と金属細線を介して電気的に接続され、前記第１のダイパッド周囲に配置された第３のリードと、
    前記第２の半導体チップの第１の電極と前記第２のダイパッドとは導電性接着剤を介して固着され、前記第２のダイパッドから導出する第４のリードと、
    前記第２の半導体チップの第２の電極と金属細線を介して電気的に接続され、前記第１のダイパッド周囲に配置された第５のリードと、
    前記第２の半導体チップの第３の電極と金属細線を介して電気的に接続され、前記第１のダイパッド周囲に配置された第６のリードとを有することを特徴とする半導体装置。
  6. 前記第２の半導体チップの第１の電極と前記第２のダイパッドとを固着する前記導電性接着剤は異方性導電膜であることを特徴とする請求項５に記載の半導体装置。
  7. 第１の主面及び前記第１の主面と対向する第２の主面を有し、前記第１の主面に第１の電極が形成され、前記第２の主面に第２の電極及び第３の電極が形成された第１の半導体チップと、
    第１の主面及び前記第１の主面と対向する第２の主面を有し、前記第１の主面に第１の電極が形成され、前記第２の主面に第２の電極及び第３の電極が形成された第２の半導体チップと、
    前記第１の半導体チップの第１の電極と導電性接着剤を介して固着される第１のダイパッドと、
    前記第１のダイパッドから導出する第１のリードと、
    前記第１の半導体チップの第２の主面上に絶縁性接着剤を介して固着される第２のダイパッドと、
    一端側が前記第１の半導体チップの第２の電極と導電性接着剤を介して固着され、他端側が第２のリードとして前記第１のダイパッド周囲に配置される第１の導電プレートと、
    一端側が前記第１の半導体チップの第３の電極と導電性接着剤を介して固着され、他端側が第３のリードとして前記第１のダイパッド周囲に配置される第２の導電プレートと、
    前記第２の半導体チップの第１の電極と前記第２のダイパッドとは導電性接着剤を介して固着され、前記第２のダイパッドから導出する第４のリードと、
    一端側が前記第２の半導体チップの第２の電極と導電性接着剤を介して固着され、他端側が第５のリードとして前記第１のダイパッド周囲に配置される第３の導電プレートと、
    一端側が前記第２の半導体チップの第３の電極と導電性接着剤を介して固着され、他端側が第６のリードとして前記第１のダイパッド周囲に配置される第４の導電プレートとを有することを特徴とする半導体装置。
  8. 少なくとも前記第１の半導体チップの第２の電極と前記第１の導電プレートとを固着する前記導電性接着剤、前記第１の半導体チップの第３の電極と前記第２の導電プレートとを固着する前記導電性接着剤、前記第２の半導体チップの第１の電極と前記第２のダイパッドとを固着する前記導電性接着剤、前記第２の半導体チップの第２の電極と前記第３の導電プレートとを固着する前記導電性接着剤または前記第２の半導体チップの第３の電極と前記第４の導電プレートとを固着する前記導電性接着剤のいずれかは、異方性導電膜であることを特徴とする請求項７に記載の半導体装置。
JP2005207226A 2005-07-15 2005-07-15 半導体装置 Withdrawn JP2007027404A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005207226A JP2007027404A (ja) 2005-07-15 2005-07-15 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005207226A JP2007027404A (ja) 2005-07-15 2005-07-15 半導体装置

Publications (1)

Publication Number Publication Date
JP2007027404A true JP2007027404A (ja) 2007-02-01

Family

ID=37787785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005207226A Withdrawn JP2007027404A (ja) 2005-07-15 2005-07-15 半導体装置

Country Status (1)

Country Link
JP (1) JP2007027404A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010129746A (ja) * 2008-11-27 2010-06-10 Mitsubishi Electric Corp 半導体モジュール
JP2011181977A (ja) * 2011-06-23 2011-09-15 Mitsubishi Electric Corp 半導体モジュール
EP2521172A1 (en) * 2011-05-04 2012-11-07 International Rectifier Corporation High voltage cascoded III-nitride rectifier package with etched leadframe
US8546849B2 (en) 2011-05-04 2013-10-01 International Rectifier Corporation High voltage cascoded III-nitride rectifier package utilizing clips on package surface
US8853706B2 (en) 2011-05-04 2014-10-07 International Rectifier Corporation High voltage cascoded III-nitride rectifier package with stamped leadframe
DE102012106566B4 (de) * 2011-07-27 2016-06-23 Infineon Technologies Ag Halbleiterchip, Vorrichtung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zum Herstellen der Vorrichtung
CN113257797A (zh) * 2021-06-25 2021-08-13 瑞能半导体科技股份有限公司 一种共阳极二极管器件及其制备方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010129746A (ja) * 2008-11-27 2010-06-10 Mitsubishi Electric Corp 半導体モジュール
EP2521172A1 (en) * 2011-05-04 2012-11-07 International Rectifier Corporation High voltage cascoded III-nitride rectifier package with etched leadframe
US8546849B2 (en) 2011-05-04 2013-10-01 International Rectifier Corporation High voltage cascoded III-nitride rectifier package utilizing clips on package surface
US8853706B2 (en) 2011-05-04 2014-10-07 International Rectifier Corporation High voltage cascoded III-nitride rectifier package with stamped leadframe
US8853707B2 (en) 2011-05-04 2014-10-07 International Rectifier Corporation High voltage cascoded III-nitride rectifier package with etched leadframe
JP2011181977A (ja) * 2011-06-23 2011-09-15 Mitsubishi Electric Corp 半導体モジュール
DE102012106566B4 (de) * 2011-07-27 2016-06-23 Infineon Technologies Ag Halbleiterchip, Vorrichtung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zum Herstellen der Vorrichtung
CN113257797A (zh) * 2021-06-25 2021-08-13 瑞能半导体科技股份有限公司 一种共阳极二极管器件及其制备方法

Similar Documents

Publication Publication Date Title
US7816784B2 (en) Power quad flat no-lead semiconductor die packages with isolated heat sink for high-voltage, high-power applications, systems using the same, and methods of making the same
KR101360163B1 (ko) 다중 다이들 및 공통 노드 구조를 포함하는 반도체 다이 패키지
JP2005302951A (ja) 電力用半導体装置パッケージ
JP2009059923A (ja) 半導体装置
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
US9433075B2 (en) Electric power semiconductor device
TW201803063A (zh) 半導體裝置
JP2007027404A (ja) 半導体装置
JP2015005681A (ja) 半導体装置及びその製造方法
JP2009188376A (ja) 半導体装置とその製造方法
JP2005064479A (ja) 回路モジュール
JP2015005623A (ja) 半導体装置
JP5172290B2 (ja) 半導体装置
JP2006310609A (ja) 半導体装置
JP2023021365A (ja) 半導体装置および電力変換装置
JP2007027403A (ja) 半導体装置
US10861766B1 (en) Package structures
JP5682511B2 (ja) 半導体モジュール
JP2007027402A (ja) 半導体装置
JP2006294729A (ja) 半導体装置
JP2019050297A (ja) 半導体装置
JP2007027405A (ja) 半導体装置
KR20190085587A (ko) 고열전도성 반도체 패키지
JP2006032871A (ja) 半導体装置
JP2013187266A (ja) リードフレーム及び半導体モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080701

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090706