KR101360163B1 - 다중 다이들 및 공통 노드 구조를 포함하는 반도체 다이 패키지 - Google Patents

다중 다이들 및 공통 노드 구조를 포함하는 반도체 다이 패키지 Download PDF

Info

Publication number
KR101360163B1
KR101360163B1 KR1020087024515A KR20087024515A KR101360163B1 KR 101360163 B1 KR101360163 B1 KR 101360163B1 KR 1020087024515 A KR1020087024515 A KR 1020087024515A KR 20087024515 A KR20087024515 A KR 20087024515A KR 101360163 B1 KR101360163 B1 KR 101360163B1
Authority
KR
South Korea
Prior art keywords
semiconductor die
substrate
package
region
conductive node
Prior art date
Application number
KR1020087024515A
Other languages
English (en)
Other versions
KR20090004922A (ko
Inventor
라지브 조쉬
벤캇 이예르
조나단 클레인
Original Assignee
페어차일드 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드 세미컨덕터 코포레이션 filed Critical 페어차일드 세미컨덕터 코포레이션
Publication of KR20090004922A publication Critical patent/KR20090004922A/ko
Application granted granted Critical
Publication of KR101360163B1 publication Critical patent/KR101360163B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

마더보드에 실장될 수 있는 반도체 다이 패키지가 개시된다. 반도체 다이 패키지는, 기판, 및 기판 상에 실장된 제1 반도체 다이를 포함하고, 제1 반도체 다이의 대향 표면들에 제1 입력 영역 및 제1 출력 영역을 가지는 제1 수직 소자를 포함한다. 반도체 다이 패키지는 기판 상에 실장된 제2 반도체 다이를 포함하고, 제2 반도체 다이의 대향 표면들에 제2 입력 영역 및 제2 출력 영역을 가지는 제2 수직 소자를 포함한다. 실질적으로 평평한 전도성 노드 클립은 제1 반도체 다이 내의 제1 출력 영역과 제2 반도체 다이 내의 제2 입력 영역을 전기적으로 연결한다. 제1 반도체 다이와 제2 반도체 다이는 기판 및 전도성 노드 클립 사이에 위치한다,
반도체 다이 패키지, 공통 노드 구조, 다이, 전도성 노드 클립

Description

다중 다이들 및 공통 노드 구조를 포함하는 반도체 다이 패키지{Semiconductor die package including multiple dies and a common node structure}
본 발명은 반도체 다이 패키지들, 반도체 다이 패키지들의 제조 방법들, 및 상기 반도체 다이 패키지들을 포함하는 전기적 어셈블리들에 관한 것이다.
(관계 출원들과의 상호참조)
없음
동기 벅 컨버터들(synchronous buck converter)은 전압 조정을 위하여 사용된다. 통상적인 동기 벅 컨버터는 컨트롤러 IC(집적 회로), 상측 전력 모스펫 및 하측 전력 모스펫을 사용할 수 있다.
도 1은 통상적인 동기 벅 컨버터의 개략적인 회로도를 도시한다. 동기 벅 컨버터(SBC)(10)는 상측(high side) 금속 산화물 반도체 전계효과 트랜지스터(metal oxide semiconductor field effect transistor, MOSFET)(12) 및 하측(low side) 모스펫(14)을 포함한다. 상기 하측 모스펫(14)의 드레인(D)은 노드(S)를 통하여 상기 상측 모스펫(12)의 소스(S)와 전기적으로 연결된다. 펄스 폭 변조기(pulse width modulator, PWM) 컨트롤러는 상기 상측 모스펫들(12) 및 하측 모스 펫(14)의 게이트들(G)을 제어할 수 있다.
중간 내지 높은 동작/스위칭 주파수들에서 상기 SBC(10)를 사용하기 위하여, 상기 동기 벅 컨버터(10) 내의 상기 상측 모스펫들(12) 및 상기 하측 모스펫(14) 각각의 소스(S) 및 드레인(D) 사이의 노드 연결은 매우 낮은 인덕턴스를 가지는 것이 바람직하다. 상기 모스펫들(12, 14)이 분리된 소자들로서 구성되는 경우에, 상기 동기 벅 컨버터(10)의 회로 레이아웃의 설계는 기생 인덕턴스를 감소하도록 최적화되는 것이 바람직하다. 또는, 상기 동기 벅 컨버터(10)는 단일 패키지 내의 단일 컨버터에서 충분히 집적된 동기 벅 컨버터로서 구성될 수 있으며, 상기 상측모스펫들(12) 및 상기 하측 모스펫(14) 각각의 소스(S) 및 드레인(D) 사이의 연결에서 기생 인덕턴스를 감소하기 위하여 설계되고 레이아웃된다. 그러나, 이와 같이 충분히 집적된 소자들은 적절한 어플리케이션일 수 있고, 및/또는 다른 어플리케이션들 및/또는 설계들과 호환되지 않는 특정한 소자를 설계할 수 있다. 또한, 모스펫들과 연결되는 인쇄 회로 보드 트레이서들(tracer)/컨덕터들은 통상적으로 중간 내지 높은 수준의 전류의 전송을 위하여 적절하지 않다.
종래의 패키지들을 사용하는 동기 벅 컨버터에 있어서, 상측 모스펫 소스는 본딩 와이어들을 이용하여 하측 모스펫 드레인과 연결된다. 이것은 높은 기생 인덕턴스를 생성한다. 또한, 종래의 패키지들에 있어서, 드라이버 IC를 상측 및 하측 모스펫 게이트의, 소스 및 드레인과 연결하는 것은 또한 본딩 와이어들과 상기 모스펫들을 지지하는 개개의 다이 패들(paddle)들을 이용하여 수행된다. 개개의 패들들의 이용은 더 긴 본딩 와이어들의 사용을 요구한다. 이러한 요소들은 종래 의 패키지들의 고주파 전력 효율과 열성능을 감소시킨다. 일반적으로, 다중 다이 패들 패키지들은 본 발명의 실시예들에 비하여 낮은 패키지 신뢰도 수준을 가진다. 또한, 일반적으로 다중 다이 패들 소자들은 측방향으로 배열되고, 이에 따른 패키지의 물리적 크기의 증가는 패키지의 신뢰도(예를 들어 리플로우/솔더링/실장 공정들을 수행하는 동안의 습기에 대한 민감도)를 낮게한다. 또한, 종래의 패키지는 열을 잘 방산하지 못하며, 이러한 유형의 패키지들의 열 방산 특성을 개선하는 것이 바람직하다.
따라서, 개선된 반도체 다이 패키지들, 반도체 다이 패키지들의 제조 방법들, 및 이러한 반도체 다이 패키지들을 이용하는 전기적 어셈블리들을 제공하는 것이 바람직하다.
본 발명의 실시예들은, 반도체 다이 패키지들, 반도체 다이 패키지들의 제조 방법들, 및 상기 반도체 다이 패키지들을 포함하는 전기적 어셈블리들과 관련된다.
본 발명의 일 실시예는 반도체 다이 패키지와 관련된다. 상기 반도체 다이 패키지는 기판 및 상기 기판 상에 실장된 제1 반도체 다이를 포함한다. 상기 제1 반도체 다이는 상기 제1 반도체 다이의 대향 표면들에 제1 입력 영역 및 제1 출력 영역을 가지는 제1 수직 소자를 포함한다. 상기 반도체 다이 패키지는 상기 기판 상에 실장된 제2 반도체 다이를 포함한다. 상기 제2 반도체 다이는 상기 제2 반도체 다이의 대향 표면들에 제2 입력 영역 및 제2 출력 영역을 가지는 제2 수직 소자를 포함한다. 전도성 노드 클립은, 상기 제1 반도체 다이 내의 상기 제1 출력 영역(예를 들어, 하측 모스펫(MOSFET) 내의 드레인 영역)과 상기 제2 반도체 다이 내의 상기 제2 입력 영역(예를 들어, 상측 모스펫 내의 소스 영역)을 전기적으로 연결한다. 상기 제1 반도체 다이와 상기 제2 반도체 다이는 상기 기판 및 상기 전도성 노드 클립 사이에 위치한다.
본 발명의 다른 실시예는 반도체 다이 패키지의 제조 방법과 관련된다. 상기 방법은 기판 상에 제1 반도체 다이를 실장하는 단계를 포함한다. 상기 제1 반도체 다이는 상기 제1 반도체 다이의 대향 표면들에 제1 입력 영역 및 제1 출력 영역을 가지는 제1 수직 소자를 포함한다. 또한, 상기 방법은 상기 기판 상에 제2 반도체 다이를 실장하는 단계를 포함한다. 상기 제2 반도체 다이는 상기 제2 반도체 다이의 대향 표면들에 제2 입력 영역 및 제2 출력 영역을 가지는 제2 수직 소자를 포함한다. 이어서, 전도성 노드 클립은 상기 제1 반도체 다이와 상기 제2 반도체 다이에 부착된다. 상기 전도성 노드 클립은 상기 제1 반도체 다이 내의 상기 제1 출력 영역과 상기 제2 반도체 다이 내의 상기 제2 입력 영역을 전기적으로 연결한다.
본 발명의 다른 실시예는 마더보드에 실장될 수 있는 반도체 다이 패키지의 제조 방법과 관련된다. 상기 방법은, 그 대향 표면들에 제1 입력 영역 및 제1 출력 영역을 가지는 제1 수직 소자를 포함하는 제1 반도체 다이를 얻는 단계; 그 대향 표면들에 제2 입력 영역 및 제2 출력 영역을 가지는 제2 수직 소자를 포함하는 제2 반도체 다이를 얻는 단계; 상기 제1 반도체 다이 내의 상기 제1 출력 영역과 상기 제2 반도체 다이 내의 상기 제2 입력 영역을 전기적으로 연결하는 전도성 노드 클립을 상기 제1 반도체 다이와 상기 제2 반도체 다이에 부착하는 단계; 상기 제1 반도체 다이, 상기 제2 반도체 다이, 및 상기 전도성 노드 클립을 기판에 부착하는 단계; 및 몰딩 공정을 수행하여 패키지를 형성하는 단계;를 포함한다.
이러한 실시예들과 다른 실시예들이 하기에 상세하게 설명되어 있다.
도 1은 동기 벅 컨버터 회로의 회로도를 도시한다.
도 2a는 본 발명의 일 실시예의 측단면도를 도시한다.
도 2b는 모스펫 BGA-형 패키지를 포함하는 두 개의 서브-패키지들 및 전도성 노드 클립 상에 위치한 몰딩되지 않은 패키지를 도시한다.
도 3은 본 발명의 일 실시예에 따른 리드 프레임 구조의 평면도를 도시한다.
도 4는 그 상에 실장된 컨트롤러 다이를 가지는 리드 프레임 구조의 평면도를 도시한다.
도 5는 컨트롤러 다이, 하측 모스펫을 포함하는 제1 반도체 다이, 및 상측 모스펫을 포함하는 제2 반도체 다이를 가지는 리드 프레임 구조의 평면도를 도시한다.
도 6은 리드 프레임 구조에 실장된 컨트롤러 다이, 하측 모스펫을 포함하는 제1 반도체 다이, 및 상측 모스펫을 포함하는 제2 반도체 다이를 가지는 상기 리드 프레임 구조의 평면도를 도시한다. 또한, 도 6에는 제2 기판 및 드레인 클립이 도시되어 있다.
도 7은 제2 기판, 드레인, 및 결과적으로 제1 및 제2 반도체 다이들에 부착 된 전도성 노드 클립을 가지는 도 6의 일 실시예를 도시한다.
도 8은 본 발명의 일부 실시예들에 따른 몰딩된 반도체 다이 패키지의 상평면도를 도시한다.
본 발명의 실시예들은 반도체 다이 패키지들 및 반도체 다이 패키지들의 제조 방법들과 관련된다. 본 발명의 일 실시예에 따른 반도체 다이 패키지는, 기판 및 상기 기판 상에 실장된 제1 반도체 다이를 포함한다. 상기 제1 반도체 다이는, 상기 제1 반도체 다이의 대향 표면들에 제1 입력 영역(예를 들어, 소스 영역) 및 제1 출력 영역(예를 들어, 드레인 영역)을 가지는 제1 수직 소자(예를 들어, 하측(low side) 모스펫(MOSFET))를 포함한다. 상기 반도체 다이 패키지는 상기 기판 상에 실장된 제2 반도체 다이를 포함한다. 상기 제2 반도체 다이는, 상기 제2 반도체 다이의 대향 표면들에 제2 입력 영역(예를 들어, 소스 영역) 및 제2 출력 영역(예를 들어, 드레인 영역)을 가지는 제2 수직 소자(예를 들어, 상측(high side) 모스펫)를 포함한다. 전도성 노드 클립은 상기 제1 반도체 다이 내의 상기 제1 출력 영역과 상기 제2 반도체 다이 내의 상기 제2 입력 영역을 전기적으로 연결한다. 상기 제1 반도체 다이와 상기 제2 반도체 다이는 상기 기판 및 상기 전도성 노드 클립 사이에 위치한다. 몰딩 물질은, 상기 기판, 상기 제1 반도체 다이, 상기 제2 반도체 다이, 및 상기 전도성 노드 클립의 적어도 일부를 덮을 수 있다. 상기 반도체 다이 패키지는 자기 포함(self-contained)될 수 있고 마더보드에 실장될 수 있다.
상기 반도체 다이 패키지 내에 사용되는 상기 기판은 모든 적절한 구성을 가질 수 있다. 본 발명의 바람직한 실시예들에 있어서, 상기 기판은 리드 프레임 구조의 형태이다. 상기 "리드 프레임 구조" 용어는 리드 프레임으로부터 유도된 구조를 지칭할 수 있다. 리드 프레임 구조들은, 예를 들어 본 기술분야에 잘 알려진 스탬핑 공정으로 형성될 수 있다. 또한, 예시적인 리드 프레임 구조는, 소정의 패턴을 형성하기 위하여 연속적인 전도성 시트를 식각하여 형성할 수 있다. 따라서, 본 발명의 실시예들에 있어서, 반도체 다이 패키지 내의 리드 프레임 구조는 연속적인 금속 구조 또는 불연속적인 금속 구조일 수 있다.
본 발명의 일 실시예에 따른 리드 프레임 구조는 원칙적으로 타이-바(tie-bar)들에 의하여 함께 연결되는 리드 프레임 구조들의 배열 내의 많은 리드 프레임 구조들 중의 하나일 수 있다. 반도체 다이 패키지를 형성하는 공정을 수행하는 동안에, 상기 리드 프레임 구조의 어레이는 절단되어 개개의 리드 프레임 구조들로 분리될 수 있다. 이러한 절단의 결과로서, 최종 반도체 다이 패키지 내의 리드 프레임 구조의 일부들(예를 들어, 소스 리드 및 게이트 리드)은 전기적 및 기계적으로 서로 커플링되지 않을 수 있다. 다른 실시예들에 있어서, 본 발명의 실시예들에 따른 반도체 다이 패키지들을 제조하는 경우에 상기 리드 프레임 구조들의 어레이는 사용되지 않는다.
본 발명의 일 실시예에 따른 리드 프레임 구조는 모든 적절한 물질을 포함할 수 있고, 모든 적절한 형상을 가질 수 있고, 모든 적절한 두께를 가질 수 있다. 예시적인 리드 프레임 구조 물질들은 구리, 알루미늄, 금 등과 같은 금속들 및 그 들의 합금들을 포함할 수 있다. 또한, 상기 리드 프레임 구조들은 금, 크롬, 은, 백금, 니켈 등의 평평한 층들과 같은 평평한 층들을 포함할 수 있다.
또한, 본 발명의 일 실시예에 따른 리드 프레임 구조는 모든 적절한 구성을 가질 수 있다. 예를 들어, 상기 리드 프레임 구조는 약 1 mm 미만(예를 들어, 약 0.5 mm 미만)의 두께를 포함하는 모든 적절한 두께를 가질 수 있다. 또한, 상기 리드 프레임 구조는 다이 부착 패들(die attach paddle, DAP)들을 형성할 수 있는 많은 다이 부착 영역들을 가질 수 있다. 리드들이 상기 다이 부착 영역으로부터 측방향으로 연장될 수 있다. 또한, 상기 리드들은 상기 다이 부착 영역을 형성하는 표면과 동일 평면이거나 및/또는 동일 평면이 아닌 표면들을 가질 수 있다. 예를 들어, 일부 실시예들에 있어서, 상기 리드들은 상기 다이 부착 영역에 대하여 하측 방향으로 구부러질 수 있다.
상기 리드 프레임 구조의 상기 리드들이 상기 몰딩 물질을 지나서 외측 방향으로 연장되지 않는 경우에는, 상기 기판은 "리드리스(leadless)" 기판으로 고려될 수 있으며, 상기 기판을 포함하는 패키지는 "리드리스" 패키지로 고려될 수 있다. 상기 리드 프레임 구조의 리드들이 상기 몰딩 물질을 지나서 연장되는 경우에는, 상기 기판은 "리드된(leaded)" 기판일 수 있고 상기 패키지는 "리드된" 패키지일 수 있다.
상기 몰딩 물질은 모든 적절한 물질을 포함할 수 있다. 상기 적절한 몰딩 물질들은 비페닐(biphenyl) 계 물질들 및 다중 기능 크로스 링크된 에폭시 레진(multi-functional cross-linked epoxy resin) 복합 물질들을 포함할 수 있다. 적절한 몰딩 물질들은 리드 프레임 구조 상에 액상 또는 반고상 형태로 증착되고, 이어서 그들을 경화하기 위하여 큐어링된다.
상기 기판 상에 실장된 제1 반도체 다이 및 제2 반도체 다이는 수직 반도체 소자의 모든 적절한 유형을 포함할 수 있다. 수직 소자들은 적어도 상기 다이의 일측에 입력부를 가지고 또한 상기 다이의 타측에 출력부를 가지고, 이에 따라 전류를 상기 다이를 통하여 수직으로 흐르게 한다. 또한, 예시적인 반도체 소자들은, 2004년 12월 29일 출원된 미국특허출원번호 제11/026,276호에 개시되며, 본 명세서에서는 모든 목적들을 위하여 참조로서 결합된다.
수직 전력 트랜지스터들은 브이디모스(VDMOS) 트랜지스터들 및 수직 바이폴라 트랜지스터들을 포함한다. 브이디모스 트랜지스터는 확산에 의하여 형성된 두 개 또는 그 이상의 반도체 영역들을 가지는 모스펫이다. 이것은 소스 영역, 드레인 영역, 및 게이트를 가진다. 상기 소자는 수직이며, 이에 따라 소스 영역 및 드레인 영역이 상기 반도체 다이의 대향 표면들에 위치한다. 상기 게이트는 트렌치된 게이트 구조 또는 평평한 게이트 구조를 가질 수 있고, 상기 소스 영역과 동일한 표면에 형성된다. 트렌치된 게이트 구조들이 평평한 게이트 구조들에 비하여 더 좁고, 공간을 적게 차지하므로, 트렌치된 게이트 구조들이 바람직하다. 동작 중에, 브이디모스 소자 내의 상기 소스 영역으로부터 상기 드레인 영역으로 흐르는 전류는 실질적으로 상기 다이 표면들에 수직이다.
도 2(a)는 본 발명의 일 실시예에 따른 반도체 다이 패키지(100)의 측단면도를 도시한다. 반도체 다이 패키지(100)는 드레인 구조(D1), 소스 구조(S2), 및 스 위치 노드 구조(SW)를 포함하는 리드 프레임 구조(51)를 포함한다. 상기 리드 프레임 구조(51)에 대하여 도 3을 참조하여 하기에 상세하게 설명하기로 한다.
제1 반도체 다이(22)는 리드 프레임 구조(51) 상에 실장된다. 제1 반도체 다이(22)는 다이(22)의 일측에 제1 입력 영역을 포함하고, 다이(22)의 타측에 제2 입력 영역을 포함한다. 본 실시예에 있어서, 상기 제1 입력 영역은 소스 영역(S)일 수 있고, 상기 출력 영역은 드레인 영역(D)일 수 있다. 드레인 영역(D)은 리드 프레임 구조(51)의 말단(즉, 이격 영역)이고, 반면 소스 영역(S)은 리드 프레임 구조(51)의 근접(즉, 인접 영역)이다. 제1 반도체 다이(22)의 소스 영역(S), 드레인 영역(D), 및 게이트 영역은 하측 모스펫 소자를 형성할 수 있다. 상기 하측 모스펫 소자는 동기 벅 컨버터 회로(synchronous buck converter circuit), 또는 다른 회로에서 사용될 수 있다.
상기 제1 반도체 다이(22)의 소스 영역(S)은, 솔더 볼들(21)을 이용하여 상기 리드 프레임 구조(51)의 소스 구조(S2)와 전기적으로 커플링된다. 상기 솔더 볼들(21)을 대신하여, 다른 실시예들에서 솔더 칼럼들, 솔더 로그들, 전도성 칼럼들, 및/또는 전도성 접착제를 사용할 수 있다.
드레인 클립(40)은 솔더(24), 또는 다른 전도성 물질(예를 들어, 전도성 접착제)를 통하여 제1 반도체 다이(22)의 드레인 영역(D)에 부착된다. 상기 드레인 클립(21)은 상기 제1 반도체 다이(22)의 두께에 비하여 클 수 있는 많은 스탬프된 영역들(40(a))을 포함할 수 있다. 상기 스탬프된 영역들(40(a))은 전도성 원뿔들의 형태일 수 있고, 또한 상기 제1 반도체 다이(22) 내의 드레인 영역(D)과 상기 리드 프레임 구조(51)의 스위치 노드 구조(SW)를 전기적으로 연결할 수 있다. 상기 드레인 클립(40)은 금속의 단일체일 수 있고, 구리와 같은 전도성 물질로 구성될 수 있다.
상기 제2 반도체 다이(32)는 솔더(30)를 이용하여 상기 리드 프레임 구조(51)의 드레인 구조(D1)에 실장될 수 있다. 상기 드레인 구조(D1) 및 상기 소스 구조(D2)는 상기 리드 프레임 구조(51) 내의 두 개의 분리된 다이 부착 패들들의 일부일 수 있다. 상기 제2 반도체 다이(32)의 드레인 영역(D)은 상기 리드 프레임 구조(51)에 인접하고, 반면 상기 제2 반도체 다이(32)의 소스 영역(S)은 상기 리드 프레임 구조(51)로부터 이격된다. 상기 제2 반도체 다이(32)의 소스 영역(S), 드레인 영역(D), 및 게이트 영역(미도시)은 동기 벅 컨버터 회로(synchronous buck converter circuit), 또는 다른 회로 내의 상측 모스펫의 일부일 수 있다.
선택적인(optional) 제2 기판(36)이 상기 제2 반도체 다이의 소스 영역(S)에 부착될 수 있다. 하기에 상세하게 설명된 바와 같이, 상기 제2 기판(36)은 상기 제2 반도체 다이(32) 내의 게이트 영역 및 소스 영역을 리드 프레임 구조(51)의 다른 일부들(미도시)에 전기적으로 커플링할 수 있다. 또한, 이것은 전도성 노드 클립(52)을 상기 제2 반도체 다이(32)의 소스 영역(S)에 전기적으로 커플링할 수 있다. 상기 제2 기판(36)은 둘 또는 그 이상의 전도층 및 절연층을 가지는 회로화된 기판일 수 있고, 또한 상기 제2 반도체 다이 내의 소스 영역(S) 및 게이트 영역으로 흐르는 소스 전류 및 게이트 전류일 수 있다.
상기 전도성 노드 클립(52)은 구리, 알루미늄, 및 그들의 합금들과 같은 전 도성 물질을 포함할 수 있다. 그것은 전체적으로 평평한 구성을 포함할 수 있다. 도 2에 있어서, 상기 전도성 노드 클립(52)은 단차 구조를 가지고, 전체적으로 평평하다. 상기 단차 구조는 일체로 형상화된 다이 패키지를 제공할 수 있다. 그것은 솔더(24) 및 솔더(34)를 각각 통하여, 상기 제1 반도체 다이(22)의 드레인 영역(D)과 상기 제2 반도체 다이(32)의 소스 영역(S)을 전기적으로 커플링할 수 있다.
몰딩 물질(50)은 상기 제1 반도체 다이(22) 및 상기 제2 반도체 다이들(32)의 주위에 몰딩되고, 상기 몰딩 물질(50)의 외부 표면은 상기 전도성 노드 클립(52)의 외부 표면과 실질적으로 동일 평면(coplanar)일 수 있다. 적절한 몰딩 물질들은 상술한 바와 같다.
상기 반도체 다이 패키지(100)에 있어서, 상기 몰딩 물질(50)의 외부 표면들은 상기 전도성 노드 클립(52) 및 상기 리드 프레임 구조(51)의 표면들과 실질적으로 동일 평면일 수 있다. 본 실시예에 있어서, 상기 리드 프레임 구조(51)의 리드들은 상기 몰딩 물질(50)의 측방향 표면들을 지나서 연장될 수 없다.
도 2a에 도시된 반도체 다이 패키지를 형성하기 위하여, 많은 서브-패키지들이 먼저 형성되고, 이어서 이들은 어셈블리를 형성하는 리드 프레임 구조 등에 실장될 수 있다. 결과적으로 형성된 상기 어셈블리는 몰딩될 수 있고, 이어서 싱귤레이션될 수 있다
예시적으로, 도 2b는 상술한 반도체 다이 패키지의 일부들을 도시하는 사시도이다. 도 2a 및 도 2b에 있어서, 동일한 부재 번호는 동일한 요소들을 나타내 며, 도 2b에 요소들의 설명은 여기에서 반복할 필요는 없다.
도 2b는 두 개의 서브(sub)-패키지들(300(a), 300(b))을 포함하는 어셈블리를 도시한다. 제1 서브-패키지(300(a))는 모스펫 볼 그리드 어레이(ball grid array, BGA)형 패키지로 지칭될 수 있고, 제2 서브-패키지(300(b))는 기판을 기초로 한 몰딩되지 않은 패키지로 지칭될 수 있다. 일부 실시예들에 있어서, 이러한 서브-패키지들은 개별적으로 형성될 수 있고, 이어서 상기 전도성 노드 클립(52) 상에 실장될 수 있다. 예를 들어, 클립(40) 및 상기 클립(40)에 부착된 솔더가 범프된 제1 반도체 다이(22)를 포함하는 상기 제1 서브-패키지(300(a))가 형성될 수 있다. 이러한 공정 이전에 또는 그 이후에, 제2 기판(36), 상기 제2 기판(36) 상에 실장된 제2 반도체 다이(32), 및 상기 제2 반도체 다이(32)에 부착된 솔더(202, 203)를 포함하는 제2 서브-패키지(300(b))가 형성될 수 있다. 이어서, 상기 제1 서브-패키지들(300(a)) 및 제2 서브-패키지들(300(b))은 상기 전도성 노드 클립(52) 상에 실장될 수 있다(예를 들어, 솔더 또는 전도성 접착제를 이용함). 이어서, 도 2b에 도시된 상기 어셈블리는, 전체 어셈블리 상에 플립핑(flipping)에 의하여, 도 4에 도시된 리드 프레임 구조(51) 상에 실장될 수 있다(본딩된 컨트롤러(110)를 가지거나 갖지 않음). 이어서, 몰딩 공정이 수행되어 상기 서브-패키지들(300(a), 300(b)) 주위에 몰딩 물질이 형성되고, 소잉(sawing) 공정이 상기 형성된 패키지를 다른 패키지들로부터 분리하도록 수행될 수 있다. 따라서, 도 2a에 도시된 패키지가 형성될 수 있다.
도 3 내지 도 8은 본 발명의 실시예들에 따라 패키지들의 다양한 구성요소들 에 관한 상세한 설명을 제공한다. 상기 패키지들을 형성하는 바람직한 방법이 상술한 바와 같이 서브-패키지들을 형성한다고 하여도, 상기 패키지의 구성요소들은 일부 실시예들에서 서브-패키지들을 형성하지 않고 어셈블링될 수 있다.
도 3은 본 발명의 일 실시예에 따른 리드 프레임 구조(51)의 상면도를 도시한다. 상기 리드 프레임 구조(51)는 상측 모스펫 내에서 드레인 영역으로의 드레인 연결을 위한 제1 다이 부착 패들(die attach paddle, DAP)(50(a)) 및 하측 모스펫 내에서 소스 영역으로의 소스 연결을 위한 제2 다이 부착 패들((50(b))를 포함한다. 또한, 상기 상측 모스펫 내의 게이트 영역 및 상기 하측 모스펫 내의 게이트 영역에 각각 커플링되도록 의도된 부착 영역들(50(c), 50(d), 50(e))을 도시한다. 하기에 설명하는 바와 같이, 부착 영역들(50(c), 50(d), 50(e))은 와이어 본드의 연결을 위하여 사용될 수 있다. 화살표 2-2에 의한 선은 전체적으로 도 2(a)에 도시된 단면과 상응한다.
도 3에 있어서, 상기 형성된 패키지의 입력부들 및 출력부들을 위한 많은 리드들은 약어로 도시되어 있다. 상기 약어들은 다음과 같다: SW (스위치 노드); S2 (소스 2); D1 (드레인 1); G1 (게이트 1); S1 (소스 1); C (컨트롤러 핀); G2 (게이트 2); 및 NC (연결없음).
도 4에 도시된 바와 같이, 컨트롤러 다이(110)는 상기 제2 다이 부착 패들(50(b)) 상에 실장될 수 있고, 상기 하측 모스펫을 가지는 상술한 상기 제1 반도체 다이(22)를 따라서 위치할 수 있다. 상기 컨트롤러 다이(110)는 동기 벅 컨버터 어플리케이션 내에서 상기 하측 모스펫 및 상기 상측 모스펫의 게이트들을 제어 하기 위하여 사용될 수 있다. 상기 컨트롤러 다이(110)는 상업적으로 얻을 수 있고, 본 기술분야에 알려진 모든 적절한 실장 기술을 이용하여 실장될 수 있다.
많은 와이어본드들(112)은, G1, S1, G2, 및 C로 표시된 리드들에 상응하는 다양한 부착 영역들(50(c), 50(d), 50(e))을 가지는 컨트롤러 다이(110)와 관련된 입력부들 및 출력부들과 커플링될 수 있다. 상기 컨트롤러 다이(110)는 상기 하측 모스펫과 동일한 다이 부착 패들 상에 실장되는 것이 바람직하고, 이에 따라 상기 제1 다이 부착 패들(50(a)) 상에 위치할 수 있는 상기 상측 모스펫으로부터 스위칭 간섭의 경향을 감소시킬 수 있다.
도 5에 도시된 바와 같이, 상기 하측 모스펫을 포함하는 상기 제1 반도체 다이(22)가 상기 제2 다이 부착 패들(50(b))에 실장되고, 이에 따라 상기 제1 반도체 다이(22) 내의 소스 영역이 상기 제2 다이 부착 패들(50(b))을 향하여 대면하고, 상기 드레인 영역이 상기 제2 다이 부착 패들(50(b))로부터 이격되어 대향한다. 많은 솔더 볼들(21)이 도시되어 있고, 상기 제2 다이 부착 패들(50(b))과 상기 제1 반도체 다이(22) 내의 상기 소스 영역 사이에 위치할 수 있고, 또한 이들을 연결하도록 기능할 수 있다. "G"로 표시된 단일 솔더 볼은, 상기 부착 영역 50(d), 상기리드(G2), 상기 컨트롤러 다이(110)와 연결된 와이어 본드에 연결될 수 있다.
상측 모스펫(소스 영역(32(s) 및 게이트 영역(32(g))을 가짐)을 포함하는 상기 제2 반도체 다이(32)는 상기 제1 다이 부착 패들(50(a)) 상에 실장되고, 상기 제2 반도체 다이(32) 내의 상기 드레인 영역이 상기 제1 다이 부착 패들(50(a))을 향하여 대향하고 상기 제2 반도체 다이(32)의 소스 영역(32(s))이 상기 제1 다이 부착 패들(50(a))으로부터 이격되어 대향한다.
도 6에 도시된 바와 같이, 제2 기판(36)은 상술한 상기 제2 반도체 다이(32) 상에 위치하거나 및/또는 실장될 수 있다. 상기 제2 기판(36)은 회로를 포함할 수 있고, 상기 회로는 상기 제2 반도체 다이(32) 내의 상기 상측 모스펫 내의 하나 또는 그 이상의 게이트 영역들을 "G1"으로 표시된 상기 부착 영역(50(c))에 연결하고, 상기 상측 모스펫의 하나 또는 그 이상의 소스 영역들을 "S1"으로 표시된 상기 부착 영역(50(d))에 연결한다. 또한, 솔더 볼들(203)은 상기 제2 기판(36) 내의 상기 회로를 상기 부착 영역(50(d))에 연결할 수 있으며, 반면, 솔더 볼들(202)은 상기 제2 기판(36) 내의 상기 회로를 상기 부착 영역(50(c))에 연결할 수 있다. 또한, 상기 제2 기판(36)은 상기 제2 반도체 다이(32) 내의 소스 영역과 그 상에 위치하는 전도성 노드 클립(미도시) 사이의 연결을 제공할 수 있다.
전도성 클립(40)은 상기 제1 반도체 다이(22) 상에 위치되도록 도시되어 있고, 상기 제1 반도체 다이(22) 내의 상기 하측 모스펫 내의 상기 드레인 영역과 이전에 도시된 상기 스위치 노드(SW)의 리드들 사이에 전기적 연결을 제공한다. 연장된 전도성 스탬프된 영역들(40(a))은 솔더 조인트들을 통하여 상기 전도성 클립(40)의 평평한 일부로부터 상기 스위치 노드(SW)의 리드들로의 수직 전도성 경로들을 제공할 수 있다. 상기 스탬프된 영역들(40(a))은 상기 제1 반도체 다이(22)의 두께보다 더 클 수 있다.
도 7에 도시된 바와 같이, 전도성 스위치(SW) 노드 클립(52)은, 상기 제1 반도체 다이(22) 내의 상기 하측 모스펫 내의 상기 드레인 영역과 상기 제2 반도체 다이(32) 내의 상기 상측 모스펫 내의 상기 소스 영역을 연결할 수 있다. 상기 전도성 노드 클립은 구리, 알루미늄, 또는 그들의 합금들을 포함하는 모든 적절한 전도성 물질로 형성될 수 있다.
도 8에 도시된 바와 같이, 몰딩 물질(50)은 상기 스위치 노드 클립(52)의 측방향 에지의 주위에 몰딩될 수 있다. 상기 스위치 노드 클립(52)이 상측에 위치하므로, 상기 형성된 반도체 다이 패키지 내의 개선된 냉각을 제공할 수 있다.
본 발명의 실시예들에 따른 반도체 다이 패키지들은 적절한 전기적 어셈블리(electrical assembly) 내에 결합될 수 있다. 전기적 어셈블리들의 예들은 셀룰라폰들(cellular phone), 개인용 컴퓨터들, 랩탑 컴퓨터들, 서버 컴퓨터들, 텔레비전 등을 포함한다..
본 발명의 실시예들은 많은 잇점을 가진다. 첫째, 도 2(a)를 참조하면, 본 발명의 실시예들에 있어서, 냉각은 상기 스위치 노드 클립(52)을 통하여 상기 패키지(100)의 상측으로 발생할 수 있고, 또한 상기 리드 프레임 구조(51)를 통하여 그 하측으로 발생할 수 있다. 둘째, 본 발명의 실시예들에 있어서, 상기 스위치 노드 연결(스위치 노드 클립(52))은 상기 패키지 내에 포함되고, 마더보드에 의존하지 않는다. 셋째, 컨트롤러 다이, 상측 모스펫, 및 하측 모스펫은 단일 패키지 내에 포함될 수 있고, 이에 따라 동기 벅 컨버터를 위한 압축된 구성요소를 제공할 수 있다. 넷째, 상기 스위치 노드가 상기 패키지 내에 위치하므로, 이에 따라 상기 상측 소스 및 상기 하측 드레인 사이의 연결을 위한 루프(loop) 길이를 최소화할 수 있다. 따라서, 전력 경로 내의 기생 인덕턴스를 감소시킬 수 있다. 또한, 더 적은 수의 와이어 본드들을 포함하고, 이에 따라 상기 패키지의 인덕턴스 및 저항을 감소시킬 수 있다. 이러한 모든 특징들은 더 높은 스위칭 주파수들과 더 높은 전력 밀도를 허용한다. 다섯째, 상기 형성된 패키지는 마이크로-리드 프레임(micro-leadframe package, MLP)형 구성을 가질 수 있고 종래의 방법으로 마더보드에 실장될 수 있다. 특별한 실장 공정은 필요하지 않다.
상술한 실시예들 및/또는 이들의 다른 특징들은 본 발명의 범위를 벗어나지 않고 다른 실시예(들) 및/또는 특징(들)과 결합될 수 있다.
상술한 설명은 예시적이며 이에 한정되는 것은 아니다. 본 발명의 많은 변형들이 본 개시를 참조하여 본 기술 분야의 당업자에게는 자명할 것이다. 따라서, 본 발명의 범위는 상술한 개시를 참조하여 결정되어서는 안되며, 하기의 청구항들에 의하여 모든 범위 또는 동등물과 함께 결정되어야 한다.
또한, "상의", "하의", "상부", "하부" 등과 같은 위치들의 참조는 도면들을 지칭하며, 이는 예시적이며, 한정하는 것은 아니다. 이들은 절대적인 위치들을 지칭하는 것은 아니다.
문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 단수 형태는 "하나 또는 그 이상"과 같은 복수의 형태를 포함할 수 있다.
본 명세서에서 개시된 모든 특허들, 특허출원들, 공개공보들, 및 설명들은 모든 목적들을 위하여 전체적으로 참조로서 결합된다. 이들 중 어느 것도 종래 기술로서 인정하는 것은 아니다.
첫째, 본 발명의 실시예들에 있어서, 냉각은 스위치 노드 클립을 통하여 패키지의 상측으로 발생할 수 있고, 또한 리드 프레임 구조를 통하여 그 하측으로 발생할 수 있다. 둘째, 본 발명의 실시예들에 있어서, 상기 스위치 노드 연결은 상기 패키지 내에 포함되고, 마더보드에 의존하지 않는다. 셋째, 컨트롤러 다이, 상측 모스펫, 및 하측 모스펫은 단일 패키지 내에 포함될 수 있고, 이에 따라 동기 벅 컨버터를 위한 압축된 구성요소를 제공할 수 있다. 넷째, 상기 스위치 노드가 상기 패키지 내에 위치하므로, 이에 따라 상기 상측 소스 및 상기 하측 드레인 사이의 연결을 위한 루프 길이를 최소화할 수 있다. 따라서, 전력 경로 내의 기생 인덕턴스를 감소시킬 수 있다. 또한, 더 적은 와이어 본드들을 포함하고, 이에 따라 상기 패키지의 인덕턴스 및 저항을 감소시킬 수 있다. 이러한 모든 특징들은 더 높은 스위칭 주파수들과 더 높은 전력 밀도를 허용한다. 다섯째, 상기 형성된 패키지는 마이크로-리드 프레임 형 구성을 가질 수 있고 종래의 방법으로 마더보드에 실장될 수 있다. 특별한 실장 공정은 필요하지 않다.

Claims (22)

  1. 기판;
    상기 기판 상에 실장되고, 대향 표면들에 제1 입력 영역 및 제1 출력 영역을 가지는 제1 수직 소자를 포함하는 제1 반도체 다이;
    상기 기판 상에 실장되고, 대향 표면들에 제2 입력 영역 및 제2 출력 영역을 가지는 제2 수직 소자를 포함하는 제2 반도체 다이; 및
    상기 제1 반도체 다이 내의 상기 제1 출력 영역과 상기 제2 반도체 다이 내의 상기 제2 입력 영역을 전기적으로 연결하는 전도성 노드 클립;을 포함하고,
    상기 제1 반도체 다이와 상기 제2 반도체 다이는, 상기 기판과 상기 전도성 노드 클립 사이에 위치하는 것을 특징으로 하는 마더보드에 실장될 수 있는 반도체 다이 패키지.
  2. 제 1 항에 있어서,
    상기 기판은, 리드 프레임 구조인 것을 특징으로 하는 반도체 다이 패키지.
  3. 제 1 항에 있어서,
    몰딩 물질을 더 포함하고,
    상기 몰딩 물질은, 상기 제1 반도체 다이 및 상기 제2 반도체 다이를 덮는 것을 특징으로 하는 반도체 다이 패키지.
  4. 제 1 항에 있어서,
    상기 제1 반도체 다이는 하측(low side) 모스펫(MOSFET)을 포함하고,
    상기 제2 반도체 다이는 상측(high side) 모스펫을 포함하고,
    상기 제1 입력 영역 및 제2 입력 영역은 소스 영역들이고,
    상기 제1 출력 영역 및 제2 출력 영역은 드레인 영역들인 것을 특징으로 하는 반도체 다이 패키지.
  5. 제 1 항에 있어서,
    상기 기판 상에 실장된 컨트롤러 다이를 더 포함하는 것을 특징으로 하는 반도체 다이 패키지.
  6. 제 1 항에 있어서,
    몰딩 물질을 더 포함하고,
    상기 몰딩 물질은 상기 제1 반도체 다이 및 상기 제2 반도체 다이를 덮고,
    상기 전도성 노드 클립은, 상기 몰딩 물질을 통하여 노출되고, 상기 몰딩 물질의 외부 표면과 동일 평면(coplanar)인 표면을 가지는 것을 특징으로 하는 반도체 다이 패키지.
  7. 제 1 항에 있어서,
    상기 반도체 다이 패키지는, 마이크로-리드 프레임 패키지(micro-leadframe package, MLP)인 것을 특징으로 하는 반도체 다이 패키지.
  8. 제 1 항에 있어서,
    상기 제2 반도체 다이와 상기 전도성 노드 클립 사이에 제2 기판을 더 포함하는 것을 특징으로 하는 반도체 다이 패키지.
  9. 제 1 항에 있어서,
    상기 제1 반도체 다이, 상기 제2 반도체 다이, 및 상기 전도성 노드 클립은, 동기 벅 컨버터 회로(synchronous buck converter circuit)의 일부들을 형성하는 것을 특징으로 하는 반도체 다이 패키지.
  10. 제 1 항에 있어서,
    상기 전도성 노드 클립은, 단차 구조를 가지는 것을 특징으로 하는 반도체 다이 패키지.
  11. 청구항 제 1 항의 반도체 다이 패키지를 포함하는 전기적 어셈블리(electrical assembly).
  12. 대향 표면들에 제1 입력 영역 및 제1 출력 영역을 가지는 제1 수직 소자를 포함하는 제1 반도체 다이를 기판 상에 실장하는 단계;
    대향 표면들에 제2 입력 영역 및 제2 출력 영역을 가지는 제2 수직 소자를 포함하는 제2 반도체 다이를 상기 기판 상에 실장하는 단계; 및
    상기 제1 반도체 다이와 상기 제2 반도체 다이에 전도성 노드 클립을 부착하는 단계;를 포함하고,
    상기 전도성 노드 클립은 상기 제1 반도체 다이 내의 상기 제1 출력 영역과 상기 제2 반도체 다이 내의 상기 제2 입력 영역을 전기적으로 연결하는, 마더보드에 실장될 수 있는 반도체 다이 패키지의 제조 방법.
  13. 제 12 항에 있어서,
    상기 제1 반도체 다이 및 상기 제2 반도체 다이 주위에 몰딩 물질을 몰딩하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 다이 패키지의 제조 방법.
  14. 제 12 항에 있어서,
    상기 제1 반도체 다이, 상기 제2 반도체 다이, 및 상기 전도성 노드 클립은 동기 벅 컨버터 회로(synchronous buck converter circuit)의 일부를 형성하는 것을 특징으로 하는 반도체 다이 패키지의 제조 방법.
  15. 제 12 항에 있어서,
    상기 기판은, 리드 프레임 구조인 것을 특징으로 하는 반도체 다이 패키지의 제조 방법.
  16. 제 12 항에 있어서,
    상기 제1 반도체 다이 및 상기 제2 반도체 다이 주위에 몰딩 물질을 몰딩하는 단계;를 더 포함하고,
    상기 몰딩 물질은, 상기 전도성 노드 클립의 표면과 동일 평면(coplanar)인 외부 표면을 가지는 것을 특징으로 하는 반도체 다이 패키지의 제조 방법.
  17. 제 12 항에 있어서,
    상기 제1 반도체 다이는 하측 모스펫을 포함하고,
    상기 제2 반도체 다이는 상측 모스펫을 포함하고,
    상기 제1 입력 영역 및 상기 제2 입력 영역은 소스 영역들이고,
    상기 제1 출력 영역 및 상기 제2 출력 영역은 드레인 영역들인 것을 특징으로 하는 반도체 다이 패키지의 제조 방법.
  18. 제 12 항에 있어서,
    상기 제1 반도체 다이가 상기 기판에 실장되는 경우에는, 상기 제1 반도체 다이는 제1 서브-패키지의 일부이고,
    상기 제2 반도체 다이가 상기 기판에 실장되는 경우에는, 상기 제2 반도체 다이는 제2 서브-패키지의 일부인 것을 특징으로 하는 반도체 다이 패키지의 제조 방법.
  19. 제 12 항에 있어서,
    상기 전도성 노드 클립은, 구리를 포함하는 것을 특징으로 하는 반도체 다이 패키지의 제조 방법.
  20. 제 12 항에 있어서,
    상기 기판에 컨트롤러 다이를 실장하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 다이 패키지의 제조 방법.
  21. 대향 표면들에 제1 입력 영역 및 제1 출력 영역을 가지는 제1 수직 소자를 포함하는 제1 반도체 다이를 얻는 단계;
    대향 표면들에 제2 입력 영역 및 제2 출력 영역을 가지는 제2 수직 소자를 포함하는 제2 반도체 다이를 얻는 단계;
    상기 제1 반도체 다이 내의 상기 제1 출력 영역과 상기 제2 반도체 다이 내의 상기 제2 입력 영역을 전기적으로 연결하는 전도성 노드 클립을 상기 제1 반도체 다이와 상기 제2 반도체 다이에 부착하는 단계;
    상기 제1 반도체 다이, 상기 제2 반도체 다이, 및 상기 전도성 노드 클립을 기판에 부착하는 단계; 및
    몰딩 공정을 수행하여 패키지를 형성하는 단계;를 포함하는 마더보드에 실장될 수 있는 반도체 다이 패키지의 제조 방법.
  22. 제 21 항에 있어서,
    상기 제1 반도체 다이 및 상기 제2 반도체 다이는, 상기 전도성 노드 클립에 부착되기 전에, 분리된 서브-패키지들 내에 위치하는 것을 특징으로 하는 반도체 다이 패키지의 제조 방법.
KR1020087024515A 2006-04-24 2007-03-22 다중 다이들 및 공통 노드 구조를 포함하는 반도체 다이 패키지 KR101360163B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/410,504 US7618896B2 (en) 2006-04-24 2006-04-24 Semiconductor die package including multiple dies and a common node structure
US11/410,504 2006-04-24
PCT/US2007/064610 WO2007127552A2 (en) 2006-04-24 2007-03-22 Semiconductor die package including multiple dies and a common node structure

Publications (2)

Publication Number Publication Date
KR20090004922A KR20090004922A (ko) 2009-01-12
KR101360163B1 true KR101360163B1 (ko) 2014-02-07

Family

ID=38619966

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087024515A KR101360163B1 (ko) 2006-04-24 2007-03-22 다중 다이들 및 공통 노드 구조를 포함하는 반도체 다이 패키지

Country Status (7)

Country Link
US (3) US7618896B2 (ko)
JP (1) JP2009534869A (ko)
KR (1) KR101360163B1 (ko)
CN (1) CN101432874A (ko)
DE (1) DE112007000994T5 (ko)
TW (1) TW200802776A (ko)
WO (1) WO2007127552A2 (ko)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7618896B2 (en) * 2006-04-24 2009-11-17 Fairchild Semiconductor Corporation Semiconductor die package including multiple dies and a common node structure
US7825502B2 (en) * 2008-01-09 2010-11-02 Fairchild Semiconductor Corporation Semiconductor die packages having overlapping dice, system using the same, and methods of making the same
US7821114B2 (en) * 2008-01-28 2010-10-26 Fairchild Semiconductor Corporation Multiphase synchronous buck converter
US8063472B2 (en) * 2008-01-28 2011-11-22 Fairchild Semiconductor Corporation Semiconductor package with stacked dice for a buck converter
US7696612B2 (en) * 2008-01-28 2010-04-13 Fairchild Semiconductor Corporation Multiphase synchronous buck converter
US20090194857A1 (en) * 2008-02-01 2009-08-06 Yong Liu Thin Compact Semiconductor Die Packages Suitable for Smart-Power Modules, Methods of Making the Same, and Systems Using the Same
US20090194856A1 (en) * 2008-02-06 2009-08-06 Gomez Jocel P Molded package assembly
US7952204B2 (en) * 2008-04-14 2011-05-31 Fairchild Semiconductor Corporation Semiconductor die packages with multiple integrated substrates, systems using the same, and methods using the same
US8148815B2 (en) * 2008-10-13 2012-04-03 Intersil Americas, Inc. Stacked field effect transistor configurations
US7816784B2 (en) * 2008-12-17 2010-10-19 Fairchild Semiconductor Corporation Power quad flat no-lead semiconductor die packages with isolated heat sink for high-voltage, high-power applications, systems using the same, and methods of making the same
US8168490B2 (en) * 2008-12-23 2012-05-01 Intersil Americas, Inc. Co-packaging approach for power converters based on planar devices, structure and method
US9070670B2 (en) * 2009-01-29 2015-06-30 International Rectifier Corporation Electrical connectivity of die to a host substrate
US8169088B2 (en) * 2009-07-02 2012-05-01 Monolithic Power Systems, Inc. Power converter integrated circuit floor plan and package
US8649129B2 (en) * 2010-11-05 2014-02-11 System General Corporation Method and apparatus of providing over-temperature protection for power converters
US8497573B2 (en) * 2011-01-03 2013-07-30 International Rectifier Corporation High power semiconductor package with conductive clip on multiple transistors
US8426952B2 (en) 2011-01-14 2013-04-23 International Rectifier Corporation Stacked half-bridge package with a common conductive leadframe
US8674497B2 (en) * 2011-01-14 2014-03-18 International Business Machines Corporation Stacked half-bridge package with a current carrying layer
US8680627B2 (en) 2011-01-14 2014-03-25 International Rectifier Corporation Stacked half-bridge package with a common conductive clip
US8742490B2 (en) * 2011-05-02 2014-06-03 Monolithic Power Systems, Inc. Vertical power transistor die packages and associated methods of manufacturing
US8344464B2 (en) 2011-05-19 2013-01-01 International Rectifier Corporation Multi-transistor exposed conductive clip for high power semiconductor packages
CN103035631B (zh) * 2011-09-28 2015-07-29 万国半导体(开曼)股份有限公司 联合封装高端和低端芯片的半导体器件及其制造方法
CN103201834B (zh) * 2011-11-04 2016-03-02 松下知识产权经营株式会社 半导体装置及其制造方法
US8581416B2 (en) * 2011-12-15 2013-11-12 Semiconductor Components Industries, Llc Method of forming a semiconductor device and leadframe therefor
JP5924110B2 (ja) * 2012-05-11 2016-05-25 株式会社ソシオネクスト 半導体装置、半導体装置モジュールおよび半導体装置の製造方法
US9214415B2 (en) * 2013-04-11 2015-12-15 Texas Instruments Incorporated Integrating multi-output power converters having vertically stacked semiconductor chips
US9536800B2 (en) 2013-12-07 2017-01-03 Fairchild Semiconductor Corporation Packaged semiconductor devices and methods of manufacturing
CN105097753B (zh) * 2014-05-05 2019-01-15 上海酷蓝电子科技有限公司 一种分段式线性恒流控制器及其封装方法
US9196578B1 (en) 2014-08-14 2015-11-24 Freescale Semiconductor, Inc. Common pin for multi-die semiconductor package
US9324640B1 (en) * 2014-11-04 2016-04-26 Texas Instruments Incorporated Triple stack semiconductor package
CN104617058B (zh) 2015-01-23 2020-05-05 矽力杰半导体技术(杭州)有限公司 用于功率变换器的封装结构及其制造方法
US9735095B2 (en) 2015-07-24 2017-08-15 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US9818677B2 (en) 2015-07-24 2017-11-14 Semiconductor Components Industries, Llc Semiconductor component having group III nitride semiconductor device mounted on substrate and interconnected to lead frame
US9818674B2 (en) 2015-07-24 2017-11-14 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US10388539B2 (en) 2015-07-24 2019-08-20 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US9620443B2 (en) * 2015-07-24 2017-04-11 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US9653387B2 (en) 2015-07-24 2017-05-16 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US10128174B2 (en) 2015-07-24 2018-11-13 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US9905500B2 (en) 2015-07-24 2018-02-27 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US9780019B2 (en) 2015-07-24 2017-10-03 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
CN105355606B (zh) * 2015-09-28 2019-05-28 杰群电子科技（东莞）有限公司 一种新型系统级封装
US10050025B2 (en) 2016-02-09 2018-08-14 Texas Instruments Incorporated Power converter monolithically integrating transistors, carrier, and components
CN105914197B (zh) * 2016-06-14 2018-09-04 山东晶导微电子股份有限公司 一种采用植球工艺的小功率整流元器件及其制造方法
US10128170B2 (en) * 2017-01-09 2018-11-13 Silanna Asia Pte Ltd Conductive clip connection arrangements for semiconductor packages
EP3703119B1 (en) * 2017-10-26 2022-06-08 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP7131903B2 (ja) 2017-12-08 2022-09-06 ローム株式会社 半導体パッケージ
US11088046B2 (en) * 2018-06-25 2021-08-10 Semiconductor Components Industries, Llc Semiconductor device package with clip interconnect and dual side cooling
US11147165B2 (en) 2019-10-17 2021-10-12 Infineon Technologies Austria Ag Electronic system and interposer having an embedded power device module
US11071206B2 (en) 2019-10-17 2021-07-20 Infineon Technologies Austria Ag Electronic system and processor substrate having an embedded power device module
US11183934B2 (en) * 2019-10-17 2021-11-23 Infineon Technologies Americas Corp. Embedded substrate voltage regulators

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040061221A1 (en) 2002-07-15 2004-04-01 International Rectifier Corporation High power MCM package
US6777800B2 (en) 2002-09-30 2004-08-17 Fairchild Semiconductor Corporation Semiconductor die package including drain clip
US20050161785A1 (en) 2004-01-28 2005-07-28 Tetsuya Kawashima Semiconductor device
US6992385B2 (en) 2003-02-28 2006-01-31 Renesas Technology Corp. Semiconductor device, a method of manufacturing the same and an electronic device

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6005776A (en) * 1998-01-05 1999-12-21 Intel Corporation Vertical connector based packaging solution for integrated circuits
US6212086B1 (en) 1998-05-22 2001-04-03 Intel Corporation Packaging of a DC-to-DC converter
US6133634A (en) 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
US6473852B1 (en) 1998-10-30 2002-10-29 Fairchild Semiconductor Corporation Method and circuit for performing automatic power on reset of an integrated circuit
US6720642B1 (en) 1999-12-16 2004-04-13 Fairchild Semiconductor Corporation Flip chip in leaded molded package and method of manufacture thereof
US6989588B2 (en) 2000-04-13 2006-01-24 Fairchild Semiconductor Corporation Semiconductor device including molded wireless exposed drain packaging
KR100370231B1 (ko) 2000-06-13 2003-01-29 페어차일드코리아반도체 주식회사 리드프레임의 배면에 직접 부착되는 절연방열판을구비하는 전력 모듈 패키지
US6661082B1 (en) 2000-07-19 2003-12-09 Fairchild Semiconductor Corporation Flip chip substrate design
KR100403608B1 (ko) 2000-11-10 2003-11-01 페어차일드코리아반도체 주식회사 스택구조의 인텔리젠트 파워 모듈 패키지 및 그 제조방법
US6580165B1 (en) 2000-11-16 2003-06-17 Fairchild Semiconductor Corporation Flip chip with solder pre-plated leadframe including locating holes
US6753605B2 (en) 2000-12-04 2004-06-22 Fairchild Semiconductor Corporation Passivation scheme for bumped wafers
US6798044B2 (en) 2000-12-04 2004-09-28 Fairchild Semiconductor Corporation Flip chip in leaded molded package with two dies
US6365942B1 (en) 2000-12-06 2002-04-02 Fairchild Semiconductor Corporation MOS-gated power device with doped polysilicon body and process for forming same
US7345342B2 (en) 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6469384B2 (en) 2001-02-01 2002-10-22 Fairchild Semiconductor Corporation Unmolded package for a semiconductor device
US6777786B2 (en) 2001-03-12 2004-08-17 Fairchild Semiconductor Corporation Semiconductor device including stacked dies mounted on a leadframe
US6891257B2 (en) 2001-03-30 2005-05-10 Fairchild Semiconductor Corporation Packaging system for die-up connection of a die-down oriented integrated circuit
US6593622B2 (en) 2001-05-02 2003-07-15 International Rectifier Corporation Power mosfet with integrated drivers in a common package
US6893901B2 (en) 2001-05-14 2005-05-17 Fairchild Semiconductor Corporation Carrier with metal bumps for semiconductor die packages
US6646329B2 (en) 2001-05-15 2003-11-11 Fairchild Semiconductor, Inc. Power chip scale package
US7061080B2 (en) 2001-06-11 2006-06-13 Fairchild Korea Semiconductor Ltd. Power module package having improved heat dissipating capability
US6683375B2 (en) 2001-06-15 2004-01-27 Fairchild Semiconductor Corporation Semiconductor die including conductive columns
US7084488B2 (en) 2001-08-01 2006-08-01 Fairchild Semiconductor Corporation Packaged semiconductor device and method of manufacture using shaped die
US6633030B2 (en) 2001-08-31 2003-10-14 Fiarchild Semiconductor Surface mountable optocoupler package
KR100442847B1 (ko) 2001-09-17 2004-08-02 페어차일드코리아반도체 주식회사 3차원 구조를 갖는 전력 반도체 모듈 및 그 제조방법
US6774465B2 (en) 2001-10-05 2004-08-10 Fairchild Korea Semiconductor, Ltd. Semiconductor power package module
US6891256B2 (en) 2001-10-22 2005-05-10 Fairchild Semiconductor Corporation Thin, thermally enhanced flip chip in a leaded molded package
US6674157B2 (en) 2001-11-02 2004-01-06 Fairchild Semiconductor Corporation Semiconductor package comprising vertical power transistor
US6566749B1 (en) 2002-01-15 2003-05-20 Fairchild Semiconductor Corporation Semiconductor die package with improved thermal and electrical performance
US6830959B2 (en) 2002-01-22 2004-12-14 Fairchild Semiconductor Corporation Semiconductor die package with semiconductor die having side electrical connection
DE10392377T5 (de) 2002-03-12 2005-05-12 FAIRCHILD SEMICONDUCTOR CORP. (n.d.Ges.d. Staates Delaware) Auf Waferniveau beschichtete stiftartige Kontakthöcker aus Kupfer
TWI287282B (en) 2002-03-14 2007-09-21 Fairchild Kr Semiconductor Ltd Semiconductor package having oxidation-free copper wire
US6836023B2 (en) 2002-04-17 2004-12-28 Fairchild Semiconductor Corporation Structure of integrated trace of chip package
US7061077B2 (en) 2002-08-30 2006-06-13 Fairchild Semiconductor Corporation Substrate based unmolded package including lead frame structure and semiconductor die
US6806580B2 (en) 2002-12-26 2004-10-19 Fairchild Semiconductor Corporation Multichip module including substrate with an array of interconnect structures
US6867481B2 (en) 2003-04-11 2005-03-15 Fairchild Semiconductor Corporation Lead frame structure with aperture or groove for flip chip in a leaded molded package
US6940724B2 (en) 2003-04-24 2005-09-06 Power-One Limited DC-DC converter implemented in a land grid array package
US7154186B2 (en) 2004-03-18 2006-12-26 Fairchild Semiconductor Corporation Multi-flip chip on lead frame on over molded IC package and method of assembly
JP4445351B2 (ja) * 2004-08-31 2010-04-07 株式会社東芝 半導体モジュール
JP2006073655A (ja) * 2004-08-31 2006-03-16 Toshiba Corp 半導体モジュール
US7573107B2 (en) * 2004-09-23 2009-08-11 International Rectifier Corporation Power module
WO2007056253A2 (en) * 2005-11-03 2007-05-18 International Rectifier Corporation A semiconductor package that includes stacked semiconductor die
US7397120B2 (en) * 2005-12-20 2008-07-08 Semiconductor Components Industries, L.L.C. Semiconductor package structure for vertical mount and method
US7618896B2 (en) * 2006-04-24 2009-11-17 Fairchild Semiconductor Corporation Semiconductor die package including multiple dies and a common node structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040061221A1 (en) 2002-07-15 2004-04-01 International Rectifier Corporation High power MCM package
US6777800B2 (en) 2002-09-30 2004-08-17 Fairchild Semiconductor Corporation Semiconductor die package including drain clip
US6992385B2 (en) 2003-02-28 2006-01-31 Renesas Technology Corp. Semiconductor device, a method of manufacturing the same and an electronic device
US20050161785A1 (en) 2004-01-28 2005-07-28 Tetsuya Kawashima Semiconductor device

Also Published As

Publication number Publication date
US20120064667A1 (en) 2012-03-15
DE112007000994T5 (de) 2009-03-05
US7618896B2 (en) 2009-11-17
KR20090004922A (ko) 2009-01-12
TW200802776A (en) 2008-01-01
WO2007127552A3 (en) 2008-04-03
CN101432874A (zh) 2009-05-13
JP2009534869A (ja) 2009-09-24
US8212361B2 (en) 2012-07-03
WO2007127552A2 (en) 2007-11-08
US20070249092A1 (en) 2007-10-25
US20100090331A1 (en) 2010-04-15

Similar Documents

Publication Publication Date Title
KR101360163B1 (ko) 다중 다이들 및 공통 노드 구조를 포함하는 반도체 다이 패키지
US7663211B2 (en) Dual side cooling integrated power device package and module with a clip attached to a leadframe in the package and the module and methods of manufacture
KR101297645B1 (ko) 반도체 다이 패키지 및 그의 제조 방법
US7838340B2 (en) Pre-molded clip structure
US8278149B2 (en) Package with multiple dies
US7495323B2 (en) Semiconductor package structure having multiple heat dissipation paths and method of manufacture
US20110227207A1 (en) Stacked dual chip package and method of fabrication
US8426950B2 (en) Die package including multiple dies and lead orientation

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190207

Year of fee payment: 6