KR100442847B1 - 3차원 구조를 갖는 전력 반도체 모듈 및 그 제조방법 - Google Patents

3차원 구조를 갖는 전력 반도체 모듈 및 그 제조방법 Download PDF

Info

Publication number
KR100442847B1
KR100442847B1 KR10-2001-0057177A KR20010057177A KR100442847B1 KR 100442847 B1 KR100442847 B1 KR 100442847B1 KR 20010057177 A KR20010057177 A KR 20010057177A KR 100442847 B1 KR100442847 B1 KR 100442847B1
Authority
KR
South Korea
Prior art keywords
control circuit
main circuit
lead frame
terminal
power semiconductor
Prior art date
Application number
KR10-2001-0057177A
Other languages
English (en)
Other versions
KR20030024157A (ko
Inventor
이근혁
전기영
전오섭
Original Assignee
페어차일드코리아반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드코리아반도체 주식회사 filed Critical 페어차일드코리아반도체 주식회사
Priority to KR10-2001-0057177A priority Critical patent/KR100442847B1/ko
Priority to US10/244,101 priority patent/US6710439B2/en
Publication of KR20030024157A publication Critical patent/KR20030024157A/ko
Application granted granted Critical
Publication of KR100442847B1 publication Critical patent/KR100442847B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Abstract

본 발명은 주회로단자 리드프레임부(main circuit terminal leadframe part) 및 제어회로 리드프레임부(control circuit leadframe part)가 주회로 리드프레임부(main circuit leadframe part)에 대하여 벤딩되어 있는 구조의 전력 반도체 모듈 및 그 제조방법에 관한 것이다. 본 발명에 따른 전력 반도체 모듈은 주회로부, 주회로부와 수직인 일면에 배치된 제어회로부 및 제어회로단자, 상기 제어회로부 및 제어회로단자와 마주하도록 상기 주회로부와 수직인 다른면에 배치된 주회로단자, 본딩와이어 및 몰딩재를 구비한다. 본발명에 따르면, 낮은 무게, 작은 크기 및 저렴한 비용의 인공지능 전력 모듈의 실현이 가능하다.

Description

3차원 구조를 갖는 전력 반도체 모듈 및 그 제조방법{Power semiconductor module that has three dimensional structure and a method of manufacturing thereof}
본 발명은 전력 반도체 모듈(power semiconductor module)에 관한 것으로, 상세하게는 주회로단자 리드프레임부(main circuit terminal leadframe part) 및 제어회로 리드프레임부(control circuit leadframe part)가 주회로 리드프레임부(main circuit leadframe part)에 대하여 벤딩되어 있는 구조의 전력 반도체 모듈에 관한 것이다.
인버터(inverters) 및 서보 드라이브(servo drivers)와 같은 전력 일렉트로닉스(power electronics) 산업이 발달함에 따라, 전력 시스템(power system)은 무게가 가볍고, 크기가 소형(small size)이며, 비용이 저렴(lower cost)하며, 성능이 높은(higher performance) 시스템을 요구한다. 이를 위해, 일렉트로닉 구성요소들(electronic components)은 하나의 패키지 즉, 전력 모듈(power module) 안에 집적되어진다. 그리고, 더욱더 많은 전력소자와 상기 전력소자를 제어하기 위한 제어 IC들은 일반적으로 제어와 보호기능을 가진 하나의 전력모듈안에 집적되어진다. 이런 전력모듈을 인공지능 전력 모듈(intelligent power module)이라고 한다.
도 1 내지 도 3은 종래기술에 따른 전력 반도체 모듈들을 설명하기 위하여 도시한 도면들이다.
도 1은 Mitsubshi Denki Kabushiki Kaisha, Tokyo, Japan에 의해 1999년12월14일 특허등록된 미국특허 us6002166을 도시한 반도체 패키지로써, 도 1을 참조하면, 반도체 소자, 제어회로소자와 같은 모든 구성요소들(all components,미도시)은 솔더(미도시)에 의해 접착되고, 리드프레임 위에 부착된 반도체 칩(1)은 본딩와이어(미도시)에 의해 단자(5)와 전기적으로 연결된다. 상기 패키지와 같은 구조에서는 리드프레임 위에 부착되는 모든 구성요소들의 넓이에 따라 상기 패키지의 면적의 크기가 정해진다. 따라서, 구성요소들이 많아질수록 상기 패키지가 더 크질수 밖에 없는 구조이다. 패키지의 면적이 넓어지면, 패키지의 제조에 필요한 기판, 몰딩재와 같은 재료들이 많이 사용되어지므로, 제조비용 또한 증가하게 된다. 또한, 방열판과 접촉하는 베이스 기판(base substrate, 3)과 패키지를 몰딩시키는 몰딩재(7) 외부로 나와있는 단자(5)와의 간격은 일반적으로 4mm 내지 5mm정도이다. 즉, 외부와 연결되는 단자(5)와 방열판(heat sink)과의 거리인 아이솔레이션 높이(h)가 4mm 내지 5mm이다. 따라서, 12.7mm의 아이솔레이션 높이를 요구하는 UL 기준(underwriters laboratory standard)에 의하면, 상기 패키지에 의한 아이솔레이션 높이가 낮다. 아이솔레이션 높이가 낮으면, 전기적 절연성이 나빠지는 문제가 생긴다.
도 2는 Mitsubshi Denki Kabushiki Kaisha, Tokyo, Japan에 의해 1996년5월28일 특허등록된 미국특허 us5521437을 도시한 반도체 패키지로써, 도 2를 참조하면, 모든 구성요소들은 절연 금속기판(insulated metal substrate, 16) 위에 접착되어 있고 본딩와이어(18)에 의하여 서로 전기적으로 연결되어 있다. 따라서, 상기 패키지의 면적의 크기는 구성요소들이 접착된 절연 금속기판(16)의 크기에 의해 정해진다. 따라서, 구성요소들이 많아질수록 상기 패키지가 더 넓어지게 된다. 패키지의 면적이 넓어지면, 패키지의 제조에 필요한 절연 금속기판, 몰딩재와 같은 재료들이 많이 사용되어지므로, 제조비용 또한 증가하게 된다. 미설명된 참조부호 11은 케이스, 13은 제어회로 단자. 15는 주회로단자, 17은 주회로부 및 19는 제어회로부를 나타앤다.
도 3은 Mitsubshi Denki Kabushiki Kaisha, Tokyo, Japan에 의해 1995년11월28일 특허등록된 미국특허 us5471089를 도시한 반도체 패키지로서, 도 3을 참조하면, 전력 반도체 소자가 있는 주회로부(35)와 제어회로소자가 있는 제어회로부(33)는 서로 다른 기판 위에 형성되어 있다. 또한, 주회로부(35)는 하부에 배치하고, 제어회로부(33)는 상부에 배치하고 있다. 그리고 주회로부(35)와 제어회로부(33)는 연결메탈(connection metal, 37)에 의해 연결되어 있으며, 연결메탈(37)이 주회로부 (35)및 제어회로부(33)와 접촉되는 부분에는 솔더(solder,32)에 의해 솔더링(soldering)되어 있다. 상기 패키지에서 주회로부(35)와 제어회로부(33)는 상하로 배치되어 있고 서로 다른 기판에 형성되어 있으며, 상기 주회로부(35) 및 제어회로부(33)의 배치구조에 반드시 필요한 연결메탈(37) 및 솔더(32)와 같은 재료가 필요함으로, 제조비용이 증가한다. 또한, 상기 패키지와 같은 구조로 만들기 위한 패키지 제조공정이 복잡하고, 어렵다. 미설명된 참조부호 31은 단자(terminal)이고 39는 케이스(case)이다.
본 발명이 이루고자 하는 기술적 과제는, 단순화된 제조공정, 작은 크기, 및 저렴한 제조비용을 갖는 전력 반도체 모듈를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 상기 전력 반도체 모듈의 제조방법을 제공하는데 있다.
도 1 내지 도 3은 종래기술에 따른 전력 반도체 모듈들을 설명하기 위하여 도시한 도면들이다.
도 4 내지 도 11b는 본 발명의 바람직한 실시예에 따른 3차원 구조의 전력 반도체 모듈을 제조하는 방법 및 그 구조를 설명하기 위하여 도시한 도면들이다.
도 12a 및 도 13b는 본 발명의 바람직한 실시예의 변형예에 따른 3차원 구조의 전력 반도체 모듈의 제조방법 및 그 구조를 설명하기 위하여 도시한 도면들이다.
<도면의 주요부분의 부호에 대한 설명>
110: 제어회로단자 리드프레임부, 120: 제어회로 리드프레임부,
130: 주회로 리드프레임부, 140: 주회로단자 리드프레임부,
144: 제2각도, 220: 제어회로부, 222:제어회로소자, 224: 제1각도,
230: 주회로부, 232:전력 반도체 소자, 235: 주회로부의 하부면,
250: 본딩와이어, 252:충격 완충재, 300: 아이솔레이션 기판,
310: 접착제, 350: 몰딩재, 360:트렌치, 410: 제어회로단자,
440:주회로단자, h:아이솔레이션 높이.
상기의 기술적 과제를 해결하기 위한 본 발명의 제1태양에 따른 전력 반도체 모듈은, 아이솔레이션 기판위에 실장되고, 전력 반도체 소자가 있는 주회로부, 상기 주회로부와 소정의 각을 이루는 일면에 배치되고, 제어회로소자가 있는 제어회로부, 상기 제어회로부와 연결된 제어회로단자, 상기 주회로부와 소정의 각을 이루는 다른면에 배치된 주회로단자, 상기 제어회로단자, 제어회로소자, 전력반도체소자 및 주회로단자를 전기적으로 연결시키는 본딩와이어 및 상기 주회로부 및 상기 제어회로부를 완전히 몰딩시키는 몰딩재를 구비한다.
상기 주회로부는 상기 아이솔레이션 기판과 접착제에 의하여 서로 접착되는 것이 바람직하다.
또한,상기 제어회로부는 상기 주회로부와 수직인 면에 배치되는 것이 바람직하다.
상기 제어회로단자는 상기 제어회로부와 동일면에 배치된 것이 바람직하다.
또한, 상기 주회로단자는 상기 주회로부를 기준으로 상기 제어회로부와 서로 대칭되는 다른 면에 배치된 것이 바람직하다.
상기 몰딩재는 상기 제어회로부와 상기 주회로단자 사이의 공간에는 트렌치가 형성되도록, 상기 주회로부 및 제어회로부를 완전히 몰딩시키는 것이 바람직하다.
상기 본딩와이어가 연결되는 상기 본딩와이어의 끝단에는 충격 완충재가 형성되어 있는 것이 바람직하고, 상기 충격 완충재는 실리콘계 고무 또는 폴리이미드 인 것이 바람직하다.
상기의 기술적 과제를 해결하기 위한 본 발명의 제2태양에 따른 전력 반도체 모듈은 아이솔레이션 기판위에 실장되고, 전력 반도체 소자가 있는 주회로부, 상기 제어회로소자가 상기 주회로부의 전력 반도체 소자를 향하도록 상기 주회로부와 수직인 일면에 배치되고, 제어회로소자가 있는 제어회로부, 상기 제어회로부와 동일면에 배치되고, 상기 제어회로부와 연결된 제어회로단자, 상기 주회로부와 수직인 다른 면이고, 상기 제어회로부 및 상기 제어회로단자와 마주하는 위치에 배치된 주회로단자, 상기 제어회로단자, 제어회로소자, 전력반도체소자 및 주회로단자를 전기적으로 연결시키는 본딩와이어 및 상기 주회로부, 상기 제어회로부, 상기 주회로단자의 일부 및 하면을 제외한 아이솔레이션 기판을 육면체 형상으로 몰딩시키는 몰딩재를 구비한다.
상기 주회로부는 상기 아이솔레이션 기판과 접착제에 의하여 서로 접착되는 것이 바람직하다.
상기 본딩와이어가 연결되는 상기 본딩와이어의 끝단에는 충격 완충재가 형성되어 있는 것이 바람직하고, 상기 충격 완충재는 실리콘계 고무 또는 폴리이미드 인 것이 바람직하다.
상기의 기술적 과제를 해결하기 위한 본 발명의 제3태양에 따른 전력 반도체 모듈은 아이솔레이션 기판위에 실장되고, 전력 반도체 소자가 있는 주회로부, 상기 제어회로소자가 상기 주회로부의 전력 반도체 소자를 향하도록 상기 주회로부와 수직인 일면에 배치되고, 제어회로소자가 있는 제어회로부, 상기 제어회로부와 동일면에 배치되고, 상기 제어회로부와 연결된 제어회로단자, 상기 주회로부와 수직인 다른 면이고, 상기 제어회로부 및 상기 제어회로단자와 마주하는 위치에 배치된 주회로단자, 상기 제어회로단자, 제어회로소자, 전력반도체소자 및 주회로단자를 전기적으로 연결시키고, 연결부위에는 충격완충재가 있는 본딩와이어 및 상기 제어회로부와 상기 주회로단자 사이의 공간에는 트렌치가 형성되도록, 상기 주회로부, 상기 제어회로부, 상기 주회로단자의 일부 및 하면을 제외한 아이솔레이션 기판을 몰딩시키는 몰딩재를 구비한다.
상기의 다른 기술적 과제를 해결하기 위한 본 발명에 따른 3차원 구조의 전력 반도체 모듈 제조방법은, (a) 벤딩영역에 노치가 있고, 제어회로단자 리드프레임부, 제어회로 리드프레임부, 주회로 리드프레임부 및 주회로단자 리드프레임부를 포함하는 리드프레임을 제조하는 단계, (b) 상기 주회로 리드프레임부에 전력 반도체 소자를 부착하고, 상기 제어회로 리드프레임부에 제어회로소자를 부착한후, 와이어본딩을 실시하는 단계, (c) 상기 벤딩영역을 기준으로 제어회로단자 리드프레임부 및 제어회로 리드프레임부를 벤딩하고, 주회로단자 리드프레임부를 벤딩하는 단계, (d) 상기 제어회로 리드프레임부를 아이솔레이션 기판 위에 실장하여 상기 리드프레임 및 상기 아이솔레이션 기판을 몰딩하는 단계, (e) 상기 리드프레임을 트림하는 단계를 포함한다.
상기 벤딩영역은 상기 주회로 리드프레임부와 상기 제어회로 리드프레임부의 경계부분인 제1벤딩영역 및 상기 주회로 리드프레임부와 연결되고 주회로단자로 기능하는 주회로단자 리드프레임부와 상기 주회로 리드프레임부의 경계부분인 제2벤딩영역을 포함하는 것이 바람직하다.
상기 (b) 단계는, 상기 와이어본딩을 실시한 후에, 상기 본딩와이어가 연결되는 부위에 충격 완충재를 형성하는 단계를 더 포함하는 것이 바람직하다.
상기 (d)단계는, 상기 아이솔레이션 기판 위에 솔더를 솔더링하는 단계를 시행한 후에 상기 제어회로 리드프레임부를 상기 아이솔레이션 기판위에 실장하는 것이 바람직하다.
본 발명에 따르면, 주회로단자 리드프레임부 및 제어회로 리드프레임부를 벤딩시킴으로써, 패키지의 전체적인 크기 및 무게가 작아지고, 제조비용도 절감되며 아이솔레이션 높이도 충분이 높일수 있다. 또한, 제조공정도 단순화 시킬수가 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써 본 발명을 상세히 설명하기로 한다. 그러나 본 실시예가 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서의 요소의 형상등은 보다 명확한 설명을 강조하기 위하여 과장되게 표현된 부분이 있을 수 있으며, 도면상에서 동일 부호로 표시된 요소는 동일 요소를 의미한다.
본 발명의 바람직한 실시예에 따른 전력 반도체 모듈은 전력 반도체 소자가 있는 주회로부 및 제어회로소자가 있는 제어회로부를 포함하고 있다. 상기 전력 반도체 모듈은 인버터(invert), 컨버터(converter), 다이나믹 브레이크(dynamic brake)에 모두 적용가능하다.
먼저, 11a, 도11b, 도 13a 및 도 13b를 참조하여, 본 발명에 따른 전력 반도체 모듈을 설명하고, 이어서 도 4 내지 도 13b를 참조하여 상기 전력 반도체 모듈의 제조방법을 설명하기로 한다.
도 11a 및 도 11b는 본 발명이 바람직한 실시예에 따른 전력 반도체 모듈을 도시한 도면으로써, 도 11a는 상기 전력 반도체 모듈의 정면도이고, 도 11b는 도 11a의 좌측 단면도이다.
도 11a 및 도 11b를 참조하면, 상기 전력 반도체 모듈은 주회로부(230), 상기 주회로부(230)와 수직인 일면에 배치된 제어회로부(220) 및 제어회로단자(410), 상기 주회로부(230)과 수직인 다른면이고 상기 제어회로부(220) 및 제어회로단자(410)와 마주하는 위치에 배치된 주회로단자(440), 본딩와이어(250) 및 전력 반도체 모듈의 전체적인 형상이 육면체가 되도록 형성된 몰딩재(350)를 구비한다.
상기 주회로부(230)는 전력 반도체 소자(232)가 주회로 리드프레임부 위에 부착되어 있는 구조이며, 상기 주회로부(230)는 아이솔레이션 기판(300) 위에 실장되어 있다. 상기 아이솔레이션 기판(300)과 주회로부(230)는 몰딩재(350)에 의하여견고하게 밀착된다. 상기 주회로부(230)는 상기 아이솔레이션 기판(300)과 접착제(310)에 의하여 서로 접착될 수도 있다.
상기 제어회로부(220)는 제어회로소자(222)가 제어회로 리드프레임부에 부착되어 있는 구조이며, 상기 제어회로부(220)는 상기 제어회로부(220)의 제어회로소자(222)가 상기 주회로부(230)의 전력 반도체 소자(232)를 향하도록 주회로부(230)와 수직인 일면에 배치된다. 그러나, 상기 제어회로부(220)와 상기 주회로부(230)가 이루는 각도(224)는 필요에 따라 예각 또는 둔각이 되도록 상기 제어회로부(220)를 배치할수 있다.
상기 제어회로단자(410)는 상기 제어회로부(220)와 직접적으로 연결되는 부분이며, 상기 제어회로부(220)와 동일면에 배치되는 것이 바람직하다. 상기 제어회로단자(410)는 상기 본딩와이어(250)에 의하여 제어회로소자(222)와 전기적으로 연결되며, 전기적 신호를 외부로 전달하는 기능을 수행한다.
상기 주회로단자(440)는 상기 주회로부(230)와 수직인 면에 배치된다. 또한, 상기 주회로단자(440)는 상기 제어회로부(220)가 배치된 면과 다른 일면이고 상기 주회로부(230)를 기준으로 상기 제어회로부(220)와 서로 마주보는 위치에 배치된다. 상기 주회로단자(440)는 상기 주회로부(230)의 전력반도체소자(232)와 전기적으로 연결되며 주회로부(230)의 전기적 신호를 외부로 전달하는 기능을 수행한다.
상기 본딩와이어(250)는 상기 제어회로단자(410)와 상기 제어회로소자(222)를 전기적으로 연결시켜주고 있으며, 상기 제어회로소자(222)와 상기 전력 반도체소자(232)도 전기적으로 연결시킨다. 또한, 상기 본딩와이어(250)는 상기 전력 반도체 소자(232)와 상기 제어회로단자(440)을 전기적으로 연결시킨다. 상기 본딩와이어(250)가 연결되는 상기 본딩와이어(250)의 끝단에는 충격완충재(252)가 형성되어 있는 것이 바람직하다. 상기 충격완충재(252)는 본딩와이어(250) 연결부위에 충격이 가해져서 본딩와이어(250)가 주회로부(230), 제어회로부(220) 및 제어회로단자(410)에서 떨어져 나가는 것을 방지하는 기능을 수행한다. 따라서, 상기 충격 완충재(252)로는 실리콘계 고무 또는 폴리이미드인 것이 바람직하다.
상기 몰딩재(350)는 전력 반도체 모듈의 외곽 형상이 육면체 형상이 되도록, 상기 주회로부(230), 상기 제어회로부(220), 상기 주회단자(440)의 일부, 상기 제어회로단자(220)의 일부 및 하면을 제외한 아이솔레이션 기판(300)을 몰딩시킨다.
도 13a 및 도 13b는 상기 실시예의 일 변형에 따른 전력 반도체 모듈을 도시한 도면으로써, 도 13a는 상기 전력 반도체 모듈의 정면도이고, 도 13b는 도 13a의 좌측 단면도이다. 도 13a 및 도 13b는 도 11a 및 도 11b는와 비교하였을때 몰딩재를 제외한 다른 구성요소는 동일구조, 기능, 작용 및 효과를 나타내므로 설명을 생략하기로 하고, 각 구성요소들에 관한 내용은 상술한 실시예를 참조한다.
도 13a 및 도 13b를 참조하면, 상기 전력 반도체 모듈은 아이솔레이션 기판(300)위에 실장된 주회로부(230), 상기 주회로부(230)와 수직인 일면에 배치된 제어회로부(220) 및 제어회로단자(410), 상기 주회로부(230)과 수직인 다른면이고 상기 제어회로부(220) 및 제어회로단자(410)와 마주하는 위치에 배치된 주회로단자(440), 본딩와이어(250) 및 상기 제어회로부(220)와 상기주회로단자(440)사이에 트렌치(360)가 있도록 형성된 몰딩재(350)을 구비한다.
상기 몰딩재(350)가 제어회로부(220)와 주회로단자(440) 사이의 공간에 트렌치(360)가 형성되도록 주회로부(230), 제어회로부(220), 상기 주회단자(440)의 일부, 상기 제어회로단자(220)의 일부 및 하면을 제외한 아이솔레이션 기판(300)을 몰딩시키는데 가장 큰 특징이 있다. 따라서 트렌치(360)을 형성시켜 불필요한 부분을 없앰으로써, 몰딩재(350)의 사용량을 줄일수 있고, 전력 반도체 모듈의 무게가 더욱 가벼워진다. 그러므로 제조비용을 더욱더 절감시킬 수가 있다.
결과적으로, 도 2 및 도 3의 종래기술과 비교하였을때 본 발명에 따른 상기 전력 반도체 모듈은 주회로부에 해당되는 면적만이 아이솔레이션 기판 위에 실장되므로 전체적인 크기가 작아지고, 아이솔레이션 기판이 적게 들며, 연결메탈도 필요없다. 따라서, 전력 반도체 모듈의 크기와 무게를 줄일수 있으며, 제조비용도 줄일수 있다. 또한, 도 4 내지 도 13b에서의 본 발명의 제조방법에 관한 설명부분에서 설명되겠지만, 본 발명에 따른 전력 반도체 모듈은 리드프레임을 벤딩하는 방법을 사용함으로써 불필요한 부재 및 불필요한 공정을 제거할 수가 있으므로, 그 제조공정을 단순화시킬수 있다. 또한, 도 1의 종래기술과 비교하였을때 본 발명에 따른 전력 반도체 모듈은 전체적인 크기가 작아질뿐 아니라 아이솔레이션 높이(h)도 충분히 높일수가 있다. 즉, 12.7mm의 아이솔레이션 높이를 요구하는 UL 기준(underwriters laboratory standard)을 충족시킬 수 있다.
도 4 내지 도 11b는 본 발명의 바람직한 실시예에 따른 전력 반도체 모듈을 제조하는 방법을 설명하기 위하여 도시한 도면들이다.
도 4는 리드프레임의 평면도이고, 도 5a 및 도 5b는 노치를 설명하기 위한 도면으로써, 도 5a는 도 4의 A부분의 상세도이다. 먼저, 도 4와 같이 벤딩영역(151,152)에 노치(160)가 있는 리드프레임을 제조한다. 상기 리드프레임(100)은 주회로 리드프레임부(130), 제어회로 리드프레임부(120), 제어회로단자 리드프레임부(110) 및 주회로단자 리드프레임부(140)로 구성된다.
상기 주회로 리드프레임부(130)는 전력 반도체 소자(미도시)가 부착되는 부분이며, 상기 제어회로 리드프레임부(120)은 제어회로소자(미도시)가 부착되는 부분이다. 상기 제어회로단자 리드프레임부(110)는 상기 제어회로 리드프레임부(120)에 연결되어 있으며 제어회로단자로서 기능하며, 상기 주회로단자 리드프레임부(140)는 상기 주회로 리드프레임부(130)와 연결되어 있으며 주회로 단자로 기능한다.
상기 벤딩영역(151,152)으로는 제1벤딩영역(151) 및 제2벤딩영역(152)이 있다. 상기 제1벤딩영역(151)은 제어회로 리드프레임부(130)를 벤딩하기 위한 영역으로써, 주회로 리드프레임부(130)와 제어회로 리드프레임부(120)의 경계부분에 설정된 영역이다. 또한, 상기 제2벤딩영역(152)은 상기 주회로단자 리드프레임부(140)을 벤딩하기 위하여 상기 주회로 리드프레임부(130)와 주회로단자 리드프레임부(140)의 경계부분에 설정된 영역이다.
상기 노치(160)는 상기 제어회로 리드프레임부(130) 및 상기 주회로단자 리드프레임부(140)가 손쉽게 벤딩될수 있도록 상기 제1벤딩영역(151) 및 상기 제2벤딩영역(152)에 형성된다. 상기 노치(160)의 형상은 여러가지 형태로 만들어질수 있다. 도 5a는 도 4의 A부분의 상세도로써, 상기 노치(160)가 도트(dot) 형태로 상기 제1벤딩영역(151) 및 상기 제2벤딩영역(152)에 형성된 것이다. 도 5b는 다른 형태의 노치를 도시한 도면으로써, 노치(160)가 라인(line) 형태로 상기 제1벤딩영역(151) 및 상기 제2벤딩영역(152)에 형성된 것이다.
이어서, 도 6과 같이 리드프레임(100) 상에 전력 반도체 소자(232) 및 제어회로소자(222)를 부착하고 와이어본딩(250)을 실시한다. 제어회로 리드프레임부(도6의 120)위에 제어회로소자(222)가 부착되어 제어회로부(220)가 만들어지고, 주회로 리드프레임부(도 6의 130)위에 전력 반도체 소자(232)가 부착됨으로써, 주회로부(230)가 만들어진다. 상기 와이어본딩(250)은 전기적 연결을 위하여 제어회로단자 리드프레임부(110)와 제어회로소자(222)간, 상기 제어회로소자(222)와 전력 반도체 소자(232)간 및 상기 전력 반도체 소자(232)와 주회로단자 리드프레임(140)간에 실시한다.
도 7은 도 6의 B부분을 상세히 나타낸 상세도이다. 도 7을 참조하면, 본딩와이어(250)와 제어회로 리드프레임부(110)가 전기적으로 연결되는 부위에는 충격 완충재(252)가 형성되어 있다. 상기 충격 완충재(252)는 본딩와이어(250)가 전기적으로 연결되는 본딩와이어(252) 끝단에는 어디에나 형성되어 있는 것이 바람직하다. 상기 충격완충재(252)는 주회로단자 리드프레임부 및 제어회로 리드프레임부를 벤딩시킬때 본딩와이어(250)에 충격이 가해져서 본딩와이어(250)가 주회로단자 리드프레임부 또는 제어회로 리드프레임부에서 떨어져 나가는 것을 방지할 수 있다. 상기 충격 완충재(252)로는 실리콘계 고무 또는 폴리이미드인 것이 바람직하다.
이어서, 도 8a 내지 도 8c와 같이 상기 제1벤딩영역을 기준으로 하여 제어회로부(220)를 벤딩시키고, 상기 제2벤딩영역을 기준으로 하여 주회로단자 리드프레임부(140)를 벤딩시킨다. 도 8a는 상기 제어회로부(220) 및 주회로단자 리드프레임(140)을 벤딩시킨후의 평면도를 도시한 것이고, 도 8b는 도 8a의 정면도이고, 도 8c는 도 8a의 좌측면도를 도시한 것이다.
상기 제어회로부(220)와 주회로부(230)와의 각도(224, 이하 제1각도라 한다)는 직각이고, 상기 주회로단자 리드프레임부(140)와 상기 주회로부(230)와의 각도(144, 이하 제2각도라 한다)도 직각이 되도록 벤딩공정을 실시하는 것이 바람직하다. 또한, 상기 제1각도 (224) 및 상기 제2각도(144)는 예각 또는 둔각이 되도록 상기 제어회로부(220) 및 상기 주회로단자 리드프레임부(140)를 벤딩시킬 수도 있다. 벤딩공정시 상기 제1각도(224) 및 제2각도(144)는 그 값이 서로 갖도록 벤딩공정을 실시함으로써, 상기 제어회로부(220)와 제어회로단자 리드프레임(110)이 상기 주회로부(230)을 기준으로 상기 주회로단자 리드프레임부(140)와 서로 대칭이 되도록 하는 것이 바람직하다.
이어서, 도 9a 및 도9b와 같이 상기 주회로부(230)의 하부면(235)이 아이솔레이션 기판(300)에 접촉되도록 상기 주회로부(230)를 아이솔레이션 기판(300) 위에 실장한다. 도 9a는 상기 주회로부(230)를 실장한 후의 정면도이고, 도 9b는 도 9a의 좌측면도이다. 상기 아이솔레이션 기판(300)과 상기 주회로부의 하부면(235)사이에는 접착제(310)을 이용하여 상기 아이솔레이션 기판(300)을 접착시킬 수도 있다. 상기 아이솔레이션 기판(300)의 넓이는 상기 주회로부(230)의 넓이보다 약간크게 제작되는 것이 바람직하다. 또한, 제어회로부(220)에는 아이솔레이션 기판이 필요하지 않으므로 제조단가가 저렴해지고, 무게가 가벼워진다.
이어서, 도 10a 및 도 10b와 같이 상기 주회로부(230), 상기 제어회로부(220), 상기 주회로단자 리드프레임부(140)의 일부 및 방열판과 접촉되는 부분을 제외한 아이솔레이션 기판(300)을 몰딩하는 몰딩공정을 진행한다. 도 10a는 몰딩공정을 진행한후의 정면도이고, 도 10b는 도 10a의 좌측면도이다. 상기 몰딩공정은 전력 반도체 모듈의 외곽 형상이 육면체 형상이 되도록 진행된다.
이어서, 도 11a 및 도 11b와 같이 상기 리드프레임을 트리밍(trimming)하여 제어회로단자(410) 및 주회로단자(440)을 만든다. 도 11a는 트리밍(trimming) 공정을 진행한 후의 정면도이고, 도 11b는 도 11a의 좌측 단면도이다.
도 12a 내지 도 13b는 상기 실시예의 일 변형예에 따른 전력 반도체 모듈의 제조방법을 설명하기 위하여 도시한 도면이다. 상기 일 변형예는 상술한 일 실시예와 비교하였을때 리드프레임을 제작한후 벤딩공정까지는 동일하고 몰딩공정이 다르다. 즉, 리드프레임을 제조하는 단계에서 리드프레임을 벤딩하는 공정은 상술한 일 실시예의 도 4 내지 9b의 설명부분을 참조한다. 도 12a는 몰딩공정을 진행한 후의 정면도이고, 도 12b는 도 12a의 좌측면도이다. 도 13a는 트리밍(trimming)공정을 진행한 후의 정면도이고, 도 13b는 도 13a의 좌측 단면도이다.
도 12a 및 도 12b는 상기 몰딩공정진행시 몰딩재(350)가 상기 제어회로부(230)와 상기 주회로단자 리드프레임부(140)사이의 공간에 트렌치(360)가 형성되도록 상기 주회로부(230), 상기 제어회로소자(220), 상기 주회로단자 리드프레임부(140)의 일부 및 방열판과 접촉되는 부분을 제외한 아이솔레이션 기판(300)을 몰딩하는 공정을 나타낸것이다. 상기 트렌치(360)가 형성됨으로써, 필요없는 공간을 몰딩시키지 않게 됨으로써, 제조비용을 더욱더 낮출수 있다.
이어서, 도 13a 및 도 13b와 같이 상기 리드프레임을 트리밍(trimming)하여 제어회로단자(410) 및 주회로단자(440)을 만든다.
상술한 바와 같이 본 발명에 따른 전력 반도체 모듈은, 주회로단자 리드프레임부 및 제어회로 리드프레임부가 주회로단자 리드프레임부에 대하여 벤딩되어 있는 구조로 형성된다. 결과적으로, 주회로부에 해당되는 면적만이 아이솔레이션 기판위에 실장된다. 그러므로, 패키지의 전체적인 크기 및 무게가 작아지고, 제조비용도 절감된다. 또한, 제조공정도 단순화 시킬수가 있다. 그리고, 외부연결단자와 방열판(heat sink)과의 아이솔레이션 높이를 충분히 높일수 있다.

Claims (20)

  1. 제1 벤딩영역에 의해 구분되는 제어회로 리드프레임부 및 주회로 리드프레임부와, 제2 벤딩영역에 의해 상기 주회로 리드프레임부와 구분되는 주회로단자 리드프레임부와, 그리고 상기 제어회로 리드프레임부에 연장되는 제어회로단자 리드프레임부를 포함하며, 상기 제1 벤딩영역에서 구부러져 상기 제어회로 리드프레임부와 주회로 리드프레임부가 소정의 각을 이루도록 배치되고, 상기 제2 벤딩영역에서 구루러져 상기 주회로 리드프레임부와 주회로단자 리드프레임부가 소정의 각을 이루도록 배치되는 리드프레임;
    아이솔레이션 기판위에 실장되고, 상기 주회로 리드프레임부 위에서 전력 반도체 소자가 부착되는 주회로부;
    상기 제어회로 리드프레임부 위에서 상기 주회로부와 소정의 각을 이루도록 배치되고, 제어회로소자가 있는 제어회로부;
    상기 제어회로단자 리드프레임부 위에서 상기 제어회로부와 연결된 제어회로단자;
    상기 주회로단자 리드프레임부 위에서 상기 주회로부와 소정의 각을 이루는 다른면에 배치된 주회로단자;
    상기 제어회로단자, 제어회로소자, 전력반도체소자 및 주회로단자를 전기적으로 연결시키는 본딩와이어; 및
    상기 주회로부 및 상기 제어회로부를 완전히 몰딩시키는 몰딩재를 구비하는 것을 특징으로 하는 3차원 구조의 전력 반도체 모듈.
  2. 제1항에 있어서,
    상기 주회로부는 상기 아이솔레이션 기판과 접착제에 의하여 서로 접착되는 것을 특징으로 하는 3차원 구조의 전력 반도체 모듈.
  3. 제1항에 있어서,
    상기 제어회로부는 상기 주회로부와 수직인 면에 배치되는 것을 특징으로 하는 3차원 구조의 전력 반도체 모듈.
  4. 제1항에 있어서,
    상기 제어회로부는 상기 제어회로소자가 상기 주회로부의 전력 반도체 소자를 향하도록 배치된 것을 특징으로 하는 3차원 구조의 전력 반도체 모듈.
  5. 제1항에 있어서,
    상기 제어회로단자는 상기 제어회로부와 동일면에 배치된 것을 특징으로 하는 3차원 구조의 전력 반도체 모듈.
  6. 제1항에 있어서,
    상기 주회로단자는 상기 주회로부를 기준으로 상기 제어회로부와 서로 대칭되는 다른 면에 배치된 것을 특징으로 하는 3차원 구조의 전력 반도체 모듈.
  7. 제1항에 있어서,
    상기 몰딩재는 상기 제어회로부와 상기 주회로단자 사이의 공간에는 트렌치가 형성되도록, 상기 주회로부 및 제어회로부를 완전히 몰딩시키는 것을 특징으로 하는 3차원 구조의 전력 반도체 모듈.
  8. 제1항에 있어서,
    상기 본딩와이어가 연결되는 상기 본딩와이어의 끝단에는 충격 완충재가 형성되어 있는 것을 특징으로 하는 3차원 구조의 전력 반도체 모듈.
  9. 제8항에 있어서,
    상기 충격 완충재는 실리콘계 고무 또는 폴리이미드 인것을 특징으로 하는 3차원 구조의 전력 반도체 모듈.
  10. 제1 벤딩영역에 의해 구분되는 제어회로 리드프레임부 및 주회로 리드프레임부와, 제2 벤딩영역에 의해 상기 주회로 리드프레임부와 구분되는 주회로단자 리드프레임부와, 그리고 상기 제어회로 리드프레임부에 연장되는 제어회로단자 리드프레임부를 포함하며, 상기 제1 벤딩영역에서 구부러져 상기 제어회로 리드프레임부와 주회로 리드프레임부가 소정의 각을 이루도록 배치되고, 상기 제2 벤딩영역에서 구루러져 상기 주회로 리드프레임부와 주회로단자 리드프레임부가 소정의 각을 이루도록 배치되는 리드프레임;
    아이솔레이션 기판위에 실장되고, 상기 주회로 리드프레임부 위에서 전력 반도체 소자가 부착되는 주회로부;
    상기 제어회로 리드프레임부 위에서 상기 주회로부의 전력 반도체 소자를 향하도록 상기 주회로부와 소정의 각을 이루도록 배치되고, 제어회로소자가 있는 제어회로부;
    상기 제어회로단자 리드프레임부 위에서 상기 제어회로부와 동일면에 배치되고 상기 제어회로부와 연결된 제어회로단자;
    상기 주회로단자 리드프레임부 위에서 상기 주회로부와 수직인 다른 면이고 상기 제어회로부 및 상기 제어회로단자와 마주하는 위치에 배치된 주회로단자;
    상기 제어회로단자, 제어회로소자, 전력반도체소자 및 주회로단자를 전기적으로 연결시키는 본딩와이어; 및
    상기 주회로부, 상기 제어회로부, 상기 주회로단자의 일부 및 하면을 제외한 아이솔레이션 기판을 육면체 형상으로 몰딩시키는 몰딩재를 구비하는 것을 특징으로 하는 3차원 구조의 전력 반도체 모듈.
  11. 제10항에 있어서,
    상기 주회로부는 상기 아이솔레이션 기판과 접착제에 의하여 서로 접착되는 것을 특징으로 하는 3차원 구조의 전력 반도체 모듈.
  12. 제10항에 있어서,
    상기 본딩와이어가 연결되는 상기 본딩와이어의 끝단에는 충격 완충재가 형성되어 있는 것을 특징으로 하는 3차원 구조의 전력 반도체 모듈.
  13. 제12항에 있어서,
    상기 충격 완충재는 실리콘계 고무 또는 폴리이미드 인것을 특징으로 하는 3차원 구조의 전력 반도체 모듈.
  14. 제1 벤딩영역에 의해 구분되는 제어회로 리드프레임부 및 주회로 리드프레임부와, 제2 벤딩영역에 의해 상기 주회로 리드프레임부와 구분되는 주회로단자 리드프레임부와, 그리고 상기 제어회로 리드프레임부에 연장되는 제어회로단자 리드프레임부를 포함하며, 상기 제1 벤딩영역에서 구부러져 상기 제어회로 리드프레임부와 주회로 리드프레임부가 소정의 각을 이루도록 배치되고, 상기 제2 벤딩영역에서 구루러져 상기 주회로 리드프레임부와 주회로단자 리드프레임부가 소정의 각을 이루도록 배치되는 리드프레임;
    아이솔레이션 기판위에 실장되고, 상기 주회로 리드프레임부 위에서 전력 반도체 소자가 부착되는 주회로부;
    상기 제어회로 리드프레임부 위에서 상기 주회로부와 소정의 각을 이루도록 배치되고, 제어회로소자가 있는 제어회로부;
    상기 제어회로단자 리드프레임부 위에서 상기 제어회로부와 연결된 제어회로단자;
    상기 주회로단자 리드프레임부 위에서 상기 주회로부와 소정의 각을 이루는 다른면에 배치된 주회로단자;
    상기 제어회로단자, 제어회로소자, 전력반도체소자 및 주회로단자를 전기적으로 연결시키고, 연결부위에는 충격완충재가 있는 본딩와이어; 및
    상기 제어회로부와 상기 주회로단자 사이의 공간에는 트렌치가 형성되도록, 상기 주회로부, 상기 제어회로부, 상기 주회로단자의 일부 및 하면을 제외한 아이솔레이션 기판을 몰딩시키는 몰딩재를 구비하는 것을 특징으로 하는 3차원 구조의 전력 반도체 모듈.
  15. 제14항에 있어서,
    상기 주회로부는 상기 아이솔레이션 기판과 접착제에 의하여 서로 접착되는 것을 특징으로 하는 3차원 구조의 전력 반도체 모듈.
  16. 제14항에 있어서,
    상기 충격 완충재는 실리콘계 고무 또는 폴리이미드 인것을 특징으로 하는 3차원 구조의 전력 반도체 모듈.
  17. (a) 벤딩영역에 노치가 있고, 제어회로단자 리드프레임부, 제어회로 리드프레임부, 주회로 리드프레임부 및 주회로단자 리드프레임부를 포함하는 리드프레임을 제조하는 단계;
    (b) 상기 주회로 리드프레임부에 전력 반도체 소자를 부착하고, 상기 제어회로 리드프레임부에 제어회로소자를 부착한후, 와이어본딩을 실시하는 단계;
    (c) 상기 벤딩영역을 기준으로 제어회로단자 리드프레임부 및 제어회로 리드프레임부를 벤딩하고, 주회로단자 리드프레임부를 벤딩하는 단계;
    (d) 상기 제어회로 리드프레임부를 아이솔레이션 기판 위에 실장하여 상기 리드프레임 및 상기 아이솔레이션 기판을 몰딩하는 단계;
    (e) 상기 리드프레임을 트림하는 단계를 포함하는 것을 특징으로 하는 3차원 구조의 전력 반도체 모듈의 제조방법.
  18. 제17항에 있어서,
    상기 벤딩영역은 상기 주회로 리드프레임부와 상기 제어회로 리드프레임부의 경계부분인 제1벤딩영역; 및
    상기 주회로 리드프레임부와 연결되고 주회로단자로 기능하는 주회로단자 리드프레임부와 상기 주회로 리드프레임부의 경계부분인 제2벤딩영역을 포함하는 것을 특징으로 하는 3차원 구조의 전력 반도체 모듈의 제조방법.
  19. 제17항에 있어서,
    상기 (b) 단계는,
    상기 와이어본딩을 실시한 후에, 상기 본딩와이어가 연결되는 부위에 충격 완충재를 형성하는 단계를 더 포함하는 것을 특징으로 하는 3차원 구조의 전력 반도체 모듈의 제조방법.
  20. 제17항에 있어서,
    상기 (d)단계는,
    상기 아이솔레이션 기판 위에 솔더를 솔더링하는 단계를 시행한 후에 상기 제어회로 리드프레임부를 상기 아이솔레이션 기판위에 실장하는 단계를 진행하는 것을 특징으로 하는 3차원 구조의 전력 반도체 모듈의 제조방법.
KR10-2001-0057177A 2001-09-17 2001-09-17 3차원 구조를 갖는 전력 반도체 모듈 및 그 제조방법 KR100442847B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2001-0057177A KR100442847B1 (ko) 2001-09-17 2001-09-17 3차원 구조를 갖는 전력 반도체 모듈 및 그 제조방법
US10/244,101 US6710439B2 (en) 2001-09-17 2002-09-12 Three-dimensional power semiconductor module and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0057177A KR100442847B1 (ko) 2001-09-17 2001-09-17 3차원 구조를 갖는 전력 반도체 모듈 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20030024157A KR20030024157A (ko) 2003-03-26
KR100442847B1 true KR100442847B1 (ko) 2004-08-02

Family

ID=27724252

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0057177A KR100442847B1 (ko) 2001-09-17 2001-09-17 3차원 구조를 갖는 전력 반도체 모듈 및 그 제조방법

Country Status (2)

Country Link
US (1) US6710439B2 (ko)
KR (1) KR100442847B1 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7250672B2 (en) * 2003-11-13 2007-07-31 International Rectifier Corporation Dual semiconductor die package with reverse lead form
TWI226110B (en) * 2004-03-17 2005-01-01 Cyntec Co Ltd Package with stacked substrates
US7923827B2 (en) * 2005-07-28 2011-04-12 Infineon Technologies Ag Semiconductor module for a switched-mode power supply and method for its assembly
US7618896B2 (en) 2006-04-24 2009-11-17 Fairchild Semiconductor Corporation Semiconductor die package including multiple dies and a common node structure
CN100505244C (zh) * 2006-05-12 2009-06-24 乾坤科技股份有限公司 封装结构
US8048714B2 (en) * 2006-08-11 2011-11-01 Vishay General Semiconductor Llc Semiconductor device and method for manufacturing a semiconductor device having improved heat dissipation capabilities
US8269338B2 (en) * 2006-08-10 2012-09-18 Vishay General Semiconductor Llc Semiconductor device having improved heat dissipation capabilities
DE102006040435B3 (de) * 2006-08-29 2008-01-31 Infineon Technologies Ag Anordnung und Verfahren zur Montage eines Leistungshalbleitermoduls
US7768105B2 (en) * 2007-01-24 2010-08-03 Fairchild Semiconductor Corporation Pre-molded clip structure
US20090194857A1 (en) * 2008-02-01 2009-08-06 Yong Liu Thin Compact Semiconductor Die Packages Suitable for Smart-Power Modules, Methods of Making the Same, and Systems Using the Same
US8227908B2 (en) * 2008-07-07 2012-07-24 Infineon Technologies Ag Electronic device having contact elements with a specified cross section and manufacturing thereof
US8168490B2 (en) * 2008-12-23 2012-05-01 Intersil Americas, Inc. Co-packaging approach for power converters based on planar devices, structure and method
KR101321282B1 (ko) * 2011-06-17 2013-10-28 삼성전기주식회사 전력 모듈 패키지 및 이를 구비한 시스템 모듈
JP2013070026A (ja) 2011-09-08 2013-04-18 Rohm Co Ltd 半導体装置、半導体装置の製造方法、半導体装置の実装構造、およびパワー用半導体装置
KR101443972B1 (ko) * 2012-10-31 2014-09-23 삼성전기주식회사 일체형 전력 반도체 모듈
JP6058353B2 (ja) * 2012-11-02 2017-01-11 株式会社東芝 半導体装置
EP3067925B1 (en) * 2013-11-05 2020-12-23 Mitsubishi Electric Corporation Semiconductor module
CN103594404B (zh) * 2013-11-20 2016-04-27 西安永电电气有限责任公司 一种塑封式智能功率模块上下料系统及配套的引线框架
KR20150060036A (ko) * 2013-11-25 2015-06-03 삼성전기주식회사 전력 반도체 모듈 및 그 제조 방법
KR102041644B1 (ko) * 2014-01-08 2019-11-07 삼성전기주식회사 전력 모듈 패키지와 이의 제작방법
US10163687B2 (en) * 2015-05-22 2018-12-25 Qualcomm Incorporated System, apparatus, and method for embedding a 3D component with an interconnect structure
CN106340513B (zh) * 2015-07-09 2019-03-15 台达电子工业股份有限公司 一种集成控制电路的功率模块
DE102017100165A1 (de) * 2017-01-05 2018-07-05 Jabil Optics Germany GmbH Lichtemittierende Anordnung und lichtemittierendes System
US9978672B1 (en) 2017-05-24 2018-05-22 Infineon Technologies Ag Transistor package with terminals coupled via chip carrier
US10453820B2 (en) * 2018-02-07 2019-10-22 Micron Technology, Inc. Semiconductor assemblies using edge stacking and methods of manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5463251A (en) * 1992-07-08 1995-10-31 Mitsubishi Denki Kabushiki Kaisha Power semiconductor package having improved durability
JPH098223A (ja) * 1995-06-16 1997-01-10 Mitsubishi Electric Corp 半導体パワーモジュールおよびその製造方法
JPH09275211A (ja) * 1996-04-02 1997-10-21 Fuji Electric Co Ltd 電力用半導体モジュール
US6100113A (en) * 1998-07-13 2000-08-08 Institute Of Microelectronics Very thin multi-chip-package and method of mass producing the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5131095A (en) * 1990-08-10 1992-07-21 Amato Philip D Compound tab for archers
JPH05218233A (ja) * 1992-02-06 1993-08-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2725952B2 (ja) 1992-06-30 1998-03-11 三菱電機株式会社 半導体パワーモジュール
JP2912526B2 (ja) 1993-07-05 1999-06-28 三菱電機株式会社 半導体パワーモジュールおよび複合基板
JP3299421B2 (ja) * 1995-10-03 2002-07-08 三菱電機株式会社 電力用半導体装置の製造方法およびリードフレーム
JP3429921B2 (ja) * 1995-10-26 2003-07-28 三菱電機株式会社 半導体装置
JP3516789B2 (ja) * 1995-11-15 2004-04-05 三菱電機株式会社 半導体パワーモジュール
EP0881680B1 (en) * 1996-11-28 2008-10-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP3338063B2 (ja) 1996-11-28 2002-10-28 三菱電機株式会社 半導体装置
US6060772A (en) * 1997-06-30 2000-05-09 Kabushiki Kaisha Toshiba Power semiconductor module with a plurality of semiconductor chips
JP4037589B2 (ja) * 2000-03-07 2008-01-23 三菱電機株式会社 樹脂封止形電力用半導体装置
KR100370231B1 (ko) * 2000-06-13 2003-01-29 페어차일드코리아반도체 주식회사 리드프레임의 배면에 직접 부착되는 절연방열판을구비하는 전력 모듈 패키지
JP2002043496A (ja) * 2000-07-21 2002-02-08 Hitachi Ltd 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5463251A (en) * 1992-07-08 1995-10-31 Mitsubishi Denki Kabushiki Kaisha Power semiconductor package having improved durability
JPH098223A (ja) * 1995-06-16 1997-01-10 Mitsubishi Electric Corp 半導体パワーモジュールおよびその製造方法
JPH09275211A (ja) * 1996-04-02 1997-10-21 Fuji Electric Co Ltd 電力用半導体モジュール
US6100113A (en) * 1998-07-13 2000-08-08 Institute Of Microelectronics Very thin multi-chip-package and method of mass producing the same

Also Published As

Publication number Publication date
US6710439B2 (en) 2004-03-23
US20030067065A1 (en) 2003-04-10
KR20030024157A (ko) 2003-03-26

Similar Documents

Publication Publication Date Title
KR100442847B1 (ko) 3차원 구조를 갖는 전력 반도체 모듈 및 그 제조방법
US7173335B2 (en) Semiconductor apparatus with decoupling capacitor
US7880282B2 (en) Semiconductor package with integrated heatsink and electromagnetic shield
JP6028592B2 (ja) 半導体装置
KR19980032479A (ko) 표면 설치 to-220 패키지 및 그의 제조 공정
US6803648B1 (en) Integrated circuit packages with interconnects on top and bottom surfaces
KR100843734B1 (ko) 반도체 전력용 모듈 및 그 제조방법
KR101008534B1 (ko) 전력용 반도체모듈패키지 및 그 제조방법
JP4513560B2 (ja) パワーモジュールおよび空気調和機
EP4123696A2 (en) Power module
KR100355749B1 (ko) 리드 프레임의 구조와 그 제조방법 그리고 이 리드프레임을 적용한 반도체 패키지
KR100321149B1 (ko) 칩사이즈 패키지
KR100708050B1 (ko) 반도체패키지
JP2002110882A (ja) 半導体装置およびその製造方法
KR200313831Y1 (ko) 바텀리드패키지
KR100567045B1 (ko) 반도체 패키지
KR100250148B1 (ko) 비지에이 반도체 패키지
JPH09283690A (ja) 半導体集積回路用リードフレーム
JPH062710U (ja) 半導体パッケージ
KR19990055508A (ko) 에리어 어레이 패키지 및 그 제조방법
EP1918988A2 (en) A semiconductor package manufacturing method and semiconductor apparatus
KR19980021181A (ko) CSP(Chip Size Package) 타입의 반도체 칩 패키지
JPH0851181A (ja) 樹脂封止型半導体装置
KR20020076928A (ko) 반도체 패키지 실장의 최적화 방법
JP2001110929A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120702

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee