JP3338063B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3338063B2
JP3338063B2 JP52236698A JP52236698A JP3338063B2 JP 3338063 B2 JP3338063 B2 JP 3338063B2 JP 52236698 A JP52236698 A JP 52236698A JP 52236698 A JP52236698 A JP 52236698A JP 3338063 B2 JP3338063 B2 JP 3338063B2
Authority
JP
Japan
Prior art keywords
region
mold
mold resin
lead frame
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP52236698A
Other languages
English (en)
Inventor
祐久 野田
眞志 山田
徹 岩上
征樹 岩垣
寿 川藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP3338063B2 publication Critical patent/JP3338063B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

【発明の詳細な説明】 「技術分野」 本発明は半導体装置に関し、特に、パワー素子および
当該パワー素子を制御する制御素子をパッケージ化した
半導体装置に関する。
「背景技術」 図８に特開平７−250485号公報に記載の半導体装置を
示す。図８に示す半導体装置は、パワーデバイスおよび
当該パワーデバイスを制御するIC化された制御装置を、
１つのパッケージ内に収容したモジュール（Intelligen
t Power Module:以後IPMと略記）80を示す斜視透視図で
ある。
図８において、IPM80は、IC化された制御回路である
制御IC2100およびパワーデバイスであるパワーチップ22
00を上部パッケージOP10内に備えている。そして、制御
IC2100およびパワーチップ2200は、パッケージ内におい
て、制御端子TM10および主回路端子TM20とそれぞれ電気
的に接続されている。なお、上部パッケージOP10および
パッケージベースBP10はモールドによって形成され、樹
脂、例えばエポキシ樹脂などがその主成分である。
図９に、IPM80を上部パッケージOP10側（上面側）か
ら見た場合の平面透視図および断面図を示す。
図９に示すように、制御IC2100は、金線W20を介して
制御端子TM10に電気的に接続され、パワーチップ2200
は、アルミ線W10を介して主回路端子TM20に電気的に接
続されている。
ここで、主回路端子TM20は、端子としてだけでなく、
制御IC2100およびパワーチップ2200を搭載するダイパッ
ドとしての役目も有している。そして、制御端子TM10お
よび主回路端子TM20の下部にはヒートシンクHPが配置さ
れ、装置動作時にパワーチップ2200が発する熱を、ヒー
トシンクHPを介して放熱する構成となっている。
このような構成のIPM80の製造手順は、まず、IPM80の
構成要素の１つであるリードフレームを準備し、当該リ
ードフレームの所定位置に、制御IC2100およびパワーチ
ップ2200をダイボンドする。そして、制御IC2100と制御
端子TM10とを金線W20を介して接続し、パワーチップ220
0と主回路端子TM20とをアルミ線W10を介して接続し、リ
ードフレームへの実装を完了する。ここで、金線W20の
直径は30μｍ程度であり、アルミ線W10の直径は300μｍ
程度である。
そして、上記実装済みリードフレームをヒートシンク
HP上に搭載した状態で、トランスファモールドを行うこ
とでIPM80が完成する。
トランスファモールドは、実装済みリードフレームを
上下の金型で挟み、当該金型のキャビティ内に可塑化
（plastification）した熱硬化性樹脂（以後、モールド
樹脂と呼称）を圧入することで、樹脂の成形を行う方法
である。ここで、上に説明したように金線W20はアルミ
線W10よりも細いので、モールド樹脂の圧入によって金
線W20の形状がくずれるワイヤ流れや、隣接する金線W20
どうしが接触するワイヤタッチや、金線W20が破断する
ワイヤ切れなどの金線の変形および破損が生じる場合が
ある。
特に、昨今ではIPMの大型化が進み、パッケージ部分
の容積も大きくなる傾向にある。そして、生産性の向上
という観点から、注入速度を早めることが要求されつつ
あるので、上に説明したような現象を防止することは重
要な課題となっている。
そして、上に説明したような現象を防止するために、
一般的に使用されている方法は、トランスファモールド
に先だって、金線が使用されている領域、すなわち制御
ICの載置領域を、例えばポリイミド等の樹脂を用いてコ
ーティングしてしまうという方法である。すなわち、図
９を用いて説明すれば、ハッチングを付した領域Ｘがそ
の対象領域である。
このように、従来のIPMにおいては、樹脂の圧入時の
金線の変形および破損を防止するため、トランスファモ
ールドに先だって、金線が使用されている領域をコーテ
ィングする必要があり、製造工程数が増え、製造コスト
が増加するという問題があった。
「発明の開示」 本発明は、上記のような問題点を解決し、製造コスト
を増加させずに、金線の変形および破損を防止して信頼
性の高い半導体装置を提供することを目的とする。
本発明に係る半導体装置の第１の態様は、リードフレ
ーム上に配設されたパワー素子と、前記パワー素子を制
御する制御素子と、モールド樹脂によって前記パワー素
子および前記制御素子を封止するパッケージとを備え、
前記パワー素子が、前記リードフレーム上の第１の領域
内に配設され、前記制御素子が、前記リードフレーム上
の第２の領域内に配設され、前記第１の領域と前記第２
の領域とは混在することなく区分され、前記パワー素子
が、前記第１の領域内において両端がワイヤボンディン
グされた第１の配線を介して前記リードフレームと電気
的に接続され、前記制御素子が、前記第２の領域内にお
いて前記第１の配線よりも細く両端がワイヤボンディン
グされた第２の配線を介して前記リードフレームと電気
的に接続され、前記パッケージは、前記第１の領域側の
端面となる部分に、トランスファモールドによる前記モ
ールド樹脂の導入口の痕跡を少なくとも１つ備え、前記
モールド樹脂が、前記トランスファモールドにおいて、
前記導入口から前記第１の領域を経由して前記第２の領
域に到達するように第１および第２の速度で注入するこ
とで形成され、前記第１の速度は、注入開始から前記モ
ールド樹脂が前記第２の領域に達するまで維持される速
度であり、前記第２の速度は、前記モールド樹脂が前記
第２の領域に達した後に与えられる速度で、前記第１の
速度よりも遅い速度である。
本発明に係る半導体装置の第１の態様によれば、トラ
ンスファモールドにおいて、導入口から注入されたモー
ルド樹脂が、まず第１の領域を覆うことになる。第１の
領域に配設されたパワー素子とリードフレームとの電気
的な接続は、第２の配線よりも太い第１の配線を介して
なされるので、モールド樹脂の流入圧力が高くても、第
１の配線の変形や破損を懸念しなくても良いので、注入
初期にはモールド樹脂の注入速度を速くすることがで
き、モールド樹脂の注入速度の向上に伴って、生産性を
向上することができる。また、導入口から前記モールド
樹脂を、第１および第２の速度で注入することで形成す
るようにしたものであり、その際に、前記第１の速度
は、注入開始から前記モールド樹脂が前記第２の領域に
達するまで維持される速度であり、第２の領域に達した
後に与えられる第２の速度は、第１の速度よりも遅い速
度としている。従って、注入開始からモールド樹脂が第
２の領域に達するまでは、第１の速度でモールド樹脂を
注入することで、モールド樹脂の注入速度の向上に伴っ
て、生産性を向上することができる。また、モールド樹
脂が第２の領域に達した後は、注入速度を第２の速度に
することで、第１の配線よりも細い第２の配線がモール
ド樹脂によって変形したり破損したりすることが防止で
きる。従って、第２の配線の変形および破損を防止する
ために、モールド樹脂の注入に先だって、第２の領域を
コーティングする必要がなくなり、コーティングに伴う
工程が不要となって、製造工程が簡略化され、製造コス
トを低減した半導体装置を得ることができる。
本発明に係る半導体装置の第２の態様は、リードフレ
ーム上に配設されたパワー素子と、前記パワー素子を制
御する制御素子と、モールド樹脂によって前記パワー素
子および前記制御素子を封止するパッケージとを備え、
前記パワー素子が、前記リードフレーム上の第１の領域
内に配設され、前記制御素子が、前記リードフレーム上
の第２の領域内に配設され、前記第１の領域と前記第２
の領域とは混在することなく区分され、前記パワー素子
が、前記第１の領域内において両端がワイヤボンディン
グされた第１の配線を介して前記リードフレームと電気
的に接続され、前記制御素子が、前記第２の領域内にお
いて前記第１の配線よりも細く両端がワイヤ本でぃんさ
れた第２の配線を介して前記リードフレームと電気的に
接続され、前記パッケージは、前記第１の領域側の端面
となる部分に、トランスファモールドによる前記モール
ド樹脂の複数の導入口の痕跡を備え、前記複数の導入口
の痕跡は、それぞれの断面積が異なり、前記断面積の大
きさ順に一列に配列され、前記モールド樹脂は、前記ト
ランスファモールドにおいて、前記複数の導入口から前
記第１の領域を経由して前記第２の領域に到達するよう
に注入される。
本発明に係る半導体装置の第２の態様によれば、トラ
ンスファモールドにおいて、複数の導入口から注入され
たモールド樹脂が、まず第１の領域を覆うことになる。
第１の領域に配設されたパワー素子とリードフレームと
の電気的な接続は、第２の配線よりも太い第１の配線を
介してなされるので、モールド樹脂の流入圧力が高くて
も、第１の配線の変形や破損を懸念しなくても良いの
で、注入初期にはモールド樹脂の注入速度を速くするこ
とができ、モールド樹脂の注入速度の向上に伴って、生
産性を向上することができる。またモールド樹脂が複数
の導入口に対して同一条件で与えられない場合、例え
ば、モールド樹脂の供給源から複数の導入口までの距離
が順次遠くなる場合、モールド樹脂の供給源に最も近い
位置にある導入口を開口寸法の最も小さいものとするこ
とで、単位時間あたりのモールド樹脂の注入量を同一に
でき、第２の領域に到達するまでの所定時間を均一化で
きる。
「図面の簡単な説明」 図１は、本発明に係る半導体装置の実施の形態１の製
造工程を示す図である。
図２は、本発明に係る半導体装置の実施の形態１のモ
ールド樹脂注入の途中経過を示す図である。
図３は、本発明に係る半導体装置の全体構成を説明す
る断面図である。
図４は、本発明に係る半導体装置の実施の形態２の製
造工程を示す図である。
図５は、本発明に係る半導体装置の実施の形態２のモ
ールド樹脂注入の途中経過を示す図である。
図６は、本発明に係る半導体装置の実施の形態２の変
形例の製造工程を示す図である。
図７は、本発明に係る半導体装置の実施の形態３の製
造工程を示す図である。
図８は、従来の半導体装置の構成を説明する斜視透視
図である。
図９は、従来の半導体装置の構成を説明する平面図で
ある。
「発明を実施するための最良の形態」 ＜1.実施の形態１＞ ＜１−1.装置構成＞ パワーデバイス（パワー素子）および当該パワーデバ
イスを制御するIC化された制御装置（制御素子）を、一
つのパッケージ内に収容したモジュール（Intelligent
Power Module:以後IPMと略記）100（後に示す図３参
照）の製造工程を示す図１を用いて、本発明に係る半導
体装置の実施の形態１について説明する。
図１は、図３のIPM100を構成するリードフレーム10
を、モールド治具20のほぼ長方形のキャビィティ22上に
載置した状態を示す図である。
図１に示すように、リードフレーム10は、タイバー５
から延在するパワー素子用ダイパッド１および制御素子
用ダイパッド２をそれぞれ複数有し、パワー素子用ダイ
パッド１上にはパワー素子PDが、制御素子用ダイパッド
２上には制御素子CDが搭載され、ダイボンドにより固定
されている。
なお、パワー素子用ダイパッド１および制御素子用ダ
イパッド２は、それぞれリードフレームの一方側に配設
されている。すなわち、図１においてパワー素子用ダイ
パッド１は紙面中央よりやや下側に、制御素子用ダイパ
ッド２は紙面中央よりやや上側に配列形成されている。
そして、リードフレーム10においては、パワー素子PD
はアルミ線W1を介して、リードフレーム10上の所定部分
と電気的に接続され、制御素子CDは金線W2を介して、リ
ードフレーム10上の所定部分と電気的に接続され、実装
が完了している。ここで、アルミ線W1が配設された領域
（第１の領域）と金線W2が配設された領域（第２の領
域）とが混在しないように構成されている。
リードフレーム10は、パワー素子用ダイパッド１およ
び制御素子用ダイパッド２が完全にキャビィティ22内に
収まるように位置調整されてモールド治具20上に載置さ
れている。
モールド治具20は、実装済みリードフレームを上下の
金型で挟み、当該金型のキャビィティ内に可塑化（plas
tification）した熱硬化性樹脂（以後、モールド樹脂と
呼称）を圧入することで、樹脂を成形するトランスファ
モールド装置の、いわゆる下金型であり、キャビィティ
22は当該下金型に形成された凹部である。なお、モール
ド治具20に対向する上金型が存在するが、図においては
省略している。
また、IPM100においては、後に説明する理由から、金
線W2が配設された領域を、ポリイミド等の樹脂を用いて
コーティングする必要はないので、図１中においてはそ
のような構成は示されていない。
モールド治具20には、キャビィティ22の一方の長辺の
ほぼ中央に交わるように１本のモールドゲート21（樹脂
導入口）が設けられている。モールドゲート21は、モー
ルド樹脂をキャビィティ22内に導入するための溝であ
る。そして、当該モールドゲート21は、リードフレーム
10を載置した状態で、パワー素子用ダイパッド１が配列
された側、すなわちパワー素子PDが配設された側に位置
するように形成されている。
なお、キャビィティ22の平面視輪郭形状は、パワー素
子PDの配設側と制御素子CDの配設側とが逆転した状態で
リードフレーム10を載置することができない形状となっ
ている。従って、図１に示すモールド治具20は、モール
ドゲート21がパワー素子側に設けられた構造であると言
うことができ、このような構成のモールド治具20によっ
て成形されたIPM100は、パワー素子側から樹脂を注入さ
れたIPMであると言うことができる。
なお、図１においては説明を簡略化するために、モー
ルドゲート21を下金型であるモールド治具20に形成する
構成を示したが、図示しない上金型に設けても良いこと
はもちろんである。
また、キャビィティ22の平面視輪郭形状は、適宜変更
されることは言うまでもなく、現実的には放熱の関係か
ら、パワー素子用ダイパッド１の下面には凹部が設けら
れず、モールド樹脂が侵入しない構成となっている。
＜１−2.特徴的作用効果＞ 次に、キャビィティ22へのモールド樹脂注入の途中経
過を示す図２を用いて、本実施の形態の特徴的作用効果
について説明する。
図２において、モールド樹脂MRはショートショット状
態であり、図１のモールドゲート21から導入されたモー
ルド樹脂MRは、金線W2が配設された領域には到達してい
ない。ここで、金線W2には直径30μｍ程度のものを使用
するが、アルミ線W1には直径300μｍ程度のものを使用
するので、樹脂の流入圧力に対して十分な強度を有して
いる。
従って、モールド樹脂MRが金線W2が配設された領域に
到達するまで、すなわち、注入開始から所定時間（予め
試験により知得）が経過するまでは、比較的速い速度
（第１の速度）でモールド樹脂を注入してもアルミ線W1
が変形したり破損することはないので、モールド樹脂の
注入速度の向上に伴って、生産性を向上することができ
る。
なお、モールド樹脂MRが金線W2が配設された領域に到
達した後は、比較的遅い速度（第２の速度）まで注入速
度を低下させることで、金線W2の形状がくずれるワイヤ
流れや、隣接する金線W2どうしが接触するワイヤタッチ
や、金線W2が破断するワイヤ切れなどの金線の変形およ
び破損を防止することができる。
従って、信頼性の高い半導体装置を得ることができる
とともに、図９を用いて説明したIPM80のように、金線W
2が配設された領域を、ポリイミド等の樹脂を用いてコ
ーティングする必要はなく、コーティングに伴う工程が
不要となって、製造工程が簡略化され、製造コストを低
減することができる。
なお、モールド樹脂MRの注入速度としては、金線W2が
配設された領域に到達するまでが6mm/sec、これ以後は
0.3mm/sec程度とすれば、生産性を向上できるととも
に、金線W2の変形および破損を防止することができる。
＜１−3.IPM100の全体構成＞ 図３にIPM100の全体構成を説明する断面図を示す。な
お、図３は、ほぼ長方形のIPM100の短辺方向の断面図で
ある。図３に示すようにIPM100は、図１を用いて説明し
たトランスファモールド工程で形成される第１パッケー
ジ91（リードフレーム10を含む）と、当該第１パッケー
ジ91を搭載し、装置動作時にパワー素子の発する熱を外
部に放熱するヒートシンク92と、第１パッケージ91およ
びヒートシンク92を覆う第２パッケージ93とで構成され
ている。
なお、図１のモールドゲート21の形状を反映したリー
ドフレーム10上のモールド樹脂は、第２パッケージ93の
形成に先だって除去されるが、第１パッケージ91の一方
の長辺方向の端面、すなわちパワー素子PDが配設された
側の端面には、モールドゲート21の痕跡が残っており、
モールド樹脂の注入方向、すなわち、IPM100におけるパ
ワー素子PDの配設側を明確に知ることができる。
ここで、図９を用いて説明したIPM80では、ヒートシ
ンクHPは、トランスファモールド工程において実装済み
リードフレームと同時にモールドされた構成であった
が、IPM100では、リードフレーム10にトランスファモー
ルドを施すことで第１パッケージ91を形成し、その後
に、第１パッケージ91とヒートシンク92とにトランスフ
ァモールドを施すことで第２パッケージ93を形成すると
いうように、２回のトランスファモールドを行ってい
る。
ここで、第１パッケージ91の状態では、パワー素子用
ダイパッド１の下面はモールド樹脂に覆われておらず露
出している。そして、ヒートシンク92上に第１パッケー
ジ91を搭載することで、パワー素子用ダイパッド１の下
面からヒートシンク92までの距離を一義的に定めること
ができる構成となっている。
このような構成にすることで、図１のパワー素子用ダ
イパッド１の下面から図３のヒートシンク92までの距離
を正確に保つことができ、絶縁性および放熱性に優れた
半導体装置を得ることができる。
なお、リードフレーム10は均一な厚みを有する金属板
で形成されているが、このような構成のリードフレーム
10を使用できるのは、上に説明したように放熱性が良好
な構造となっているので、パワー素子用ダイパッド１の
厚みを制御素子用ダイパッド２と同じにしても、熱によ
る変形などが生じないからである。
また、装置の大型化に伴って、大容積のパッケージが
必要になるが、１回のトランスファモールドで大容積の
パッケージを形成するには、時間がかかるとともに、不
良品の発生率も高まる。
すなわち、図２を用いて説明したように、IPM100にお
いてはモールド樹脂MRが金線W2が配設された領域に到達
した後は、モールド樹脂の注入速度を低下させる必要が
ある。注入速度を低下させた状態で大容積のパッケージ
をモールド樹脂で満たすには長い時間がかかる。しか
し、図３に示す構成によれば、第１パッケージ91の容積
を必要最低限に小さくすることでモールド樹脂の注入時
間の増加を低減することができる。
そして、第２パッケージ93の形成においては、モール
ド樹脂の注入速度には制限がないので、大容積であって
も注入時間は短くて済む。
なお、第２パッケージ93の形成においては、モールド
樹脂の注入方向にも特に制限はないが、第１パッケージ
91の搬送などを考慮し、効率的な作業を行うために、モ
ールド樹脂の注入方向は第１パッケージ91と同じ方向に
設定される。
上に説明したIPM100の全体構成は、以下に説明するIP
M200〜IPM400においても同様であり、重複する説明は省
略する。
＜2.実施の形態２＞ ＜２−1.装置構成＞ 以上説明した本発明に係る半導体装置の実施の形態１
においては、図１のキャビィティ22の一方の長辺のほぼ
中央に交わるように設けられた１本のモールドゲート21
からモールド樹脂を導入する構成について説明したが、
モールドゲートは１本に限定されるものではない。
以下、本発明に係る半導体装置の実施の形態２とし
て、複数のモールドゲートからモールド樹脂を導入する
ことで形成された半導体装置について説明する。
図４は、実施の形態２に係るIPM200の製造工程を説明
する図であり、IPM200を構成するリードフレーム10を、
モールド治具20Aのほぼ長方形のキャビィティ22上に載
置した状態を示す図である。
モールド治具20Aには、キャビィティ22の一方の長辺
側に交わるように、ほぼ等間隔で同一溝幅の３本のモー
ルドゲート21Aが設けられている。
なお、当該モールドゲート21Aは、リードフレーム10
を載置した状態で、パワー素子用ダイパッド１が配列さ
れた側、すなわちパワー素子PDが配設される側に位置す
るように形成されている。
また、上においては溝幅が同一であることを説明した
が、溝の深さも同一であることは言うまでもない。これ
は以後の説明においても同様であり、溝の深さについて
は言及せず、モールドゲートの開口面積の変化は溝幅の
変化によって規定する。
その他、図１を用いて説明したIPM100と同一の構成部
分については同一の符号を用いて説明することとし、重
複する説明は省略する。
＜２−2.特徴的作用効果＞ 次に、キャビィティ22へのモールド樹脂注入の途中経
過を示す図５を用いて、本実施の形態の特徴的作用効果
について説明する。
図５において、モールド樹脂MRはショートショット状
態であり、３本のモールドゲート21から導入されたモー
ルド樹脂MRは、金線W2が配設された領域には到達してい
ない。
モールド樹脂MRは、この状態においてキャビィティ22
内にほぼ均一に拡散している。これは、モールド樹脂MR
が３本のモールドゲート21Aから導入されるからであ
り、注入のバランスが良く、モールド樹脂MRは、その先
端面がキャビィティ22の長辺にほぼ平行になるように拡
散することになる。
このように、モールド樹脂MRがキャビィティ22内にほ
ぼ均一に拡散するので、モールド樹脂MRが金線W2が配設
された領域に到達するまでの所定時間を正確に知得で
き、金線W2の変形および破損をより確実に防止できる。
すなわち、モールド樹脂MRの先端面は、部分的に突出
することがなくなるので、突出部分とそうでない部分と
で、金線W2が配設された領域に到達するまでの時間に差
が生じることが防止され、金線W2が配設された領域に到
達するまでの所定時間は均一化される。従って、モール
ド樹脂の注入速度の切り換えのタイミングを正確に決定
でき、注入速度が速いモールド樹脂によって、金線W2に
変形および破損を生じることが防止される。
なお、モールドゲート21Aの本数は３本に限定され
ず、キャビィティの大きさ等を考慮して適宜決定され
る。
＜２−3.変形例＞ 以上説明したIPM200においては、図４のキャビィティ
22の一方の長辺側に交わるように、ほぼ等間隔で設けら
れた、同一溝幅の３本のモールドゲート21Aからモール
ド樹脂を導入する構成について説明したが、モールドゲ
ートの溝幅は同一でなくても良い。
以下、本発明に係る半導体装置の実施の形態２の変形
例として、溝幅の異なる複数のモールドゲートからモー
ルド樹脂を導入することで形成された半導体装置につい
て説明する。
図６は、そのような変形例に係るIPM300の製造工程を
説明する図であり、IPM300を構成するリードフレーム10
を、モールド治具20Bのほぼ長方形のキャビィティ22上
に載置した状態を示す図である。
モールド治具20Bには、キャビィティ22の一方の長辺
側に交わるように、溝幅の異なる３本のモールドゲート
211B、212B、213Bが設けられている。図６において、溝
幅はモールドゲート211B、212B、213Bの順で大きくなっ
ている。
なお、当該モールドゲート211B、212B、213Bは、リー
ドフレーム10を載置した状態で、パワー素子用ダイパッ
ド１が配列された側、すなわちパワー素子PDが配設され
る側に位置するように形成されている。
その他、図１を用いて説明したIPM100と同一の構成に
ついては同一の符号を付し、重複する説明は省略する。
トランスファモールドにおいては、モールド樹脂はト
ランスファポットで加熱軟化され、トランスファプラン
ジャによって押し出され、モールドゲートを通ってキャ
ビィティに注入される。従って、トランスファポットと
キャビィティの位置関係によっては、トランスファポッ
トから複数のモールドゲートまでの距離が同一でない構
成もある。この場合、トランスファポットに近い位置に
あるモールドゲートには比較的強い圧力でモールド樹脂
が供給されるが、トランスファポットから遠い位置にあ
るモールドゲートに供給されるモールド樹脂の圧力は弱
くなる。
従って、複数のモールドゲートにおいて溝幅が同一で
あると、単位時間あたりのモールド樹脂の注入量がモー
ルドゲートごとに異なってしまい、モールド樹脂をキャ
ビィティ内に均一に拡散できなくなる。
これに対し、図６に示すモールド治具20Bにおいて
は、モールドゲート211B、212B、213Bの溝幅はそれぞれ
異なっているので、単位時間あたりのモールド樹脂の注
入量を同一にでき、モールド樹脂をキャビィティ内に均
一に拡散できる。
なお、モールド治具20Bにおいては、モールドゲート2
11Bが最もトランスファポット（図示せず）に近い位置
にあることは言うまでもない。
また、モールドゲート211B、212B、213Bの溝幅は、ト
ランスファポットから供給されるモールド樹脂の圧力を
考慮して、単位時間あたりの注入量が同一になるように
決定される。
＜3.実施の形態３＞ ＜３−1.装置構成＞ 以上説明した本発明に係る半導体装置の実施の形態２
においては、図４および図６のキャビィティ22の一方の
長辺側に複数のモールドゲートを形成することで、モー
ルド樹脂をキャビィティ内に均一に拡散させる構成につ
いて説明したが、単一のモールドゲートでもモールド樹
脂を均一に拡散させることはできる。
以下、本発明に係る半導体装置の実施の形態３とし
て、キャビィティの長辺長さと比較して、溝幅が極めて
広い単一のモールドゲートからモールド樹脂を導入する
ことで形成された半導体装置について説明する。
図７は、実施の形態３に係るIPM400の製造工程を説明
する図であり、IPM400を構成するリードフレーム10を、
モールド治具20Cのほぼ長方形のキャビィティ22上に載
置した状態を示す図である。
モールド治具20Cには、キャビィティ22の一方の長辺
側に交わるように、当該長辺と比較して、溝幅が極めて
広い１本のモールドゲート21Cが設けられている。
なお、当該モールドゲート21Cは、リードフレーム10
を載置した状態で、パワー素子用ダイパッド１が配列さ
れた側、すわなちパワー素子PDが配設される側に位置す
るように形成されている。
その他、図１を用いて説明したIPM100と同一の構成部
分については同一の符号を用いて説明することとし、重
複する説明は省略する。
＜３−2.特徴的作用効果＞ モールドゲート21Cから導入されたモールド樹脂MR
は、キャビィティ22内にほぼ均一に拡散することにな
る。その状態は、図５を用いて説明した状態と同様であ
るので図示は省略する。
このように、モールド樹脂MRがキャビィティ22内にほ
ぼ均一に拡散するので、モールド樹脂MRが金線W2が配設
された領域に到達するまでの所定時間を正確に知得で
き、金線W2の変形および破損をより確実に防止できる効
果は、実施の形態２として説明したIMP200と同様であ
る。
なお、以上説明した本発明に係る半導体装置の実施の
形態１〜３においては、モールド樹脂MRを、比較的速い
速度（第１の速度）および比較的遅い速度（第２の速
度）でキャビィティ22内に注入する構成を示し、注入速
度を変える場合でもモールド樹脂MRの種類は同一として
説明したが、注入速度の変更に伴ってをモールド樹脂の
種類あるいは成分比を変えるようにしても良い。
例えば、比較的速い速度（第１の速度）で注入する場
合は、粘度が比較的低い樹脂を使用し、比較的遅い速度
（第２の速度）で注入する場合は、粘度が比較的高い樹
脂を使用するようにしても良い。
このようにすることで、アルミ線W1が配設された領域
（第１の領域）上には、粘度が比較的低い樹脂で第１の
モールド樹脂層が形成され、金線W2が配設された領域
（第２の領域）には粘度が比較的高い樹脂で第２のモー
ルド樹脂層が形成されることになる。
なお、同一のモールド樹脂MRを使用した場合であって
も、比較的速い速度（第１の速度）で注入したモールド
樹脂MRで形成されたモールド樹脂層と、比較的遅い速度
（第２の速度）で注入したモールド樹脂MRで形成された
モールド樹脂層とでは、固化時間の違いなどから２層が
完全に一体化せず、上記に説明したように第１および第
２のモールド樹脂層として区別できる場合もある。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岩垣 征樹 東京都千代田区丸の内２丁目２番３号 三菱電機株式会社内 (72)発明者 川藤 寿 東京都千代田区丸の内２丁目２番３号 三菱電機株式会社内 (56)参考文献 特開 平５−109795（ＪＰ，Ａ) 特開 昭58−44729（ＪＰ，Ａ) 実開 平６−21244（ＪＰ，Ｕ) 実開 平４−52021（ＪＰ，Ｕ) 実開 平２−67640（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/56 H01L 23/29 H01L 23/31 H01L 25/04 H01L 25/18

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】リードフレーム（10）上に配設されたパワ
    ー素子（PD）と、 前記パワー素子を制御する制御素子（CD）と、 モールド樹脂（MR）によって前記パワー素子（PD）およ
    び前記制御素子（CD）を封止するパッケージ（91）とを
    備え、 前記パワー素子（PD）は、前記リードフレーム（10）上
    の第１の領域内に配設され、 前記制御素子（CD）は、前記リードフレーム（10）上の
    第２の領域内に配設され、 前記第１の領域と前記第２の領域とは混在することなく
    区分され、 前記パワー素子（PD）は、前記第１の領域内において両
    端がワイヤボンディングされた第１の配線（W1）を介し
    て前記リードフレーム（10）と電気的に接続され、 前記制御素子（CD）は、前記第２の領域内において前記
    第１の配線（W1）よりも細く両端がワイヤボンディング
    された第２の配線（W2）を介して前記リードフレームと
    （10）電気的に接続され、 前記パッケージ（91）は、 前記第１の領域側の端面となる部分に、トランスファモ
    ールドによる前記モールド樹脂の導入口の痕跡を少なく
    とも１つ備え、 前記モールド樹脂は、前記トランスファモールドにおい
    て、前記導入口から前記第１の領域を経由して前記第２
    の領域に到達するように第１および第２の速度で注入す
    ることで形成され、 前記第１の速度は、注入開始から前記モールド樹脂（M
    R）が前記第２の領域に達するまで維持される速度であ
    り、 前記第２の速度は、前記モールド樹脂が前記第２の領域
    に達した後に与えられる速度で、前記第１の速度よりも
    遅い速度であることを特徴とする半導体装置。
  2. 【請求項２】リードフレーム（10）上に配設されたパワ
    ー素子（PD）と、 前記パワー素子を制御する制御素子（CD）と、 モールド樹脂（MR）によって前記パワー素子（PD）およ
    び前記制御素子（CD）を封止するパッケージ（91）とを
    備え、 前記パワー素子（PD）は、前記リードフレーム（10）上
    の第１の領域内に配設され、 前記制御素子（CD）は、前記リードフレーム（10）上の
    第２の領域内に配設され、 前記第１の領域と前記第２の領域とは混在することなく
    区分され、 前記パワー素子（PD）は、前記第１の領域内において両
    端がワイヤボンディングされた第１の配線（W1）を介し
    て前記リードフレーム（10）と電気的に接続され、 前記制御素子（CD）は、前記第２の領域内において前記
    第１の配線（W1）よりも細く両端がワイヤボンディング
    された第２の配線（W2）を介して前記リードフレームと
    （10）電気的に接続され、 前記パッケージ（91）は、 前記第１の領域側の端面となる部分に、トランスファモ
    ールドによる前記モールド樹脂の複数の導入口の痕跡を
    備え、 前記複数の導入口の痕跡は、それぞれの断面積が異な
    り、前記断面積の大きさ順に一列に配列され、 前記モールド樹脂は、前記トランスファモールドにおい
    て、前記複数の導入口から前記第１の領域を経由して前
    記第２の領域に到達するように注入されて形成されたこ
    とを特徴とする半導体装置。
JP52236698A 1996-11-28 1996-11-28 半導体装置 Expired - Lifetime JP3338063B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1996/003496 WO1998024122A1 (fr) 1996-11-28 1996-11-28 Dispositif a semi-conducteur

Publications (1)

Publication Number Publication Date
JP3338063B2 true JP3338063B2 (ja) 2002-10-28

Family

ID=14154168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52236698A Expired - Lifetime JP3338063B2 (ja) 1996-11-28 1996-11-28 半導体装置

Country Status (5)

Country Link
US (1) US6002166A (ja)
EP (1) EP0910121B1 (ja)
JP (1) JP3338063B2 (ja)
DE (1) DE69637809D1 (ja)
WO (1) WO1998024122A1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19805785C1 (de) * 1998-02-12 1999-06-17 Siemens Ag Leistungshalbleiter-Modul mit thermischer Laststromsicherung
JP4256502B2 (ja) * 1998-11-12 2009-04-22 新光電気工業株式会社 半導体装置用リードフレームと半導体装置
JP3813775B2 (ja) * 1999-11-05 2006-08-23 ローム株式会社 マルチチップモジュール
JP4037589B2 (ja) * 2000-03-07 2008-01-23 三菱電機株式会社 樹脂封止形電力用半導体装置
KR100442847B1 (ko) 2001-09-17 2004-08-02 페어차일드코리아반도체 주식회사 3차원 구조를 갖는 전력 반도체 모듈 및 그 제조방법
US6900527B1 (en) * 2001-09-19 2005-05-31 Amkor Technology, Inc. Lead-frame method and assembly for interconnecting circuits within a circuit module
JP2003124437A (ja) * 2001-10-19 2003-04-25 Mitsubishi Electric Corp 半導体装置
US6617679B2 (en) * 2002-02-08 2003-09-09 Advanced Energy Industries, Inc. Semiconductor package for multiple high power transistors
JP3828036B2 (ja) * 2002-03-28 2006-09-27 三菱電機株式会社 樹脂モールド型デバイスの製造方法及び製造装置
US7145223B2 (en) * 2002-05-22 2006-12-05 Matsushita Electric Industrial Co., Ltd. Semiconductor device
DE102005038755B4 (de) * 2005-08-17 2016-03-10 Robert Bosch Gmbh Mikromechanisches Bauelement
KR101255334B1 (ko) * 2006-05-08 2013-04-16 페어차일드코리아반도체 주식회사 저 열저항 파워 모듈 및 그 제조방법
KR101194041B1 (ko) * 2006-12-07 2012-10-24 페어차일드코리아반도체 주식회사 고전력 반도체 패키지
KR101391924B1 (ko) * 2007-01-05 2014-05-07 페어차일드코리아반도체 주식회사 반도체 패키지
KR101489325B1 (ko) * 2007-03-12 2015-02-06 페어차일드코리아반도체 주식회사 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법
JP2011049442A (ja) * 2009-08-28 2011-03-10 Asahi Kasei Electronics Co Ltd 半導体装置及びその製造方法
JP5565372B2 (ja) * 2011-04-22 2014-08-06 株式会社デンソー 電子装置の製造方法
JP2013070026A (ja) 2011-09-08 2013-04-18 Rohm Co Ltd 半導体装置、半導体装置の製造方法、半導体装置の実装構造、およびパワー用半導体装置
JP5278529B2 (ja) * 2011-12-29 2013-09-04 三菱電機株式会社 半導体モジュール
DE102012222679A1 (de) * 2012-12-10 2014-06-12 Robert Bosch Gmbh Verfahren zur Herstellung eines Schaltmoduls und eines zugehörigen Gittermoduls sowie ein zugehöriges Gittermodul und korrespondierende elektronische Baugruppe
JP6065581B2 (ja) * 2012-12-26 2017-01-25 サンケン電気株式会社 パワー半導体モジュールおよびその製造方法
DE112014007140B4 (de) * 2014-11-07 2024-05-02 Mitsubishi Electric Corporation Leistungshalbleiteranordnung und Verfahren zum Herstellen derselben
JP2022064768A (ja) 2020-10-14 2022-04-26 富士電機株式会社 半導体装置の製造方法及び半導体装置
CN115939119B (zh) * 2022-11-17 2023-11-03 海信家电集团股份有限公司 功率模块和电子设备
CN115799238A (zh) * 2022-11-17 2023-03-14 海信家电集团股份有限公司 功率模块和电子设备

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122157A (en) * 1980-02-29 1981-09-25 Nec Corp Semiconductor device
JPS6063122A (ja) * 1983-09-16 1985-04-11 Michio Osada 半導体素子の樹脂封入成形方法及びその金型装置
JPH0680748B2 (ja) * 1986-03-31 1994-10-12 株式会社東芝 樹脂封止型半導体装置
DE3684184D1 (de) * 1985-06-20 1992-04-16 Toshiba Kawasaki Kk Verkapselte halbleiteranordnung.
JPS6398631A (ja) * 1986-10-16 1988-04-30 Nec Home Electronics Ltd カプセル型液晶表示装置
JPH0713984B2 (ja) * 1989-06-28 1995-02-15 シャープ株式会社 半導体装置の製造方法
JP2588283B2 (ja) * 1989-09-29 1997-03-05 株式会社東芝 樹脂封止型半導体装置
JPH03188661A (ja) * 1989-12-18 1991-08-16 Toshiba Corp 樹脂封止型半導体装置
JPH0529539A (ja) * 1991-07-17 1993-02-05 Matsushita Electric Works Ltd マルチチツプモジユール
JPH0682699B2 (ja) * 1992-04-01 1994-10-19 道男 長田 半導体素子の樹脂封止成形方法
FR2690274B1 (fr) * 1992-04-15 1997-08-22 Motorola Semiconducteurs Boitier pour dispositif a semiconducteur et procede de formation de boitier pour dispositif a semiconducteur.
JP2708320B2 (ja) * 1992-04-17 1998-02-04 三菱電機株式会社 マルチチップ型半導体装置及びその製造方法
JP2701712B2 (ja) * 1993-11-11 1998-01-21 日本電気株式会社 半導体装置
JP3325697B2 (ja) * 1994-01-20 2002-09-17 三菱電機株式会社 パワーデバイスの制御装置およびモータの駆動制御装置
JP2601228B2 (ja) * 1994-11-18 1997-04-16 サンケン電気株式会社 樹脂封止型回路装置の製造方法
JP3429921B2 (ja) * 1995-10-26 2003-07-28 三菱電機株式会社 半導体装置
US5767567A (en) * 1996-09-10 1998-06-16 Magemos Corporation Design of device layout for integration with power mosfet packaging to achieve better lead wire connections and lower on resistance
US5872403A (en) * 1997-01-02 1999-02-16 Lucent Technologies, Inc. Package for a power semiconductor die and power supply employing the same

Also Published As

Publication number Publication date
US6002166A (en) 1999-12-14
EP0910121A1 (en) 1999-04-21
DE69637809D1 (de) 2009-02-26
WO1998024122A1 (fr) 1998-06-04
EP0910121A4 (en) 2000-12-06
EP0910121B1 (en) 2009-01-07

Similar Documents

Publication Publication Date Title
JP3338063B2 (ja) 半導体装置
US5527740A (en) Manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities
USRE43443E1 (en) Leadframe semiconductor integrated circuit device using the same, and method of and process for fabricating the two
US8497158B2 (en) Leadframe strip and mold apparatus for an electronic component and method of encapsulating an electronic component
US6498055B2 (en) Semiconductor device, method of manufacturing semiconductor device, resin molding die, and semiconductor manufacturing system
US20040227234A1 (en) Flash-preventing window ball grid array semiconductor package, method for fabricating the same, and chip carrier used in the semiconductor package
JP3194917B2 (ja) 樹脂封止方法
US6676885B2 (en) Plural semiconductor devices bonded onto one face of a single circuit board for subsequent batch resin encapsulation of the plural semiconductor devices in a single cavity formed by molding dies
JP2004134591A (ja) 半導体集積回路装置の製造方法
JP3482888B2 (ja) 樹脂封止型半導体装置およびその製造方法
US5382546A (en) Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same
KR100591718B1 (ko) 수지-밀봉형 반도체 장치
JP3129660B2 (ja) Ｓｏｎパッケージの樹脂封止方法及び樹脂封止装置
EP0980305B1 (en) Apparatus for molding plastic packages
JPH04124846A (ja) テープキャリヤ
JP2003258158A (ja) 半導体装置の製造方法
JP3710942B2 (ja) 半導体装置の製造方法
JP2000124237A (ja) 半導体素子搭載用基板とそれを用いた樹脂封止型半導体装置およびその製造方法
JP3514516B2 (ja) 半導体装置の製造方法
JPH08279590A (ja) マルチチップモジュール型ｌｓｉおよびそのパッケージ組み立て方法
JPH05235073A (ja) 半導体装置の樹脂封止方法
JPH1092967A (ja) 底面突起状端子配列型集積回路装置及びその製造方法
JPH11354558A (ja) 半導体モジュールの製造方法
JPH08156009A (ja) 樹脂モールド装置
JPH11340401A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070809

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080809

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080809

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090809

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090809

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100809

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110809

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110809

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120809

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120809

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130809

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term