JPH0529539A - マルチチツプモジユール - Google Patents
マルチチツプモジユールInfo
- Publication number
- JPH0529539A JPH0529539A JP3175653A JP17565391A JPH0529539A JP H0529539 A JPH0529539 A JP H0529539A JP 3175653 A JP3175653 A JP 3175653A JP 17565391 A JP17565391 A JP 17565391A JP H0529539 A JPH0529539 A JP H0529539A
- Authority
- JP
- Japan
- Prior art keywords
- power element
- lead frame
- small signal
- chip module
- mounting part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 放熱性を確保しつつ、コストを低減する。
【構成】 小信号用ＩＣ３とパワー素子４とが混在して
リードフレーム５に搭載されてなるマルチチップモジュ
ール１において、前記リードフレーム５のうち、小信号
用ＩＣ搭載部５ａとパワー素子搭載部５ｂとを、厚さの
異なる部材でそれぞれ別々に構成し、前記小信号用ＩＣ
搭載部５ａとパワー素子搭載部５ｂとを少なくとも一部
分５ｃでカシメて一体化した。 【効果】 パワー素子４は、リードフレーム５のうち板
厚の厚いパワー素子搭載部５ｂに実装されて放熱性が確
保され、小信号用ＩＣ３は、板厚の薄い小信号用ＩＣ搭
載部５ａに実装される。このため、小信号用ＩＣ３とパ
ワー素子４とが、材料費及び加工費の安いリードフレー
ム５に実装でき、パワー素子４の放熱性を確保した安価
なマルチチップモジュール１が得られる。
リードフレーム５に搭載されてなるマルチチップモジュ
ール１において、前記リードフレーム５のうち、小信号
用ＩＣ搭載部５ａとパワー素子搭載部５ｂとを、厚さの
異なる部材でそれぞれ別々に構成し、前記小信号用ＩＣ
搭載部５ａとパワー素子搭載部５ｂとを少なくとも一部
分５ｃでカシメて一体化した。 【効果】 パワー素子４は、リードフレーム５のうち板
厚の厚いパワー素子搭載部５ｂに実装されて放熱性が確
保され、小信号用ＩＣ３は、板厚の薄い小信号用ＩＣ搭
載部５ａに実装される。このため、小信号用ＩＣ３とパ
ワー素子４とが、材料費及び加工費の安いリードフレー
ム５に実装でき、パワー素子４の放熱性を確保した安価
なマルチチップモジュール１が得られる。
Description
【０００１】
【産業上の利用分野】本発明は、小信号用ＩＣとパワー
素子とが混在して搭載されてなるマルチチップモジュー
ルに関するものである。
素子とが混在して搭載されてなるマルチチップモジュー
ルに関するものである。
【０００２】
【従来の技術】従来のマルチチップモジュールは、小型
化及びローコスト化を図るため、複数のダイボンディン
グパッドを備えたリードフレームに、複数のＩＣを実装
し、全体を樹脂により一括封止して構成され、外見上は
シングルチップのＩＣと全く同様に構成されていた。ま
た、これとは別に前記ダイボンディングパッドの代わり
に、0.2mm 〜0.5mm の厚みを有するプリント配線基板を
用いたものも広く知られている。
化及びローコスト化を図るため、複数のダイボンディン
グパッドを備えたリードフレームに、複数のＩＣを実装
し、全体を樹脂により一括封止して構成され、外見上は
シングルチップのＩＣと全く同様に構成されていた。ま
た、これとは別に前記ダイボンディングパッドの代わり
に、0.2mm 〜0.5mm の厚みを有するプリント配線基板を
用いたものも広く知られている。
【０００３】しかしながら、発熱量の大きいパワートラ
ンジスタ等のパワー素子と、比較的発熱量は小さくピン
数の多い制御用等に用いる小信号用ＩＣとを混在して搭
載してなる従来のマルチチップモジュールにおいては、
前述のような実装構造では放熱性の確保が困難であると
いう問題点があった。
ンジスタ等のパワー素子と、比較的発熱量は小さくピン
数の多い制御用等に用いる小信号用ＩＣとを混在して搭
載してなる従来のマルチチップモジュールにおいては、
前述のような実装構造では放熱性の確保が困難であると
いう問題点があった。
【０００４】図５は、このような問題点を解消するため
に考案された従来のマルチチップモジュールを示すもの
で、同図におけるマルチチップモジュール１は、放熱性
を確保するために、一定の厚みを有してなるAl板又はFe
板等の金属板２ａの一面側にエポキシ等で構成された絶
縁層２ｂを設け、その上面に導体パターン２ｃを形成し
てなる金属ベースプリント配線基板２を使用してなるも
ので、小信号用ＩＣ３及びパワー素子４の実装（ダイボ
ンディング及びワイヤボンディング）後に、樹脂（図示
せず）により一括封止されて構成されたものである。
に考案された従来のマルチチップモジュールを示すもの
で、同図におけるマルチチップモジュール１は、放熱性
を確保するために、一定の厚みを有してなるAl板又はFe
板等の金属板２ａの一面側にエポキシ等で構成された絶
縁層２ｂを設け、その上面に導体パターン２ｃを形成し
てなる金属ベースプリント配線基板２を使用してなるも
ので、小信号用ＩＣ３及びパワー素子４の実装（ダイボ
ンディング及びワイヤボンディング）後に、樹脂（図示
せず）により一括封止されて構成されたものである。
【０００５】
【発明が解決しようとする課題】ところが、このように
構成されたパワー素子４を含んで構成された従来のマル
チチップモジュール１においては、リードフレーム等と
くらべて金属ベースプリント配線基板２は材料費（基板
のコスト）ばかりでなく加工費も高く、マルチチップモ
ジュール１のコストが高くなるという問題点があった。
構成されたパワー素子４を含んで構成された従来のマル
チチップモジュール１においては、リードフレーム等と
くらべて金属ベースプリント配線基板２は材料費（基板
のコスト）ばかりでなく加工費も高く、マルチチップモ
ジュール１のコストが高くなるという問題点があった。
【０００６】そこで、コスト低減のために、パワー素子
４用のリードフレームを用いた場合には、リードフレー
ムの厚みが厚いため、放熱性の確保はできるがＩＣのピ
ン数に対応するリード端子の加工が不可能（リードフレ
ームの加工限度は、一般にはフレームの板厚とされてお
り、１〜２ｍｍの厚みのリードフレームでは、リード最
小間隔及びリード最小幅は１〜２ｍｍとなる）で、ま
た、一般のＩＣ用のリードフレームを用いた場合には、
リードフレームの板厚が薄く、ＩＣのピン数に対応する
リード端子の加工が可能であるが、放熱性を確保するの
が非常に困難であるという問題点があった。
４用のリードフレームを用いた場合には、リードフレー
ムの厚みが厚いため、放熱性の確保はできるがＩＣのピ
ン数に対応するリード端子の加工が不可能（リードフレ
ームの加工限度は、一般にはフレームの板厚とされてお
り、１〜２ｍｍの厚みのリードフレームでは、リード最
小間隔及びリード最小幅は１〜２ｍｍとなる）で、ま
た、一般のＩＣ用のリードフレームを用いた場合には、
リードフレームの板厚が薄く、ＩＣのピン数に対応する
リード端子の加工が可能であるが、放熱性を確保するの
が非常に困難であるという問題点があった。
【０００７】本発明は、前記背景に鑑みてなされたもの
であり、その目的とするところは、放熱性を確保しつ
つ、安価なマルチチップモジュールを提供することにあ
る。
であり、その目的とするところは、放熱性を確保しつ
つ、安価なマルチチップモジュールを提供することにあ
る。
【０００８】
【課題を解決するための手段】上記課題を解決するため
本発明は、小信号用ＩＣ３とパワー素子４とが混在して
リードフレーム５に搭載されてなるマルチチップモジュ
ール１において、前記リードフレーム５のうち、小信号
用ＩＣ搭載部５ａとパワー素子搭載部５ｂとが、厚さの
異なる部材でそれぞれ別々に構成され、前記小信号用Ｉ
Ｃ搭載部５ａとパワー素子搭載部５ｂとが少なくとも一
部分５ｃで固着されて一体化されたことを特徴とするも
のである。
本発明は、小信号用ＩＣ３とパワー素子４とが混在して
リードフレーム５に搭載されてなるマルチチップモジュ
ール１において、前記リードフレーム５のうち、小信号
用ＩＣ搭載部５ａとパワー素子搭載部５ｂとが、厚さの
異なる部材でそれぞれ別々に構成され、前記小信号用Ｉ
Ｃ搭載部５ａとパワー素子搭載部５ｂとが少なくとも一
部分５ｃで固着されて一体化されたことを特徴とするも
のである。
【０００９】また、前記小信号用ＩＣ３及びパワー素子
４とリードフレーム５とがCuワイヤボンディングにより
電気的に接続されたことを特徴とするものである。
４とリードフレーム５とがCuワイヤボンディングにより
電気的に接続されたことを特徴とするものである。
【００１０】
【作用】このように、本発明におけるマルチチップモジ
ュール１においては、発熱量の大きいパワー素子４は、
リードフレーム５のうち板厚の厚いパワー素子搭載部５
ｂに実装されて放熱性が確保され、一方、小信号用ＩＣ
３は、ピン数に対応するリード端子の加工がされた板厚
の薄い小信号用ＩＣ搭載部５ａに実装される。このた
め、小信号用ＩＣ３とパワー素子４とが、材料費及び加
工費の安いリードフレーム５に実装でき、パワー素子４
の放熱性を確保した安価なマルチチップモジュール１が
得られる。
ュール１においては、発熱量の大きいパワー素子４は、
リードフレーム５のうち板厚の厚いパワー素子搭載部５
ｂに実装されて放熱性が確保され、一方、小信号用ＩＣ
３は、ピン数に対応するリード端子の加工がされた板厚
の薄い小信号用ＩＣ搭載部５ａに実装される。このた
め、小信号用ＩＣ３とパワー素子４とが、材料費及び加
工費の安いリードフレーム５に実装でき、パワー素子４
の放熱性を確保した安価なマルチチップモジュール１が
得られる。
【００１１】また、前記小信号用ＩＣ３及びパワー素子
４とリードフレーム５とをCuワイヤボンディングにより
電気的に接続したため、リードフレーム５に必ずしもメ
ッキをする必要がなくなり、さらに安価なマルチチップ
モジュール１が得られる。
４とリードフレーム５とをCuワイヤボンディングにより
電気的に接続したため、リードフレーム５に必ずしもメ
ッキをする必要がなくなり、さらに安価なマルチチップ
モジュール１が得られる。
【００１２】
【実施例】図１乃至図４は、本発明の一実施例を示すも
ので、前記従来例と異なる点は、金属ベースプリント配
線基板２に代えて、リードフレーム５を使用した点であ
り、他は前記従来例と同様に構成されている。
ので、前記従来例と異なる点は、金属ベースプリント配
線基板２に代えて、リードフレーム５を使用した点であ
り、他は前記従来例と同様に構成されている。
【００１３】リードフレーム５は、板厚の薄いリードフ
レームである小信号用ＩＣ搭載部５ａと、板厚の厚いリ
ードフレームであるパワー素子搭載部５ｂとから構成さ
れ、それらが、エッチング又は金型による打抜き等によ
りそれぞれ別々に製作されて、その一部分でカシメ５ｃ
により固着されて一体とされたものである。
レームである小信号用ＩＣ搭載部５ａと、板厚の厚いリ
ードフレームであるパワー素子搭載部５ｂとから構成さ
れ、それらが、エッチング又は金型による打抜き等によ
りそれぞれ別々に製作されて、その一部分でカシメ５ｃ
により固着されて一体とされたものである。
【００１４】このように構成されたリードフレーム５
は、小信号用ＩＣ搭載部５ａには制御用等の小信号用Ｉ
Ｃ３が、パワー素子搭載部５ｂにはパワー素子４がダイ
ボンディングされ、その後ワイヤボンディングされて電
気的接続がとられ、リードフレーム５も含めて小信号用
ＩＣ３及びパワー素子４等が、樹脂により一括封止がさ
れてマルチチップモジュール１とされる。また、このと
き、小信号用ＩＣ３のワイヤボンディングにはAlワイヤ
が用いられ、リードフレーム５のAlワイヤボンディング
部には、リードフレーム５の製作時にAgまたはNiメッキ
が施され、一方、パワー素子４のワイヤボンディングに
はAuワイヤが用いられ、リードフレーム５のAuワイヤボ
ンディング部には、リードフレーム５の製作時にAg又は
Auメッキが施されている。
は、小信号用ＩＣ搭載部５ａには制御用等の小信号用Ｉ
Ｃ３が、パワー素子搭載部５ｂにはパワー素子４がダイ
ボンディングされ、その後ワイヤボンディングされて電
気的接続がとられ、リードフレーム５も含めて小信号用
ＩＣ３及びパワー素子４等が、樹脂により一括封止がさ
れてマルチチップモジュール１とされる。また、このと
き、小信号用ＩＣ３のワイヤボンディングにはAlワイヤ
が用いられ、リードフレーム５のAlワイヤボンディング
部には、リードフレーム５の製作時にAgまたはNiメッキ
が施され、一方、パワー素子４のワイヤボンディングに
はAuワイヤが用いられ、リードフレーム５のAuワイヤボ
ンディング部には、リードフレーム５の製作時にAg又は
Auメッキが施されている。
【００１５】このように構成されているため、本実施例
におけるマルチチップモジュール１においては、発熱量
の大きいパワー素子４は、リードフレーム５のうち板厚
の厚いパワー素子搭載部５ｂに実装されて放熱性が確保
され、一方、小信号用ＩＣ３は、ピン数に対応するリー
ド端子の加工がされた板厚の薄い小信号用ＩＣ搭載部５
ａに実装される。このため、小信号用ＩＣ３とパワー素
子４とが、材料費及び加工費の安いリードフレーム５に
実装でき、パワー素子４の放熱性を確保した安価なマル
チチップモジュール１が得られる。
におけるマルチチップモジュール１においては、発熱量
の大きいパワー素子４は、リードフレーム５のうち板厚
の厚いパワー素子搭載部５ｂに実装されて放熱性が確保
され、一方、小信号用ＩＣ３は、ピン数に対応するリー
ド端子の加工がされた板厚の薄い小信号用ＩＣ搭載部５
ａに実装される。このため、小信号用ＩＣ３とパワー素
子４とが、材料費及び加工費の安いリードフレーム５に
実装でき、パワー素子４の放熱性を確保した安価なマル
チチップモジュール１が得られる。
【００１６】また、前記小信号用ＩＣ３及びパワー素子
４とリードフレーム５とをCuワイヤボンディングにより
電気的に接続すると、リードフレーム５に必ずしもメッ
キをする必要がなくなり、さらに安価なマルチチップモ
ジュール１が得られる。
４とリードフレーム５とをCuワイヤボンディングにより
電気的に接続すると、リードフレーム５に必ずしもメッ
キをする必要がなくなり、さらに安価なマルチチップモ
ジュール１が得られる。
【００１７】なお、前記実施例においては、リードフレ
ーム５を構成する小信号用ＩＣ搭載部５ａとパワー素子
搭載部５ｂとを、カシメにより固着したものを例示した
が、本発明はこれに限らず、半田等により固着したもの
であっても良い。
ーム５を構成する小信号用ＩＣ搭載部５ａとパワー素子
搭載部５ｂとを、カシメにより固着したものを例示した
が、本発明はこれに限らず、半田等により固着したもの
であっても良い。
【００１８】
【発明の効果】上述のように本発明におけるマルチチッ
プモジュールにおいては、発熱量の大きいパワー素子
は、リードフレームのうち板厚の厚いパワー素子搭載部
に実装されて放熱性が確保され、一方、小信号用ＩＣ
は、ピン数に対応するリード端子の加工がされた板厚の
薄い小信号用ＩＣ搭載部に実装される。このため、小信
号用ＩＣとパワー素子とが、材料費及び加工費の安いリ
ードフレームに実装でき、パワー素子の放熱性を確保し
た安価なマルチチップモジュールが得られる。
プモジュールにおいては、発熱量の大きいパワー素子
は、リードフレームのうち板厚の厚いパワー素子搭載部
に実装されて放熱性が確保され、一方、小信号用ＩＣ
は、ピン数に対応するリード端子の加工がされた板厚の
薄い小信号用ＩＣ搭載部に実装される。このため、小信
号用ＩＣとパワー素子とが、材料費及び加工費の安いリ
ードフレームに実装でき、パワー素子の放熱性を確保し
た安価なマルチチップモジュールが得られる。
【００１９】また、前記小信号用ＩＣ及びパワー素子と
リードフレームとをCuワイヤボンディングにより電気的
に接続したため、リードフレームに必ずしもメッキをす
る必要がなくなり、さらに安価なマルチチップモジュー
ルが得られる。
リードフレームとをCuワイヤボンディングにより電気的
に接続したため、リードフレームに必ずしもメッキをす
る必要がなくなり、さらに安価なマルチチップモジュー
ルが得られる。
【図１】本発明の一実施例を示す要部斜視図である。
【図２】同上の外観を示す斜視図である。
【図３】同上のリードフレームの平面図である。
【図４】同上のリードフレームを示すもので、(a) は平
面図、(b)は側面図である。
面図、(b)は側面図である。
【図５】従来のマルチチップモジュールの実装状態を示
す斜視図である。
す斜視図である。
１ マルチチップモジュール
３ 小信号用ＩＣ
４ パワー素子
５ リードフレーム
５ａ 小信号用ＩＣ搭載部
５ｂ パワー素子搭載部
５ｃ 一部分
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成３年９月１１日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正内容】
【００１４】このように構成されたリードフレーム５
は、小信号用ＩＣ搭載部５ａには制御用等の小信号用Ｉ
Ｃ３が、パワー素子搭載部５ｂにはパワー素子４がダイ
ボンディングされ、その後ワイヤボンディングされて電
気的接続がとられ、リードフレーム５も含めて小信号用
ＩＣ３及びパワー素子４等が、樹脂により一括封止がさ
れてマルチチップモジュール１とされる。また、このと
き、パワー素子４のワイヤボンディングにはAlワイヤが
用いられ、リードフレーム５のAlワイヤボンディング部
には、リードフレーム５の製作時にAgまたはNiメッキが
施され、一方、小信号用ＩＣ３のワイヤボンディングに
はAuワイヤが用いられ、リードフレーム５のAuワイヤボ
ンディング部には、リードフレーム５の製作時にAg又は
Auメッキが施されている。
は、小信号用ＩＣ搭載部５ａには制御用等の小信号用Ｉ
Ｃ３が、パワー素子搭載部５ｂにはパワー素子４がダイ
ボンディングされ、その後ワイヤボンディングされて電
気的接続がとられ、リードフレーム５も含めて小信号用
ＩＣ３及びパワー素子４等が、樹脂により一括封止がさ
れてマルチチップモジュール１とされる。また、このと
き、パワー素子４のワイヤボンディングにはAlワイヤが
用いられ、リードフレーム５のAlワイヤボンディング部
には、リードフレーム５の製作時にAgまたはNiメッキが
施され、一方、小信号用ＩＣ３のワイヤボンディングに
はAuワイヤが用いられ、リードフレーム５のAuワイヤボ
ンディング部には、リードフレーム５の製作時にAg又は
Auメッキが施されている。
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所
Ｈ０１Ｌ 25/04
Claims (2)
- 【請求項１】 小信号用ＩＣとパワー素子とが混在して
リードフレームに搭載されてなるマルチチップモジュー
ルにおいて、前記リードフレームのうち、小信号用ＩＣ
搭載部とパワー素子搭載部とが、厚さの異なる部材でそ
れぞれ別々に構成され、前記小信号用ＩＣ搭載部とパワ
ー素子搭載部とが少なくとも一部分で固着されて一体化
されたことを特徴とするマルチチップモジュール。 - 【請求項２】 前記小信号用ＩＣ及びパワー素子とリー
ドフレームとがCuワイヤボンディングにより電気的に接
続されたことを特徴とする請求項１記載のマルチチップ
モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3175653A JPH0529539A (ja) | 1991-07-17 | 1991-07-17 | マルチチツプモジユール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3175653A JPH0529539A (ja) | 1991-07-17 | 1991-07-17 | マルチチツプモジユール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0529539A true JPH0529539A (ja) | 1993-02-05 |
Family
ID=15999862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3175653A Pending JPH0529539A (ja) | 1991-07-17 | 1991-07-17 | マルチチツプモジユール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0529539A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998024128A1 (fr) * | 1996-11-28 | 1998-06-04 | Mitsubishi Denki Kabushiki Kaisha | Dispositif a semi-conducteur |
| EP0767494A3 (en) * | 1995-10-03 | 1998-10-21 | Mitsubishi Denki Kabushiki Kaisha | Method of fabricating power semiconductor device and lead frame |
| EP0910121A4 (en) * | 1996-11-28 | 2000-12-06 | Mitsubishi Electric Corp | SEMICONDUCTOR DEVICE |
| US6610923B1 (en) | 1999-11-05 | 2003-08-26 | Rohm Co., Ltd. | Multi-chip module utilizing leadframe |
-
1991
- 1991-07-17 JP JP3175653A patent/JPH0529539A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0767494A3 (en) * | 1995-10-03 | 1998-10-21 | Mitsubishi Denki Kabushiki Kaisha | Method of fabricating power semiconductor device and lead frame |
| WO1998024128A1 (fr) * | 1996-11-28 | 1998-06-04 | Mitsubishi Denki Kabushiki Kaisha | Dispositif a semi-conducteur |
| US5998856A (en) * | 1996-11-28 | 1999-12-07 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| EP0881680A4 (en) * | 1996-11-28 | 2000-11-29 | Mitsubishi Electric Corp | SEMICONDUCTOR DEVICE |
| EP0910121A4 (en) * | 1996-11-28 | 2000-12-06 | Mitsubishi Electric Corp | SEMICONDUCTOR DEVICE |
| US6610923B1 (en) | 1999-11-05 | 2003-08-26 | Rohm Co., Ltd. | Multi-chip module utilizing leadframe |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2708320B2 (ja) | マルチチップ型半導体装置及びその製造方法 | |
| US6201186B1 (en) | Electronic component assembly and method of making the same | |
| KR100294719B1 (ko) | 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임 | |
| US6002165A (en) | Multilayered lead frame for semiconductor packages | |
| US6627977B1 (en) | Semiconductor package including isolated ring structure | |
| US7504281B2 (en) | Substrate based unmolded package | |
| US6482674B1 (en) | Semiconductor package having metal foil die mounting plate | |
| JP3051011B2 (ja) | パワ−モジュ−ル | |
| EP0632682A1 (en) | Compliant lead for surface mounting a chip package to a substrate | |
| US20100193922A1 (en) | Semiconductor chip package | |
| KR100804341B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH09307051A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH0529539A (ja) | マルチチツプモジユール | |
| EP1636840A1 (en) | Micro lead frame package and method to manufacture the micro lead frame package | |
| JP2902918B2 (ja) | 表面実装型半導体装置 | |
| US20040159929A1 (en) | Semiconductor die package having two die paddles | |
| EP0436126A2 (en) | Resin-encapsulated semiconductor device | |
| JP2533012B2 (ja) | 表面実装型半導体装置 | |
| JPH0661408A (ja) | 表面実装型半導体装置 | |
| JP2533011B2 (ja) | 表面実装型半導体装置 | |
| JP2538407B2 (ja) | 表面実装型半導体装置 | |
| JPS6329413B2 (ja) | ||
| JPS63146453A (ja) | 半導体パツケ−ジおよびその製造方法 | |
| JPH11219969A (ja) | 半導体装置 | |
| JPH0214558A (ja) | 半導体集積回路装置 |