JPS63146453A - 半導体パツケ−ジおよびその製造方法 - Google Patents
半導体パツケ−ジおよびその製造方法Info
- Publication number
- JPS63146453A JPS63146453A JP61293934A JP29393486A JPS63146453A JP S63146453 A JPS63146453 A JP S63146453A JP 61293934 A JP61293934 A JP 61293934A JP 29393486 A JP29393486 A JP 29393486A JP S63146453 A JPS63146453 A JP S63146453A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- chip
- synthetic resin
- metal
- resin molded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 61
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- 229920003002 synthetic resin Polymers 0.000 claims abstract description 22
- 239000000057 synthetic resin Substances 0.000 claims abstract description 22
- 229920005989 resin Polymers 0.000 claims abstract description 16
- 239000011347 resin Substances 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 4
- 229910052751 metal Inorganic materials 0.000 claims description 36
- 239000002184 metal Substances 0.000 claims description 36
- 230000002093 peripheral effect Effects 0.000 claims 2
- 238000007789 sealing Methods 0.000 claims 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 7
- 239000003822 epoxy resin Substances 0.000 abstract description 6
- 229910052737 gold Inorganic materials 0.000 abstract description 6
- 239000010931 gold Substances 0.000 abstract description 6
- 229920000647 polyepoxide Polymers 0.000 abstract description 6
- 239000000463 material Substances 0.000 abstract description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052709 silver Inorganic materials 0.000 abstract description 2
- 239000004332 silver Substances 0.000 abstract description 2
- 239000010970 precious metal Substances 0.000 abstract 2
- 239000004634 thermosetting polymer Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 11
- 239000004020 conductor Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910000510 noble metal Inorganic materials 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体パッケージおよびその製造方法に関する
ものである。
ものである。
従来の技術
近年、電子機器の軽薄短小化に対する要求が増大してく
るにつれ、これら電子機器回路を槽底する各種回路素子
、とりわけ半導体ＩＣのパッケージの小型化が必要不可
欠となっている。
るにつれ、これら電子機器回路を槽底する各種回路素子
、とりわけ半導体ＩＣのパッケージの小型化が必要不可
欠となっている。
このような中にあって昨今、様々な形状をした半導体Ｉ
Ｃのパッケージ形態が使われており、その１つのパッケ
ージ形態として第６図に示すものがある。
Ｃのパッケージ形態が使われており、その１つのパッケ
ージ形態として第６図に示すものがある。
このパッケージはチップキャリアと呼ばれるものであり
、第５図において、１は絶縁基体、２は接続用導体層、
３は外部接続端子、４は半導体ＩＣチップ、５はダイボ
ンド材、６は金属細線、７はモールド樹脂層である。
、第５図において、１は絶縁基体、２は接続用導体層、
３は外部接続端子、４は半導体ＩＣチップ、５はダイボ
ンド材、６は金属細線、７はモールド樹脂層である。
このような半導体パッケージは通常、セラミック絶縁基
板上にタングステンやモリブデンなどの高融点金属によ
り接続用導体層と、外周部の側面に外部接続端子用の導
体を形放し、その表面に金めつきを施こしたキャリアを
用い、その一方の主面上に半導体ＩＣチップを導電性樹
脂で接着、固定してから、半導体ＩＣチップのアルミ電
極パッドとキャリアの接続用導体層をアルミ線や金線を
用いて接続した後で半導体ＩＣチップとその周辺部をエ
ポキシ樹脂で部分的に被覆することにより作られたもの
である。
板上にタングステンやモリブデンなどの高融点金属によ
り接続用導体層と、外周部の側面に外部接続端子用の導
体を形放し、その表面に金めつきを施こしたキャリアを
用い、その一方の主面上に半導体ＩＣチップを導電性樹
脂で接着、固定してから、半導体ＩＣチップのアルミ電
極パッドとキャリアの接続用導体層をアルミ線や金線を
用いて接続した後で半導体ＩＣチップとその周辺部をエ
ポキシ樹脂で部分的に被覆することにより作られたもの
である。
発明が解決しようとする問題点
しかしながらこのような半導体パッケージでは半導体Ｉ
Ｃチップを固定するキャリアを作るのに多くの手間を要
し、しかも外部接続端子がキャリアの外周部の側面に沿
って一定間隔で形成されたものであるので、接続端子数
の多い半導体パッケージではその外形寸法が大きくなる
不都合があった。
Ｃチップを固定するキャリアを作るのに多くの手間を要
し、しかも外部接続端子がキャリアの外周部の側面に沿
って一定間隔で形成されたものであるので、接続端子数
の多い半導体パッケージではその外形寸法が大きくなる
不都合があった。
本発明はこのような問題点を解決するもので、半導体パ
ッケージの外部接続端子を任意の位置から取り出せるよ
うにして小型化をはかることを目的としたものである。
ッケージの外部接続端子を任意の位置から取り出せるよ
うにして小型化をはかることを目的としたものである。
問題点を解決するための手段
この問題点を解決するために本発明は、任意の形状寸法
を有する金属線を埋設した板状の仕成樹脂成型体の一方
の主面上に半導体チップを搭載し。
を有する金属線を埋設した板状の仕成樹脂成型体の一方
の主面上に半導体チップを搭載し。
この半導体チップの電極端子と金属線破断面を電気的に
接続し、半導体チップとその周辺部を樹脂封止した構成
を有するものである。
接続し、半導体チップとその周辺部を樹脂封止した構成
を有するものである。
作用
この構成により、半導体チップと電気的に接続した外部
接続端子を任意の位置から取出すことができるので、半
導体パッケージの寸法を極力小さくすることが可能とな
るものである。
接続端子を任意の位置から取出すことができるので、半
導体パッケージの寸法を極力小さくすることが可能とな
るものである。
実施例
以下本発明の一実施例について図面を参照しながら説明
する。
する。
第１図は本発明の一実施例による半導体パッケージの断
面図、第２図は本発明の半導体パッケージを構成するだ
めの合成樹脂成型体の斜視図である。
面図、第２図は本発明の半導体パッケージを構成するだ
めの合成樹脂成型体の斜視図である。
第１図および第２図において、８は金属線、９は合成樹
脂層、１０は導電性接着剤層（ダイボンド材）、１１は
半導体ＩＣチップ、１２は金属細線、１３はモールド樹
脂層である。
脂層、１０は導電性接着剤層（ダイボンド材）、１１は
半導体ＩＣチップ、１２は金属細線、１３はモールド樹
脂層である。
以上のように構成された半導体パッケージについて以下
その構成法を説明する。
その構成法を説明する。
本実施例による半導体パッケージは先づ第２図に示すよ
うに任意の寸法形状を有する例えば銅線などから放る金
属線８をエポキシ樹脂などの熱硬化性樹脂中９に注型し
て、金属線８が所定の位置に配置された柱状を有する合
成樹脂成型体を作成し、この柱状の合成樹脂成型体を厚
さ方向にスライスして、表面両面層に金属線８の破断面
が露出した板状を有する合成樹脂成型体とし、金属線の
破断面層に金などの貴金属をめっきした。
うに任意の寸法形状を有する例えば銅線などから放る金
属線８をエポキシ樹脂などの熱硬化性樹脂中９に注型し
て、金属線８が所定の位置に配置された柱状を有する合
成樹脂成型体を作成し、この柱状の合成樹脂成型体を厚
さ方向にスライスして、表面両面層に金属線８の破断面
が露出した板状を有する合成樹脂成型体とし、金属線の
破断面層に金などの貴金属をめっきした。
そして、第１図に示すようにこの合成樹脂成型体の一方
の主面上に半導体ＩＣチップ１１を銀ペーストなどの導
電性樹脂１０を用いて固定し、半導体ＩＣチップ１１と
露出した貴金属めっきした金属破断面をワイヤーボンド
法により金線などの金属細線を用いて接続し、しかる後
に半導体ＩＣチップ１１とその周辺部をエポキシ樹脂な
どの耐湿性にすぐれた樹脂をポツティングして封止する
方法によって作ったものである。
の主面上に半導体ＩＣチップ１１を銀ペーストなどの導
電性樹脂１０を用いて固定し、半導体ＩＣチップ１１と
露出した貴金属めっきした金属破断面をワイヤーボンド
法により金線などの金属細線を用いて接続し、しかる後
に半導体ＩＣチップ１１とその周辺部をエポキシ樹脂な
どの耐湿性にすぐれた樹脂をポツティングして封止する
方法によって作ったものである。
以上のように本実施例によれば、金属線を所定の位置に
埋設して露出させた板状の合成樹脂成型体に半導体ＩＣ
チップ１１を接続し、接続した金ｌ！４線の破断面の反
対面を外部接続端子とした構成となるので、半導体パッ
ケージの寸法を小型化することができる。
埋設して露出させた板状の合成樹脂成型体に半導体ＩＣ
チップ１１を接続し、接続した金ｌ！４線の破断面の反
対面を外部接続端子とした構成となるので、半導体パッ
ケージの寸法を小型化することができる。
また第３図は、本発明の第２の実施例を説明するもので
ある。
ある。
本実施例では、半導体チップ１ｏと電気的に接続する合
成樹脂成型体の金属破断面８の外部接続端子面、つまり
金属細線と接続していない金属破断面８にめっきを厚付
けすることによって突起電極１４を形放し、半導体パッ
ケージを回路基板に実装するに際しはんだ接続が確実に
、しかも容易にできるようにしたものである。
成樹脂成型体の金属破断面８の外部接続端子面、つまり
金属細線と接続していない金属破断面８にめっきを厚付
けすることによって突起電極１４を形放し、半導体パッ
ケージを回路基板に実装するに際しはんだ接続が確実に
、しかも容易にできるようにしたものである。
さらに第４図は本発明の第３の実施例を説明したもので
あるが、本実施例においては、金属線８を埋設した板状
の合成樹脂成型体の半導体チップ１０と搭載、接触させ
る一方に露出した金属破断面８のみをエツチング処理に
よって凹部になるように加工し、この凹部にした金属破
断面８に半導体チップ１０を固定して、合成樹脂層９と
面位置になるようにした構成の半導体パッケージであシ
、これにより薄形の半導体パッケージが得られるもので
ある。
あるが、本実施例においては、金属線８を埋設した板状
の合成樹脂成型体の半導体チップ１０と搭載、接触させ
る一方に露出した金属破断面８のみをエツチング処理に
よって凹部になるように加工し、この凹部にした金属破
断面８に半導体チップ１０を固定して、合成樹脂層９と
面位置になるようにした構成の半導体パッケージであシ
、これにより薄形の半導体パッケージが得られるもので
ある。
発明の効果
以上のように本発明によれば任意の寸法形状を有する金
属線を合成樹脂に埋設し、板状に加工して表裏両面層に
金属線を露出した構成を備えた合成樹脂成型体の一方の
主面上に半導体チップを搭載して金属破断面と電気的に
接続して樹脂封止したものであり、これにより半導体Ｉ
Ｃチップと接続する金属破断面の反対面がそのま電昇部
接続端子となるので、外周面に形成した従来例のパッケ
ージに比べ、パッケージの寸法が小型化できるとともに
回路基板と接続端子するだめの外部接続端子となる金属
破断面に突起状の金属層を厚付けして突起電極を形成す
ることにより、回路基板と確実かつ容易に取付けができ
、はんだ接続の高信頼化が得られる。
属線を合成樹脂に埋設し、板状に加工して表裏両面層に
金属線を露出した構成を備えた合成樹脂成型体の一方の
主面上に半導体チップを搭載して金属破断面と電気的に
接続して樹脂封止したものであり、これにより半導体Ｉ
Ｃチップと接続する金属破断面の反対面がそのま電昇部
接続端子となるので、外周面に形成した従来例のパッケ
ージに比べ、パッケージの寸法が小型化できるとともに
回路基板と接続端子するだめの外部接続端子となる金属
破断面に突起状の金属層を厚付けして突起電極を形成す
ることにより、回路基板と確実かつ容易に取付けができ
、はんだ接続の高信頼化が得られる。
さらに半導体ＩＣチップを固定する金属破断面をエツチ
ングして合成樹脂層より凹部を構け、この部分に半導体
ＩＣチップを取付けて合成樹脂層と面位置にすることに
より、薄形の半導体パッケージを構成できるなどの効果
艇得られる。
ングして合成樹脂層より凹部を構け、この部分に半導体
ＩＣチップを取付けて合成樹脂層と面位置にすることに
より、薄形の半導体パッケージを構成できるなどの効果
艇得られる。
第１図は本発明の第１の実施例による半導体パッケージ
の断面図、第２図は本発明による半導体パッケージを構
成するために使用する板状樹脂成型体の斜視図、第３図
は本発明の第２の実施例による半導体パッケージの断面
図、第４図は本発明の第３の実施例による半導体パッケ
ージの断面図、第６図は従来例による半導体パッケージ
の断面図である。 ８・・・・・・金属線、９・・・・・・合成樹脂、１０
・・・・・・導電性樹脂、１１・・・・・・半導体チッ
プ、１２・・・・・・金属細゛線、１３・・・・・・モ
ールド樹脂、１４・・・・・・突起電極。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名１２
１ｍ ８
の断面図、第２図は本発明による半導体パッケージを構
成するために使用する板状樹脂成型体の斜視図、第３図
は本発明の第２の実施例による半導体パッケージの断面
図、第４図は本発明の第３の実施例による半導体パッケ
ージの断面図、第６図は従来例による半導体パッケージ
の断面図である。 ８・・・・・・金属線、９・・・・・・合成樹脂、１０
・・・・・・導電性樹脂、１１・・・・・・半導体チッ
プ、１２・・・・・・金属細゛線、１３・・・・・・モ
ールド樹脂、１４・・・・・・突起電極。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名１２
１ｍ ８
Claims (4)
- （１）任意の形状寸法を有する金属線を所定の位置に埋
設し、表裏両面層に前記金属線の破断面が露出した構造
を有する板状の合成樹脂成型体の一方の主面上に半導体
チップを固定し、前記半導体チップと前記金属破断面と
を電気的に接続するとともに、前記半導体チップとその
周辺部を樹脂封止した半導体パッケージ。 - （２）板状合成樹脂成型体の半導体チップを搭載しない
面に露出した金属破断面にはんだづけ可能な金属を厚付
けしてバンブを形成した特許請求の範囲第１項記載の半
導体パッケージ。 - （３）半導体チップを搭載する金属破断面に凹部を設け
た特許請求の範囲第１項記載の半導体パッケージ。 - （４）任意の寸法形状を有する金属線を所定の位置に埋
設し、表裏両面層に前記金属線の破断面が露出した板状
の合成樹脂成型体を作り、前記合成樹脂成型体の一方の
面に半導体チップを固定し、前記半導体チップと前記金
属破断面を電気的に接続するとともに、前記半導体チッ
プとその周辺部を樹脂封止することを特徴とした半導体
パッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61293934A JPS63146453A (ja) | 1986-12-10 | 1986-12-10 | 半導体パツケ−ジおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61293934A JPS63146453A (ja) | 1986-12-10 | 1986-12-10 | 半導体パツケ−ジおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63146453A true JPS63146453A (ja) | 1988-06-18 |
Family
ID=17801057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61293934A Pending JPS63146453A (ja) | 1986-12-10 | 1986-12-10 | 半導体パツケ−ジおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63146453A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0394459A (ja) * | 1989-09-06 | 1991-04-19 | Shinko Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JPH04277636A (ja) * | 1991-03-05 | 1992-10-02 | Shinko Electric Ind Co Ltd | 半導体装置とその製造方法及びこれに用いる接合体 |
| JPH0883868A (ja) * | 1994-07-21 | 1996-03-26 | Sgs Thomson Microelectron Sa | 射出成形されたボールグリッドが配列されたケース |
| JPH11307820A (ja) * | 1998-04-17 | 1999-11-05 | Stanley Electric Co Ltd | 表面実装ｌｅｄとその製造方法 |
| US6084295A (en) * | 1997-09-08 | 2000-07-04 | Shinko Electric Industries Co., Ltd. | Semiconductor device and circuit board used therein |
-
1986
- 1986-12-10 JP JP61293934A patent/JPS63146453A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0394459A (ja) * | 1989-09-06 | 1991-04-19 | Shinko Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2840316B2 (ja) * | 1989-09-06 | 1998-12-24 | 新光電気工業株式会社 | 半導体装置およびその製造方法 |
| JPH04277636A (ja) * | 1991-03-05 | 1992-10-02 | Shinko Electric Ind Co Ltd | 半導体装置とその製造方法及びこれに用いる接合体 |
| JPH0883868A (ja) * | 1994-07-21 | 1996-03-26 | Sgs Thomson Microelectron Sa | 射出成形されたボールグリッドが配列されたケース |
| US5841192A (en) * | 1994-07-21 | 1998-11-24 | Sgs-Thomson Microelectronics S.A. | Injection molded ball grid array casing |
| US6084295A (en) * | 1997-09-08 | 2000-07-04 | Shinko Electric Industries Co., Ltd. | Semiconductor device and circuit board used therein |
| KR100309957B1 (ko) * | 1997-09-08 | 2002-08-21 | 신꼬오덴기 고교 가부시키가이샤 | 반도체장치 |
| JPH11307820A (ja) * | 1998-04-17 | 1999-11-05 | Stanley Electric Co Ltd | 表面実装ｌｅｄとその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100294719B1 (ko) | 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임 | |
| US6451627B1 (en) | Semiconductor device and process for manufacturing and packaging a semiconductor device | |
| US6002165A (en) | Multilayered lead frame for semiconductor packages | |
| US11908777B2 (en) | Semiconductor package with plurality of leads and sealing resin | |
| JP3780122B2 (ja) | 半導体装置の製造方法 | |
| US20020109214A1 (en) | Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device | |
| JP3897704B2 (ja) | リードフレーム | |
| JP2915282B2 (ja) | プラスチックモールドした集積回路パッケージ | |
| JP3660663B2 (ja) | チップパッケージの製造方法 | |
| JPS63146453A (ja) | 半導体パツケ−ジおよびその製造方法 | |
| JPH09307051A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2000299423A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| JP2000307200A (ja) | 多数個取りセラミック配線基板 | |
| JPH0645504A (ja) | 半導体装置 | |
| JP2002246529A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2000286375A (ja) | 半導体装置 | |
| JP3297959B2 (ja) | 半導体装置 | |
| JP2000286372A (ja) | 半導体装置の製造方法 | |
| JP2000286376A (ja) | 半導体装置の製造方法 | |
| JP2503029B2 (ja) | 薄型構造の半導体装置の製造方法 | |
| JPS61241954A (ja) | 半導体装置 | |
| JPS6236299Y2 (ja) | ||
| JPH0793402B2 (ja) | 半導体装置 | |
| JPS6032769Y2 (ja) | 半導体素子 |