JPH0883868A - 射出成形されたボールグリッドが配列されたケース - Google Patents

射出成形されたボールグリッドが配列されたケース

Info

Publication number
JPH0883868A
JPH0883868A JP7201884A JP20188495A JPH0883868A JP H0883868 A JPH0883868 A JP H0883868A JP 7201884 A JP7201884 A JP 7201884A JP 20188495 A JP20188495 A JP 20188495A JP H0883868 A JPH0883868 A JP H0883868A
Authority
JP
Japan
Prior art keywords
plate
chip
epoxy resin
case
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7201884A
Other languages
English (en)
Other versions
JP2778539B2 (ja
Inventor
Juan Exposito
エクスポズィト ジュアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
SGS Thomson Microelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics SA filed Critical SGS Thomson Microelectronics SA
Publication of JPH0883868A publication Critical patent/JPH0883868A/ja
Application granted granted Critical
Publication of JP2778539B2 publication Critical patent/JP2778539B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 集積回路のチップに対するケースを開示す
る。 【解決手段】 集積回路のチップを取り付けるケースに
は絶縁プレートが含まれており、該絶縁プレートの上面
にはチップが配置されている。該上面はプレートの上面
から少なくともプレートの下面の周囲まで広がっている
エポキシ樹脂により覆われている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は集積回路のチップに
対するケースに関する。より詳細には本発明は封入型集
積回路のチップを取り付けた上面を有する絶縁プレート
を含んでいるケース、およびその組み立て法に関する。
【０００２】
【従来の技術】絶縁プレートは例えばプリント回路基板
を形成するために使用されるタイプである。従来の集積
回路のチップは典型的には端子を絶縁プレートの上面に
ある接続用パッドに接続されている上面の上に有してい
る。プレートの下面には導電性の接続用ボスすなわちボ
ールの配列が一般には繰り返して含まれている。各ボー
ルは金属性の穴を通してプレートの反対の表面の上で接
続用パッドの１つに接続されている。このタイプのケー
スは通常ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ：ボ
ールグリッド配列）ケースと呼ばれている。このタイプ
のケースの問題は封入を行なうことにある。
【０００３】従来の一番目の封入法は、チップおよびプ
レートに広がるエポキシ樹脂を落下させ堆積させること
から成り、より粘着性のあるエポキシ樹脂の継ぎ目によ
り作られた障壁により輪郭が作られている。この方法の
欠点の一つは、このように製造されたケースが平らでな
い表面を有していることである。
【０００４】従来の二番目の封入法は、チップを支える
プレートの上面を収容する金型内にエポキシ樹脂を射出
することから成る。これにより得られたケースのエポキ
シ樹脂の表面は良好な特性を示している。
【０００５】
【発明が解決しようとする課題】前述のいずれの方法に
おいても、エポキシ樹脂は加熱され固体状態となる。前
述の方法により形成されるいずれのタイプのケースの欠
点も、プレートに変形を生ずる凝固が行なわれる間エポ
キシ樹脂が収縮することであり、プレートがチップの方
向に曲がる傾向がある。この変形により集積回路のチッ
プは破損する場合があり回路が使用できなくなる。この
問題に対する一つの解決策はプレートの厚さを増加し変
形に対する抵抗力を改善することである。しかし、これ
には特にチップ表面が大きい場合非常に厚いプレートを
使用することが必要となる。
【０００６】
【課題を解決するための手段】本発明を図で表現した一
つの実施態様において、集積回路のチップと絶縁プレー
トを含むケースが与えられている。チップは絶縁プレー
トの上面の上に置かれている。プレートの上面はプレー
トの上面から少なくともプレートの下面の周囲まで広が
っているエポキシ樹脂のようなケース用材料で覆われて
いる。
【０００７】本発明の他の実施態様によれば、ケースは
プレートの下面に接続用ボールの配列を含んでいるＢＧ
Ａケースである。ボールのそれぞれはプレートの上面に
配置されたチップ端子と、プレートの表面に配置された
一番目のパッドと、プレートを通して、金属性の穴と、
導電性のトラックと、プレートの他の表面の上に配置さ
れた二番目の接続用パッドに接続されている。
【０００８】本発明の他の実施態様によれば、エポキシ
樹脂は接続用ボールの間にあるプレートの下面を覆って
いる。
【０００９】本発明の他の実施態様によれば、金属性の
穴にはエポキシ樹脂が満たされている。
【００１０】本発明の更に他の実施態様によれば、接続
用のボールはケースが最終的な形を取れば、プレートの
下面のエポキシ樹脂で囲まれている。
【００１１】本発明の更に他の実施態様によれば、ケー
スにはチップの下に配置された金属性の穴が含まれてい
る。
【００１２】本発明を図で表現した他の実施態様におい
て、集積回路のケースを組み立てる方法が提示されてお
り、該方法には絶縁プレートを与えること；プレートの
上面の上に集積回路のチップを堆積させること；金型内
にチップとプレートを配置し、封入材料を射出するこ
と；同じ材料を金型内に射出し、射出プレートの上面の
上にチップを封入すること；の各段階が含まれており、
封入材料がプレートの上面から少なくともプレートの下
面の周囲まで広がるように金型を形成することを特徴と
している。
【００１３】本発明の他の実施態様によれば、該方法に
は金属性の穴の位置が順次定められる所定の位置でプレ
ートに穴を開けること；プレートの上面にある集積回路
のチップを接着剤の層と貼り付けること；チップをプレ
ートの上面の一番目のパッドに導線で接続すること；挿
入物を使用し接続用ボールを二番目のパッドの上に形成
する位置に開口領域を定める間、金型を作りエポキシ樹
脂を封入すること；プレートの下面の上の接続用ボール
を、二番目のパッド内の挿入物によりエポキシ樹脂層内
に定められた開口部の中に堆積すること；の各段階が含
まれている。
【００１４】
【発明の実施の形態】各図について同じ番号は同じエレ
メントを示しており、図１は本発明によるケースであ
る。このケースには、集積回路のチップ３を支える絶縁
プレート２の上面から少なくともプレート２の下面の周
囲まで広がるエポキシ樹脂１が含まれている。簡単に判
るようにするため、図は一定の割合では描いていない。
チップ３は接着剤の層４によりプレート２の上面に接着
されている。
【００１５】プレート２の下面にある複数のボール５の
間のギャップはエポキシ樹脂で覆われている。下面の上
にあるエポキシ樹脂１の厚さはボール５の直径より小さ
い。
【００１６】接続用ボール５はプレート２の上面および
下面にある導電性のトラック１０および１１、並びに接
続用パッド６および７、更に金属性の穴８と導線９を通
し、チップ３の端子に接続されている。チップ３のそれ
ぞれの端子は導線９を通し接続用パッド６に接続されて
いる。各パッド６はプレート２の上面にある導電性のト
ラック１０を通して金属性の穴８に接続されている。下
面の上では各穴８は導電性のトラック１１を通しボール
５の接続用パッド７に接続されている。
【００１７】プレート２の両側の表面の上にエポキシ樹
脂１のようなケース用材料があることにより、凝固の間
エポキシ樹脂１の収縮により生ずる歪みが一様にされ
る。このように、チップを壊すケースの変形が生ずる危
険性が減少する。好都合なことに、これにより集積回路
のチップ３を壊す危険を生ずることなく薄いプレート２
が使用できる。
【００１８】更に、ケースの信頼性はプレート２の端が
エポキシ樹脂で覆われ、湿気の侵入がもはや無いので改
善される。
【００１９】更に、エポキシ樹脂１はプレート２の下面
の上で接続用ボール５の間の間隔を覆っているので、絶
縁フォトレジスト層はこの下面の上に必要でない。これ
によりケース内に集積回路のチップを取り付けることが
非常に改善される。
【００２０】従来のケースでは、絶縁プレートのそれぞ
れの表面はパッド６および７に相当するパッドの位置で
エッチングされる絶縁フォトレジスト層で覆われてい
る。絶縁プレートの表面の上に堆積されるこの絶縁フォ
トレジストはプレートを通して形成された（穴８のよう
な）金属性の穴を満たしていない。穴が満たされていな
いため、気泡が二つのフォトレジスト層の間に閉じ込め
られる。このような泡があることはケースが封入法の連
続した段階の間に熱が加えられる時、または集積回路が
使用される時膨張するので有害である。これらの泡はフ
ォトレジスト層内にクラックを生ずる場合がある。この
弊害があるため、従来のケースではチップの下に金属性
の穴がない。クラックの発生によりチップ自体が損傷を
受ける。このようなクラックは絶縁プレートの下面の絶
縁にも有害である。
【００２１】本発明では絶縁機能がエポキシ樹脂１で行
なわれているので、プレートの下面の上でフォトレジス
ト層の使用を避けることができる。エポキシ樹脂１はフ
ォトレジストを形成するため使用されている通常の材料
より流動性があり高圧の射出で成形されているので、樹
脂全体が穴８を満たしている。これにより気泡はもはや
金属性の穴８の中に閉じ込められず、接続用ボール５は
チップ３の下のプレート２の下面に配置できる。
【００２２】本発明に基づき集積回路を取り付ける方法
の例を以下に記載する。この例は本方法の異なる段階に
おける本発明のケースの構造の部分的な断面図である図
２Ａから図２Ｆに関連して記載する。
【００２３】一番目の段階（図２Ａ）において、プレー
ト２は金属性の穴が連続的に形成される場所で穴が開け
られている。
【００２４】二番目の段階（図２Ｂ）において、例えば
銅である導電層はプレート２の二つの面の上に堆積さ
れ、金属性の穴８とプレート２の上面および下面にそれ
ぞれ導電性のトラック１０、１１と一番目と二番目の接
続用パッド６、７を形成する。
【００２５】三番目の段階（図２Ｃ）において、チップ
３はプレート２の上面に接着剤の層４で接着される。接
着剤は接着の間チップ４に加えられる圧力によりチップ
の下にある金属性の穴に少なくとも部分的に入ってい
る。このようにすると、接着剤の層４を固定することが
改善され穴８内で気泡が形成することを避けることがで
きる。
【００２６】四番目の段階（図２Ｄ）において、上面の
一番目のパッド６は例えば金の線である導線９を通して
チップ１の端子に接続されている。断面図には１つの線
９のみを表わしている。実際には、多数の線９がチップ
１の全ての側面にある。
【００２７】五番目の段階（図２Ｅ）において、構造の
全体がエポキシ樹脂１の中に封入されている。この封入
は金型２５の中にエポキシ樹脂を射出することにより行
なわれている。金型２５には連続的に加えられる接続用
ボール５の場所に位置する金属性の挿入物２７がある。
圧力を加えて射出されたエポキシ樹脂１は穴８を完全に
満たし、これにより気泡の形成が避けられ、プレート２
の上にエポキシ樹脂１を固定することとケースの信頼性
が改善される。
【００２８】六番目の最後の段階において、ボール５は
金型の挿入物によりエポキシ樹脂１が堆積されない位置
で、プレート２の下面の二番目の接続用パッド７の上に
堆積される。これにより図１に示すケースが得られる。
【００２９】プレート２の下面の上に接続用ボール５の
間の空間のエポキシ樹脂１により接続用ボール５の位置
を容易に定めることができる。エポキシ樹脂１は実際に
は金型の挿入物によりエポキシ樹脂１が堆積されない位
置でボール５の位置決め用ガイドの役目をしている。
【００３０】更に、この方法により接続用ボール５の接
着が連続的に離れることが避けられる。従来のケースで
は、ボールはプリント回路基板の上に取り付けられた
時、ケースの熱力学的な拘束力により接続用パッド７か
ら離れる場合がある。本発明は取り付け中にボールが溶
けるのを防ぐ利点があり、部分的にボールをエポキシ樹
脂１の中に埋め込んでいる。これにより機械的な抵抗力
が改善される。
【００３１】ケース内で部品が接触するのを改善するた
め、導電性の電解質被膜（図示していない）が二番目の
段階と三番目の段階の間の段階にプレート２の表面の両
側に形成されている。この被膜は例えばニッケルと金で
作られており、下面の上では二番目のパッド７を覆い、
上面の上では一番目のパッド６と金属性の穴８を覆って
いる。
【００３２】本発明ではプレート２の上面に絶縁フォト
レジスト層を使用していない。これは封入エポキシ樹脂
１でプレート２の上面を完全に覆うことにより行なわれ
ている。ケースの信頼性はチップが壊れるあらゆる危険
性を避けることにより改善され薄いプレート２が使用で
きる。更に、プレート２の表面積はチップ３の下に接続
用ボール５を置くことにより減少する。封入の方法は堆
積を取り除くこととフォトレジストの層をエッチングす
る段階により簡単になる。
【００３３】当業者に明らかなように、開示された前述
の実施態様に種々の変更を行なうことができる。より詳
細には、前述の各層の材料は同じ特性を有するおよび／
または同じ機能を有する１以上の材料と置き換えること
ができる。例えば、絶縁フォトレジスト層は下面の上に
置くことができ、エポキシ樹脂はプレート２の下面の全
体または一部を覆うことができる。この場合、フォトレ
ジスト層は接続用ボール５が連続的に置かれている場所
でエッチングされる。同様に、例示の連続的な段階も材
料および堆積により、および／または使用するエッチン
グの手段により変えることができる。
【００３４】前述の例では、ケースは下面の上にある接
続用ボール５を含むプレート２に適用されているが、本
発明は封入された材料および下面の上の接続用パッドで
覆われた絶縁プレートを含むあらゆるタイプのケースに
適用できる。例えば、プレートは穴を通すことなく多層
のプレートとすることができる；下面の上の接続用パッ
ドは絶縁層が挟まれている導電層に作られたトラックを
通して上面の上で接続用パッドに接続することができ
る。
【００３５】更に、本発明は正方形、長方形、円形、楕
円形等あらゆるタイプの形のケースに適用することがで
きる。
【００３６】少なくとも１つの図で表現した実施態様に
ついて記載したが、種々の交換、修正および改善を当業
者は容易に行なうことができる。これらの交換、修正お
よび改善は本発明の内容および範囲内である。従って前
述の記載は一例であり、これにより制限されない。
【図面の簡単な説明】
【図１】本発明による集積回路のチップを取り付けるケ
ースの実施態様の断面図
【図２Ａ】本発明による集積回路を取り付ける方法を示
す一番目の段階の図
【図２Ｂ】本発明による集積回路を取り付ける方法を示
す二番目の段階の図
【図２Ｃ】本発明による集積回路を取り付ける方法を示
す三番目の段階の図
【図２Ｄ】本発明による集積回路を取り付ける方法を示
す四番目の段階の図
【図２Ｅ】本発明による集積回路を取り付ける方法を示
す五番目の段階の図
【図２Ｆ】本発明による集積回路を取り付ける方法を示
す六番目の段階の図
【符号の説明】
１ エポキシ樹脂 ２ プレート ３ チップ ４ 接着剤の層 ５ 接続用ボール ６、７ 接続用パッド ８ 金属性の穴 ９ 導線 １０、１１ 導電性のトラック ２５ 金型 ２７ 金属性の挿入物
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 // Ｂ２９Ｌ 31:34

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 チップ（３）を配置する上面の上に絶縁
    プレート（２）を含む集積回路のチップ（３）を取り付
    け、前記上面はエポキシ樹脂（１）で覆われ、該エポキ
    シ樹脂（１）はプレート（２）の上面から少なくともプ
    レート（２）の下面の周囲まで広がっており、前記樹脂
    はプレート（２）の端を覆っていることを特徴とするケ
    ース。
  2. 【請求項２】 プレート（２）の下面の上に接続用ボー
    ル（５）の配列を含み、各ボールは一番目のパッド
    （６）に接続され、金属性の貫通穴（８）と、導電性の
    トラック（１０、１１）と、二番目の接続用パッド
    （７）を通して上面の上に配置されたチップ（３）の端
    子に接続されており、プレート（２）の上面の上および
    チップ（３）の突起部の外に配置された導電性のトラッ
    クに一部が前記エポキシ樹脂（１）により直接覆われて
    いることを特徴とする請求項１のケース。
  3. 【請求項３】 エポキシ樹脂（１）が接続用ボール
    （５）の間でプレート（２）の下面の全体を覆い、プレ
    ート（２）の下面の上に配置された導電性のトラック
    （１１）の一部が前記エポキシ樹脂（１）で直接覆われ
    ていることを特徴とする請求項１のケース。
  4. 【請求項４】 金属性の穴（８）がエポキシ樹脂で満た
    されていることを特徴とする請求項３のケース。
  5. 【請求項５】 チップ（３）の下に配置された金属性の
    貫通穴（８）を含むことを特徴とする請求項２のケー
    ス。
  6. 【請求項６】 チップ（３）の下に配置された金属性の
    貫通穴（８）が上面からは前記チップを前記プレートに
    固定するための接着剤（４）で満たされ、下面からは前
    記エポキシ樹脂で満たされ、プレートの上面の上とチッ
    プ（３）の下にある前記導電性のトラック（１０）は前
    記接着剤（４）で直接覆われていることを特徴とする請
    求項５に記載の集積回路のチップを取り付けるためのケ
    ース。
  7. 【請求項７】 絶縁プレートを与えること；プレート
    （２）の上面の上に集積回路のチップ（３）を配置する
    こと；金型内に構造体を配置し封入材料（１）を射出す
    ること；前記材料を金型内に射出し、プレート（２）の
    上面の上にチップ（３）を封入すること；の各段階を含
    んでおり、封入材料がプレート（２）の上面から少なく
    ともプレート（２）の下面の周囲まで広がるように金型
    を形成し、更にプレートの端を覆っていることを特徴と
    する集積回路のケースの組み立て法。
  8. 【請求項８】 前記絶縁プレート（２）が下面の上に接
    続用ボール（５）の配列を含み、各ボール（５）が金属
    性の貫通穴（８）と、導電性のトラック（１０、１１）
    と、二番目の接続用パッド（９）を通して上面の上に配
    置されているチップ（３）の接続用端子の一番目のパッ
    ド（６）に接続されており、プレート（２）の上面の上
    とチップ（３）の突起部の外に配置されている導電性の
    トラックの一部が前記エポキシ樹脂（１）により直接覆
    われていることを特徴とする請求項７の方法。
  9. 【請求項９】 プレート（２）の下面の全体が、接続用
    ボール（５）を収容している面積を除いて、エポキシ樹
    脂で覆われており、プレート（２）の下面の上に配置さ
    れた導電性のトラック（１１）の一部が前記エポキシ樹
    脂（１）で直接覆われていることを特徴とする請求項８
    の方法。
  10. 【請求項１０】 金属性の穴（８）が順次形成される位
    置でプレート（２）に穴を開けること；穴（８）に接続
    されたパッド（６、７）と接続用トラック（１０、１
    １）のパターンに基づき、プレート（２）の二つの表面
    の上に導電性の層を堆積すること；プレート（２）の上
    面の上の集積回路のチップ（３）を絶縁用の接着剤
    （４）の層で接着すること；チップ（３）をプレート
    （２）の上面の一番目のパッド（６）に導線（９）で接
    続すること；挿入物を使用し接続用ボール（５）を二番
    目のパッド（７）の上に形成する位置に開口領域を定め
    る間、金型を作りエポキシ樹脂（１）を封入すること；
    プレート（２）の下面の上の接続用ボール（５）を、二
    番目のパッド（７）内の挿入物によりエポキシ樹脂層
    （１）内に定められた開口部の中に堆積すること；の各
    段階を含む請求項９の方法。
JP7201884A 1994-07-21 1995-07-17 射出成形されたボールグリッドが配列されたケース Expired - Fee Related JP2778539B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9409251A FR2722915B1 (fr) 1994-07-21 1994-07-21 Boitier bga a moulage par injection
FR9409251 1994-07-21

Publications (2)

Publication Number Publication Date
JPH0883868A true JPH0883868A (ja) 1996-03-26
JP2778539B2 JP2778539B2 (ja) 1998-07-23

Family

ID=9465764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7201884A Expired - Fee Related JP2778539B2 (ja) 1994-07-21 1995-07-17 射出成形されたボールグリッドが配列されたケース

Country Status (5)

Country Link
US (1) US5841192A (ja)
EP (1) EP0693777B1 (ja)
JP (1) JP2778539B2 (ja)
DE (1) DE69518958T2 (ja)
FR (1) FR2722915B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08203942A (ja) * 1995-01-27 1996-08-09 Nec Corp 半導体装置及びその製造方法
JP2010177536A (ja) * 2009-01-30 2010-08-12 Mitsubishi Electric Corp 電子基板の防湿構造及びその防湿処理方法
KR20140008551A (ko) * 2012-07-05 2014-01-22 삼성전자주식회사 반도체 패키지 및 이의 제조 방법

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6962829B2 (en) * 1996-10-31 2005-11-08 Amkor Technology, Inc. Method of making near chip size integrated circuit package
JP3695893B2 (ja) * 1996-12-03 2005-09-14 沖電気工業株式会社 半導体装置とその製造方法および実装方法
US5795818A (en) * 1996-12-06 1998-08-18 Amkor Technology, Inc. Integrated circuit chip to substrate interconnection and method
US6001672A (en) 1997-02-25 1999-12-14 Micron Technology, Inc. Method for transfer molding encapsulation of a semiconductor die with attached heat sink
JP3210881B2 (ja) * 1997-06-05 2001-09-25 ソニーケミカル株式会社 Ｂｇａパッケージ基板
JP3134815B2 (ja) * 1997-06-27 2001-02-13 日本電気株式会社 半導体装置
US6114189A (en) * 1997-09-10 2000-09-05 Lsi Logic Corp. Molded array integrated circuit package
US5888850A (en) * 1997-09-29 1999-03-30 International Business Machines Corporation Method for providing a protective coating and electronic package utilizing same
US6495083B2 (en) * 1997-10-29 2002-12-17 Hestia Technologies, Inc. Method of underfilling an integrated circuit chip
US6038136A (en) * 1997-10-29 2000-03-14 Hestia Technologies, Inc. Chip package with molded underfill
US6324069B1 (en) 1997-10-29 2001-11-27 Hestia Technologies, Inc. Chip package with molded underfill
JP3460559B2 (ja) * 1997-12-12 2003-10-27 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US6380001B1 (en) * 1998-01-29 2002-04-30 Vlsi Technology, Inc. Flexible pin count package for semiconductor device
US6002169A (en) * 1998-06-15 1999-12-14 Lsi Logic Corporation Thermally enhanced tape ball grid array package
JP3784976B2 (ja) * 1998-12-22 2006-06-14 ローム株式会社 半導体装置
JP2000323623A (ja) * 1999-05-13 2000-11-24 Mitsubishi Electric Corp 半導体装置
US20020030257A1 (en) * 1999-06-18 2002-03-14 Joseph M. Brand Semiconductor device utiling an encapsulant for locking a semiconductor die to circuit substrate
US7173336B2 (en) * 2000-01-31 2007-02-06 Sanyo Electric Co., Ltd. Hybrid integrated circuit device
JP3706533B2 (ja) * 2000-09-20 2005-10-12 三洋電機株式会社 半導体装置および半導体モジュール
US6400574B1 (en) * 2000-05-11 2002-06-04 Micron Technology, Inc. Molded ball grid array
US6916683B2 (en) * 2000-05-11 2005-07-12 Micron Technology, Inc. Methods of fabricating a molded ball grid array
JP2002057237A (ja) * 2000-08-08 2002-02-22 Rohm Co Ltd 絶縁フィルムを用いたｂｇａ型半導体装置
US6838319B1 (en) 2000-08-31 2005-01-04 Micron Technology, Inc. Transfer molding and underfilling method and apparatus including orienting the active surface of a semiconductor substrate substantially vertically
KR20020057358A (ko) * 2001-01-04 2002-07-11 마이클 디. 오브라이언 멀티칩 모듈 패키지 및 제조방법
US6462273B1 (en) * 2001-03-16 2002-10-08 Micron Technology, Inc. Semiconductor card and method of fabrication
US7220615B2 (en) 2001-06-11 2007-05-22 Micron Technology, Inc. Alternative method used to package multimedia card by transfer molding
KR100944695B1 (ko) * 2001-06-27 2010-02-26 신꼬오덴기 고교 가부시키가이샤 위치 정보를 갖는 배선 기판
JP2003110077A (ja) * 2001-10-02 2003-04-11 Mitsubishi Electric Corp 半導体装置
EP1328015A3 (de) * 2002-01-11 2003-12-03 Hesse & Knipps GmbH Verfahren zum Flip-Chip-Bonden
US6825067B2 (en) * 2002-12-10 2004-11-30 St Assembly Test Services Pte Ltd Mold cap anchoring method for molded flex BGA packages
US7193314B2 (en) * 2003-01-14 2007-03-20 Silicon Integrated Systems Corp. Semiconductor devices and substrates used in thereof
US7675152B2 (en) * 2005-09-01 2010-03-09 Texas Instruments Incorporated Package-on-package semiconductor assembly
JP5096683B2 (ja) * 2006-03-03 2012-12-12 ルネサスエレクトロニクス株式会社 半導体装置
US7944034B2 (en) * 2007-06-22 2011-05-17 Texas Instruments Incorporated Array molded package-on-package having redistribution lines
JP5079475B2 (ja) * 2007-12-05 2012-11-21 新光電気工業株式会社 電子部品実装用パッケージ
US8753926B2 (en) * 2010-09-14 2014-06-17 Qualcomm Incorporated Electronic packaging with a variable thickness mold cap
KR101902996B1 (ko) * 2012-07-09 2018-10-01 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US9030000B2 (en) * 2013-06-14 2015-05-12 Freescale Semiconductor, Inc. Mold cap for semiconductor device
JP6354285B2 (ja) * 2014-04-22 2018-07-11 オムロン株式会社 電子部品を埋設した樹脂構造体およびその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63146453A (ja) * 1986-12-10 1988-06-18 Matsushita Electric Ind Co Ltd 半導体パツケ−ジおよびその製造方法
JPH05299563A (ja) * 1992-04-20 1993-11-12 Hitachi Ltd 半導体装置およびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5779652A (en) * 1980-11-05 1982-05-18 Nec Corp Resin-sealed semiconductor device
JPH02150042A (ja) * 1988-11-30 1990-06-08 Nec Corp 混成集積回路
US5293072A (en) * 1990-06-25 1994-03-08 Fujitsu Limited Semiconductor device having spherical terminals attached to the lead frame embedded within the package body
JPH0462865A (ja) * 1990-06-25 1992-02-27 Fujitsu Ltd 半導体装置及びその製造方法
US5216278A (en) * 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
JPH0563109A (ja) * 1991-08-29 1993-03-12 New Japan Radio Co Ltd モールド型ｉｃパツケージ
ES2078668T3 (es) * 1991-11-12 1995-12-16 Johnson Electric Sa Colector ensamblado.
US5557150A (en) * 1992-02-07 1996-09-17 Lsi Logic Corporation Overmolded semiconductor package
JPH0697666A (ja) * 1992-09-16 1994-04-08 Hitachi Ltd 電子装置
US5612576A (en) * 1992-10-13 1997-03-18 Motorola Self-opening vent hole in an overmolded semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63146453A (ja) * 1986-12-10 1988-06-18 Matsushita Electric Ind Co Ltd 半導体パツケ−ジおよびその製造方法
JPH05299563A (ja) * 1992-04-20 1993-11-12 Hitachi Ltd 半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08203942A (ja) * 1995-01-27 1996-08-09 Nec Corp 半導体装置及びその製造方法
JP2010177536A (ja) * 2009-01-30 2010-08-12 Mitsubishi Electric Corp 電子基板の防湿構造及びその防湿処理方法
KR20140008551A (ko) * 2012-07-05 2014-01-22 삼성전자주식회사 반도체 패키지 및 이의 제조 방법

Also Published As

Publication number Publication date
DE69518958D1 (de) 2000-11-02
EP0693777B1 (fr) 2000-09-27
JP2778539B2 (ja) 1998-07-23
US5841192A (en) 1998-11-24
EP0693777A1 (fr) 1996-01-24
DE69518958T2 (de) 2001-03-22
FR2722915A1 (fr) 1996-01-26
FR2722915B1 (fr) 1997-01-24

Similar Documents

Publication Publication Date Title
JP2778539B2 (ja) 射出成形されたボールグリッドが配列されたケース
USRE41478E1 (en) Semiconductor device having an improved connection arrangement between a semiconductor pellet and base substrate electrodes and a method of manufacture thereof
US6764878B2 (en) Method of manufacturing a resin encapsulated semiconductor device to provide a vent hole in a base substrate
US6774467B2 (en) Semiconductor device and process of production of same
US5480841A (en) Process of multilayer conductor chip packaging
JP2790122B2 (ja) 積層回路基板
US5969426A (en) Substrateless resin encapsulated semiconductor device
US5578525A (en) Semiconductor device and a fabrication process thereof
US5677575A (en) Semiconductor package having semiconductor chip mounted on board in face-down relation
JP2981141B2 (ja) グリッドアレイ・プラスチックパッケージ、およびその製造方法、およびその製造に使用されるプラスチック積層体、およびその製造方法
JP3170199B2 (ja) 半導体装置及びその製造方法及び基板フレーム
JPH09162322A (ja) 表面実装型半導体装置とその製造方法
US6894229B1 (en) Mechanically enhanced package and method of making same
US5736789A (en) Ball grid array casing for integrated circuits
US5834836A (en) Multi-layer bottom lead package
US5880529A (en) Silicon metal-pillar conductors under stagger bond pads
JP4587593B2 (ja) 半導体装置の製造方法
JP3115802B2 (ja) 半導体装置
JP3398556B2 (ja) 半導体装置の製造方法
JP2747260B2 (ja) セラミック複合リードフレーム及びそれを用いた半導体 装置
JPH10189792A (ja) 半導体パッケージ
JP2847319B2 (ja) 電子部品搭載用多層ボンディング基板
JP2779843B2 (ja) 電子部品搭載用基板及び電子部品パッケージ
JP2805246B2 (ja) 電子部品搭載用基板
KR20030086192A (ko) 개량된 와이어-접합된 칩 온 보드 패키지

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970826

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980407

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees