JP2805246B2 - 電子部品搭載用基板 - Google Patents

電子部品搭載用基板

Info

Publication number
JP2805246B2
JP2805246B2 JP2227436A JP22743690A JP2805246B2 JP 2805246 B2 JP2805246 B2 JP 2805246B2 JP 2227436 A JP2227436 A JP 2227436A JP 22743690 A JP22743690 A JP 22743690A JP 2805246 B2 JP2805246 B2 JP 2805246B2
Authority
JP
Japan
Prior art keywords
electronic component
sealing resin
lead
insulating base
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2227436A
Other languages
English (en)
Other versions
JPH04107956A (ja
Inventor
司 山元
政博 森
武 武山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2227436A priority Critical patent/JP2805246B2/ja
Publication of JPH04107956A publication Critical patent/JPH04107956A/ja
Application granted granted Critical
Publication of JP2805246B2 publication Critical patent/JP2805246B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は電子部品搭載用基板に関し、特に搭載した電
子部品と基板側の導体回路とをボンディングワイヤによ
って接続し、かつその略全体を樹脂封止するようにした
電子部品搭載用基板に関するものである。
(従来の技術) 電子部品をボンディングワイヤによって接続し、その
略全体が封止樹脂によって封止される電子部品搭載用基
板としては、既に種々なものが提案されてきているが、
その中の代表的なものは第3図及び第4図に示したよう
なものである。第3図は、特開昭58−122761号公報に示
された樹脂封止型半導体装置を示すものであるが、電子
部品(20)と各リードとをボンディングワイヤ(21)に
よって直接的に接続し、各リード(13)のアウターリー
ド部(13a)が外部に露出するようにして全体を封止樹
脂(22)によって封止したものである。また、第4図
は、特開昭63−266855号公報に示された半導体装置を示
すものであるが、リードフレーム上に印刷配線板を配置
して、その上に搭載した電子部品(20)を印刷配線板上
の配線導体にボンディングワイヤ(21)を接続し、更に
この印刷導体をリードとをボンディングワイヤ(21)に
よって接続したものである。
以上のいずれかの場合であっても、リードまたはリー
ドフレームの図示上側面の状態は、電子部品(20)やこ
れを接続するためのボンディングワイヤ(21)が存在し
ているから、封止樹脂(22)による封止を例えばトラン
スファーモールド装置によって行なう場合には、次のよ
うな問題が生ずることがあった。
リード(13)またはリードフレームは、これを中心に
トランスファーモールド装置の型内に位置決めされるた
め、これらのリード(13)またはリードフレームは封止
樹脂(22)内の中央に位置することになる。ところが、
このリード(13)等によって構成されている基板は、第
3図及び第4図の例でも見られる通り、その図示上方部
分が下方部分に比べて複雑化されるものであり、その全
体を封止樹脂(22)によって封止した場合、リード(1
3)等の図示上方側において封止樹脂(22)が下側より
も極端に少なくなる。逆に言えば、基板の図示下側は、
言わば余分な樹脂を必要とすることになる。
基板の電子部品(20)が搭載される側において複雑化
すると、、その側での注入された樹脂の流れが悪くなる
が、この樹脂の流れが基板の両側において均質化されな
いことになり、これによって電子部品(20)の周囲にお
いて、その耐久性に悪影響を及ぼすボイドが生じたり、
また電子部品搭載装置として完成した封止樹脂(22)に
亀裂が入ったりすることになる。
それならば、注入すべき樹脂の圧力を高めればよさそ
うであるが、それでは基板の図示下側に樹脂が単に早く
流れ込むのみで、根本的な解決になっていないことにな
る。
そこで、本発明者等は、基板の両側において封止樹脂
(22)による樹脂を均等に行なうにはどうしたらよいか
について検討をしてきた結果、本発明を完成したのであ
る。
(発明の解決しようとする課題) 本発明は以上のような実状に鑑みてなされたもので、
その解決しようとする課題は、従来の電子部品搭載用基
板の両側における封止樹脂(22)の流れの不均一さであ
る。
そして、本発明の目的とするところは、トランスファ
ーモールド装置の型内に入れてその全体を封止樹脂(2
2)によって封止する場合に、この封止樹脂(22)の流
れを均等にして、封止したときの封止樹脂(22)にボイ
ドや亀裂の生じない電子部品搭載用基板(10)を簡単な
構成によって提供することにある。
(課題を解決するための手段) 以上のような課題を解決するために、本発明の採った
手段は、実施例において使用する符号を付して説明する
と、 「複数のリード(13)が絶縁基材(11)(12)に一体
化されて、この絶縁基材(11)(12)の一方の面上に搭
載される電子部品(20)と各リード(13)とがボンディ
ングワイヤ(21)を介して電気的に接続され、かつ各リ
ード(13)のアウターリード部(13a)を除いた全体を
封止樹脂(22)によって封止するようにした電子部品搭
載用基板(10)において、 各リード(13)を封止樹脂(22)の中心に配置したと
き、ボンディングワイヤ(21)の頂部と封止樹脂(22)
の一方の面間の距離と、絶縁基材(12)の他方の面また
はこれに形成した導体回路(14)と封止樹脂(22)の他
方の面間の距離とが略同じとなるように、リード(13)
の他方の側の絶縁基材(12)の厚さを、リード(13)の
一方の側の絶縁基材(11)の厚さよりも厚くなるように
したことを特徴とする電子部品搭載用基板(10)」 である。
(発明の作用) 以上のように構成した本発明に係る電子部品搭載用基
板(10)においては、次のような作用を有している。す
なわち、この電子部品搭載用基基(10)に対しては、第
1図または第2図に示すように、その略全体を封止樹脂
(22)による封止を行うに際して、この封止樹脂(22)
の中心に各リード(13)が位置するようになされる。つ
まり、この電子部品搭載用基板(10)に電子部品(20)
を搭載して封止樹脂(22)による封止を行うことによ
り、電子部品搭載装置として完成されたとき、この装置
の各リード(13)の上下の厚さは略同じとされるもので
ある。この点は、第3図及び第4図に示した従来の電子
部品搭載装置と同様である。
そして、電子部品搭載装置の中心に位置することにな
る各リード(13)を基準にして電子部品搭載用基板(1
0)を考察してみると、各リード(13)の図示下側に位
置する他方の絶縁基材(12)の厚さがリード(13)の図
示上側の一方の絶縁基材(11)の厚さより厚くなってい
る。これにより、この電子部品搭載用基板(10)に電子
部品(20)を実装して封止樹脂(22)による封止を行っ
たときに、第1図及び第2図に示したように、ボンディ
ングワイヤ(21)の頂部と封止樹脂(22)の一方の面間
の距離l1と、他方の絶縁基材(12)と封止樹脂(22)の
他方の面(図示下面)間の距離l2とは略同じとなるので
ある。なお、距離l2は、他方の絶縁基材(12)の図示下
面に実施例におけるような導体回路(14)が形成してあ
る場合には、この導体回路(14)と封止樹脂(22)の下
面間の距離となるが、導体回路(14)それ自体の厚さは
非常に薄いため、導体回路(14)の存在はそれほど差と
はならない。
この電子部品搭載用基板(10)に対して封止樹脂(2
2)による封止を行う場合、第1図及び第2図に示した
封止樹脂(22)の外形に対応した型内にこの電子部品搭
載用基板(10)が挿入されるのであるが、この電子部品
搭載用基板(10)の両側における形状または状態は、液
状化して注入される封止樹脂(22)に対して略同程度の
流体抵抗を有したものとなっているのである。このた
め、型内に注入された封止樹脂(22)は、略均等に電子
部品搭載用基板(10)の周囲に供給されるのであり、特
に電子部品(20)の周囲にボンドを生じたり、あるいは
封止樹脂(22)の不足する部分が生じたりすることはな
いのであり、電子部品搭載装置として完成されたときの
封止樹脂(22)は、電子部品搭載用基板(10)の全周に
おいて略均等なものとなっているのである。
勿論、他方の絶縁基材(12)は一方の絶縁基材(11)
に対して厚くなっているのであるから、他方の絶縁基材
(12)の図示下側を封止する封止樹脂(22)は、従来の
ものに較べてその量が少なくなっていることは当然であ
る。
(実施例) 次に、本発明に係る電子部品搭載用基板(10)を、図
面に示した実施例に従って、詳細に説明する。
第1図には、本発明に係る電子部品搭載用基板(10)
に電子部品(20)を実装するとともに、この電子部品
(20)と一方の絶縁基材(11)上に形成した導体回路
(14)とをボンディングワイヤ(21)によって接続し、
その各リード(13)のアウターリード部(13a)を残し
た全体を封止樹脂(22)によって封止して電子部品搭載
装置を構成した状態が断面図で示してある。
本実施例における電子部品搭載用基板(10)は、多数
のリード(13)の図示上側に、表面に所定の導体回路
(14)を形成した一方の絶縁基材(11)を一体化すると
ともに、各リード(13)の図示下側に表面に導体回路
(14)を形成した他方の絶縁基材(12)を一体化したも
のである。つまり、この電子部品搭載用基板(10)は、
一方の絶縁基材(11)及び他方の絶縁基材(12)によっ
て各リード(13)を挟み込んだ状態で一体化したもので
あり、各導体回路(14)とリード(13)との電気的接続
はスルーホール(15)によって起ったものである。
この電子部品搭載用基板(10)は、一方の絶縁基材
(11)上に搭載される電子部品(20)が0.3mm〜0.4mmの
厚さを有し、この電子部品(20)に接続されるボンディ
ングワイヤ(21)が電子部品(20)から上方に約0.2mm
突出する場合を想定して形成したものであり、そのため
に、この電子部品搭載用基板(10)の一方の絶縁基材
(11)の厚さを0.3mm、他方の絶縁基材(12)の厚さを
0.5〜0.8mmとしたものである。そして、この電子部品搭
載用基板(10)に電子部品(20)を実装して封止樹脂
(22)による封止を行うに際して、モールド装置の型内
に各リード(13)を挟んだ状態で収納したとき、各ボン
ディングワイヤ(21)の頂部上の距離l2が約1mm、他方
の絶縁基材(12)またはその導体回路(14)下の距離l2
が約1mmとなるようにしたものである。
なお、第2図に示した実施例においては、一方の絶縁
基材(11)上の空間内における封止樹脂(22)の流動抵
抗と、他方の絶縁基材(12)下の空間内における封止樹
脂(22)の流動抵抗とをより均一化するために、他方の
絶縁基材(12)の表面に凹所(16)をザグリ加工等によ
って形成した例が示してある。これらの凹所(16)の数
及び大きさ・深さ等は、一方の絶縁基材(11)上に実装
される電子部品(20)の数・大きさに応じて適宜変更さ
れるものである。
(発明の効果) 以上詳述した通り、本発明においては、上記実施例に
て例示した如く、 「複数のリード(13)が絶縁基材(11)(12)に一体
化されて、この絶縁基材(11)(12)の一方の面上に搭
載される電子部品(20)と各リード(13)とがボンディ
ングワイヤ(21)を介して電気的に接続され、かつ各リ
ード(13)のアウターリード部(13a)を除いた全体を
封止樹脂(22)によって封止するようにした電子部品搭
載用基板(10)において、 各リード(13)を封止樹脂(22)の中心に配置したと
き、ボンディングワイヤ(21)の頂部と封止樹脂(22)
の一方の面間の距離と、絶縁基材(12)の他方の面また
はこれに形成した導体回路(14)と封止樹脂(22)の他
方の面間の距離とが略同じとなるように、リード(13)
の他方の側の絶縁基材(12)の厚さを、リード(13)の
一方の側の絶縁基材(11)の厚さよりも厚くなるように
した」 ことにその特徴があり、これにより、トランスファーモ
ールド装置の型内に入れてその全体を封止樹脂(22)に
よって封止する場合に、この封止樹脂(22)の流れを均
等にして、封止したときの封止樹脂(22)にボンドや亀
裂の生じない電子部品搭載用基板(10)を簡単な構成に
よって提供することができるのである。
【図面の簡単な説明】
第1図は本発明に係る電子部品搭載用基板を使用して構
成した電子部品搭載装置の拡大断面図、第2図は他の実
施例に係る電子部品搭載用基板を示す電子部品搭載装置
の拡大断面図、第3図及び第4図のそれぞれは従来の電
子部品搭載用基板を示す断面図である。 符号の説明 10……電子部品搭載用基板、11……一方の絶縁基材、12
……他方の絶縁基材、13……リード、13a……アウター
リード部、14……導体回路、16……凹所、20……電子部
品、21……ボンディングワイヤ、22……封止樹脂。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 23/28 H01L 23/30

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】複数のリードが絶縁基材に一体化されて、
    この絶縁基材の一方の面上に搭載される電子部品と前記
    各リードとボンディングワイヤを介して電気的に接続さ
    れ、かつ各リードのアウターリード部を除いた全体を封
    止樹脂によって封止するようにした電子部品搭載用基板
    において、 前記各リードを前記封止樹脂の中心に配置したとき、前
    記ボンディングワイヤの頂部と前記封止樹脂の一方の面
    間の距離と、前記絶縁基材の他方の面またはこれに形成
    した導体回路と前記封止樹脂の他方の面間の距離とが略
    同じとなるように、前記リードの他方の側の前記絶縁基
    材の厚さを、前記リードの一方の側の前記絶縁基材の厚
    さよりも厚くなるようにしたことを特徴とする電子部品
    搭載用基板。
JP2227436A 1990-08-28 1990-08-28 電子部品搭載用基板 Expired - Fee Related JP2805246B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2227436A JP2805246B2 (ja) 1990-08-28 1990-08-28 電子部品搭載用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2227436A JP2805246B2 (ja) 1990-08-28 1990-08-28 電子部品搭載用基板

Publications (2)

Publication Number Publication Date
JPH04107956A JPH04107956A (ja) 1992-04-09
JP2805246B2 true JP2805246B2 (ja) 1998-09-30

Family

ID=16860835

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2227436A Expired - Fee Related JP2805246B2 (ja) 1990-08-28 1990-08-28 電子部品搭載用基板

Country Status (1)

Country Link
JP (1) JP2805246B2 (ja)

Also Published As

Publication number Publication date
JPH04107956A (ja) 1992-04-09

Similar Documents

Publication Publication Date Title
US6198165B1 (en) Semiconductor device
US5677575A (en) Semiconductor package having semiconductor chip mounted on board in face-down relation
JP3332308B2 (ja) 半導体装置及びその製造方法
JPH0883868A (ja) 射出成形されたボールグリッドが配列されたケース
JPH0846136A (ja) 半導体装置
KR19980042617A (ko) 웨이퍼 레벨 패키징
US5834836A (en) Multi-layer bottom lead package
JP2915282B2 (ja) プラスチックモールドした集積回路パッケージ
JPH038352A (ja) 半導体装置
JP3427874B2 (ja) 樹脂封止型半導体装置とその製造方法
JPH04306865A (ja) 半導体装置及びその製造方法
JP2805246B2 (ja) 電子部品搭載用基板
JPH0936155A (ja) 半導体装置の製造方法
JPH1093013A (ja) 半導体装置
JP3234614B2 (ja) 半導体装置及びその製造方法
JP3446695B2 (ja) 半導体装置
JPH0888292A (ja) 片面樹脂封止型半導体パッケージ並びに片面樹脂封止型半導体装置及びその製造方法
JPH06163746A (ja) 混成集積回路装置
JP2002100710A (ja) 半導体装置および半導体装置の製造方法
JPH10189792A (ja) 半導体パッケージ
JP3398556B2 (ja) 半導体装置の製造方法
JP2779843B2 (ja) 電子部品搭載用基板及び電子部品パッケージ
JP2606330B2 (ja) 半導体装置
JP3182374B2 (ja) 半導体装置
JPH0870087A (ja) リードフレーム

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080724

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080724

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090724

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100724

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees