JPH0846136A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0846136A
JPH0846136A JP6174598A JP17459894A JPH0846136A JP H0846136 A JPH0846136 A JP H0846136A JP 6174598 A JP6174598 A JP 6174598A JP 17459894 A JP17459894 A JP 17459894A JP H0846136 A JPH0846136 A JP H0846136A
Authority
JP
Japan
Prior art keywords
substrate
mounting
electrode terminal
semiconductor device
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6174598A
Other languages
English (en)
Inventor
Yoshihiro Yoneda
吉弘 米田
Takashi Ozawa
隆史 小澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6174598A priority Critical patent/JPH0846136A/ja
Priority to US08/505,888 priority patent/US5615089A/en
Publication of JPH0846136A publication Critical patent/JPH0846136A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】 【目的】本発明はＢＧＡ(Ball Grid Array）構造を採用
した半導体装置に関し、実装作業を容易に行いうると共
に実装密度の向上を図ることを目的とする。 【構成】半導体素子23を上下両面に夫々搭載してなる中
間基板21と、この中間基板21が収納される共に下面22b
に複数の半田ボール25が配設されてなる実装基板22と、
半導体素子23を封止する封止樹脂24とを具備すると共
に、中間基板21に形成され上面電極端子27と実装基板22
に配設された信号電極端子31とをワイヤ35により接続
し、中間基板21に形成され下面電極端子２８と実装基板
22の搭載面30に形成された電源等電極端子32とを導電性
樹脂33により接続してなる半導体装置であって、中間基
板21を収納した状態において、下面21b に搭載された半
導体素子23を内部に収納する収納部29を実装基板22に形
成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置に係り、特に
ＢＧＡ(Ball Grid Array）構造を採用した半導体装置に
関する。
【０００２】近年、高集積化，高速化及びハイパワー化
に対応でき、しかも低コストであるパッケージ構造を有
した半導体装置が求められている。
【０００３】これらの要求に対応すべく、ＢＧＡタイプ
のパッケージ構造が開発され、各種電子機器に採用され
て注目されるようになってきている。
【０００４】
【従来の技術】図４は従来における半導体装置の一例を
示す断面図である。
【０００５】同図に示す半導体装置１は、大略すると基
板２，半導体素子３，リード４，樹脂パッケージ５等に
より構成されており、ＱＦＰ(Quad Flat Package) タイ
プのパッケージ構造とされている。よって、リード４は
樹脂パッケージ５の四側外周より外方に向けて延出した
構成とされている。
【０００６】基板２は例えば多層セラミック配線基板で
あり、その上面２ａ及び下面２ｂに夫々複数の半導体素
子３が搭載されている。このように、基板２の上面２ａ
及び下面２ｂに半導体素子３を搭載する構成とすること
により、半導体装置１を高密度化することができる。
【０００７】また、各半導体素子３は、例えばワイヤボ
ンディング法等を用いて基板２に電気的に接続されてお
り、また基板２の上面２ａ及び多層化された内層各層に
形成された配線を介して各半導体素子３の端子は基板２
の外周縁に引き出された構成とされている。即ち、基板
２の外周縁位置には半導体素子３に接続された多数の電
極端子６が形成されている。この電極端子６は、リード
４のインナーリード部４ａにワイヤ７により接続されて
いる。
【０００８】上記構成とれさた半導体素子３を搭載した
基板２は、樹脂パッケージ５により封止されており、よ
ってこの樹脂パッケージ５により各半導体素子３は保護
された構成となっている。また、リード４のアウターリ
ード部４ｂは樹脂パッケージ５の外部に延出した構成と
されており、表面実装に対応すべくガルウイング状に成
形されている。
【０００９】一方、図５は従来における半導体装置の他
の例を示す断面図である。この半導体装置１１は、プラ
スチックＢＧＡ（以下、ＰＢＧＡという）タイプのパッ
ケージ構造を有するものである。
【００１０】同図において、１２は多層構造とされたプ
リント基板であり、その上面である搭載面１２ａには１
個の半導体素子１３がダイボンディング等により固定さ
れている。また、プリント基板１２の搭載面１２ａと反
対側に位置する実装面１２ｂには、複数の半田バンプ１
４が配設されている。この半田バンプ１４は外部接続端
子として機能する。
【００１１】また、プリント基板１２の搭載面１２ａ及
び多層化された内層部には所定の電極パターン（図示せ
ず）がプリント形成されており、搭載面１２ａに形成さ
れた所定の電極パターンと半導体素子１３との間にはワ
イヤ１５が配設され、このワイヤ１５により電極パター
ンと半導体素子１３は電気的に接続される。
【００１２】更に、プリント基板１２には複数のスルー
ホール１６が形成されており、このスルーホール１６を
介して半導体素子１３と電気的に接続された電極パター
ンはプリント基板１２の実装面１２ｂに引き出され、半
田バンプ１４と電気的に接続する構成となっている。
【００１３】一方、プリント基板１２の搭載面１２ａの
上部には、半導体素子１３を封止する封止樹脂１７が形
成されている。この封止樹脂１７は、半導体素子１３を
保護するために形成されるものであり、封止樹脂１７が
形成されることにより半導体素子１３は封止樹脂１７内
に埋設された構成となる。
【００１４】
【発明が解決しようとする課題】上記のように、図４に
示すＱＦＰタイプの半導体装置１では、基板２の上面２
ａ及び下面２ｂに夫々半導体素子３を搭載した上で樹脂
パッケージ５を形成することが可能であるため、半導体
装置１の高密度化を図ることができる。このように、半
導体装置１が高密度化すると、これに伴いリード４の数
が増大する。
【００１５】しるかに、ＱＦＰタイプの半導体装置１
は、リード４を樹脂パッケージ５の四側外周位置から外
部に向けて延出する構成であるため、リード４の数が増
大することによりリードピッチ（隣接するリード４間の
距離）が狭くなり、また各リード４の幅寸法も狭くする
必要がある。
【００１６】このようにリード４が狭ピッチ化した半導
体装置１は、各リード４が変形することなく、また隣接
するリード間が接触することなく、これを実装基板に実
装することは非常に困難となるという問題点がある。ま
た、リード４が狭ピッチ化した半導体装置１を効率良く
実装するためには、高精度の実装装置が必要となり、実
装設備に要する費用が増大してしまう。
【００１７】一方、図５に示すＢＧＡタイプの半導体装
置１１では、外部接続端子として半田バンプ１４を用い
ており、この半田バンプ１４はプリント基板１２の実装
面１２ｂ全体にわたり形成することが可能であるため、
隣接する半田バンプ間のピッチを比較的大きくとれるた
め実装基板に対する実装性を向上することができる。
【００１８】しかるに、従来のＢＧＡタイプの半導体装
置１１は、半導体素子１３を搭載できる部位はプリント
基板１２の搭載面１２ａのみであったため、実装密度を
向上させるには限度があるという問題点がある。
【００１９】本発明は上記の点に鑑みてなされたもので
あり、実装作業を容易に行いうると共に実装密度の向上
を図りうる半導体装置を提供することを目的とする。
【００２０】
【課題を解決するための手段】上記の課題は、下記の手
段を講じることにより解決することができる。
【００２１】請求項１の発明では、半導体素子と、この
半導体素子を上下両面に夫々搭載してなる第１の基板
と、この第１の基板が装着される共に、下面に外部接続
端子となる複数のボールが配設されてなる第２の基板
と、上記第１の基板に形成され上記半導体素子と接続さ
れ第１の電極端子と、上記第２の基板に配設され上記半
田バンプと接続された第２の電極端子と、この第１の電
極端子と第２の電極端子とを接続する接続部材とよりな
る電気的接続手段と、上記半導体素子を封止する封止樹
脂とを具備し、上記第２の基板に、上記第１の基板を搭
載した状態において、この第１の基板の下面に搭載され
た半導体素子を内部に収納する収納部を形成したことを
特徴とするものである。
【００２２】また、請求項２の発明では、上記収納部
を、上記第２の基板を上下に貫通する貫通孔により構成
したことを特徴とするものである。
【００２３】また、請求項３の発明では、上記第１の基
板に配設される複数の第１の電極端子を、第１の基板の
上面と下面に分配して配設し、上記第２の基板の上面
に、上記第１の基板の上面に配設された第１の電極端子
と接続される第２の電極端子を配設すると共に、上記第
２の基板の第１の基板を搭載する搭載面に、上記第１の
基板の下面に配設された第１の電極端子と接続される第
３の電極端子を配設してなることを特徴とするものであ
る。
【００２４】また、請求項４の発明では、上記第１の基
板の上面に配設された第１の電極端子と、上記第２の基
板の上面に形成された第２の電極端子とを接続する接続
部材としてワイヤを用いると共に、上記第１の基板の下
面に配設された第１の電極端子と、上記第２の基板の搭
載面に形成された第３の電極端子とを接続する接続部材
として導電性樹脂を用いたことを特徴とするものであ
る。
【００２５】また、請求項５の発明では、上記封止樹脂
を、上記第１の基板の上面及び下面に夫々配設したこと
を特徴とするものである。
【００２６】更に、請求項６の発明では、上記封止樹脂
をトランスファーモールドにより形成したことを特徴と
するものである。
【００２７】
【作用】上記の各手段は、下記のように作用する。
【００２８】請求項１の発明によれば、第２の基板に収
納部を形成し、第１の基板を第２の基板に収納した状態
において、第１の基板の下面に搭載された半導体素子が
第２の基板に形成された収納部に収納される構成とする
ことにより、第１の基板の上下両面に半導体素子を搭載
した状態においてＢＧＡ構造を取ることができる。
【００２９】従って、第１の基板の上下両面に半導体素
子を搭載できることにより実装密度を向上することがで
き、またＢＧＡ構造を取ることができることにより半田
バンプの配設ピッチを比較的広くすることができるため
実装作業を容易に行うことが可能となる。
【００３０】また、請求項２の発明によれば、収納部を
第２の基板を上下に貫通する貫通孔により構成したこと
により、簡単な構造でまた製造性よく収納部を形成する
事ができる。
【００３１】また、請求項３の発明によれば、複数の第
１の電極端子を第１の基板の上面と下面に分配して配設
し、第１の基板の上面に配設された第１の電極端子と接
続される第２の電極端子を第２の基板の上面に配設する
と共に、第１の基板の下面に配設された第１の電極端子
と接続される第３の電極端子を第２の基板の第１の基板
を搭載する搭載面に配設することにより、第１の電極端
子は第１の基板の上面と下面との夫々において第２及び
第３の電極端子と接続されることとなる。
【００３２】即ち、複数の第１の電極端子を同一面にお
いて接続する必要が無くなり、二つの面に分配して接続
することが可能となる。従って、各面における電極端子
数を少なくすることができ、第１の電極端子と第２及び
第３の電極端子とを接続する接続部材の配設ピッチを広
くすることができるため、接続部材の配設作業を容易に
行うことができる。
【００３３】また、請求項４の発明によれば、第１の基
板を第２の基板に電気的に接続する手段としてワイヤを
用いることにより、ワイヤボンディング装置等の汎用さ
れている装置を用いることができ容易に結線作業を行う
ことができる。また、導電性樹脂を用いて第１の基板と
第２の基板とを電気的に接続することにより、第１の基
板を第２の基板に装着すると同時に各基板の電気的接続
を行うことが可能となり接続作業を容易に行うことがで
きる。
【００３４】また、請求項５の発明によれば、封止樹脂
を第１の基板の上面及び下面に夫々配設したことによ
り、封止樹脂の充填を行う際に発生する応力を第１の基
板の上面と下面とで均一化することができる。よって、
上記応力に偏りが生じた場合に発生する封止樹脂の割れ
や、半導体素子に印加される負荷を防止することがで
き、半導体装置の信頼性を向上させることができる。
【００３５】更に、請求項６の発明によれば、封止樹脂
をトランスファーモールドにより形成することにより、
第１の基板の上面及び下面に容易かつ確実に封止樹脂を
配設することができる。
【００３６】
【実施例】次に本発明の実施例について図面と共に説明
する。
【００３７】図１及び図２は本発明の一実施例である半
導体装置２０の断面図である。同図に示されるように、
半導体装置２０は大略すると第１の基板（以下、中間基
板という）２１，第２の基板（以下、実装基板という）
２２，半導体素子２３，封止樹脂２４，及び半田バンプ
２５等により構成されている。
【００３８】中間基板２１は例えば多層セラミック基板
であり、半導体素子２３はこの中間基板２１の上面２１
ａ及び下面２１ｂに夫々配設された構成とされている。
この中間基板２１の上面２１ａ及び下面２１ｂの夫々に
複数の半導体素子２３を搭載することにより、半導体素
子２３の実装性を向上させることができる。
【００３９】また、中間基板２１の上面２１ａ，下面２
１ｂ，及び内層には、半導体素子２３と接続された配線
（図示せず）が所定のパターンで形成されている。ま
た、上面２１ａ，下面２１ｂ，及び内層に各々配設され
た配線は、層間配線となるビア２６により接続された構
成となっている。
【００４０】更に、中間基板２１の外周縁には、中間基
板２１を後述する実装基板２２と電気的に接続する際に
用いられる上面電極端子２７及び下面電極端子２８が形
成されている（上面電極端子２７及び下面電極端子２８
は、協働して第１の電極端子を構成する）。半導体素子
２３に設けられている接続端子は、上記した配線及びビ
ア２６を介して上面電極端子２７及び下面電極端子２８
に接続された構成となっている。
【００４１】ここで、半導体素子２３に設けられている
接続端子に注目すると、この接続端子は信号端子，電源
端子，及びグランド端子に大別することができる。そし
て、全配線数に対する信号端子数の割合と電源端子数及
びグランド端子数を合わせた数の割合は、信号端子の数
の割合が約６０％，電源端子及びグランド端子を合わせ
た数の割合が約４０％である。
【００４２】そこで本実施例では、中間基板２１の上面
２１ａ及び下面２１ｂに夫々配設された複数の半導体素
子２３の信号端子を全て中間基板２１の上面２１ａに引
き出すと共に、複数の半導体素子２３の電源端子及びグ
ランド端子を全て中間基板２１の下面２１ｂに引き出す
構成とした。従って、半導体素子２３に設けられている
各接続端子は上面電極端子２７と下面電極端子２８に分
配されて接続されることとなり、具体的には上面電極端
子２７は信号電極端子となり、下面電極端子２８は電源
電極端子或いはグランド電極端子となる。
【００４３】上記のように、上面電極端子２７と下面電
極端子２８を中間基板２１の上面２１ａ及び下面２１ｂ
に夫々分配して配設する構成とすることにより、半導体
素子２３の接続端子を中間基板２１の一方面（例えば上
面２１ａ）に全て引き出す構成に比べて、上面２１ａ及
び下面２１ｂに配設される上面電極端子２７の数と下面
電極端子２８の数を約半分にすることができる。従っ
て、上面２１ａ及び下面２１ｂにおける上面電極端子２
７及び下面電極端子２８の配設ピッチを広くすることが
でき、よって上面電極端子２７及び下面電極端子２８の
形成を容易に行うことができる。
【００４４】続いて、実装基板２２の構造について説明
する。実装基板２２は、例えばＢＴレジン製の多層プリ
ント基板であり、その中央位置には半導体素子２３を内
部に収納する収納部２９が形成されている。この収納部
２９は、実装基板２２を上下に貫通する貫通孔により構
成されている。また、この収納部２９は例えばフライス
加工等により形成されるものであり、よって収納部２９
の形成を容易に行うことができる。
【００４５】上記のように実装基板２２の中央には収納
部２９が形成されているため、実装基板２２は矩形の枠
状形状を有した構成となっている。また、実装基板２２
の収納部２９が形成された部位の内側縁部には段差部が
形成されており、この段差部の上面（以下、この中間基
板２１が搭載される面を搭載面３０という）に前記した
中間基板２１は搭載される（図２に詳しい）。
【００４６】また、実装基板２２の上面２２ａには、中
間基板２１の上面２１ａに配設された上面電極端子２７
と接続される信号電極端子３１（第２の電極端子）が配
設されると共に、搭載面３０には中間基板２１の下面２
１ｂに配設された下面電極端子２８と接続される電源等
電極端子３２（第３の電極端子）が配設されている。
【００４７】前記したように、中間基板２１には上部電
極端子２７と下部電極端子２８が中間基板２１の上面２
１ａ及び下面２１ｂに分配されて形成されている。この
ため、実装基板２２においても信号電極端子３１と電源
等電極端子３２とを実装基板２２の上面２２ａと搭載面
３０とに分配して配設することができる。よって、上面
２２ａにおける信号電極端子３１の配設ピッチ、及び搭
載面３０における電源等電極端子３２の配設ピッチを広
くすることができ、よって信号電極端子３１及び電源等
電極端子３２の形成を容易に行うことができる。
【００４８】一方、実装基板２２の下面２２ｂには、多
数の半田バンプ２５が例えばマトリックス状に配設され
ている。また、上記した信号電極端子３１及び電源等電
極端子３２は、実装基板２２に形成されている層内配線
（図示せず）及び層間配線となるスルーホール３４を介
して半田バンプ２５に接続されている。
【００４９】このように、実装基板２２の下面２２ｂに
多数の半田バンプ２５をマトリックス状に配設するＢＧ
Ａ構造を採用するとにより、ＱＦＰ構造の半導体装置に
比べて各半田バンプ２５の配設ピッチを広くすることが
でき、実装性を向上することができる。尚、本実施例に
おいては実装基板２２の中央部に収納部２９が形成され
ているが、この構造においてもＱＦＰ構造の半導体装置
のリードピッチに比べて各半田バンプ２５の配設ピッチ
を広くすることができる。
【００５０】封止樹脂２４は半導体素子２３を封止する
ことにより半導体素子２３を外界に対して保護する機能
を奏する。この封止樹脂２４は、トランスファーモール
ドにより形成されている。本実施例に係る半導体装置２
０では、半導体素子２３は中間基板２１の上面２１ａ及
び下面２１ｂの夫々に搭載されているため、封止樹脂２
４を中間基板２１の上面２１ａ及び下面２１ｂの夫々に
配設した構成している。
【００５１】一般に、半導体装置に用いる封止樹脂とし
ては熱可塑性樹脂を用い、この樹脂の固化時には応力が
発生する。しかるに、封止樹脂２４を中間基板２１の上
面２１ａ及び下面２１ｂに夫々配設したことにより、封
止樹脂２４の充填を行う際に発生する応力を上面２１ａ
と下面２１ｂとで均一化することができる。
【００５２】よって、上記応力に偏りが生じた場合に発
生する封止樹脂２４の割れや、半導体素子２３に印加さ
れる負荷を防止することができ、半導体装置２０の信頼
性を向上させることができる。また、本実施例では、封
止樹脂２４を金型を用いたトランスファーモールドによ
り形成しているため、中間基板２１の上面２１ａ及び下
面２１ｂに容易かつ確実に封止樹脂２４を形成すること
ができる。尚、この封止樹脂２４は、中間基板２１を実
装基板２２に装着した後にモールドされるものである。
【００５３】続いて、中間基板２１を実装基板２２に実
装する実装構造、及び中間基板２１と実装基板２２との
電気的接続構造について説明する。
【００５４】中間基板２１を実装基板２２に実装するに
は、中間基板２１を実装基板２２の搭載面３０に載置さ
れるよう装着する。この際、中間基板２１を搭載面３０
に載置する前に、予め搭載面３０に形成された複数の電
源等電極端子３２の上部に導電性樹脂３３を配設してお
く。この導電性樹脂３３は、可撓性を有する樹脂内に導
電性金属粉を含浸させた構造を有した構造を有する。
【００５５】また、中間基板２１の下面に形成された下
面電極端子２８の配設位置と、搭載面３０に形成された
電源等電極端子３２の配設位置とは対応するよう構成さ
れている。従って、予め電源等電極端子３２の上部に導
電性樹脂３３を配設しておき、導電性樹脂３３が配設さ
れた搭載面３０上に中間基板２１を載置することによ
り、下面電極端子２８と電源等電極端子３２とは導電性
樹脂３３により電気的に接続されることとなる。即ち、
導電性樹脂３３は下面電極端子２８と電源等電極端子３
２とを電気的に接続する接続部材として機能する。
【００５６】上記のように、本実施例に係る半導体装置
２０においては、中間基板２１を実装基板２２の搭載面
３０に搭載するだけで、中間基板２１の実装基板２２へ
の実装と電気的接続を同時に行うことができるため、実
装及び電気的接続作業を容易に行うことができる。
【００５７】また、実装基板２２には収納部２９が形成
されているため、中間基板２１の下面２１ｂに半導体素
子２３を搭載した構成であっても、この底面２１ｂに搭
載された半導体素子２３を収納部２９の内部に収納させ
ることができる。従って、上面２１ａ及び下面２１ｂに
夫々半導体素子２３を搭載した中間基板２１であっても
これを実装基板２２に装着することが可能となり、半導
体装置２０内に搭載される半導体素子２３の数を増大す
ることができるため半導体装置２０の高密度化を図るこ
とがてきる。
【００５８】また、実装基板２２に収納部２９を形成す
ることにより、上面２１ａ及び下面２１ｂに夫々半導体
素子２３を搭載した中間基板２１を収納する構成とし
も、パッケージ構造としてＢＧＡ構造を取ることができ
るため、前記のように半田バンプ２５の配設ピッチを比
較的広くすることができ、よって実装作業の容易化を図
ることができる。
【００５９】上記のしたように実装基板２２に中間基板
２１を収納すると、続いて中間基板２１に形成されてい
る上面電極端子２７と、実装基板２２の上面に形成され
ている信号電極端子３１とをワイヤ３５にて電気的に接
続する。この際、信号電極端子３１の配設位置は、上面
電極端子２７の配設位置に対応させる必要があるが、上
面電極端子２７は前記のように配設ピッチが比較的広い
ため、上面電極端子２７の配設ピッチも広くすることが
できる。
【００６０】従って、上面電極端子２７と信号電極端子
３１とをワイヤ３５にて接続するに際し、精度の高い結
線装置は必要でなく、汎用されているワイヤボンディン
グ装置を用いて実施することができため、容易に結線作
業を行うことができる。
【００６１】図３は、図１及び図２を用いて説明した半
導体装置２０の変形例である半導体装置４０を示してい
る。尚、図３において図１及び図２を用いて説明した半
導体装置２０と同一構成については同一符号を付してそ
の説明を省略する。
【００６２】上記した半導体装置２０では、封止樹脂２
４をトランスファーモールドにて形成した。これに対し
て、本変形例に係る半導体装置４０は、封止樹脂４１を
ポッティングにより形成したことを特徴とするものであ
る。
【００６３】ポッティングによる樹脂形成は、金型を用
いないために金型コストの低減を図ることができ、半導
体装置４０のコストを押さえることができる。しかる
に、単に中間基板２１，実装基板２２の上部より封止樹
脂４１をポッティングするだけでは、滴下された封止樹
脂４１は流れてしまい各半導体素子２３を確実に樹脂封
止することはできない。
【００６４】そこで、本変形例に係る半導体装置４０で
は、実装基板２２の上面２２ａに封止樹脂の流れを抑制
するダム４２が形成されている。このダム４２を設ける
ことにより、ポッティング時における封止樹脂４１の流
れを停止でき、各半導体素子２３を確実に樹脂封止する
ことが可能となる。
【００６５】一方、前記したように割れの発生及び負荷
の印加を防止する面より、封止樹脂４１は中間基板２１
の上面２１ａ及び下面２１ｂの双方において半導体素子
２３を封止する必要がある。これにより、中間基板２１
の上面２１ａに形成された封止樹脂４１と、中間基板２
１の下面２１ｂに形成された封止樹脂４１は互いにバラ
ンスを保つこととなり、封止樹脂４１における割れの発
生及び各半導体素子２３に対する負荷の印加を防止する
ことができる。
【００６６】尚、上記した各実施例においては、中間基
板２１に設けられた下面電極端子２８と、搭載面３０に
形成された電源等電極端子３２とを接続する接続部材と
して導電性樹脂３３を用いた構成を示したが、接続部材
として他の構成を用いることも可能である。具体的に
は、バンプ技術等を用いてフェイスダウンボンディング
することにより下面電極端子２８と電源等電極端子３２
とを接続してもよく、また下面電極端子２８と電源等電
極端子３２とをワイヤにより接続する構成してもよい。
【００６７】また、上記した各実施例においては、中間
基板２１及び実装基板２２を共に多層セラミック基板に
より構成した例を示したが、中間基板２１及び実装基板
２２を多層プリント基板により構成してもよい。
【００６８】また、上記した実施例では、各半導体素子
２３の信号端子を上面電極端子２７に引き出す構成とす
ると共に、各半導体素子２３の電源及びグランド端子を
下面電極端子２８に分配して引き出す構成とした。しか
るに、半導体素子の接続端子の引き出しは上記の構成に
限定されるものではなく、各半導体素子２３の信号端子
を下面電極端子２８に引き出す構成とすると共に、各半
導体素子２３の電源及びグランド端子を上面電極端子２
７に引き出す構成としてもよい。
【００６９】
【発明の効果】上述のように本発明によれば、下記の種
々の効果を実現することができる。
【００７０】請求項１の発明によれば、第１の基板の上
下両面に半導体素子を搭載した状態においてＢＧＡ構造
を取ることができるため、第１の基板の上下両面に半導
体素子を搭載できることにより実装密度を向上すること
ができ、またＢＧＡ構造を取ることができることにより
半田バンプの配設ピッチを比較的広くすることができる
ため実装作業を容易に行うことが可能となる。
【００７１】また、請求項２の発明によれば、収納部を
第２の基板を上下に貫通する貫通孔により構成したこと
により、簡単な構造でまた製造性よく収納部を形成する
事ができる。
【００７２】また、請求項３の発明によれば、複数の第
１の電極端子を同一面において接続する必要が無くな
り、二つの面に分配して接続することが可能となるた
め、各面における電極端子数を少なくすることができ、
これにより第１の電極端子と第２及び第３の電極端子と
を接続する接続部材の配設ピッチを広くすることができ
るため、接続部材の配設作業を容易に行うことができ
る。
【００７３】また、請求項４の発明によれば、第１の基
板を第２の基板に電気的に接続する手段としてワイヤを
用いることにより、ワイヤボンディング装置等の汎用さ
れている装置を用いることができ容易に結線作業を行う
ことができる。また、導電性樹脂を用いて第１の基板と
第２の基板とを電気的に接続することにより、第１の基
板を第２の基板に装着すると同時に各基板の電気的接続
を行うことが可能となり接続作業を容易に行うことがで
きる。
【００７４】また、請求項５の発明によれば、封止樹脂
の充填を行う際に発生する応力を第１の基板の上面と下
面とで均一化することができ、よって応力に偏りが生じ
た場合に発生する封止樹脂の割れや半導体素子に印加さ
れる負荷を防止することができ、半導体装置の信頼性を
向上させることができる。
【００７５】更に、請求項６の発明によれば、封止樹脂
をトランスファーモールドにより形成することにより、
第１の基板の上面及び下面に容易かつ確実に封止樹脂を
配設することができる。
【図面の簡単な説明】
【図１】本発明の一実施例である半導体装置の断面図で
ある。
【図２】本発明の一実施例である半導体装置の搭載面近
傍を拡大して示す図である。
【図３】本発明の一実施例である半導体装置の変形例で
ある半導体装置を示す断面図である。
【図４】従来の半導体装置の一例を示す断面図である。
【図５】従来の半導体装置の一例を示す断面図である。
【符号の説明】
２０，４０ 半導体装置 ２１ 中間基板 ２１ａ，２２ａ 上面 ２１ｂ 下面 ２２ 実装基板 ２３ 半導体装置 ２４，４１ 封止樹脂 ２５ 半田バンプ ２６ ビア ２７ 上面電極端子 ２８ 下面電極端子 ２９ 収納部 ３０ 搭載面 ３１ 信号電極端子 ３２ 電源等電極端子 ３３ 導電性樹脂 ３５ ワイヤ ４２ ダム
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/56 Ｒ 21/3205 23/12 Ｈ０１Ｌ 23/12 Ｌ

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子と、 該半導体素子を上下両面に夫々搭載してなる第１の基板
    と、 該第１の基板が装着される共に、下面に外部接続端子と
    なる複数のボールが配設されてなる第２の基板と、 該第１の基板に形成され該半導体素子と接続された第１
    の電極端子と、該第２の基板に配設され該半田バンプと
    接続された第２の電極端子と、該第１の電極端子と第２
    の電極端子とを接続する接続部材とよりなる電気的接続
    手段と、 該半導体素子を封止する封止樹脂とを具備し、 該第２の基板に、該第１の基板を搭載した状態におい
    て、該第１の基板の下面に搭載された半導体素子を内部
    に収納する収納部を形成したことを特徴とする半導体装
    置。
  2. 【請求項２】 該収納部は、該第２の基板を上下に貫通
    する貫通孔であることを特徴とする請求項１記載の半導
    体装置。
  3. 【請求項３】 該第１の基板に配設される複数の該第１
    の電極端子を、該第１の基板の上面と下面に分配して配
    設し、 該第２の基板の上面に、該第１の基板の上面に配設され
    た該第１の電極端子と接続される第２の電極端子を配設
    すると共に、 該第２の基板の該第１の基板を搭載する搭載面に、該第
    １の基板の下面に配設された該第１の電極端子と接続さ
    れる第３の電極端子を配設してなることを特徴とする請
    求項１または２記載の半導体装置。
  4. 【請求項４】 該第１の基板の上面に配設された該第１
    の電極端子と、該第２の基板の上面に形成された第２の
    電極端子とを接続する接続部材としてワイヤを用いると
    共に、 該第１の基板の下面に配設された該第１の電極端子と、
    該第２の基板の搭載面に形成された第３の電極端子とを
    接続する接続部材として導電性樹脂を用いたことを特徴
    とする請求項３記載の半導体装置。
  5. 【請求項５】 該封止樹脂を、該第１の基板の上面及び
    下面に夫々配設したことを特徴とする請求項１乃至４の
    いずれかに記載の半導体装置。
  6. 【請求項６】 該樹脂をトランスファーモールドにより
    形成したことを特徴とする請求項１乃至５のいずれかに
    記載の半導体装置。
JP6174598A 1994-07-26 1994-07-26 半導体装置 Withdrawn JPH0846136A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP6174598A JPH0846136A (ja) 1994-07-26 1994-07-26 半導体装置
US08/505,888 US5615089A (en) 1994-07-26 1995-07-24 BGA semiconductor device including a plurality of semiconductor chips located on upper and lower surfaces of a first substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6174598A JPH0846136A (ja) 1994-07-26 1994-07-26 半導体装置

Publications (1)

Publication Number Publication Date
JPH0846136A true JPH0846136A (ja) 1996-02-16

Family

ID=15981375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6174598A Withdrawn JPH0846136A (ja) 1994-07-26 1994-07-26 半導体装置

Country Status (2)

Country Link
US (1) US5615089A (ja)
JP (1) JPH0846136A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008199031A (ja) * 2007-02-15 2008-08-28 Robert Bosch Gmbh 構成素子アッセンブリ

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6423571B2 (en) 1994-09-20 2002-07-23 Hitachi, Ltd. Method of making a semiconductor device having a stress relieving mechanism
KR100398714B1 (ko) * 1994-09-20 2003-11-14 가부시끼가이샤 히다치 세이사꾸쇼 반도체장치및그의실장구조체
JP3330468B2 (ja) * 1995-06-30 2002-09-30 富士通株式会社 配線基板及び半導体装置
US6861290B1 (en) * 1995-12-19 2005-03-01 Micron Technology, Inc. Flip-chip adaptor package for bare die
US5719440A (en) 1995-12-19 1998-02-17 Micron Technology, Inc. Flip chip adaptor package for bare die
US5748452A (en) * 1996-07-23 1998-05-05 International Business Machines Corporation Multi-electronic device package
US5774340A (en) * 1996-08-28 1998-06-30 International Business Machines Corporation Planar redistribution structure and printed wiring device
US6043559A (en) * 1996-09-09 2000-03-28 Intel Corporation Integrated circuit package which contains two in plane voltage busses and a wrap around conductive strip that connects a bond finger to one of the busses
US6075711A (en) * 1996-10-21 2000-06-13 Alpine Microsystems, Inc. System and method for routing connections of integrated circuits
US5790384A (en) * 1997-06-26 1998-08-04 International Business Machines Corporation Bare die multiple dies for direct attach
JP3359846B2 (ja) * 1997-07-18 2002-12-24 シャープ株式会社 半導体装置
SE511824C2 (sv) * 1997-08-22 1999-12-06 Ericsson Telefon Ab L M Avkopplingskondensator samt chipsmodul
US6117382A (en) 1998-02-05 2000-09-12 Micron Technology, Inc. Method for encasing array packages
JP3055619B2 (ja) * 1998-04-30 2000-06-26 日本電気株式会社 半導体装置およびその製造方法
USRE43112E1 (en) 1998-05-04 2012-01-17 Round Rock Research, Llc Stackable ball grid array package
US6065980A (en) * 1998-06-29 2000-05-23 Cisco Technology, Inc. Grounding a PCB to an enclosure sub-assembly using a grounding spring
JP3907845B2 (ja) * 1998-08-18 2007-04-18 沖電気工業株式会社 半導体装置
US6049467A (en) * 1998-08-31 2000-04-11 Unisys Corporation Stackable high density RAM modules
US6154371A (en) * 1998-09-30 2000-11-28 Cisco Technology, Inc. Printed circuit board assembly and method
US6329713B1 (en) * 1998-10-21 2001-12-11 International Business Machines Corporation Integrated circuit chip carrier assembly comprising a stiffener attached to a dielectric substrate
US6081429A (en) * 1999-01-20 2000-06-27 Micron Technology, Inc. Test interposer for use with ball grid array packages assemblies and ball grid array packages including same and methods
US6400576B1 (en) * 1999-04-05 2002-06-04 Sun Microsystems, Inc. Sub-package bypass capacitor mounting for an array packaged integrated circuit
US6219254B1 (en) * 1999-04-05 2001-04-17 Trw Inc. Chip-to-board connection assembly and method therefor
US6207476B1 (en) * 1999-06-10 2001-03-27 Vlsi Technology, Inc. Methods of packaging an integrated circuit and methods of forming an integrated circuit package
US6282100B1 (en) * 1999-07-01 2001-08-28 Agere Systems Guardian Corp. Low cost ball grid array package
US6255899B1 (en) 1999-09-01 2001-07-03 International Business Machines Corporation Method and apparatus for increasing interchip communications rates
US6329686B1 (en) 1999-11-12 2001-12-11 Micron Technology, Inc. Method of fabricating conductive straps to interconnect contacts to corresponding digit lines by employing an angled sidewall implant and semiconductor devices fabricated thereby
US6392428B1 (en) * 1999-11-16 2002-05-21 Eaglestone Partners I, Llc Wafer level interposer
US6325552B1 (en) 2000-02-14 2001-12-04 Cisco Technology, Inc. Solderless optical transceiver interconnect
US6475830B1 (en) 2000-07-19 2002-11-05 Cisco Technology, Inc. Flip chip and packaged memory module
US6812048B1 (en) 2000-07-31 2004-11-02 Eaglestone Partners I, Llc Method for manufacturing a wafer-interposer assembly
US6537831B1 (en) * 2000-07-31 2003-03-25 Eaglestone Partners I, Llc Method for selecting components for a matched set using a multi wafer interposer
US6815712B1 (en) 2000-10-02 2004-11-09 Eaglestone Partners I, Llc Method for selecting components for a matched set from a wafer-interposer assembly
US6686657B1 (en) 2000-11-07 2004-02-03 Eaglestone Partners I, Llc Interposer for improved handling of semiconductor wafers and method of use of same
US20020076854A1 (en) * 2000-12-15 2002-06-20 Pierce John L. System, method and apparatus for constructing a semiconductor wafer-interposer using B-Stage laminates
US6524885B2 (en) * 2000-12-15 2003-02-25 Eaglestone Partners I, Llc Method, apparatus and system for building an interposer onto a semiconductor wafer using laser techniques
US6529022B2 (en) * 2000-12-15 2003-03-04 Eaglestone Pareners I, Llc Wafer testing interposer for a conventional package
US20020078401A1 (en) * 2000-12-15 2002-06-20 Fry Michael Andrew Test coverage analysis system
US6673653B2 (en) * 2001-02-23 2004-01-06 Eaglestone Partners I, Llc Wafer-interposer using a ceramic substrate
US6592269B1 (en) * 2001-08-31 2003-07-15 Cypress Semiconductor Corporation Apparatus and method for integrating an optical transceiver with a surface mount package
US6963142B2 (en) * 2001-10-26 2005-11-08 Micron Technology, Inc. Flip chip integrated package mount support
US7485951B2 (en) * 2001-10-26 2009-02-03 Entorian Technologies, Lp Modularized die stacking system and method
US7361844B2 (en) * 2002-11-25 2008-04-22 Vlt, Inc. Power converter package and thermal management
JP2004193404A (ja) * 2002-12-12 2004-07-08 Alps Electric Co Ltd 回路モジュール、及びその製造方法
US6833628B2 (en) * 2002-12-17 2004-12-21 Delphi Technologies, Inc. Mutli-chip module
US20050231922A1 (en) * 2004-04-16 2005-10-20 Jung-Chien Chang Functional printed circuit board module with an embedded chip
KR100640335B1 (ko) * 2004-10-28 2006-10-30 삼성전자주식회사 랜드 그리드 어레이 모듈
US8252615B2 (en) 2006-12-22 2012-08-28 Stats Chippac Ltd. Integrated circuit package system employing mold flash prevention technology
US8852986B2 (en) * 2007-05-16 2014-10-07 Stats Chippac Ltd. Integrated circuit package system employing resilient member mold system technology
US20100314730A1 (en) * 2009-06-16 2010-12-16 Broadcom Corporation Stacked hybrid interposer through silicon via (TSV) package

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60117763A (ja) * 1983-11-30 1985-06-25 Fujitsu Ltd 半導体装置
US5060844A (en) * 1990-07-18 1991-10-29 International Business Machines Corporation Interconnection structure and test method
US5216278A (en) * 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
JPH04219966A (ja) * 1990-12-20 1992-08-11 Fujitsu Ltd 半導体素子
US5241133A (en) * 1990-12-21 1993-08-31 Motorola, Inc. Leadless pad array chip carrier
JPH0548000A (ja) * 1991-08-13 1993-02-26 Fujitsu Ltd 半導体装置
JP2705468B2 (ja) * 1992-07-13 1998-01-28 日本電気株式会社 混成集積回路装置
JPH06291216A (ja) * 1993-04-05 1994-10-18 Sony Corp 基板及びセラミックパッケージ
US5473190A (en) * 1993-12-14 1995-12-05 Intel Corporation Tab tape

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008199031A (ja) * 2007-02-15 2008-08-28 Robert Bosch Gmbh 構成素子アッセンブリ

Also Published As

Publication number Publication date
US5615089A (en) 1997-03-25

Similar Documents

Publication Publication Date Title
JPH0846136A (ja) 半導体装置
US7391105B2 (en) Unit semiconductor chip and multi chip package with center bonding pads and methods for manufacturing the same
US9252125B2 (en) Stacked semiconductor device and fabrication method for same
US7618849B2 (en) Integrated circuit package with etched leadframe for package-on-package interconnects
US6861750B2 (en) Ball grid array package with multiple interposers
TW517359B (en) Enhanced die-up ball grid array packages and method for making the same
US7339278B2 (en) Cavity chip package
US7029953B2 (en) Semiconductor package for three-dimensional mounting, fabrication method thereof, and semiconductor device
US6667546B2 (en) Ball grid array semiconductor package and substrate without power ring or ground ring
US6492726B1 (en) Chip scale packaging with multi-layer flip chip arrangement and ball grid array interconnection
US20060163702A1 (en) Chip on board leadframe for semiconductor components having area array
JP2001156251A (ja) 半導体装置
US20050156322A1 (en) Thin semiconductor package including stacked dies
US6137170A (en) Mount for semiconductor device
JP3180758B2 (ja) 積層可能な半導体装置とこれらの半導体装置モジュール
KR20010063236A (ko) 적층 패키지와 그 제조 방법
JPH0888292A (ja) 片面樹脂封止型半導体パッケージ並びに片面樹脂封止型半導体装置及びその製造方法
KR20070019359A (ko) 밀봉 수지 주입용 개구부를 구비하는 양면 실장형 기판 및그를 이용하는 멀티 칩 패키지의 제조방법
CN112466760B (zh) 一种具有去耦结构的半导体装置及其制造方法
KR100357877B1 (ko) 반도체 패키지
KR100907730B1 (ko) 반도체 패키지 및 그 제조 방법
JP2002222900A (ja) 半導体装置
KR940006578B1 (ko) 반도체 패케이지 및 그 제조방법
JPH08236692A (ja) 混成集積回路装置およびその製造方法
KR20050077168A (ko) 센터패드형 반도체 칩을 갖는 칩 스택 패키지와 그 제조방법

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20011002