JP2002222900A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2002222900A JP2002222900A JP2001017799A JP2001017799A JP2002222900A JP 2002222900 A JP2002222900 A JP 2002222900A JP 2001017799 A JP2001017799 A JP 2001017799A JP 2001017799 A JP2001017799 A JP 2001017799A JP 2002222900 A JP2002222900 A JP 2002222900A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- back surface
- semiconductor
- hole
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 高密度実装のため、より小さく、薄くという
課題を満たすべく、半導体装置をチップサイズと全く同
等サイズに構成できると共に、製造工程を少なくして生
産効率を高め、同時に封止用樹脂等の材料を不要にして
材料費を節減することにより、製造コストを低減できる
半導体装置を提供する。 【解決手段】 半導体素子１の表面２に形成した表面パ
ターン３からスルーホール４を介して半導体素子１の裏
面６に導通をとり、この半導体素子１の裏面６に前記ス
ルーホール４に接続された裏面パターン８を形成すると
共に、同裏面パターン８に繋がる外部端子としてのラン
ド９を形成してなる半導体装置。
課題を満たすべく、半導体装置をチップサイズと全く同
等サイズに構成できると共に、製造工程を少なくして生
産効率を高め、同時に封止用樹脂等の材料を不要にして
材料費を節減することにより、製造コストを低減できる
半導体装置を提供する。 【解決手段】 半導体素子１の表面２に形成した表面パ
ターン３からスルーホール４を介して半導体素子１の裏
面６に導通をとり、この半導体素子１の裏面６に前記ス
ルーホール４に接続された裏面パターン８を形成すると
共に、同裏面パターン８に繋がる外部端子としてのラン
ド９を形成してなる半導体装置。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に半導体装置を高密度実装できるＣＳＰ（ｃｈｉ
ｐ ｓｉｚｅ ｐａｃｋａｇｅ）と称されているチップ
サイズと全く同等サイズの小型半導体パッケージに関す
るものである。
し、特に半導体装置を高密度実装できるＣＳＰ（ｃｈｉ
ｐ ｓｉｚｅ ｐａｃｋａｇｅ）と称されているチップ
サイズと全く同等サイズの小型半導体パッケージに関す
るものである。
【０００２】
【従来の技術】近年において、電子機器の高性能化、高
密度化に伴い、半導体装置を如何に高密度実装するかが
重要な課題となってきている。こうした状況下、半導体
装置の高密度実装は、如何にして半導体装置を小さく
し、かつ薄くするかにかかっており、そのため幾多の提
案がなされている。その一つがＣＳＰと略称されている
チップサイズパッケージであるが、従来のＣＳＰチップ
サイズパッケージはチップサイズとは言え、半導体チッ
プサイズよりも幾分か大きくなっているのが実情であ
る。
密度化に伴い、半導体装置を如何に高密度実装するかが
重要な課題となってきている。こうした状況下、半導体
装置の高密度実装は、如何にして半導体装置を小さく
し、かつ薄くするかにかかっており、そのため幾多の提
案がなされている。その一つがＣＳＰと略称されている
チップサイズパッケージであるが、従来のＣＳＰチップ
サイズパッケージはチップサイズとは言え、半導体チッ
プサイズよりも幾分か大きくなっているのが実情であ
る。
【０００３】図４は、従来のＣＳＰチップサイズパッケ
ージの概略構成を示すもので、図中において、２１は配
線基板であり、この配線基板２１上にダイボンディング
樹脂２２を介して半導体素子２３をダイボンディングし
ている。この半導体素子２３の各電極と配線基板２１の
配線をボンディングワイヤ２４によって接続し、それら
を封止用樹脂２５で封止することによって保護するよう
構成している。
ージの概略構成を示すもので、図中において、２１は配
線基板であり、この配線基板２１上にダイボンディング
樹脂２２を介して半導体素子２３をダイボンディングし
ている。この半導体素子２３の各電極と配線基板２１の
配線をボンディングワイヤ２４によって接続し、それら
を封止用樹脂２５で封止することによって保護するよう
構成している。
【０００４】上記のＣＳＰチップサイズパッケージは、
半導体素子２３の各電極と配線基板２１の配線をボンデ
ィングワイヤ２４によって接続しているため、ボンディ
ングワイヤ２４を接続するためのスペースＬが必要であ
り、その分だけ半導体チップサイズより幅寸法が大きく
なることは避けられなかった。また、ボンディングワイ
ヤ２４の高さとそれを覆うだけの厚さ寸法を有する封止
用樹脂２５が必要であり、配線基板２１の厚みも加わる
ことから、厚さ寸法Ｄも半導体チップサイズより大きく
ならざるを得なかった。
半導体素子２３の各電極と配線基板２１の配線をボンデ
ィングワイヤ２４によって接続しているため、ボンディ
ングワイヤ２４を接続するためのスペースＬが必要であ
り、その分だけ半導体チップサイズより幅寸法が大きく
なることは避けられなかった。また、ボンディングワイ
ヤ２４の高さとそれを覆うだけの厚さ寸法を有する封止
用樹脂２５が必要であり、配線基板２１の厚みも加わる
ことから、厚さ寸法Ｄも半導体チップサイズより大きく
ならざるを得なかった。
【０００５】更に、半導体素子２３に対するパターン形
成、配線基板２１に対するダイボンディング、ボンディ
ングワイヤ２４による接続等の工程の他に、封止用樹脂
２５による樹脂封止工程が必要であり、製造に際して工
程数が多く、時間がかかることから生産効率が低いとい
う問題があった。しかも、配線基板２１や封止用樹脂２
５が必要であることから、余分な材料費がかかり、製造
コストが高くなるという問題があった。
成、配線基板２１に対するダイボンディング、ボンディ
ングワイヤ２４による接続等の工程の他に、封止用樹脂
２５による樹脂封止工程が必要であり、製造に際して工
程数が多く、時間がかかることから生産効率が低いとい
う問題があった。しかも、配線基板２１や封止用樹脂２
５が必要であることから、余分な材料費がかかり、製造
コストが高くなるという問題があった。
【０００６】一方、半導体装置を高密度実装するため、
より小さく、薄くしたものの一つとして図５に示すウエ
ーハレベルＣＳＰと称されているものが提案されてい
る。このウエーハレベルＣＳＰは、パターンを形成した
半導体素子３１の表面側に再配線層３２を配置し、Ｃｕ
ポスト３３を介して半田ボール３４に接続したもので、
半導体素子３１と再配線層３２を保護するため、封止用
樹脂３５によって樹脂封止した構成としたものである。
より小さく、薄くしたものの一つとして図５に示すウエ
ーハレベルＣＳＰと称されているものが提案されてい
る。このウエーハレベルＣＳＰは、パターンを形成した
半導体素子３１の表面側に再配線層３２を配置し、Ｃｕ
ポスト３３を介して半田ボール３４に接続したもので、
半導体素子３１と再配線層３２を保護するため、封止用
樹脂３５によって樹脂封止した構成としたものである。
【０００７】しかして、ウエーハレベルＣＳＰは、図示
の通り外形サイズを半導体チップサイズと同等のサイズ
にできることから、幅寸法を小さくできる特長を有する
ものの、厚さ寸法Ｄに関しては、半導体チップの厚さに
封止用樹脂３５と半田ボール３４の厚さ分がプラスされ
ることから、依然として半導体チップサイズよりも厚く
なり、厚さ寸法を薄くするという課題は残されたままで
あった。
の通り外形サイズを半導体チップサイズと同等のサイズ
にできることから、幅寸法を小さくできる特長を有する
ものの、厚さ寸法Ｄに関しては、半導体チップの厚さに
封止用樹脂３５と半田ボール３４の厚さ分がプラスされ
ることから、依然として半導体チップサイズよりも厚く
なり、厚さ寸法を薄くするという課題は残されたままで
あった。
【０００８】更には、上記したＣＳＰチップサイズパッ
ケージの場合と同様に、樹脂封止工程が必要であり、製
造に際して工程数が多く、時間がかかるというと共に、
半田ボール３４や封止用樹脂３５が必要であることか
ら、余分な材料費がかかり、製造コストが高くなるとい
う問題があった。
ケージの場合と同様に、樹脂封止工程が必要であり、製
造に際して工程数が多く、時間がかかるというと共に、
半田ボール３４や封止用樹脂３５が必要であることか
ら、余分な材料費がかかり、製造コストが高くなるとい
う問題があった。
【０００９】以上のように、従来の半導体装置は、高密
度実装のためにより小さく、より薄くするという要求に
対して、その求めを十分満たしているとは言えなかっ
た。また、製造工程が多く、時間がかかることから生産
効率が低く、しかも余分な材料費がかかることから製造
コストが高くなるという問題を内包しており、改善すべ
き点が残されていた。
度実装のためにより小さく、より薄くするという要求に
対して、その求めを十分満たしているとは言えなかっ
た。また、製造工程が多く、時間がかかることから生産
効率が低く、しかも余分な材料費がかかることから製造
コストが高くなるという問題を内包しており、改善すべ
き点が残されていた。
【００１０】
【発明が解決しようとする課題】本発明は、以上の問題
に対処するためになされたものであり、その第一の課題
は、半導体装置を高密度実装のため、より小さく、より
薄くという課題を十分満たすべく、半導体チップサイズ
と全く同等サイズに構成できる半導体装置を提供するこ
とにある。本発明のもう一つの課題は、製造工程を少な
くして生産効率を高めることができると共に、封止用樹
脂等の材料を不要にして材料費を節減することにより、
製造コストを低減できる半導体装置を提供することにあ
る。
に対処するためになされたものであり、その第一の課題
は、半導体装置を高密度実装のため、より小さく、より
薄くという課題を十分満たすべく、半導体チップサイズ
と全く同等サイズに構成できる半導体装置を提供するこ
とにある。本発明のもう一つの課題は、製造工程を少な
くして生産効率を高めることができると共に、封止用樹
脂等の材料を不要にして材料費を節減することにより、
製造コストを低減できる半導体装置を提供することにあ
る。
【００１１】
【課題を解決するための手段】上記した課題を解決する
ため、本発明にかかる半導体装置は、半導体素子の表面
に形成した表面パターンからスルーホールを介して半導
体素子の裏面に導通をとり、この半導体素子の裏面に前
記スルーホールに接続された裏面パターンを形成すると
共に、同裏面パターンに繋がる外部端子としてのランド
を形成したことを特徴とするものである。
ため、本発明にかかる半導体装置は、半導体素子の表面
に形成した表面パターンからスルーホールを介して半導
体素子の裏面に導通をとり、この半導体素子の裏面に前
記スルーホールに接続された裏面パターンを形成すると
共に、同裏面パターンに繋がる外部端子としてのランド
を形成したことを特徴とするものである。
【００１２】かかる構成とすることにより、前述したＣ
ＳＰのようにボンディングワイヤを接続するためのスペ
ース等を必要とせず、その幅寸法を半導体チップサイズ
と全く同等サイズとすることができると共に、その裏面
を利用して裏面パターンを形成し、外部端子としてのラ
ンドに繋ぐようにしているため、厚さ寸法も半導体チッ
プサイズと略同等サイズとすることができる。
ＳＰのようにボンディングワイヤを接続するためのスペ
ース等を必要とせず、その幅寸法を半導体チップサイズ
と全く同等サイズとすることができると共に、その裏面
を利用して裏面パターンを形成し、外部端子としてのラ
ンドに繋ぐようにしているため、厚さ寸法も半導体チッ
プサイズと略同等サイズとすることができる。
【００１３】また、本発明にかかる半導体装置は、上記
した半導体装置において、前記スルーホールに蒸着又は
めっきによって導体金属を設けたことを特徴とするもの
である。
した半導体装置において、前記スルーホールに蒸着又は
めっきによって導体金属を設けたことを特徴とするもの
である。
【００１４】半導体素子を貫通するスルーホールに対
し、蒸着又はめっき等により導体金属を設けることによ
って、チップサイズ内で容易に表面側から裏面側と導通
をとることができる。
し、蒸着又はめっき等により導体金属を設けることによ
って、チップサイズ内で容易に表面側から裏面側と導通
をとることができる。
【００１５】更に、本発明にかかる半導体装置は、上記
した半導体装置において、前記スルーホールに絶縁性樹
脂を充填して穴埋めしたことを特徴とするものである。
した半導体装置において、前記スルーホールに絶縁性樹
脂を充填して穴埋めしたことを特徴とするものである。
【００１６】このようにスルーホールに絶縁性樹脂を充
填して穴埋めすることによって、絶縁性を確保すること
ができる。
填して穴埋めすることによって、絶縁性を確保すること
ができる。
【００１７】更にまた、本発明にかかる半導体装置は、
上記した半導体装置において、前記半導体素子の表面に
表面保護膜を形成すると共に、裏面に前記ランドを開口
により逃がした裏面保護膜を形成したことを特徴とする
ものである。
上記した半導体装置において、前記半導体素子の表面に
表面保護膜を形成すると共に、裏面に前記ランドを開口
により逃がした裏面保護膜を形成したことを特徴とする
ものである。
【００１８】上記のように半導体素子の表面及び裏面に
それぞれ表面保護膜及び裏面保護膜を形成し、半導体素
子の表面及び裏面を覆うことによって、樹脂封止しなく
ても半導体素子を十分保護することができる。
それぞれ表面保護膜及び裏面保護膜を形成し、半導体素
子の表面及び裏面を覆うことによって、樹脂封止しなく
ても半導体素子を十分保護することができる。
【００１９】
【発明の実施の形態】以下に本発明の実施形態を図１乃
至図３に基づいて説明する。図１は本発明の実施形態に
かかる半導体装置の表面図、図２はその縦断面図、図３
はその裏面図である。
至図３に基づいて説明する。図１は本発明の実施形態に
かかる半導体装置の表面図、図２はその縦断面図、図３
はその裏面図である。
【００２０】図中において、１は半導体素子であり、所
定の幅寸法と厚さ寸法を有する方形のチップからなるも
のである。この半導体素子１の表面２側には、図示のよ
うに半導体素子の機能部としての表面パターン３が形成
されている。また、半導体素子１の周辺部には、裏面６
側に貫通するスルーホール４がレーザー加工等によって
形成されている。
定の幅寸法と厚さ寸法を有する方形のチップからなるも
のである。この半導体素子１の表面２側には、図示のよ
うに半導体素子の機能部としての表面パターン３が形成
されている。また、半導体素子１の周辺部には、裏面６
側に貫通するスルーホール４がレーザー加工等によって
形成されている。
【００２１】スルーホール４には、導体としての導体金
属５が蒸着あるいはめっき等によって設けられ、この導
体金属５と表面パターン３とを接続することにより裏面
６側に導通が取られるようになっている。なお、このス
ルーホール４の内側に絶縁性樹脂７を充填し、スルーホ
ール４を穴埋めすることにより絶縁性を向上させるよう
にしてもよい。
属５が蒸着あるいはめっき等によって設けられ、この導
体金属５と表面パターン３とを接続することにより裏面
６側に導通が取られるようになっている。なお、このス
ルーホール４の内側に絶縁性樹脂７を充填し、スルーホ
ール４を穴埋めすることにより絶縁性を向上させるよう
にしてもよい。
【００２２】一方、半導体素子１の裏面６側には、裏面
６側に貫通しているスルーホール４から導体金属５に接
続された裏面パターン８が形成されている。この裏面パ
ターン８は、外部端子としてのランド９の繋がってお
り、該ランド９を介して図示されていないマザーボード
に実装できるようになっている。
６側に貫通しているスルーホール４から導体金属５に接
続された裏面パターン８が形成されている。この裏面パ
ターン８は、外部端子としてのランド９の繋がってお
り、該ランド９を介して図示されていないマザーボード
に実装できるようになっている。
【００２３】また、半導体素子１の表面２側には、半導
体素子１の表面２を覆うように薄い表面保護膜１０が設
けられており、同様にその裏面６側には、ランド９を開
口により逃がして半導体素子１の裏面６を覆うように薄
い裏面保護膜１１が設けられている。
体素子１の表面２を覆うように薄い表面保護膜１０が設
けられており、同様にその裏面６側には、ランド９を開
口により逃がして半導体素子１の裏面６を覆うように薄
い裏面保護膜１１が設けられている。
【００２４】しかして、上記の実施形態によると、半導
体素子１の表面２側に形成されている表面パターン３か
ら裏面６側に貫通しているスルーホール４を介して裏面
６側に導体金属５により導通を取り、この半導体素子１
の裏面６側にスルーホール４の導体金属５に接続された
裏面パターン８を形成すると共に、該裏面パターン８に
繋がる外部端子としてのランド９を形成することによっ
て、半導体装置を構成することができる。
体素子１の表面２側に形成されている表面パターン３か
ら裏面６側に貫通しているスルーホール４を介して裏面
６側に導体金属５により導通を取り、この半導体素子１
の裏面６側にスルーホール４の導体金属５に接続された
裏面パターン８を形成すると共に、該裏面パターン８に
繋がる外部端子としてのランド９を形成することによっ
て、半導体装置を構成することができる。
【００２５】このため、半導体装置として、従来のＣＳ
Ｐパッケージのようにボンディングワイヤを接続するた
めのスペースを必要とせず、その幅寸法を半導体チップ
サイズと全く同等サイズとすることができる。また、半
導体素子１の裏面６を利用して裏面パターン８を引き回
し、裏面６に形成された外部端子としてのランド９に繋
ぐようにしているため、厚さ寸法も封止用樹脂や半田ボ
ールを必要としない分だけ薄くすることができ、半導体
チップサイズと略同等サイズとすることができる。
Ｐパッケージのようにボンディングワイヤを接続するた
めのスペースを必要とせず、その幅寸法を半導体チップ
サイズと全く同等サイズとすることができる。また、半
導体素子１の裏面６を利用して裏面パターン８を引き回
し、裏面６に形成された外部端子としてのランド９に繋
ぐようにしているため、厚さ寸法も封止用樹脂や半田ボ
ールを必要としない分だけ薄くすることができ、半導体
チップサイズと略同等サイズとすることができる。
【００２６】従って、半導体装置のサイズを幅寸法、厚
さ寸法とも文字通り半導体チップサイズと同等サイズと
することができ、これによって半導体装置の実装をより
高密度化し、電子機器の高性能化、高密度化に対応する
ことができる。
さ寸法とも文字通り半導体チップサイズと同等サイズと
することができ、これによって半導体装置の実装をより
高密度化し、電子機器の高性能化、高密度化に対応する
ことができる。
【００２７】更に、半導体素子１のダイボンディング、
ボンディングワイヤの接続、樹脂封止等を不要にするこ
とができるため、半導体装置の製造工程からそれらの工
程を省略して工程数を減らし、所要製造時間を短縮する
ことができると共に、配線基板、半田ボール、封止用樹
脂等の材料を不要とすることができるため、生産効率の
向上と材料費の節減により、大幅なコストダウンを期待
することができる。
ボンディングワイヤの接続、樹脂封止等を不要にするこ
とができるため、半導体装置の製造工程からそれらの工
程を省略して工程数を減らし、所要製造時間を短縮する
ことができると共に、配線基板、半田ボール、封止用樹
脂等の材料を不要とすることができるため、生産効率の
向上と材料費の節減により、大幅なコストダウンを期待
することができる。
【００２８】なお、スルーホール４を絶縁性樹脂７を充
填して穴埋めしているため、絶縁性を確保することがで
きると共に、半導体素子１の表面、裏面をそれぞれ表面
保護膜１０及び裏面保護膜１１で覆っているため、半導
体素子１を十分保護することができる。
填して穴埋めしているため、絶縁性を確保することがで
きると共に、半導体素子１の表面、裏面をそれぞれ表面
保護膜１０及び裏面保護膜１１で覆っているため、半導
体素子１を十分保護することができる。
【００２９】
【発明の効果】以上に詳細に説明したように、本発明に
かかる半導体装置によると、半導体装置を半導体チップ
サイズと全く同等サイズに構成できるため、より小さ
く、より薄くという要求を十分満たすことができ、半導
体装置の高密度実装化に寄与することができる。また、
樹脂封止等の省略して製造工程を少なくし、生産効率を
高めることができると共に、封止用樹脂等の材料を不要
にし、材料費を節減することができるため、製造コスト
を大幅に低減してコストダウンを図ることができる。
かかる半導体装置によると、半導体装置を半導体チップ
サイズと全く同等サイズに構成できるため、より小さ
く、より薄くという要求を十分満たすことができ、半導
体装置の高密度実装化に寄与することができる。また、
樹脂封止等の省略して製造工程を少なくし、生産効率を
高めることができると共に、封止用樹脂等の材料を不要
にし、材料費を節減することができるため、製造コスト
を大幅に低減してコストダウンを図ることができる。
【図１】本発明の実施形態にかかる半導体装置の表面図
である。
である。
【図２】本発明の実施形態にかかる半導体装置の縦断面
図である。
図である。
【図３】本発明の実施形態にかかる半導体装置の裏面図
である。
である。
【図４】従来のＣＳＰチップサイズパッケージの断面図
である。
である。
【図５】従来のウエーハレベルＣＳＰの断面図である。
１…半導体素子、２…表面、３…表面パターン、４…ス
ルーホール、５…導体金属、６…裏面、７…絶縁性樹
脂、８…裏面パターン、９…ランド、１０…表面保護
膜、１１…裏面保護膜
ルーホール、５…導体金属、６…裏面、７…絶縁性樹
脂、８…裏面パターン、９…ランド、１０…表面保護
膜、１１…裏面保護膜
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/768 Ｈ０１Ｌ 21/88 Ｊ 21/90 Ｂ
Claims (4)
- 【請求項１】 半導体素子の表面に形成した表面パター
ンからスルーホールを介して半導体素子の裏面に導通を
とり、 この半導体素子の裏面に前記スルーホールに接続された
裏面パターンを形成すると共に、同裏面パターンに繋が
る外部端子としてのランドを形成したことを特徴とする
半導体装置。 - 【請求項２】 前記スルーホールに蒸着又はめっきによ
って導体金属を設けたことを特徴とする請求項１に記載
の半導体装置。 - 【請求項３】 前記スルーホールに絶縁性樹脂を充填し
て穴埋めしたことを特徴とする請求項１又は２のいずれ
かに記載の半導体装置。 - 【請求項４】 前記半導体素子の表面に表面保護膜を形
成すると共に、裏面に前記ランドを開口により逃がした
裏面保護膜を形成したことを特徴とする請求項１乃至３
に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001017799A JP2002222900A (ja) | 2001-01-26 | 2001-01-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001017799A JP2002222900A (ja) | 2001-01-26 | 2001-01-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002222900A true JP2002222900A (ja) | 2002-08-09 |
Family
ID=18883922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001017799A Pending JP2002222900A (ja) | 2001-01-26 | 2001-01-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002222900A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006019363A (ja) * | 2004-06-30 | 2006-01-19 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| JP2008078327A (ja) * | 2006-09-20 | 2008-04-03 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
| JP2009094235A (ja) * | 2007-10-05 | 2009-04-30 | Fujikura Ltd | 半導体装置及びその製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03205837A (ja) * | 1990-01-08 | 1991-09-09 | Nec Corp | 半導体装置 |
| JPH0529537A (ja) * | 1991-07-19 | 1993-02-05 | Fujitsu Ltd | 半導体モジユール構造 |
| JPH08213427A (ja) * | 1995-02-07 | 1996-08-20 | Sharp Corp | 半導体チップおよびマルチチップ半導体モジュール |
| JP2000357693A (ja) * | 1999-06-16 | 2000-12-26 | Nec Corp | 半導体装置および半導体基板貫通導体の形成方法 |
-
2001
- 2001-01-26 JP JP2001017799A patent/JP2002222900A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03205837A (ja) * | 1990-01-08 | 1991-09-09 | Nec Corp | 半導体装置 |
| JPH0529537A (ja) * | 1991-07-19 | 1993-02-05 | Fujitsu Ltd | 半導体モジユール構造 |
| JPH08213427A (ja) * | 1995-02-07 | 1996-08-20 | Sharp Corp | 半導体チップおよびマルチチップ半導体モジュール |
| JP2000357693A (ja) * | 1999-06-16 | 2000-12-26 | Nec Corp | 半導体装置および半導体基板貫通導体の形成方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006019363A (ja) * | 2004-06-30 | 2006-01-19 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| JP4522167B2 (ja) * | 2004-06-30 | 2010-08-11 | 三洋電機株式会社 | 半導体装置およびその製造方法 |
| JP2008078327A (ja) * | 2006-09-20 | 2008-04-03 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
| JP2009094235A (ja) * | 2007-10-05 | 2009-04-30 | Fujikura Ltd | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11205604B2 (en) | Semiconductor package including a thermal conductive layer and method of manufacturing the same | |
| US8890310B2 (en) | Power module package having excellent heat sink emission capability and method for manufacturing the same | |
| US20050127492A1 (en) | Semiconductor packages for enhanced number of terminals, speed and power performance | |
| JPH0846136A (ja) | 半導体装置 | |
| KR20030096461A (ko) | 고전압용 ｂｇａ 패키지와 그에 사용되는 히트 스프레더및 제조방법 | |
| US9576873B2 (en) | Integrated circuit packaging system with routable trace and method of manufacture thereof | |
| JP4834369B2 (ja) | 半導体装置 | |
| US7187070B2 (en) | Stacked package module | |
| CN111725146A (zh) | 电子封装件及其制法 | |
| US9230895B2 (en) | Package substrate and fabrication method thereof | |
| KR100675030B1 (ko) | 집적 회로 패키지 | |
| JP4084737B2 (ja) | 半導体装置 | |
| JP2002222900A (ja) | 半導体装置 | |
| KR20010063236A (ko) | 적층 패키지와 그 제조 방법 | |
| KR20130112353A (ko) | 반도체 패키지 및 그 제조방법 | |
| CN111710672A (zh) | 一种半导体封装件及其制备方法 | |
| KR100778913B1 (ko) | 냉매를 방열재로 사용한 반도체 패키지 | |
| JP2003332515A (ja) | 半導体集積回路装置およびその製造方法 | |
| US20050082658A1 (en) | Simplified stacked chip assemblies | |
| JP2765632B2 (ja) | 半導体装置用パッケージ | |
| JP3491606B2 (ja) | 半導体デバイスとその製造方法 | |
| JPH0685102A (ja) | 半導体集積回路装置 | |
| JP2000068423A (ja) | 半導体装置及びその製造方法 | |
| CN116364668A (zh) | 封装结构及封装方法 | |
| KR20000026099A (ko) | 칩크기 반도체 패키지와 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071214 |
|
| RD02 | Notification of acceptance of power of attorney |
Effective date: 20091009 Free format text: JAPANESE INTERMEDIATE CODE: A7422 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091020 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20091027 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091027 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091217 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100803 |