JPH0685102A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH0685102A
JPH0685102A JP4255911A JP25591192A JPH0685102A JP H0685102 A JPH0685102 A JP H0685102A JP 4255911 A JP4255911 A JP 4255911A JP 25591192 A JP25591192 A JP 25591192A JP H0685102 A JPH0685102 A JP H0685102A
Authority
JP
Japan
Prior art keywords
wiring pattern
conductor wiring
integrated circuit
semiconductor element
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4255911A
Other languages
English (en)
Inventor
Toshio Komiyama
利男 込山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4255911A priority Critical patent/JPH0685102A/ja
Publication of JPH0685102A publication Critical patent/JPH0685102A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 半導体集積回路装置の薄型・狭ピッチ（多ピ
ン）化および低コストを実現する。 【構成】 回路基板１の一方の面から座グリ９加工を
し、底面に導体配線パターン４を露出させて半導体素子
７を搭載する。さらに前記導体配線パターン４と半導体
素子７を金属細線８で接続し、座グリ９に外装樹脂３を
入れることにより半導体素子７および金属細線８を電気
的、かつ機械的に保護する。また導体配線パターン４の
延長に外部電極２を設けている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置に
関し、特に回路基板に半導体素子を搭載する構造に関す
る。
【０００２】
【従来の技術】従来、この種の半導体集積回路素子は図
６（ａ），（ｂ）に示すように、有機材料等からなる回
路基板１上に設けた座グリ９の内側に半導体素子７を絶
縁性または導電性の接着剤６を介して搭載すると共に、
接着剤６を加熱することにより回路基板１と半導体素子
７を機械的に固着している。
【０００３】さらに金属細線８により半導体素子７の上
面に設けられた電極（図示せず）と回路基板１上に設け
られた導体配線パターン４とをワイヤボンディング法に
て電気的に接続すると共に、導体配線パターン４を介し
て回路基板１の側面に形成されたスルーホール電極１１
と電気的に接続している。半導体素子７と金属細線８と
は、樹脂枠１３により制限された内側の領域に塗布され
た外装樹脂３で機械的、かつ電気的に保護されている。
【０００４】
【発明が解決しようとする課題】この従来の半導体集積
回路装置では、回路基板１に設けた座グリ９に半導体素
子７を搭載し、さらに金属細線８で接続した後、機械
的，電気的、かつ表面が平坦な面実装対応とするため樹
脂枠１３を用い、外装樹脂３で保護する構造となってい
る。従って厚みに限界があり、薄型化の問題があった。
【０００５】また、スルーホール電極１１はドリルで穴
あけ加工を機械的にしているため、狭ピッチ，多ピン対
応として技術的に任意精度および小径化が難しく、さら
にコスト的に高くなるという問題があった。
【０００６】本発明の目的は、薄型・狭ピッチ化及び低
コストを実現した半導体集積回路装置を提供することに
ある。
【０００７】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体集積回路装置は、導体配線パタ
ーンと、半導体素子と、外部端子とを有する半導体集積
回路装置であって、導体配線パターンは、回路基板の座
グリの底面に設けられたものであり、半導体素子は、前
記座グリ内に設けられて導体配線パターンに接続され、
外装樹脂で封止されたものであり、外部端子は、導体配
線パターンの延長部に該パターンに導通されて設けられ
たものである。
【０００８】
【作用】従来のように樹脂枠を必要とせず、薄型化が実
現される。導体配線パターンの延長部に外部端子が設け
られるため、従来と同一の実装方法を採用できるととも
に、狭ピッチ対応が可能となる。
【０００９】
【実施例】次に本発明について図面を参照して説明す
る。
【００１０】図１（ａ）は、本発明の実施例１を示す斜
視図、図１（ｂ）は、断面図である。
【００１１】図において、所定の導体配線パターン及び
ソルダーレジスト５とを設けた有機材料等からなる回路
基板１の一方の面に座グリ９を加工すると共に、底面に
導体配線パターン４を露出させて設けている。
【００１２】さらに導体配線パターン４にパターンメッ
キ技術によりＮｉメッキ，Ａｕメッキまたははんだメッ
キを必要に応じて施す。
【００１３】次に座グリ９の内側に、例えば３００〜５
００μｍ厚の半導体素子７を搭載し、さらに例えば１５
０〜２００℃、かつ６０〜９０分の加熱により固着す
る。また半導体素子７の上面に設けられた電極（図示せ
ず）と座グリ９の内側に設けられた導体配線パターン４
とをボンディング法にて金属細線８で電気的に接続して
いる。
【００１４】さらに金属細線８及び半導体素子７を電気
的、かつ機械的に保護するために座グリ９の内側に例え
ばエポキシ系の外装樹脂３をポッティング法またはトラ
ンスファモールド法により封止する。また前記導体配線
パターン４の延長部は外部電極２と電気的に接続されて
いる。
【００１５】図２は、本発明の実施例２を示す断面図で
ある。本実施例は、半導体素子７と導体配線パターン４
とをはんだバンプ１０にて接続したものである。
【００１６】図３は本発明の実施例３を示す断面図であ
る。本実施例は、図２の半導体素子７の裏面に放熱フィ
ン１２を設けて発熱を外部に放散できるようにしたもの
である。
【００１７】図４は本発明の実施例４を示す断面図であ
る。本実施例では、図２の半導体素子７の搭載面を貫通
させ、さらに貫通部に半導体素子７を配置したものであ
る。本実施例によれば、半導体集積回路装置の全体厚を
従来より約３０〜５０％薄型にできると共に、接着剤６
および加熱固着工程を省略できる。
【００１８】図５（ａ），（ｂ）は本発明の実施例５を
示す図である。本実施例は、導体配線パターン４が回路
基板１に埋め込まれた構造としたものである。
【００１９】
【発明の効果】以上説明したように本発明は、回路基板
１の座グリ９の底面に導体配線パターン４を露出させ、
半導体素子７と金属細線８またははんだバンプ１０で接
続することにより、従来のパッケージ厚より約３０〜５
０％薄型化することができる。
【００２０】また導体配線パターン４の延長部に外部電
極２を設けることにより従来と同一実装方法ができると
共に、０．５ｍｍピッチ以下の狭ピッチ対応も可動とな
る。さらに加工および資材面ではスルーホール加工の省
略，両面から片面基板化および樹脂枠１３の省略等によ
りコスト低減ができる。
【００２１】また半導体素子７の裏面に放熱フィン１２
を設けることで半導体素子７の発熱を放熱フィン１２を
介して外部に放散できるため従来より数倍の放熱効果が
ある。従ってハイパワー系の半導体素子７の搭載も可能
となる。
【図面の簡単な説明】
【図１】（ａ）は本発明の実施例１を示す斜視図、
（ｂ）は同断面図である。
【図２】本発明の実施例２を示す断面図である。
【図３】本発明の実施例３を示す断面図である。
【図４】本発明の実施例４を示す断面図である。
【図５】（ａ）は本発明の実施例５を示す斜視図、
（ｂ）は同断面図である。
【図６】（ａ）は従来の半導体集積回路装置を示す斜視
図、（ｂ）は同断面図である。
【符号の説明】
１ 回路基板 ２ 外部電極 ３ 外装樹脂 ４ 導体配線パターン ５ ソルダーレジスト ６ 接着剤 ７ 半導体素子 ８ 金属細線 ９ 座グリ １０ はんだバンプ １１ スルーホール電極 １２ 放熱フィン １３ 樹脂枠

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 導体配線パターンと、半導体素子と、外
    部端子とを有する半導体集積回路装置であって、 導体配線パターンは、回路基板の座グリの底面に設けら
    れたものであり、 半導体素子は、前記座グリ内に設けられて導体配線パタ
    ーンに接続され、外装樹脂で封止されたものであり、 外部端子は、導体配線パターンの延長部に該パターンに
    導通されて設けられたものであることを特徴とする半導
    体集積回路装置。
JP4255911A 1992-08-31 1992-08-31 半導体集積回路装置 Pending JPH0685102A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4255911A JPH0685102A (ja) 1992-08-31 1992-08-31 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4255911A JPH0685102A (ja) 1992-08-31 1992-08-31 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPH0685102A true JPH0685102A (ja) 1994-03-25

Family

ID=17285286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4255911A Pending JPH0685102A (ja) 1992-08-31 1992-08-31 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPH0685102A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147251A (ja) * 2006-12-06 2008-06-26 Murata Mfg Co Ltd 複合基板
US9327552B2 (en) 2012-05-31 2016-05-03 Hino Motors, Ltd. Bearing structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59215750A (ja) * 1983-05-23 1984-12-05 Sanyo Electric Co Ltd 記憶用半導体装置
JPH0613488A (ja) * 1992-06-24 1994-01-21 Fuji Film Micro Device Kk 回路基板とその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59215750A (ja) * 1983-05-23 1984-12-05 Sanyo Electric Co Ltd 記憶用半導体装置
JPH0613488A (ja) * 1992-06-24 1994-01-21 Fuji Film Micro Device Kk 回路基板とその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147251A (ja) * 2006-12-06 2008-06-26 Murata Mfg Co Ltd 複合基板
US9327552B2 (en) 2012-05-31 2016-05-03 Hino Motors, Ltd. Bearing structure

Similar Documents

Publication Publication Date Title
US6638792B2 (en) Method for fabricating BOC semiconductor package
JPH05109802A (ja) 半導体装置
US6020626A (en) Semiconductor device
JP2005079489A (ja) 半導体装置
JP2000299423A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2000323610A (ja) フィルムキャリア型半導体装置
JP3912445B2 (ja) 半導体装置
JP2803656B2 (ja) 半導体装置
JPH0685102A (ja) 半導体集積回路装置
JP2691352B2 (ja) 電子部品塔載装置
JP3297959B2 (ja) 半導体装置
JPH08274214A (ja) 半導体装置
JP2612468B2 (ja) 電子部品搭載用基板
JP3576228B2 (ja) 表面実装型半導体装置
JP3034657B2 (ja) 半導体装置用パッケージ
JP2000133745A (ja) 半導体装置
JP3033541B2 (ja) Ｔａｂテープ、半導体装置及び半導体装置の製造方法
JPH10150065A (ja) チップサイズパッケージ
JP2004072113A (ja) 熱的に強化された集積回路パッケージ
JPH05211274A (ja) リードフレーム及び半導体装置
JP2649251B2 (ja) 電子部品搭載用基板
JP2946361B2 (ja) 電子部品搭載用基板
JP3177934B2 (ja) マルチチップ半導体装置
JP2784209B2 (ja) 半導体装置
JP3092676B2 (ja) 半導体装置