JP2000133745A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000133745A JP2000133745A JP10306116A JP30611698A JP2000133745A JP 2000133745 A JP2000133745 A JP 2000133745A JP 10306116 A JP10306116 A JP 10306116A JP 30611698 A JP30611698 A JP 30611698A JP 2000133745 A JP2000133745 A JP 2000133745A
- Authority
- JP
- Japan
- Prior art keywords
- metal core
- opening
- circuit board
- core
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
(57)【要約】
【課題】 メタルコアを電源接続用やグランド接続用に
利用することができる半導体装置を提供する。 【解決手段】 第一のメタルコア１ａと第二のメタルコ
ア１ｂを電気導電性の接着剤２で張り合わせ、第一のメ
タルコア１ａに開口部３を設けて開口部３の底面に第二
のメタルコア１ｂを露出させる。開口部３より大きな開
口の開口窓６を設けた回路板７を上記第一のメタルコア
１ａの表面に接着して開口窓６内に開口部３の周辺の第
一のメタルコア１ａを露出させる。第一のメタルコア１
ａの開口部３内において第二のメタルコア１ｂに半導体
チップ４を電気絶縁性の接着剤５で接着して搭載する。
回路板３に半導体チップ４をワイヤー８で接続すると共
に第一のメタルコア１ａの開口窓６内に露出する表面に
半導体チップ４をワイヤー９で接続する。
利用することができる半導体装置を提供する。 【解決手段】 第一のメタルコア１ａと第二のメタルコ
ア１ｂを電気導電性の接着剤２で張り合わせ、第一のメ
タルコア１ａに開口部３を設けて開口部３の底面に第二
のメタルコア１ｂを露出させる。開口部３より大きな開
口の開口窓６を設けた回路板７を上記第一のメタルコア
１ａの表面に接着して開口窓６内に開口部３の周辺の第
一のメタルコア１ａを露出させる。第一のメタルコア１
ａの開口部３内において第二のメタルコア１ｂに半導体
チップ４を電気絶縁性の接着剤５で接着して搭載する。
回路板３に半導体チップ４をワイヤー８で接続すると共
に第一のメタルコア１ａの開口窓６内に露出する表面に
半導体チップ４をワイヤー９で接続する。
Description
【０００１】
【発明の属する技術分野】本発明は、メタルコアを基板
とする半導体装置に関するものである。
とする半導体装置に関するものである。
【０００２】
【従来の技術】メタルコア１を基板とする半導体装置
は、メタルコアによって高い放熱性を得ることができる
ので、実装の高密度化や高容量化に伴って発熱が大きく
なっている半導体装置に盛んに適用されている。
は、メタルコアによって高い放熱性を得ることができる
ので、実装の高密度化や高容量化に伴って発熱が大きく
なっている半導体装置に盛んに適用されている。
【０００３】そしてこのようなメタルコア１を基板とす
る半導体装置の一例として、図２に示すものがある。こ
のものは、開口部１５，１６をそれぞれ設けた回路板１
７，１８を接着剤１９で接合すると共に回路板１７，１
８を接着剤２０でメタルコア１の片面に接着してあり、
回路板１７の開口部１５内において開口部１５の底面に
露出するメタルコア１の表面に半導体チップ４が接着剤
２１で実装してある。そして半導体チップ４は回路板１
７，１８にそれぞれワイヤー２２で接続してある。図２
において２３はバンプ等で形成した端子である。
る半導体装置の一例として、図２に示すものがある。こ
のものは、開口部１５，１６をそれぞれ設けた回路板１
７，１８を接着剤１９で接合すると共に回路板１７，１
８を接着剤２０でメタルコア１の片面に接着してあり、
回路板１７の開口部１５内において開口部１５の底面に
露出するメタルコア１の表面に半導体チップ４が接着剤
２１で実装してある。そして半導体チップ４は回路板１
７，１８にそれぞれワイヤー２２で接続してある。図２
において２３はバンプ等で形成した端子である。
【０００４】
【発明が解決しようとする課題】上記のように形成され
る半導体装置は、メタルコア１によって高い放熱性を得
ることができる。しかし、半導体チップ４は、開口部１
５の底面に露出するメタルコア１の表面に電気絶縁性を
有する接着剤２１で接着して実装されているが、この接
着剤２１がメタルコア１の表面に沿って流れ、開口部１
５の底面に露出するメタルコア１の表面がこの接着剤２
１で覆われるおそれがある。このために、半導体チップ
４を開口部１５の底面に露出するメタルコア１の表面に
ワイヤー２２で接続することができない。従って、メタ
ルコア１を半導体チップ４の電源接続用やグランド接続
用に利用することが難しいという問題があった。
る半導体装置は、メタルコア１によって高い放熱性を得
ることができる。しかし、半導体チップ４は、開口部１
５の底面に露出するメタルコア１の表面に電気絶縁性を
有する接着剤２１で接着して実装されているが、この接
着剤２１がメタルコア１の表面に沿って流れ、開口部１
５の底面に露出するメタルコア１の表面がこの接着剤２
１で覆われるおそれがある。このために、半導体チップ
４を開口部１５の底面に露出するメタルコア１の表面に
ワイヤー２２で接続することができない。従って、メタ
ルコア１を半導体チップ４の電源接続用やグランド接続
用に利用することが難しいという問題があった。
【０００５】本発明は上記の点に鑑みてなされたもので
あり、メタルコアを電源接続用やグランド接続用に利用
することができる半導体装置を提供することを目的とす
るものである。
あり、メタルコアを電源接続用やグランド接続用に利用
することができる半導体装置を提供することを目的とす
るものである。
【０００６】
【課題を解決するための手段】本発明に係る半導体装置
は、第一のメタルコア１ａと第二のメタルコア１ｂを電
気導電性の接着剤２で張り合わせ、第一のメタルコア１
ａに開口部３を設けて開口部３の底面に第二のメタルコ
ア１ｂを露出させ、開口部３より大きな開口の開口窓６
を設けた回路板７を上記第一のメタルコア１ａの表面に
接着して開口窓６内に開口部３の周辺の第一のメタルコ
ア１ａを露出させ、第一のメタルコア１ａの開口部３内
において第二のメタルコア１ｂに半導体チップ４を電気
絶縁性の接着剤５で接着して搭載し、回路板３に半導体
チップ４をワイヤー８で接続すると共に第一のメタルコ
ア１ａの開口窓６内に露出する表面に半導体チップ４を
ワイヤー９で接続して成ることを特徴とするものであ
る。
は、第一のメタルコア１ａと第二のメタルコア１ｂを電
気導電性の接着剤２で張り合わせ、第一のメタルコア１
ａに開口部３を設けて開口部３の底面に第二のメタルコ
ア１ｂを露出させ、開口部３より大きな開口の開口窓６
を設けた回路板７を上記第一のメタルコア１ａの表面に
接着して開口窓６内に開口部３の周辺の第一のメタルコ
ア１ａを露出させ、第一のメタルコア１ａの開口部３内
において第二のメタルコア１ｂに半導体チップ４を電気
絶縁性の接着剤５で接着して搭載し、回路板３に半導体
チップ４をワイヤー８で接続すると共に第一のメタルコ
ア１ａの開口窓６内に露出する表面に半導体チップ４を
ワイヤー９で接続して成ることを特徴とするものであ
る。
【０００７】また請求項２の発明は、上記第一のメタル
コア１ａのワイヤー９を接続する箇所には金メッキ１０
が施されていることを特徴とするものである。
コア１ａのワイヤー９を接続する箇所には金メッキ１０
が施されていることを特徴とするものである。
【０００８】また請求項３の発明は、上記回路板７は１
層以上の回路１１を有することを特徴とするものであ
る。
層以上の回路１１を有することを特徴とするものであ
る。
【０００９】また請求項４の発明は、第一のメタルコア
１ａに回路板７を電気導電性のある接着剤１２で接着す
ることを特徴とするものである。
１ａに回路板７を電気導電性のある接着剤１２で接着す
ることを特徴とするものである。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態の一例
を図１に基づいて説明する。
を図１に基づいて説明する。
【００１１】本発明では２枚のメタルコア１ａ，１ｂを
用いるものであり、第一のメタルコア１ａにはその中央
部において開口部３が形成してある。そして第二のメタ
ルコア１ｂの表面に電気導電性を有する接着剤２で第一
のメタルコア１ａを接着して一体化してあり、第一のメ
タルコア１ａの開口部３の底面に第二のメタルコア１ｂ
の表面が露出されるようにしてある。
用いるものであり、第一のメタルコア１ａにはその中央
部において開口部３が形成してある。そして第二のメタ
ルコア１ｂの表面に電気導電性を有する接着剤２で第一
のメタルコア１ａを接着して一体化してあり、第一のメ
タルコア１ａの開口部３の底面に第二のメタルコア１ｂ
の表面が露出されるようにしてある。
【００１２】また回路板７は複数層の回路１１を設けた
多層配線板で形成してあり、その中央部に第一のメタル
コア１ａの開口部３の開口径より大きな開口窓６が設け
てある。回路板７の背面（メタルコア１ａの側の面）に
はほぼ全面に亘るべた面で回路１１ａが設けてあり、こ
の回路１１ａは回路板７の表面（メタルコア１ａと反対
側の面）の回路１１ｂとスルーホール（あるいはバイア
ホール）２５で電気的に接続してある。
多層配線板で形成してあり、その中央部に第一のメタル
コア１ａの開口部３の開口径より大きな開口窓６が設け
てある。回路板７の背面（メタルコア１ａの側の面）に
はほぼ全面に亘るべた面で回路１１ａが設けてあり、こ
の回路１１ａは回路板７の表面（メタルコア１ａと反対
側の面）の回路１１ｂとスルーホール（あるいはバイア
ホール）２５で電気的に接続してある。
【００１３】この回路板７は回路１１ａを設けた側の面
で、第一のメタルコア１ａの表面に電気導電性を有する
接着剤１２で接着してある。この回路板７の開口窓６内
に第一のメタルコア１ａの開口部３が位置するように第
一のメタルコア１ａに回路板７を接着するものであり、
開口窓６内に開口部３の周辺の第一のメタルコア１ａの
表面が露出されるものである。
で、第一のメタルコア１ａの表面に電気導電性を有する
接着剤１２で接着してある。この回路板７の開口窓６内
に第一のメタルコア１ａの開口部３が位置するように第
一のメタルコア１ａに回路板７を接着するものであり、
開口窓６内に開口部３の周辺の第一のメタルコア１ａの
表面が露出されるものである。
【００１４】そして、第一のメタルコア１ａの開口部３
の底面に露出される第二のメタルコア１ｂの表面に、Ｉ
Ｃチップなどの半導体チップ４を電気絶縁性の接着剤５
で接着することによって、半導体チップ４を搭載するよ
うにしてある。この半導体チップ４は、その電極２６と
回路板７の表面の回路１１との間に金線などのワイヤー
８をボンディングすることによって、回路板７に電気的
に接続されている。また半導体チップ４は、開口窓６内
において露出している第一のメタルコア１ａの表面とそ
の電極２６との間に金線などのワイヤー９をボンディン
グすることによって、第一のメタルコア１ａと電気的に
接続されている。開口部３の底面に露出される第二のメ
タルコア１ｂの表面には半導体チップ４が絶縁性接着剤
５で接着されており、この絶縁性接着剤５が流れて第二
のメタルコア１ｂの表面が覆われ、半導体チップ４を第
二のメタルコア１ｂには接続できないおそれがあるが、
開口窓６内において露出している第一のメタルコア１ａ
の表面にはこのような問題がなく、ワイヤー９で半導体
チップ４を第一のメタルコア１ａに接続することができ
るものである。このワイヤー９が接続される部分の第一
のメタルコア１ａの表面には金メッキ１０が施してあ
り、第一のメタルコア１ａに対する金線で形成されるワ
イヤー９のボンディング強度を高く得ることができるよ
うにしてある。
の底面に露出される第二のメタルコア１ｂの表面に、Ｉ
Ｃチップなどの半導体チップ４を電気絶縁性の接着剤５
で接着することによって、半導体チップ４を搭載するよ
うにしてある。この半導体チップ４は、その電極２６と
回路板７の表面の回路１１との間に金線などのワイヤー
８をボンディングすることによって、回路板７に電気的
に接続されている。また半導体チップ４は、開口窓６内
において露出している第一のメタルコア１ａの表面とそ
の電極２６との間に金線などのワイヤー９をボンディン
グすることによって、第一のメタルコア１ａと電気的に
接続されている。開口部３の底面に露出される第二のメ
タルコア１ｂの表面には半導体チップ４が絶縁性接着剤
５で接着されており、この絶縁性接着剤５が流れて第二
のメタルコア１ｂの表面が覆われ、半導体チップ４を第
二のメタルコア１ｂには接続できないおそれがあるが、
開口窓６内において露出している第一のメタルコア１ａ
の表面にはこのような問題がなく、ワイヤー９で半導体
チップ４を第一のメタルコア１ａに接続することができ
るものである。このワイヤー９が接続される部分の第一
のメタルコア１ａの表面には金メッキ１０が施してあ
り、第一のメタルコア１ａに対する金線で形成されるワ
イヤー９のボンディング強度を高く得ることができるよ
うにしてある。
【００１５】このようにして半導体チップ４を実装した
後、半導体チップ４やワイヤー８，９を封止樹脂２７で
封止し、また回路板７の表面の回路１１にバンプなどの
外部端子２３を設けて、半導体装置を形成することがで
きるものである。
後、半導体チップ４やワイヤー８，９を封止樹脂２７で
封止し、また回路板７の表面の回路１１にバンプなどの
外部端子２３を設けて、半導体装置を形成することがで
きるものである。
【００１６】上記のように形成される半導体装置にあっ
て、第一及び第二のメタルコア１ａ，１ｂによって高い
放熱性を得ることができる。また半導体チップ４は第一
のメタルコア１ａにワイヤー９で電気的に接続されてい
るので、導電性接着剤で接合されている第一及び第二の
メタルコア１ａ，１ｂを電源あるいはグランドに接続し
ておくことによって、この第一及び第二のメタルコア１
ａ，１ｂを半導体チップ４の電源接続用あるいはグラン
ド接続用に利用することができるものである。また、回
路板７は導電性接着剤１２で第一のメタルコア１ａに接
着されており、回路板７の背面の回路１１ａはこの導電
性接着剤１２によって第一のメタルコア１ａに電気的に
接続されている。従って、第一及び第二のメタルコア１
ａ，１ｂを回路板７の電源接続用あるいはグランド接続
用に利用することができるものである。ここで、回路１
１ａは上記のように回路板７の背面のほぼ全面に亘る広
い面積で形成してあるので、回路板７のどの箇所からも
スルーホール２５によって表面の回路１１ｂをこの回路
１１ａに同電位で接続することができるものであり、電
源やグランドの引き回しが容易になるものである。
て、第一及び第二のメタルコア１ａ，１ｂによって高い
放熱性を得ることができる。また半導体チップ４は第一
のメタルコア１ａにワイヤー９で電気的に接続されてい
るので、導電性接着剤で接合されている第一及び第二の
メタルコア１ａ，１ｂを電源あるいはグランドに接続し
ておくことによって、この第一及び第二のメタルコア１
ａ，１ｂを半導体チップ４の電源接続用あるいはグラン
ド接続用に利用することができるものである。また、回
路板７は導電性接着剤１２で第一のメタルコア１ａに接
着されており、回路板７の背面の回路１１ａはこの導電
性接着剤１２によって第一のメタルコア１ａに電気的に
接続されている。従って、第一及び第二のメタルコア１
ａ，１ｂを回路板７の電源接続用あるいはグランド接続
用に利用することができるものである。ここで、回路１
１ａは上記のように回路板７の背面のほぼ全面に亘る広
い面積で形成してあるので、回路板７のどの箇所からも
スルーホール２５によって表面の回路１１ｂをこの回路
１１ａに同電位で接続することができるものであり、電
源やグランドの引き回しが容易になるものである。
【００１７】
【発明の効果】上記のように本発明は、第一のメタルコ
アと第二のメタルコアを電気導電性の接着剤で張り合わ
せ、第一のメタルコアに開口部を設けて開口部の底面に
第二のメタルコアを露出させ、開口部より大きな開口の
開口窓を設けた回路板を上記第一のメタルコアの表面に
接着して開口窓内に開口部の周辺の第一のメタルコアを
露出させ、第一のメタルコアの開口部内において第二の
メタルコアに半導体チップを電気絶縁性の接着剤で接着
して搭載し、回路板に半導体チップをワイヤーで接続す
ると共に第一のメタルコアの開口窓内に露出する表面に
半導体チップをワイヤーで接続するようにしたので、第
一及び第二のメタルコアによって高い放熱性を得ること
ができるのは勿論、また半導体チップは回路板の開口窓
に露出される第一のメタルコアにワイヤーで電気的に接
続することができ、電気導電性の接着剤で接合されてい
る第一及び第二のメタルコアを半導体チップの電源接続
用あるいはグランド接続用に利用することができるもの
である。
アと第二のメタルコアを電気導電性の接着剤で張り合わ
せ、第一のメタルコアに開口部を設けて開口部の底面に
第二のメタルコアを露出させ、開口部より大きな開口の
開口窓を設けた回路板を上記第一のメタルコアの表面に
接着して開口窓内に開口部の周辺の第一のメタルコアを
露出させ、第一のメタルコアの開口部内において第二の
メタルコアに半導体チップを電気絶縁性の接着剤で接着
して搭載し、回路板に半導体チップをワイヤーで接続す
ると共に第一のメタルコアの開口窓内に露出する表面に
半導体チップをワイヤーで接続するようにしたので、第
一及び第二のメタルコアによって高い放熱性を得ること
ができるのは勿論、また半導体チップは回路板の開口窓
に露出される第一のメタルコアにワイヤーで電気的に接
続することができ、電気導電性の接着剤で接合されてい
る第一及び第二のメタルコアを半導体チップの電源接続
用あるいはグランド接続用に利用することができるもの
である。
【００１８】また請求項２の発明は、上記第一のメタル
コアのワイヤーを接続する箇所には金メッキが施してあ
るので、金線で形成されるワイヤーの第一のメタルコア
に対するボンディング強度を高く得ることができるもの
である。
コアのワイヤーを接続する箇所には金メッキが施してあ
るので、金線で形成されるワイヤーの第一のメタルコア
に対するボンディング強度を高く得ることができるもの
である。
【００１９】また請求項３の発明は、上記回路板には１
層以上の回路を有するので、配線密度を高く得ることが
でき、半導体装置を小型化することができるものであ
る。
層以上の回路を有するので、配線密度を高く得ることが
でき、半導体装置を小型化することができるものであ
る。
【００２０】また請求項４の発明は、第一のメタルコア
に回路板を電気導電性のある接着剤で接着するようにし
たので、回路板をこの電気導電性の接着剤によって第一
のメタルコアに電気的に接続することができ、第一及び
第二のメタルコアを回路板の電源接続用あるいはグラン
ド接続用に利用することができるものである。
に回路板を電気導電性のある接着剤で接着するようにし
たので、回路板をこの電気導電性の接着剤によって第一
のメタルコアに電気的に接続することができ、第一及び
第二のメタルコアを回路板の電源接続用あるいはグラン
ド接続用に利用することができるものである。
【図１】本発明の実施の形態の一例を示す断面図であ
る。
る。
【図２】従来例の断面図である。
１ａ メタルコア １ｂ メタルコア ２ 電気導電性の接着剤 ３ 開口部 ４ 半導体チップ ５ 電気絶縁性の接着剤 ６ 開口窓 ７ 回路板 ８ ワイヤー ９ ワイヤー １０ 金メッキ １１ 回路 １２ 電気導電性の接着剤
Claims (4)
- 【請求項１】 第一のメタルコアと第二のメタルコアを
電気導電性の接着剤で張り合わせ、第一のメタルコアに
開口部を設けて開口部の底面に第二のメタルコアを露出
させ、開口部より大きな開口の開口窓を設けた回路板を
上記第一のメタルコアの表面に接着して開口窓内に開口
部の周辺の第一のメタルコアを露出させ、第一のメタル
コアの開口部内において第二のメタルコアに半導体チッ
プを電気絶縁性の接着剤で接着して搭載し、回路板に半
導体チップをワイヤーで接続すると共に第一のメタルコ
アの開口窓内に露出する表面に半導体チップをワイヤー
で接続して成ることを特徴とする半導体装置。 - 【請求項２】 上記第一のメタルコアのワイヤーを接続
する箇所には金メッキが施されていることを特徴とする
請求項１に記載の半導体装置。 - 【請求項３】 上記回路板には１層以上の回路を有する
ことを特徴とする請求項１又は２に記載の半導体装置。 - 【請求項４】 第一のメタルコアに回路板を電気導電性
のある接着剤で接着することを特徴とする請求項１乃至
３のいずれかに記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10306116A JP2000133745A (ja) | 1998-10-27 | 1998-10-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10306116A JP2000133745A (ja) | 1998-10-27 | 1998-10-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000133745A true JP2000133745A (ja) | 2000-05-12 |
Family
ID=17953248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10306116A Pending JP2000133745A (ja) | 1998-10-27 | 1998-10-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000133745A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6355978B1 (en) * | 1999-07-19 | 2002-03-12 | Mitsubishi Denki Kabushiki Kaisha | Package for accommodating electronic parts, semiconductor device and method for manufacturing package |
| WO2007074954A1 (en) * | 2005-12-29 | 2007-07-05 | Wavenics Inc. | Three-dimensional package module, method of fabricating the same, and method of fabricating passive device applied to the three-dimensional package module |
| US7400035B2 (en) | 2004-08-25 | 2008-07-15 | Fujitsu Limited | Semiconductor device having multilayer printed wiring board |
| JP2009534822A (ja) * | 2006-04-19 | 2009-09-24 | オスラム ゲゼルシャフト ミット ベシュレンクテル ハフツング | 電子素子モジュール |
-
1998
- 1998-10-27 JP JP10306116A patent/JP2000133745A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6355978B1 (en) * | 1999-07-19 | 2002-03-12 | Mitsubishi Denki Kabushiki Kaisha | Package for accommodating electronic parts, semiconductor device and method for manufacturing package |
| US7400035B2 (en) | 2004-08-25 | 2008-07-15 | Fujitsu Limited | Semiconductor device having multilayer printed wiring board |
| US7799604B2 (en) | 2004-08-25 | 2010-09-21 | Fujitsu Limited | Semiconductor device having multilayer printed wiring board and manufacturing method of the same |
| WO2007074954A1 (en) * | 2005-12-29 | 2007-07-05 | Wavenics Inc. | Three-dimensional package module, method of fabricating the same, and method of fabricating passive device applied to the three-dimensional package module |
| US7851918B2 (en) | 2005-12-29 | 2010-12-14 | Wavenics Inc. | Three-dimensional package module |
| US8034664B2 (en) | 2005-12-29 | 2011-10-11 | Wavenics Inc. | Method of fabricating passive device applied to the three-dimensional package module |
| JP2009534822A (ja) * | 2006-04-19 | 2009-09-24 | オスラム ゲゼルシャフト ミット ベシュレンクテル ハフツング | 電子素子モジュール |
| US8164904B2 (en) | 2006-04-19 | 2012-04-24 | Osram Ag | Electronic component module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2819285B2 (ja) | 積層型ボトムリード半導体パッケージ | |
| JP2679681B2 (ja) | 半導体装置、半導体装置用パッケージ及びその製造方法 | |
| JP3311914B2 (ja) | チップ型発光ダイオード | |
| JPH09321073A (ja) | 半導体装置用パッケージ及び半導体装置 | |
| JPH10223672A (ja) | 半導体装置 | |
| EP0729181A2 (en) | Resin sealing type semiconductor device and method of making the same | |
| TW200416989A (en) | Semiconductor device and method therefor | |
| JP2000012773A (ja) | 半導体装置及びその製造方法 | |
| JPH09199823A (ja) | チップオンボードプリント配線板 | |
| JP2000133745A (ja) | 半導体装置 | |
| JPH11145322A (ja) | 半導体装置 | |
| JPH10125721A (ja) | 半導体装置 | |
| JPH02343A (ja) | 電子部品搭載用基板 | |
| JPH05243418A (ja) | プラスチックｐｇａ型半導体装置 | |
| JPH09246416A (ja) | 半導体装置 | |
| JPH11163217A (ja) | 半導体装置 | |
| JP3403221B2 (ja) | 配線基板付リードフレーム | |
| JP2784209B2 (ja) | 半導体装置 | |
| JP3039485B2 (ja) | 表面実装用の半導体パッケージ及びその製造方法 | |
| JP2004140160A (ja) | 配線板の製造方法及び配線板、ならびに半導体装置 | |
| JP4023082B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0685102A (ja) | 半導体集積回路装置 | |
| JPH11102991A (ja) | 半導体素子搭載フレーム | |
| JPH03142862A (ja) | リードフレーム | |
| JPH1022411A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041221 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050412 |