JPH11145322A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11145322A JPH11145322A JP30243197A JP30243197A JPH11145322A JP H11145322 A JPH11145322 A JP H11145322A JP 30243197 A JP30243197 A JP 30243197A JP 30243197 A JP30243197 A JP 30243197A JP H11145322 A JPH11145322 A JP H11145322A
- Authority
- JP
- Japan
- Prior art keywords
- metal plate
- semiconductor element
- semiconductor device
- base substrate
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 誘導電流を完全に除去することができる小型
な半導体装置を提供すること。 【解決手段】 一面に接着層を有し、他面に信号用、接
地用および電源用のリード１０３を有する絶縁性のベー
ス基板１０５と、凹状に形成された半導体素子１０１の
搭載部と、前記ベース基板に前記接着層を介して接着さ
れた接着部を一面に有した放熱用および接地用の金属板
１０２と、前記ベース基板の前記他面に所定のパターン
で配置され、前記リードと接続された球状電極群１０４
と、前記金属板の前記搭載部に接着され、前記リードお
よび前記金属板とボンディングワイヤー１０８によって
接続された半導体素子１０１と、前記半導体素子と前記
ボンディングワイヤーを封止するモールド樹脂１０９と
を備え、前記接地用のリードを前記ベース基板に形成さ
れた貫通孔１０７を介して前記金属板と接続する。
な半導体装置を提供すること。 【解決手段】 一面に接着層を有し、他面に信号用、接
地用および電源用のリード１０３を有する絶縁性のベー
ス基板１０５と、凹状に形成された半導体素子１０１の
搭載部と、前記ベース基板に前記接着層を介して接着さ
れた接着部を一面に有した放熱用および接地用の金属板
１０２と、前記ベース基板の前記他面に所定のパターン
で配置され、前記リードと接続された球状電極群１０４
と、前記金属板の前記搭載部に接着され、前記リードお
よび前記金属板とボンディングワイヤー１０８によって
接続された半導体素子１０１と、前記半導体素子と前記
ボンディングワイヤーを封止するモールド樹脂１０９と
を備え、前記接地用のリードを前記ベース基板に形成さ
れた貫通孔１０７を介して前記金属板と接続する。
Description
【０００１】
【発明の属する技術分野】本発明は、電子機器等に使用
される半導体装置に関し、特に、外部回路への接続用端
子としてのボールグリッドアレイを有する半導体装置に
関するものである。
される半導体装置に関し、特に、外部回路への接続用端
子としてのボールグリッドアレイを有する半導体装置に
関するものである。
【０００２】
【従来の技術】半導体装置においては、携帯電話機器、
モバイルコンピューター等の情報機器の市場拡大で高密
度実装の要求が高まっている。これに対応する為のパッ
ケージ形態として、ＣＳＰ（チップスケールパッケー
ジ）やＢＧＡ（ボールグリッドアレイ）が普及してい
る。特にＢＧＡは小型多ピン化が可能であり、Ｔａｐｅ
−ＢＧＡ、Ｌｅａｄｆｒａｍｅ一ＢＧＡ等各種のパッケ
ージが開発されている。
モバイルコンピューター等の情報機器の市場拡大で高密
度実装の要求が高まっている。これに対応する為のパッ
ケージ形態として、ＣＳＰ（チップスケールパッケー
ジ）やＢＧＡ（ボールグリッドアレイ）が普及してい
る。特にＢＧＡは小型多ピン化が可能であり、Ｔａｐｅ
−ＢＧＡ、Ｌｅａｄｆｒａｍｅ一ＢＧＡ等各種のパッケ
ージが開発されている。
【０００３】図３は、従来の半導体装置の一例を示す断
面側面図である。この半導体装置１０は、ＢＧＡ型半導
体装置であり、絶縁基板１１、金属板１２、半導体素子
１３、球形電極１４等で構成されている。絶縁基板１１
の中央部には、デバイスホール１５が開けられており、
絶縁基板１１の一面には、配線パターン１６が設けられ
ている。
面側面図である。この半導体装置１０は、ＢＧＡ型半導
体装置であり、絶縁基板１１、金属板１２、半導体素子
１３、球形電極１４等で構成されている。絶縁基板１１
の中央部には、デバイスホール１５が開けられており、
絶縁基板１１の一面には、配線パターン１６が設けられ
ている。
【０００４】金属板１２の一面には、半導体素子１３が
接着剤１７を介して接着されており、この金属板１２に
より半導体素子１３で発生する熱が放熱されるように構
成されている。そして、半導体素子１３が絶縁基板１１
のデバイスホール１５内に位置するようにして、絶縁基
板１１と金属板１２が貼り付けられている。
接着剤１７を介して接着されており、この金属板１２に
より半導体素子１３で発生する熱が放熱されるように構
成されている。そして、半導体素子１３が絶縁基板１１
のデバイスホール１５内に位置するようにして、絶縁基
板１１と金属板１２が貼り付けられている。
【０００５】半導体素子１３は、半導体素子１３の一面
に形成されている金バンプ１８が、ＴＡＢテープ１９の
金属箔リード２０とＧ／Ｂ（ギャングボンディング）に
より接続されている。そして、半導体素子１３は、絶縁
基板１１のデバイスホール１５内に充填される樹脂２１
で封止されている。絶縁基板１１の配線パターン１６の
外端には、ランド２２が設けられている。そして、ラン
ド２２には、フラックスが塗布され、半田ボールが取り
付けられて球形電極１４が形成されている（特開平８一
２７４２１４号公報参照）。
に形成されている金バンプ１８が、ＴＡＢテープ１９の
金属箔リード２０とＧ／Ｂ（ギャングボンディング）に
より接続されている。そして、半導体素子１３は、絶縁
基板１１のデバイスホール１５内に充填される樹脂２１
で封止されている。絶縁基板１１の配線パターン１６の
外端には、ランド２２が設けられている。そして、ラン
ド２２には、フラックスが塗布され、半田ボールが取り
付けられて球形電極１４が形成されている（特開平８一
２７４２１４号公報参照）。
【０００６】また、従来の半導体装置の別の一例として
は、半田ボールが形成された基板を既存のリードフレー
ムに接着し、リードフレームの一部のリードを半導体素
子の接地に利用したＢＧＡ型半導体装置も提案されてい
る。
は、半田ボールが形成された基板を既存のリードフレー
ムに接着し、リードフレームの一部のリードを半導体素
子の接地に利用したＢＧＡ型半導体装置も提案されてい
る。
【０００７】
【発明が解決しようとする課題】しかし、従来の前者の
半導体装置によると、以下の欠点がある。即ち、高周波
数の信号を伝送する際に発生する誘導電流を除去する構
造になっていない為、静電容量が大きくなり、伝送特性
が低下する。また、接地層にリードフレームの金属箔リ
ードを利用する為、パッケージを小型にすることができ
ない。さらに、リードフレームの金属箔リードがＧ／Ｂ
（ギャングボンデイング）である為、接地層にアース信
号を取ることができない。また、後者の半導体装置で
は、パッケージを小型にすることができないという問題
がある。
半導体装置によると、以下の欠点がある。即ち、高周波
数の信号を伝送する際に発生する誘導電流を除去する構
造になっていない為、静電容量が大きくなり、伝送特性
が低下する。また、接地層にリードフレームの金属箔リ
ードを利用する為、パッケージを小型にすることができ
ない。さらに、リードフレームの金属箔リードがＧ／Ｂ
（ギャングボンデイング）である為、接地層にアース信
号を取ることができない。また、後者の半導体装置で
は、パッケージを小型にすることができないという問題
がある。
【０００８】従って、本発明の目的は、誘導電流を完全
に除去することができる小型な半導体装置を提供するこ
とにある。
に除去することができる小型な半導体装置を提供するこ
とにある。
【０００９】
【課題を解決するための手段】本発明は、上記目的を実
現するため、一面に接着層を有し、他面に信号用、接地
用および電源用のリードを有する絶縁性のベース基板
と、凹状に形成された半導体素子の搭載部と、前記ベー
ス基板に前記接着層を介して接着された接着部を一面に
有した放熱用および接地用の金属板と、前記ベース基板
の前記他面に所定のパターンで配置され、前記リードと
接続された球状電極群と、前記金属板の前記搭載部に接
着され、前記リードおよび前記金属板とボンディングワ
イヤーによって接続された半導体素子と、前記半導体素
子と前記ボンディングワイヤーを封止するモールド樹脂
とを備え、前記接地用のリードは前記ベース基板に形成
された貫通孔を介して前記金属板と接続されていること
を特徴とする半導体装置を提供する。
現するため、一面に接着層を有し、他面に信号用、接地
用および電源用のリードを有する絶縁性のベース基板
と、凹状に形成された半導体素子の搭載部と、前記ベー
ス基板に前記接着層を介して接着された接着部を一面に
有した放熱用および接地用の金属板と、前記ベース基板
の前記他面に所定のパターンで配置され、前記リードと
接続された球状電極群と、前記金属板の前記搭載部に接
着され、前記リードおよび前記金属板とボンディングワ
イヤーによって接続された半導体素子と、前記半導体素
子と前記ボンディングワイヤーを封止するモールド樹脂
とを備え、前記接地用のリードは前記ベース基板に形成
された貫通孔を介して前記金属板と接続されていること
を特徴とする半導体装置を提供する。
【００１０】上記構成によれば、ベース基板の一部に例
えば貫通穴を開けることにより金属板と電気的に接続さ
れた接地用のリードを形成しているので、高周波数の信
号を伝送する際に発生する誘導電流を完全に除去するこ
とができる。また、パッケージを小型にすることができ
ると共に、アース信号を簡単に取ることができる。
えば貫通穴を開けることにより金属板と電気的に接続さ
れた接地用のリードを形成しているので、高周波数の信
号を伝送する際に発生する誘導電流を完全に除去するこ
とができる。また、パッケージを小型にすることができ
ると共に、アース信号を簡単に取ることができる。
【００１１】
【発明の実施の形態】図１は、本発明の半導体装置の第
１の実施形態を示す断面側面図である。この半導体装置
１００は、ＢＧＡ型半導体装置であり、半導体素子１０
１が、アップセットされた放熱用、接地用の銅板１０２
に搭載され、一面に接着層（図示せず）、他面にリード
１０３と球形電極１０４を有するポリイミドテープ１０
５の接着層が、銅板１０２に接着され、半導体素子１０
１とリード１０３が、ワイヤーボンディングされてモー
ルド樹脂封止された構成となっている。
１の実施形態を示す断面側面図である。この半導体装置
１００は、ＢＧＡ型半導体装置であり、半導体素子１０
１が、アップセットされた放熱用、接地用の銅板１０２
に搭載され、一面に接着層（図示せず）、他面にリード
１０３と球形電極１０４を有するポリイミドテープ１０
５の接着層が、銅板１０２に接着され、半導体素子１０
１とリード１０３が、ワイヤーボンディングされてモー
ルド樹脂封止された構成となっている。
【００１２】銅板１０２は、例えばニッケルめっきが施
されており、中央部分がアップセットされ、そのアップ
セット内部に金めっきあるいは銀めっきによりリング状
の接地電極１０６が形成されている。尚、銅板１０２以
外の材質としては、４２ニッケル合金（４２％Ｎｉ−Ｂ
ａｌＦｅ）、ニッケルー錫合金めっきが施された銅板、
ポリイミドワニスが塗布された銅板を使用しても良い。
ポリイミドテープ１０５は、例えば銅箔／ポリイミド箔
／熱可塑性接着剤の３層テープで成り、銅板１０２の信
号を取る部分には貫通穴１０７が開けられている。熱可
塑性接着剤のガラス転移点温度は、１００℃以上である
ことが望ましい。
されており、中央部分がアップセットされ、そのアップ
セット内部に金めっきあるいは銀めっきによりリング状
の接地電極１０６が形成されている。尚、銅板１０２以
外の材質としては、４２ニッケル合金（４２％Ｎｉ−Ｂ
ａｌＦｅ）、ニッケルー錫合金めっきが施された銅板、
ポリイミドワニスが塗布された銅板を使用しても良い。
ポリイミドテープ１０５は、例えば銅箔／ポリイミド箔
／熱可塑性接着剤の３層テープで成り、銅板１０２の信
号を取る部分には貫通穴１０７が開けられている。熱可
塑性接着剤のガラス転移点温度は、１００℃以上である
ことが望ましい。
【００１３】このような構成において、その製造方法を
説明する。先ず、厚さ０．２ｍｍの銅板１０２の全面に
厚さ２．０μｍのニッケルめっきを施し、さらに半導体
素子１０１から接地信号を取る為の幅１．０ｍｍのリン
グ状の接地電極１０６を形成する為に、銅板１０２の一
面の中央部分に厚さ４．０μｍの金めっきを施す。そし
て、接地電極１０６を含む中央部分を金型で１．０ｍｍ
アップセットする。
説明する。先ず、厚さ０．２ｍｍの銅板１０２の全面に
厚さ２．０μｍのニッケルめっきを施し、さらに半導体
素子１０１から接地信号を取る為の幅１．０ｍｍのリン
グ状の接地電極１０６を形成する為に、銅板１０２の一
面の中央部分に厚さ４．０μｍの金めっきを施す。そし
て、接地電極１０６を含む中央部分を金型で１．０ｍｍ
アップセットする。
【００１４】一方、厚さ１８μｍの銅箔／厚さ４０μｍ
のポリイミド箔／厚さ１０μｍのガラス転移点温度１９
５℃の熱可塑性接着剤から成る３層テープのポリイミド
テープ１０５をエッチングして、３０４ピンのリード１
０３を形成後、厚さ２．０μｍ以上のニッケルめっきを
下地めっきとして施し、さらに厚さ１．０μｍ以上の金
めっきを仕上げめっきとして施し、感光性ソルダーレジ
ストを塗布・露光・現像して球形電極１０４である半田
ボールの形成ランドを設ける。また、銅板１０２の信号
を取る部分に直径０．１ｍｍの貫通穴１０７を開け、こ
の部分にも半田ボールの形成ランドを設ける。
のポリイミド箔／厚さ１０μｍのガラス転移点温度１９
５℃の熱可塑性接着剤から成る３層テープのポリイミド
テープ１０５をエッチングして、３０４ピンのリード１
０３を形成後、厚さ２．０μｍ以上のニッケルめっきを
下地めっきとして施し、さらに厚さ１．０μｍ以上の金
めっきを仕上げめっきとして施し、感光性ソルダーレジ
ストを塗布・露光・現像して球形電極１０４である半田
ボールの形成ランドを設ける。また、銅板１０２の信号
を取る部分に直径０．１ｍｍの貫通穴１０７を開け、こ
の部分にも半田ボールの形成ランドを設ける。
【００１５】次に、リード１０３及び半田ボールの形成
ランドを設けたポリイミドテープ１０５を３５０℃、１
０ｋｇ／ｃｍ2 、２ｓｅｃの条件で銅板１０２に接着す
る。そして、銅板１０２のアップセット部分の接地電極
１０６内に半導体素子１０１を銀ペーストを介して搭載
し、半導体素子１０１の接地バンプと接地電極１０６を
金のワイヤー１０８で接続すると共に、半導体素子１０
１の信号バンプとポリイミドテープ１０５のリード１０
３を金のワイヤー１０８で接続する。
ランドを設けたポリイミドテープ１０５を３５０℃、１
０ｋｇ／ｃｍ2 、２ｓｅｃの条件で銅板１０２に接着す
る。そして、銅板１０２のアップセット部分の接地電極
１０６内に半導体素子１０１を銀ペーストを介して搭載
し、半導体素子１０１の接地バンプと接地電極１０６を
金のワイヤー１０８で接続すると共に、半導体素子１０
１の信号バンプとポリイミドテープ１０５のリード１０
３を金のワイヤー１０８で接続する。
【００１６】その後、銅板１０２のアップセット部分に
搭載された半導体素子１０１及びワイヤー１０８をエポ
キシ系のモールド樹脂１０９で封止する。最後に、ポリ
イミドテープ１０５の半田ボールの形成ランドに９０％
錫一１０％鉛から成る半田ボールを付着させて球形電極
１０４を形成し、半導体装置１００とする。
搭載された半導体素子１０１及びワイヤー１０８をエポ
キシ系のモールド樹脂１０９で封止する。最後に、ポリ
イミドテープ１０５の半田ボールの形成ランドに９０％
錫一１０％鉛から成る半田ボールを付着させて球形電極
１０４を形成し、半導体装置１００とする。
【００１７】図２は、本発明の半導体装置の第２の実施
形態を示す断面側面図であり、図１の第１の実施形態の
半導体装置と同一構成箇所は同符号を付してその説明を
省略する。この半導体装置２００は、ＢＧＡ型半導体装
置であり、半導体素子１０１が、ハーフエッチングされ
た放熱用、接地用の銅板２０２に搭載され、一面に接着
層（図示せず）、他面にリード１０３と球形電極１０４
を有するポリイミドテープ１０５の接着層が、銅板２０
２に接着され、半導体素子１０１とリード１０３が、ワ
イヤーボンディングされてモールド樹脂封止された構成
となっている。
形態を示す断面側面図であり、図１の第１の実施形態の
半導体装置と同一構成箇所は同符号を付してその説明を
省略する。この半導体装置２００は、ＢＧＡ型半導体装
置であり、半導体素子１０１が、ハーフエッチングされ
た放熱用、接地用の銅板２０２に搭載され、一面に接着
層（図示せず）、他面にリード１０３と球形電極１０４
を有するポリイミドテープ１０５の接着層が、銅板２０
２に接着され、半導体素子１０１とリード１０３が、ワ
イヤーボンディングされてモールド樹脂封止された構成
となっている。
【００１８】図１の半導体装置１００は、銅板１０２が
アップセットされていたのに対し、この半導体装置２０
０は、銅板２０２がハーフエッチングされている点で異
なる構成となっている。即ち、銅板２０２は、例えばニ
ッケルめっきが施されており、中央部分がハーフエッチ
ングされ、そのハーフエッチング内部に金めっきあるい
は銀めっきにより接地電極１０６が形成されている。
アップセットされていたのに対し、この半導体装置２０
０は、銅板２０２がハーフエッチングされている点で異
なる構成となっている。即ち、銅板２０２は、例えばニ
ッケルめっきが施されており、中央部分がハーフエッチ
ングされ、そのハーフエッチング内部に金めっきあるい
は銀めっきにより接地電極１０６が形成されている。
【００１９】以上のような構成の各実施形態の半導体装
置１００、２００によれば、絶縁層であるポリイミドテ
ープ１０５の一部に貫通穴１０７を開けて銅板１０２、
２０２と電気的に接続された接地用のリード１０３を形
成しているので、高周波数の信号を伝送する際に発生す
る誘導電流を完全に除去することができ、伝送特性や放
熱特性を向上させることができる。
置１００、２００によれば、絶縁層であるポリイミドテ
ープ１０５の一部に貫通穴１０７を開けて銅板１０２、
２０２と電気的に接続された接地用のリード１０３を形
成しているので、高周波数の信号を伝送する際に発生す
る誘導電流を完全に除去することができ、伝送特性や放
熱特性を向上させることができる。
【００２０】さらに、半導体素子１０１の接地バンプと
接地電極１０６を金ワイヤー１０８で接続しているの
で、従来の半導体装置１のように接地層にリードフレー
ムの金属箔リードを利用する必要が無く、パッケージを
小型にすることができる。また、Ｇ／Ｂ（ギャングボン
デイング）は使用せずにワイヤーボンディングを使用し
ている為、簡単にアース信号を取ることができる。従っ
て、半導体装置１００、２００の信頼性を大幅に向上さ
せることができると共に、安価に作製することが可能と
なる。
接地電極１０６を金ワイヤー１０８で接続しているの
で、従来の半導体装置１のように接地層にリードフレー
ムの金属箔リードを利用する必要が無く、パッケージを
小型にすることができる。また、Ｇ／Ｂ（ギャングボン
デイング）は使用せずにワイヤーボンディングを使用し
ている為、簡単にアース信号を取ることができる。従っ
て、半導体装置１００、２００の信頼性を大幅に向上さ
せることができると共に、安価に作製することが可能と
なる。
【００２１】
【発明の効果】以上述べたように、本発明によれば、誘
導電流を完全に除去することができ、さらに小型化する
ことができる。
導電流を完全に除去することができ、さらに小型化する
ことができる。
【図１】本発明の半導体装置の第１の実施形態を示す断
面側面図である。
面側面図である。
【図２】本発明の半導体装置の第２の実施形態を示す断
面側面図である。
面側面図である。
【図３】従来の半導体装置の一例を示す断面側面図であ
る。
る。
１００ 半導体装置 １０１ 半導体素子 １０２、２０２ 接地層 １０３ 信号リード １０４ 球形電極 １０５ 信号層 １０６ リング電極 １０７ 貫通穴 １０８ 金ワイヤー １０９ エポキシ系モールド樹脂
Claims (5)
- 【請求項１】 一面に接着層を有し、他面に信号用、接
地用および電源用のリードを有する絶縁性のベース基板
と、 凹状に形成された半導体素子の搭載部と、前記ベース基
板に前記接着層を介して接着された接着部を一面に有し
た放熱用および接地用の金属板と、 前記ベース基板の前記他面に所定のパターンで配置さ
れ、前記リードと接続された球状電極群と、 前記金属板の前記搭載部に接着され、前記リードおよび
前記金属板とボンディングワイヤーによって接続された
半導体素子と、 前記半導体素子と前記ボンディングワイヤーを封止する
モールド樹脂とを備え、 前記接地用のリードは前記ベース基板に形成された貫通
孔を介して前記金属板と接続されていることを特徴とす
る半導体装置。 - 【請求項２】 前記金属板は、前記搭載部において前記
ボンディングワイヤーによって前記半導体素子と接続さ
れ、前記半導体素子を囲むように形成されたリング状の
電極を有する請求項１に記載の半導体装置。 - 【請求項３】 前記金属板は、銅板又はＦｅ−４２％ニ
ッケル合金で構成されている請求項１に記載の半導体装
置。 - 【請求項４】 前記接着層は、ガラス転移点温度が１０
０℃以上の熱可塑性接着剤である請求項１に記載の半導
体装置。 - 【請求項５】 前記リードは、銅箔をエッチングし、下
地ニッケルめっき及び仕上げ金めっきを施すことにより
形成されている請求項１に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30243197A JP3912445B2 (ja) | 1997-11-05 | 1997-11-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30243197A JP3912445B2 (ja) | 1997-11-05 | 1997-11-05 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11145322A true JPH11145322A (ja) | 1999-05-28 |
| JP3912445B2 JP3912445B2 (ja) | 2007-05-09 |
Family
ID=17908851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30243197A Expired - Fee Related JP3912445B2 (ja) | 1997-11-05 | 1997-11-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3912445B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6111311A (en) * | 1997-12-26 | 2000-08-29 | Nec Corporation | Semiconductor device and method of forming the same |
| EP1079433A2 (en) * | 1999-08-27 | 2001-02-28 | Texas Instruments Incorporated | Ball grid array package having two ground levels |
| KR20020069288A (ko) * | 2001-02-24 | 2002-08-30 | 삼성전자 주식회사 | 봉합재 범람 방지홈이 형성된 테이프 배선기판을 이용한반도체 패키지 및 그의 제조 방법 |
| US6836005B2 (en) | 2003-02-14 | 2004-12-28 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| KR100708051B1 (ko) * | 2001-07-28 | 2007-04-16 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
| US7239024B2 (en) * | 2003-04-04 | 2007-07-03 | Thomas Joel Massingill | Semiconductor package with recess for die |
| CN103762208A (zh) * | 2014-01-28 | 2014-04-30 | 扬智科技股份有限公司 | 半导体结构 |
-
1997
- 1997-11-05 JP JP30243197A patent/JP3912445B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6111311A (en) * | 1997-12-26 | 2000-08-29 | Nec Corporation | Semiconductor device and method of forming the same |
| EP1079433A2 (en) * | 1999-08-27 | 2001-02-28 | Texas Instruments Incorporated | Ball grid array package having two ground levels |
| EP1079433A3 (en) * | 1999-08-27 | 2004-03-03 | Texas Instruments Incorporated | Ball grid array package having two ground levels |
| KR20020069288A (ko) * | 2001-02-24 | 2002-08-30 | 삼성전자 주식회사 | 봉합재 범람 방지홈이 형성된 테이프 배선기판을 이용한반도체 패키지 및 그의 제조 방법 |
| KR100708051B1 (ko) * | 2001-07-28 | 2007-04-16 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
| US6836005B2 (en) | 2003-02-14 | 2004-12-28 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| US7239024B2 (en) * | 2003-04-04 | 2007-07-03 | Thomas Joel Massingill | Semiconductor package with recess for die |
| CN103762208A (zh) * | 2014-01-28 | 2014-04-30 | 扬智科技股份有限公司 | 半导体结构 |
| CN103762208B (zh) * | 2014-01-28 | 2016-08-10 | 扬智科技股份有限公司 | 半导体结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3912445B2 (ja) | 2007-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2679681B2 (ja) | 半導体装置、半導体装置用パッケージ及びその製造方法 | |
| US6921980B2 (en) | Integrated semiconductor circuit including electronic component connected between different component connection portions | |
| JP3947750B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| US6194778B1 (en) | Semiconductor package with improved cross talk and grounding, and method of manufacturing same | |
| JPH11163022A (ja) | 半導体装置、その製造方法及び電子機器 | |
| JPH0964247A (ja) | 金属の回路基板を有するチップスケールのパッケージ | |
| JPH0945846A (ja) | 半導体装置およびその製造方法 | |
| US6271057B1 (en) | Method of making semiconductor chip package | |
| JP2000138317A (ja) | 半導体装置及びその製造方法 | |
| JP2001308258A (ja) | 半導体パッケージ及びその製造方法 | |
| JP3912445B2 (ja) | 半導体装置 | |
| JP2001250876A (ja) | 半導体装置及びその製造方法 | |
| JPH11163024A (ja) | 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法 | |
| US6509642B1 (en) | Integrated circuit package | |
| JP3513983B2 (ja) | チップキャリアの製造方法 | |
| JPH0864635A (ja) | 半導体装置 | |
| JP2001223287A (ja) | インターポーザーの製造方法 | |
| JP3084648B2 (ja) | 半導体装置 | |
| JP3297959B2 (ja) | 半導体装置 | |
| JP2810130B2 (ja) | 半導体パッケージ | |
| JP3296168B2 (ja) | 半導体装置 | |
| JP3337911B2 (ja) | 半導体装置及びその製造方法 | |
| JP3973309B2 (ja) | 半導体装置 | |
| KR20020050556A (ko) | 반도체 리드프레임과 이를 채용한 반도체 패키지 | |
| JP2007150372A (ja) | 半導体装置の製造方法及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040903 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050125 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050325 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051004 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051202 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20070110 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070123 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20110209 |
|
| LAPS | Cancellation because of no payment of annual fees |