JPH03142862A - リードフレーム - Google Patents

リードフレーム

Info

Publication number
JPH03142862A
JPH03142862A JP28068789A JP28068789A JPH03142862A JP H03142862 A JPH03142862 A JP H03142862A JP 28068789 A JP28068789 A JP 28068789A JP 28068789 A JP28068789 A JP 28068789A JP H03142862 A JPH03142862 A JP H03142862A
Authority
JP
Japan
Prior art keywords
lead
protruding
intermediate wiring
lead frame
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28068789A
Other languages
English (en)
Inventor
Hiroyuki Sato
浩之 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP28068789A priority Critical patent/JPH03142862A/ja
Publication of JPH03142862A publication Critical patent/JPH03142862A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は半導体装置用リードフレームに関し、特に、レ
ジンモールド型半導体装置に用いて好適なリードフレー
ムに関する。
[従来の技術] 従来、半導体装置の組立用部材として用いられているリ
ードフレーム101は、第5図に示すような平面形状を
有しており、半導体素子102を取り付けるためのダイ
パッド103と、その周辺に配設され半導体素子102
との結線を行うためのインナーリード104と、このイ
ンナーリード104に連続するアウターリード105と
を備えている。
このようなリードフレーム101は、通常、例えばコバ
ール、42合金、銅系合金等の導電性にすぐね しかも
強度が高い金属板を、フォトエツチング法やスタンピン
グ法などにより、ダイパッド103、インナーリード1
04及びアウターリード105を有する形状に加工する
ことにより製ドフレーム101は放熱性が悪いばかりで
なく、消費電力が最大0.6Wクラスとなっている。
そこで、放熱性をよくするために低熱抵抗面実装形パッ
ケージが開発されている。第6図に示すように、このパ
ッケージに用いられるリードフレーム101は、フィン
タイプのヒートシンク106を備えた放熱フィンリード
タイプのリードフレームである。このリードフレーム1
01は消費電力が最大2.OWクラスであり、OA機器
関係に用いられている。
またこれ以外では、第7図に示すように冷却ヒートシン
ク106が取り付けられている埋込ヒートシンクタイプ
のリードフレーム101があり、このリードフレーム1
01は、消費電力が4.  OWクラスである。更に、
第8図に示すように埋込ヒートシンクタイプのリードフ
レーム101において水冷強制冷却をしたものがあり、
このリードフレーム101は、消費電力が4.OWクラ
ス以上であり、コンピュータなどに用いられている。
ところで、返電 半導体素子が高集積化され入出力(I
lo)端子の数が増加するにともない。
半導体素子のサイズが増大している。その一方で電子機
器の小型化及び軽量化への要求が強く、そのために半導
体用パッケージのより一層の小型化ならびに同一サイズ
内での多ピン化が進行している。このために、リードフ
レームに対しても加工サイズの微細化が求められている
しかしながら、エツチング法及びスタンピング法による
加工には限界あり、無制限に微小ピッチの加工ができる
わけではない。現在の技術では板厚の80%程度の幅が
スリット加工の限界であり、スタンピング法では当該板
厚程度の幅がスリット加工の限界である。
また、半導体装置の組立においては、ワイヤボンディン
グ法による電気的接続が主に行われているが、その場合
、インナーリード104へのボンディング時には、その
ワイヤーの長さに制限が存在してしまう。つまり、半導
体装置のパッケージをレジンでモールドして形成する際
に、ワイヤーが長ずざると、ワイヤー流れにより、他の
電極とのショートが発生しやすくなる。このため、ワイ
ヤーの長さは、このようなショートが生じないような長
さに厳格に制限する必要がある。
[発明が解決しようとする課題] ところで、前述の放熱フィンリードタイプは放熱フィン
の部分に場所を取られてしまうので、ビンの接地可能1
2数が減少する。また、埋込ヒート実装タイプや、強制
冷却実装タイプにおいては。
加工に費用がかかるばかりでなく、パッケージ後のサイ
ズが大きくなるなどの問題点がある。
一方、インナーリード104のピン数を増大させるため
には、前述のようにスリット加工に限界があることから
、インナーリード104をダイパッド103から所定距
離だけ離して該インナーリード形成領域を拡大する必要
がある。しかしながら、インナーリード形成領域を拡大
することは同時にボンディングワイヤーの長さを長くす
ることになり、前述したショートの問題が不可避的に生
じることとなる。
このように、インナーリード形成領域の大きさは、搭載
する半導体素子102及びダイパッド103のサイズに
よって制限さ札 従って各々の加工法による加工限界ピ
ッチから、インナーリード104に形成され得る最大加
工ビン数も自ずと制限さ札 このため従来のリードフレ
ームにおいては一定限度以上の多ピン化は技術的に困難
と々つている。
本発明は、このような問題点に鑑みてなされたものであ
り、その目的は、放熱性を向上させることができるよう
にしながら、しかも安価にかつ小型に形成することがで
きると共に、超多ピン化を可能にするリードフレームを
提供することである。
[課題を解決するための手段] このような課題を解決するために、本発明のリードフレ
ームは、半導体素子を搭載すると共にこの半導体素子か
ら生じる熱を放散させ、樹脂モールド領域よりも若干小
さく形成されたプレートと、アウターリードと、このア
ウターリードから前記プレートに向けて延設さ扼 先端
が前記樹脂モールド領域内に若干位置するように設けら
れた突出リードと、前記プレートに設けられ、 前記半
導体素子の電極と前記突出リードとを電気的に接続する
中間配線接続体とを備えたリードフレームであって、前
記中間配線接続体は、絶縁基材と、この絶縁基材に形成
され前記半導体素子の電極及び前記突出リードを電気的
に接続する複数の導体部材からなる中間配線パターンと
からなり、この導体部材の前記突出リードとの接続端子
が前記絶縁基材から突出していることを特徴としている
[作用] このように構成された本発明のリードフレームにおいて
は、中間配線接続体の中間配線パターンを形成する導体
部材の厚さは突出リードとの接合強度を確保する程度の
厚さでよいようになる。このため、ファインパターンを
形成することができるようになるので、超多ビン化が可
能になるばかりでなく、半導体素子の近傍に中間配線パ
ターンの一端を形成することができるようになる。した
がって、ワイヤー長を短くすることができ、ワイヤーの
他の電極とショートする危険性がなくなる。
さらにリードのピン数が同じでかつ同一パッケージであ
れば、中間配線接続体を新たに準備するだけでリードフ
レーム本体も半導体素子のサイズに関係なく同一のもの
を使用できるようになる。
しかも、中間配線接続体を使用することにより、中間配
線パターンの絶縁基材から突出する端子と突出リードと
の接続部分をレジンモールドの外形近傍に位置すること
ができるようになる。したがって、プレートの面積を拡
大することができ、放熱効果をあげることができる。
[実施例] 以下、図面を用いて本発明の実施例について説明する。
第1図は、本発明の半導体素子組立用リードフレームの
平面図である。図中、 1はリードフレーム、2は放熱
兼半導体素子搭載用プレート、3はアウターリード、4
は突出リードである。
第1図に示すように、 リードフレーム本体1は、放熱
兼半導体素子搭載用プレート2と、アウターリード3と
、突出リード4とを備えており、放熱兼半導体素子搭載
用プレート2には半導体素子5が搭載されると共に、比
較的大きな面積を有していて半導体素子5から発生する
熱を効果的に放散するようになっている。また、突出リ
ード4はアウターリード3から放熱兼半導体素子搭載用
プレート2方向に 樹脂封止部aにわずかに入り込む位
置まで若干量突出して設けられている。リードフレーム
本体1は、42合金、銅合金などの導電性の高い一連の
金属を用いて、スタンピング法もしくはフォトエツチン
グ法などの成形方法によりこれら放熱兼半導体素子搭載
用プレート2、アウターリード3及び突出リード4を一
体にして形成されている。
また、放熱兼半導体素子搭載用プレート2には第2図に
示すような中間配線接続体6が貼着されるようになって
いる。この中間配線接続体6は絶縁フィルム7を有し、
この絶縁フィルム7の中央部には貫通孔であるデバイス
ホール8が穿設されている。また、絶縁フィルム7の上
面には、このデバイスホール8の周辺から絶縁性フィル
ム7の外周部へ向けて金属箔の多数の導体部材9a、9
a、・・・からなる中間配線パターン9が形成されてい
る。更に、絶縁性フィルム7の周縁部近傍にはボンディ
ング窓10が形成されており、このボンディング窓10
領域は絶縁性フィルムが存在しないので、中間配線パタ
ーン9の導体部材9aが露出するようになっている。
また、この中間配線接続体6は、 リードフレーム本体
1へ貼着する際、ボンディング窓10にかかる切断ライ
ン11で切断されるようになっており、中間配線パター
ン9の導体部材9aが第3図に示すように絶縁性フィル
ム7より突出した形に129、この突出した導体部材9
aの裏面と突出リード4の表面とが互いに接合されるよ
うになっている。
中間配線接続体6は、例えば以下の製造方法を用いて形
成される。まず、絶縁性フィルム7を接着剤コート済の
75μmポリイミドフィルムにより形成し、このポリイ
ミドフィルムにデバイスホール8やボンディング窓10
等の孔を金型により穿設する。次に、35μmの導箔を
前述のポリイミドフィルムにラミネートした後、製版・
フォトエツチングにより中間配線パターン9を形成する
このような製造方法により、ボンディング窓10にはポ
リイミド樹脂層が存在しないので、中間配線パターン9
の各導体部材9a、9a、  ・・・は窓10部に露出
(オーバーハング)した状態になる。
次に中間配線パターン9に4〜5μmの電解ニッケルめ
っきを施した後、更にその上に約1μmの厚さで金めつ
きを施す。次に、絶縁性フィルム7と中間配線パターン
9とを第2図に示すように切断ライン11で切断するこ
とにより不要部を取り除き、第2図に示すような中間配
線接続体6を形成する。このようにして形成された中間
配線接続体6は、第4図に示すようにプレート2に耐熱
性接着剤を用いて貼り合わされる。
一方、リードフレーム本体1の突出リード4の接合先端
部に電解すずめつきを1μmの厚さで形成する。めっき
の施された中間配線パターン9と突出リード4との接合
部位を係合させて所定の条件でサーモコンドロールウエ
ルダー法により熱圧着させて両者を一体に接合する。
このようにしてリードフレーム本体1に中間配線接続体
6が組み込まンリードフレームが完成される。
半導体装置の組立に際しては、上述のように中間配線接
続体6を備えたリードフレームを形成した後、従来と同
様に半導体素子5上の電極パッドと中間配線接続体6上
の中間配線パターン9の導体部材9a先端部との間でワ
イヤボンディングを行うことにより電気的接続を゛行う
。具体的には、第4図に示すように中間配線パターン9
の各導体部材9a先端部と半導体素子5上の電極パッド
との間でAuワイヤ12によるポールボンディングを実
施することによって電気的接続が行われる。
その後、半導体素子5の保護の目的でエポキシ樹脂等で
レジンモールドすることにより、半導体装置が組み立て
られる。
このように構成されたリードフレームにおいては、中間
配線接続体6の中間配線パターン9を形成する導体箔9
aの厚さは突出リード4との接合強度を維持する程度の
厚さでよいようになる。このため、ファインパターンを
形成することができるようになり、超多ピン化が可能と
なると共に、半導体素子5の近傍に中間配線パターン9
の一端を形成することができる。したがって、ボンディ
ングワイヤのワイヤー長を短くすることができ、ワイヤ
ーの他の電極とショートする危険性がほとんどなくなる
更に、ビン数が同じでかつ同一パッケージであれば、中
間配線接続体6を新たに準備するだけでリードフレーム
本体1も半導体素子5のサイズに関係It <同一のも
のを使用できるようになる。
更に、中間配線接続体6を使用することにより、前述の
中間配線パターン9の絶縁性フィルム7から突出した端
子と突出リード4の接続部分をレジンモールドの外形近
傍に位置することができるようになる。したがって、プ
レート2の面積を拡大することができ、放熱効果を更に
一層大きく得るするだけであるので、リードフレーム自
体は大きくなることがないと共に、安価に形成すること
ができる。
なお、本発明は前述の実施例に限定されるものでなく、
種々の設計変更が可能である。
例えば、絶縁性フィルム7にはポリイミド樹脂を用いる
代わりに、この樹脂と同等またはそれ以上の耐熱性を有
する樹脂を用いることもできる。
また、前述の実施例では3層タイプのフィルムを用いて
いるが、本発明は、この他に接着剤を用いない蒸着やめ
っきにて絶縁性フィルム7上に導体箔層を形成した2層
フィルムを用いることができる。この場合は、所定の中
間配線パターン9の形成を行った後1例えば絶縁性フィ
ルム7がポリイミド系樹脂の場合には、ヒドラジンを使
用してケミカルエッチを行い、ボンディング窓10等を
所定の形状に形成することができる。このボンディング
窓10においては、前述と同様に絶縁性フィルム7の層
は存在しないので、中間配線パター更に、中間配線パタ
ーン9のめつきはすすの電解めっきでもよいし、あるい
は金の電解もしくは無電解めっきを用いてもよい。
[発明の効果] 以上の説明から明らかなように、本発明のリードフレー
ムにおいては、放熱兼半導体素子搭載用プレートを設け
ると共に、アウターリードから放熱兼半導体素子搭載用
プレートに向けて突出リードを延設すると共に、この突
出リードと半導体素子とを接続する中間配線パターンが
形成された中間配線接続体を前記プレート上に配設する
ようにしているので、超多ビン化が可能となる。これに
より、高集積化に確実に対応することができる。
また、中間配線接続体のみを変えることにより、半導体
素子のサイズに関係なく同一サイズのリードフレームを
使用することができる。
更に、中間配線接続体の使用にともない、ワイヤー流れ
などの危険性が低減し、しかも放熱性の優れた半導体素
子用リードフレームを得ることができるようになる。そ
の場合、中間配線接続体が接合されるプレートが大きく
なるだけであるので、リードフレーム自体が大きくなる
ことはなく、安価にリードフレームを形成することがで
きるようになる。
【図面の簡単な説明】
第1図は本発明に係るリードフレームの一実施例に使用
されるリードフレーム本体の平面図、第2図は中間配線
接続体の平面図、第3図は中間配線接続体と突出リード
との接合状態を示す部分拡大斜視図、第4図は本発明の
半導体装置を組み立てた状態を部分的に示す断面図であ
り、第5図は従来のリードフレームの平面図、第6図は
従来の放熱フィンリードタイプのリードフレームの平面
図、第7図は従来の埋め込みヒートシンクタイプで冷却
ヒートシンクを取り付けたものの斜視図、第8図は従来
の埋め込みヒートシンクタイプで水冷強制冷却タイプの
斜視図である。

Claims (1)

    【特許請求の範囲】
  1. (1)半導体素子を搭載すると共にこの半導体素子から
    生じる熱を放散させ、樹脂モールド領域よりも若干小さ
    く形成されたプレートと、アウターリードと、このアウ
    ターリードから前記プレートに向けて延設され、先端が
    前記樹脂モールド領域内に若干位置するように設けられ
    た突出リードと、前記プレートに設けられ、前記半導体
    素子の電極と前記突出リードとを電気的に接続する中間
    配線接続体とを備えたリードフレームであって、前記中
    間配線接続体は、絶縁基材と、この絶縁基材に形成され
    前記半導体素子の電極及び前記突出リードを電気的に接
    続する複数の導体部材からなる中間配線パターンとから
    なり、この導体部材の前記突出リードとの接続端子が前
    記絶縁基材から突出していることを特徴とするリードフ
    レーム。
JP28068789A 1989-10-28 1989-10-28 リードフレーム Pending JPH03142862A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28068789A JPH03142862A (ja) 1989-10-28 1989-10-28 リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28068789A JPH03142862A (ja) 1989-10-28 1989-10-28 リードフレーム

Publications (1)

Publication Number Publication Date
JPH03142862A true JPH03142862A (ja) 1991-06-18

Family

ID=17628541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28068789A Pending JPH03142862A (ja) 1989-10-28 1989-10-28 リードフレーム

Country Status (1)

Country Link
JP (1) JPH03142862A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0472655A (ja) * 1990-05-24 1992-03-06 Nippon Steel Corp 複合リードフレームおよび半導体素子
JPH05136318A (ja) * 1991-09-09 1993-06-01 Hitachi Cable Ltd 複合リードフレームおよびその製造方法
JP2003152137A (ja) * 2001-11-12 2003-05-23 Hitachi Ltd 半導体モジュール

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0472655A (ja) * 1990-05-24 1992-03-06 Nippon Steel Corp 複合リードフレームおよび半導体素子
JPH05136318A (ja) * 1991-09-09 1993-06-01 Hitachi Cable Ltd 複合リードフレームおよびその製造方法
JP2003152137A (ja) * 2001-11-12 2003-05-23 Hitachi Ltd 半導体モジュール

Similar Documents

Publication Publication Date Title
US5596231A (en) High power dissipation plastic encapsulated package for integrated circuit die
US5394298A (en) Semiconductor devices
US6232147B1 (en) Method for manufacturing semiconductor device with pad structure
JP2917868B2 (ja) 半導体装置およびその製造方法
JP2734463B2 (ja) 半導体装置
CN100401487C (zh) 半导体器件及半导体器件的制造方法
US8253239B2 (en) Multi-chip semiconductor connector
CN109216214B (zh) 半导体封装结构及其制作方法
US7459771B2 (en) Assembly structure for electronic power integrated circuit formed on a semiconductor die and corresponding manufacturing process
US6509642B1 (en) Integrated circuit package
JP3912445B2 (ja) 半導体装置
JPH03142862A (ja) リードフレーム
JP2803656B2 (ja) 半導体装置
JP4934915B2 (ja) 半導体装置
JP3033662B2 (ja) 半導体素子実装用フィルムと半導体素子実装構造
JP3576228B2 (ja) 表面実装型半導体装置
JP3297959B2 (ja) 半導体装置
JPH06132441A (ja) 樹脂封止型半導体装置及びその製造方法
CN215815865U (zh) 一种半导体模块及封装结构
JPH06112395A (ja) 混成集積回路装置
JPS6220701B2 (ja)
JP2019050297A (ja) 半導体装置
JPH09214093A (ja) 実装回路装置およびその製造方法
JP2000133745A (ja) 半導体装置
JPH08255868A (ja) 半導体装置およびその製造方法