JPH0472655A - 複合リードフレームおよび半導体素子 - Google Patents
複合リードフレームおよび半導体素子Info
- Publication number
- JPH0472655A JPH0472655A JP2281083A JP28108390A JPH0472655A JP H0472655 A JPH0472655 A JP H0472655A JP 2281083 A JP2281083 A JP 2281083A JP 28108390 A JP28108390 A JP 28108390A JP H0472655 A JPH0472655 A JP H0472655A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- chip
- lead
- bonded
- tab tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002131 composite material Substances 0.000 title claims abstract description 31
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 239000002184 metal Substances 0.000 claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 abstract description 5
- 229910052709 silver Inorganic materials 0.000 abstract description 3
- 239000004332 silver Substances 0.000 abstract description 3
- 239000000463 material Substances 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 238000007789 sealing Methods 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 4
- 238000005304 joining Methods 0.000 description 4
- 239000011295 pitch Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910000990 Ni alloy Inorganic materials 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 239000002390 adhesive tape Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は半導体電子工業において、半導体素子のパッケ
ージングに用いられる複合リードフレーム及びそれを用
いた半導体素子に関するものである。
ージングに用いられる複合リードフレーム及びそれを用
いた半導体素子に関するものである。
（従来の技術）
近年、半導体デバイスがますます高集積・高機能化する
につれてパッケージは多ビン化し、リードフレームのよ
り一層の高精度ファインピッチ化が求められている。特
に、特定用途向は集積回路（ＡＳＩＣ）等では必要とい
われている。
につれてパッケージは多ビン化し、リードフレームのよ
り一層の高精度ファインピッチ化が求められている。特
に、特定用途向は集積回路（ＡＳＩＣ）等では必要とい
われている。
現在、リードフレームの加工方法としてはプレス加工法
およびエツチング法があるが、これらの加工方法ではフ
ァインピッチ化の限界はリード幅で厚板の７〜８割程度
といわれており、リード幅を狭くするためには厚板を薄
くすることが必要となる。しかしながら、板厚を薄くし
ていくと強度が不足し、ハンドリングあるいは接合等で
リード曲がり等の不都合が発生しやすい。その限界は板
厚０．１ｎ〜０．１５ｍ■であり、ピン数で２００本程
程度限度となっている。なお、エツチング法はプレス加
工法よりも高精度ファインピッチ化が可能であるが、製
造コストかプレス加工法の数倍かかる問題かある。
およびエツチング法があるが、これらの加工方法ではフ
ァインピッチ化の限界はリード幅で厚板の７〜８割程度
といわれており、リード幅を狭くするためには厚板を薄
くすることが必要となる。しかしながら、板厚を薄くし
ていくと強度が不足し、ハンドリングあるいは接合等で
リード曲がり等の不都合が発生しやすい。その限界は板
厚０．１ｎ〜０．１５ｍ■であり、ピン数で２００本程
程度限度となっている。なお、エツチング法はプレス加
工法よりも高精度ファインピッチ化が可能であるが、製
造コストかプレス加工法の数倍かかる問題かある。
一方、多ピン化の１つの対応としてＴＡＢ技術の適応が
実施されている。しかしながら、ＴＡＢテープの場合、
リードがＣｕ箔で形成されているため強度が低く外部配
線に際してアラインメント等で問題が発生しやすく、従
来のリードフレームと同様には使用できない。
実施されている。しかしながら、ＴＡＢテープの場合、
リードがＣｕ箔で形成されているため強度が低く外部配
線に際してアラインメント等で問題が発生しやすく、従
来のリードフレームと同様には使用できない。
これらに対し、多ビン化を実現する対策としては、絶縁
フィルム単独あるいは絶縁フィルム上に形成された金属
アイランド部よりなるパッド部を持つＴＡＢテープのア
ウターリード部を半導体用リードフレームに接合した複
合リードフレーム（例えば特開昭６２−２３２９４８号
公報）、あるいは半導体用リードフレームのインナーリ
ード部にＴＡＢテープのアウターリード部を接合し、Ｔ
ＡＢテープとＳｉチップをＴＡＢ接合により一括接合す
ることを特徴とする複合リードフレーム（例えば特開平
２−２２８５０号公報）等が提案されている。
フィルム単独あるいは絶縁フィルム上に形成された金属
アイランド部よりなるパッド部を持つＴＡＢテープのア
ウターリード部を半導体用リードフレームに接合した複
合リードフレーム（例えば特開昭６２−２３２９４８号
公報）、あるいは半導体用リードフレームのインナーリ
ード部にＴＡＢテープのアウターリード部を接合し、Ｔ
ＡＢテープとＳｉチップをＴＡＢ接合により一括接合す
ることを特徴とする複合リードフレーム（例えば特開平
２−２２８５０号公報）等が提案されている。
しかしながら、既に提案されているこれらの複合リード
フレームには、それぞれ以下のような問題がある。
フレームには、それぞれ以下のような問題がある。
上記絶縁フィルムまたは絶縁フィルム上に形成された金
属製アイランドよりなるパッド部を持つ複合リードフレ
ームでは、最下層が絶縁フィルムであるため高集積・大
規模化により発熱量の大きい素子では熱放散性が十分で
なく問題となる恐れがある。またＳｉチップとＴＡＢテ
ープのインナーリード部とをボンディングワイヤーで接
続する際、インナーリード部が銅泊リード部と剛性の低
い絶縁テープのみで構成されているため、接合に必要な
超音波振動が十分でなく接合不良が生じやすい。さらに
は、樹脂封止の際にＴＡＢテープ部の剛性か低いために
接続部が変形することにより接続不良になる可能性もあ
る。
属製アイランドよりなるパッド部を持つ複合リードフレ
ームでは、最下層が絶縁フィルムであるため高集積・大
規模化により発熱量の大きい素子では熱放散性が十分で
なく問題となる恐れがある。またＳｉチップとＴＡＢテ
ープのインナーリード部とをボンディングワイヤーで接
続する際、インナーリード部が銅泊リード部と剛性の低
い絶縁テープのみで構成されているため、接合に必要な
超音波振動が十分でなく接合不良が生じやすい。さらに
は、樹脂封止の際にＴＡＢテープ部の剛性か低いために
接続部が変形することにより接続不良になる可能性もあ
る。
また、ＳｉチップとＴＡＢテープを一括接合する複合リ
ードフレームでは、ＴＡＢ接合において安価で均一なバ
ンブ形成技術が確立されていない等、いまだ工業的に多
くの課題を残しているのが現状である。
ードフレームでは、ＴＡＢ接合において安価で均一なバ
ンブ形成技術が確立されていない等、いまだ工業的に多
くの課題を残しているのが現状である。
（発明が解決しようとする課題）
本発明は、上記した従来の問題点を解決するものであり
、従来のビン数の上限を大幅に改善した多ピン化を可能
とし、しかも従来のリードフレームおよびワイヤーボン
ディング装置が利用できる複合リードフレームおよびそ
れを用いた半導体素子を提供するものである。
、従来のビン数の上限を大幅に改善した多ピン化を可能
とし、しかも従来のリードフレームおよびワイヤーボン
ディング装置が利用できる複合リードフレームおよびそ
れを用いた半導体素子を提供するものである。
（課題を解決するための手段）
本発明は、複合リードフレームによりリードフレームお
よびＴＡＢテープの長所を活かして多ピン化を可能にし
、さらに、Ｓ１チツプをのせる金属製パッドを設けて従
来技術の問題点をも解消するものである。すなわち、本
発明は、（１） Ｓｉチップをのせる金属製パッドを
設けた半導体用リードフレームのインナーリード部に、
ＴＡＢテープのアウターリード部を接合したことを特徴
とする複合リードフレーム。
よびＴＡＢテープの長所を活かして多ピン化を可能にし
、さらに、Ｓ１チツプをのせる金属製パッドを設けて従
来技術の問題点をも解消するものである。すなわち、本
発明は、（１） Ｓｉチップをのせる金属製パッドを
設けた半導体用リードフレームのインナーリード部に、
ＴＡＢテープのアウターリード部を接合したことを特徴
とする複合リードフレーム。
（２） Ｓｉチップをのせる金属製パッドをあらかじ
め一体に形成した半導体用リードフレームのインナーリ
ード部にＴＡＢテープのアウターリード部を接合したこ
とを特徴とする複合リードフレーム。
め一体に形成した半導体用リードフレームのインナーリ
ード部にＴＡＢテープのアウターリード部を接合したこ
とを特徴とする複合リードフレーム。
（３）Ｓｉチップをのせる金属製パッドが接合された半
導体用リードフレームのインナーリード部にＴＡＢテー
プのアウターリード部を接合したことを特徴とする複合
リードフレーム。
導体用リードフレームのインナーリード部にＴＡＢテー
プのアウターリード部を接合したことを特徴とする複合
リードフレーム。
さらには上述の複合リードフレームにＳｉチップをのせ
、ボンディングワイヤーで接続したことを特徴とする半
導体素子を要旨とするものである。
、ボンディングワイヤーで接続したことを特徴とする半
導体素子を要旨とするものである。
本発明の複合リードフレームを、以下に示す模式図を基
に説明する。
に説明する。
第１図は、リードフレーム１のインナーリード部２とＴ
ＡＢテープ３のアウターリード部４を熱圧＠接合し、さ
らに別に作製した金属製パッド５とこれらを絶縁接着テ
ープ６を用いて接合したものである。図中７はＴＡＢテ
ープのインナーリード部、８はＴＡＢテープのＳｉチッ
プ用窓、９はＴＡＢテープのＣｕ箔（リード）、１０は
ポリイミドである。
ＡＢテープ３のアウターリード部４を熱圧＠接合し、さ
らに別に作製した金属製パッド５とこれらを絶縁接着テ
ープ６を用いて接合したものである。図中７はＴＡＢテ
ープのインナーリード部、８はＴＡＢテープのＳｉチッ
プ用窓、９はＴＡＢテープのＣｕ箔（リード）、１０は
ポリイミドである。
第１図（ａ）は本発明の複合リードフレームの製造工程
を示し、図の左側かリードフレーム、右側がＴＡＢテー
プを示している。また、第１図（ｂ）は第１図（ａ）の
複合リードフレームのＡ−Ａ線断面を示す。
を示し、図の左側かリードフレーム、右側がＴＡＢテー
プを示している。また、第１図（ｂ）は第１図（ａ）の
複合リードフレームのＡ−Ａ線断面を示す。
枠組および外部リードフレームについては従来のリード
フレームを使用することにより、従来のリードフレーム
と同様の外部配線技術が適用できる。さらにＳｉチップ
との接続をＴＡＢテープのインナーリード部７とのワイ
ヤーボンディングにより行うことで、リードフレームの
インナーリード部２をＳｉチップに近づける必要がなく
なるため、リード幅およびリード間隔を狭める必要がな
く、従来のリードフレームが多ピン用として使用できる
。
フレームを使用することにより、従来のリードフレーム
と同様の外部配線技術が適用できる。さらにＳｉチップ
との接続をＴＡＢテープのインナーリード部７とのワイ
ヤーボンディングにより行うことで、リードフレームの
インナーリード部２をＳｉチップに近づける必要がなく
なるため、リード幅およびリード間隔を狭める必要がな
く、従来のリードフレームが多ピン用として使用できる
。
また、高密度配線の必要な内部についてはＴＡＢテープ
を用いることにより、高精度ファインピッチ化が容易と
なる。
を用いることにより、高精度ファインピッチ化が容易と
なる。
さらに熱伝導性および剛性に優れた金属製のパッドを接
続することにより、 （ａ） 絶縁フィルムに比べてＳｌチップで発生する
熱の放散性が向上する、 （ｂ） ＴＡＢテープのインナーリード部が金属製バ
ッドに固定されているため、絶縁フィルムのみの場合と
比較して超音波振動が付加されやすく、従来のワイヤー
ボンディング装置で十分な信頼性を持つボンディングワ
イヤーの接続が可能となる、 （Ｃ）金属性バッドにより樹脂封止の際に接合部に余分
な力が加わらないため、接合不良になることがなく信頼
性が向上する、 等の利点がある。
続することにより、 （ａ） 絶縁フィルムに比べてＳｌチップで発生する
熱の放散性が向上する、 （ｂ） ＴＡＢテープのインナーリード部が金属製バ
ッドに固定されているため、絶縁フィルムのみの場合と
比較して超音波振動が付加されやすく、従来のワイヤー
ボンディング装置で十分な信頼性を持つボンディングワ
イヤーの接続が可能となる、 （Ｃ）金属性バッドにより樹脂封止の際に接合部に余分
な力が加わらないため、接合不良になることがなく信頼
性が向上する、 等の利点がある。
第２図（ａ）、 （ｂ）は、バッド５をあらかじめ一体
に形成したリードフレーム１のインナーリード部２とＴ
ＡＢテープのアウターリード部４を熱圧着接合した複合
リードフレームの製造工程を示しく第２図（ｂ）は同（
ａ）図におけるＢ−Ｂ断面図）ｔたものである。この場
合も第１図とまったく同様の効果が得られ、一体形成す
ることで安価な製造か可能になる。
に形成したリードフレーム１のインナーリード部２とＴ
ＡＢテープのアウターリード部４を熱圧着接合した複合
リードフレームの製造工程を示しく第２図（ｂ）は同（
ａ）図におけるＢ−Ｂ断面図）ｔたものである。この場
合も第１図とまったく同様の効果が得られ、一体形成す
ることで安価な製造か可能になる。
また、第１図の複合リードフレーム１にＳｉチップ１３
をダイボンディングしワイヤーボンディングＩＩした後
、樹脂封止１２した半導体素子を第３図に示す。この図
で１３はＳｉチップを、１１はボンディングワイヤーを
、１２は封止樹脂を示している。
をダイボンディングしワイヤーボンディングＩＩした後
、樹脂封止１２した半導体素子を第３図に示す。この図
で１３はＳｉチップを、１１はボンディングワイヤーを
、１２は封止樹脂を示している。
（実 施 例）
以下に本発明の実施例を示す。
実施例 １
０．１５鰭厚のＣｕ系合金で第１図のような３５０ピン
のリードフレーム１を作製した。さらに同一の材料でＳ
＋チップをダイボンドするバッド５を作製し、この２つ
をテープ６で接着した。一方、Ｓｉチップ用のパッドの
ない中央に窓８のあいたＴＡＢテープ３を作製し、ＴＡ
Ｂテープのアウターリード４とリードフレームのインナ
ーリード２を接合して複合リードフレームを作製した。
のリードフレーム１を作製した。さらに同一の材料でＳ
＋チップをダイボンドするバッド５を作製し、この２つ
をテープ６で接着した。一方、Ｓｉチップ用のパッドの
ない中央に窓８のあいたＴＡＢテープ３を作製し、ＴＡ
Ｂテープのアウターリード４とリードフレームのインナ
ーリード２を接合して複合リードフレームを作製した。
なお、リードフレームのインナーリード部２には３．５
ｔｍの銀メツキをし、ＴＡＢテープにはＡｕメツキをし
て熱圧着接合した。
ｔｍの銀メツキをし、ＴＡＢテープにはＡｕメツキをし
て熱圧着接合した。
このリードフレームにＳｉチップを実装し、ＴＡＢイン
ナーリードとＡｕボンディングワイヤーで接続した。ワ
イヤーボンディングの接合強度試験を行った結果、いず
れもボールネック部で破断しており、セカンドボンディ
ング部、すなわちＴＡＢインナーリードでの接合強度は
十分なレベルであった。
ナーリードとＡｕボンディングワイヤーで接続した。ワ
イヤーボンディングの接合強度試験を行った結果、いず
れもボールネック部で破断しており、セカンドボンディ
ング部、すなわちＴＡＢインナーリードでの接合強度は
十分なレベルであった。
実施例 ２
０．１５ｖｍ厚のＣｕ系合金で第２図のようなＳｉチッ
プをのせるバッド５およびＴＡＢテープを接合する３５
０ピンのリードフレーム１を一体に形成し、Ｓ１チツプ
用のパッドのない中央に窓８のあいたＴＡＢテープを接
合して複合リードフレームを作製した。なお、リードフ
レームのインナーリード部２には３．５−のＡｇメツキ
をし、ＴＡＢテープにはＡｕメツキをして熱圧着接合し
た。
プをのせるバッド５およびＴＡＢテープを接合する３５
０ピンのリードフレーム１を一体に形成し、Ｓ１チツプ
用のパッドのない中央に窓８のあいたＴＡＢテープを接
合して複合リードフレームを作製した。なお、リードフ
レームのインナーリード部２には３．５−のＡｇメツキ
をし、ＴＡＢテープにはＡｕメツキをして熱圧着接合し
た。
実施例１と同様にワイヤーボンディングの接合強度試験
を行った結果、いずれもポールネック部で破断した。
を行った結果、いずれもポールネック部で破断した。
実施例 ３
実施例１の複合リードフレームのパッドの上に第３図の
ようにＳｉチップ１３をのせ、ＴＡＢテープのインナー
リードとＳｉチップをボンディングワイヤー１１で接続
し、樹脂封止１２シて３５０ピンの半導体素子を作製し
た。
ようにＳｉチップ１３をのせ、ＴＡＢテープのインナー
リードとＳｉチップをボンディングワイヤー１１で接続
し、樹脂封止１２シて３５０ピンの半導体素子を作製し
た。
この素子で一５５℃で３０分、１５０℃で３０分の温度
サイクルテストを行った結果、３００サイクルでも不良
が発生しなかった。
サイクルテストを行った結果、３００サイクルでも不良
が発生しなかった。
実施例 ４
０．１５１℃ｍ厚のＦｅ−４２％Ｎｉ合金で２１８ピン
のリードフレームを作製した。さらに０．１０ｍｍ厚の
Ｃｕ系合金で８１チツプをダイボンドするパッドを作製
し、この２つをテープで接着した。一方、Ｓ１チツプ用
のパッドのない中央に窓のあいたＴＡＢテープを作製し
、ＴＡＢテープのアウターリードとリードフレームのイ
ンナーリードを接合して複合リードフレームを第１図の
ような工程で作製した。なお、リードフレームのインナ
ーリード部には３．５＃の銀メツキをし、ＴＡＢテープ
にはＡｕメツキをして熱圧着接合した。
のリードフレームを作製した。さらに０．１０ｍｍ厚の
Ｃｕ系合金で８１チツプをダイボンドするパッドを作製
し、この２つをテープで接着した。一方、Ｓ１チツプ用
のパッドのない中央に窓のあいたＴＡＢテープを作製し
、ＴＡＢテープのアウターリードとリードフレームのイ
ンナーリードを接合して複合リードフレームを第１図の
ような工程で作製した。なお、リードフレームのインナ
ーリード部には３．５＃の銀メツキをし、ＴＡＢテープ
にはＡｕメツキをして熱圧着接合した。
実施例１と同様にワイヤーボンディングの接合強度試験
を行った結果、いずれもボールネック部で破断した。
を行った結果、いずれもボールネック部で破断した。
実施例 ら
０．１２５℃厚のＦｅ−４２％Ｎｉ合金でＳｉチップを
のせるパッドを有する３６０ビンのリードフレームを一
体に形成し、Ｓｉチップ用のパッドのない中央に窓のあ
いたＴＡＢテープを接合して複合リードフレームを第２
図のような工程で作製した。
のせるパッドを有する３６０ビンのリードフレームを一
体に形成し、Ｓｉチップ用のパッドのない中央に窓のあ
いたＴＡＢテープを接合して複合リードフレームを第２
図のような工程で作製した。
なお、リードフレームのインナーリード部には２．８
ｕｎの錫メツキをし、ＴＡＢテープには Ａｕメツキを
して熱圧着接合した。
ｕｎの錫メツキをし、ＴＡＢテープには Ａｕメツキを
して熱圧着接合した。
実施例 ６
実施例５の複合リードフレームのパッドの上にＳｉチッ
プをのせ、ＴＡＢテープのインナーリードをＳｉチップ
をボンディングワイヤーで接続し、樹脂封止して３６０
ビンの半導体素子を作製した。
プをのせ、ＴＡＢテープのインナーリードをＳｉチップ
をボンディングワイヤーで接続し、樹脂封止して３６０
ビンの半導体素子を作製した。
この素子で一５５℃で３０分、１５０℃で３０分の温度
サイクルテストを行った結果、３００サイクルでも不良
が発生しなかった。
サイクルテストを行った結果、３００サイクルでも不良
が発生しなかった。
比較例
実施例１と同一のリードフレームを用い、同一のＣｕ箔
パターンをもつＴＡＢテープの中央にアイランド部を残
してＣｕ箔でＳｉチップをのせるパッド部を形成したも
ので複合リードフレームを作製した。さらに、Ｓｉチッ
プをダイボンディングし実施例３と同一条件でワイヤー
ボンディングを行った、また、同一条件で樹脂封止して
比較用の半導体素子も作製した。
パターンをもつＴＡＢテープの中央にアイランド部を残
してＣｕ箔でＳｉチップをのせるパッド部を形成したも
ので複合リードフレームを作製した。さらに、Ｓｉチッ
プをダイボンディングし実施例３と同一条件でワイヤー
ボンディングを行った、また、同一条件で樹脂封止して
比較用の半導体素子も作製した。
このリードフレームにＳｉチップを実装し、ＴＡＢイン
ナーリードとＡｕボンディングワイヤーで接続した。ワ
イヤーボンディングの接合強度試験を行った結果、６，
５％のリードにおいてセカンドボンディング部の剥離が
見られた。
ナーリードとＡｕボンディングワイヤーで接続した。ワ
イヤーボンディングの接合強度試験を行った結果、６，
５％のリードにおいてセカンドボンディング部の剥離が
見られた。
つぎに、この半導体素子と実施例３の半導体素子の比較
試験を行った。
試験を行った。
まず、動作させることにより均一な発熱をするＳ】チッ
プを実装し、動作開始２時間後の半導体素子表面の温度
を測定した結果、比較素子は７８℃であったのに対し本
発明素子は４７℃で優れた熱放散性を示した。
プを実装し、動作開始２時間後の半導体素子表面の温度
を測定した結果、比較素子は７８℃であったのに対し本
発明素子は４７℃で優れた熱放散性を示した。
さらに、この素子で一５５℃で３０分、１５０℃で３０
分の温度サイクルテストを行った結果、３００サイクル
で０．０４％の累積不良率を示した。
分の温度サイクルテストを行った結果、３００サイクル
で０．０４％の累積不良率を示した。
（発明の効果）
本発明により、従来のリードフレーム製造技術およびワ
イヤーボンディング技術で多ビン用のリードフレームお
よびそれを用いた半導体素子を製造することが容易とな
った。また、従来技術の使用によりコスト上昇が抑えら
れ、高い熱放散性および高いワイヤーボンディングの接
合強度と樹脂封止の容易性による信頼性の向上も得られ
た。
イヤーボンディング技術で多ビン用のリードフレームお
よびそれを用いた半導体素子を製造することが容易とな
った。また、従来技術の使用によりコスト上昇が抑えら
れ、高い熱放散性および高いワイヤーボンディングの接
合強度と樹脂封止の容易性による信頼性の向上も得られ
た。
第１図（ａ）は本発明製造工程の一実施例を示し、同図
（１６図（ａ）におけるＡ−Ａ線断面を示す図、第２図
（ａ）は本発明の他の実施例を示し、同図（ｂ）は同図
（ａ）におけるＢ−Ｂ線断面図を示す図、第３図は本発
明複合リードフレームを使用した半導体素子を示す図で
ある。 １：リードフレーム ２：リードフレームのインナーリード部３二ＴＡＢテー
プ ４：ＴＡＢテープのアウターリード部 ５：金属製バッド ６：接着用テープ７ ： Ｔ
ＡＢテープのインナーリード部８：ＴＡＢテープのＳｔ
チップ用窓 ９ ： ＴＡＢテープのＣｕ箔（リード）１０：ポリイ
ミド １１：ボンディングワイヤー
（１６図（ａ）におけるＡ−Ａ線断面を示す図、第２図
（ａ）は本発明の他の実施例を示し、同図（ｂ）は同図
（ａ）におけるＢ−Ｂ線断面図を示す図、第３図は本発
明複合リードフレームを使用した半導体素子を示す図で
ある。 １：リードフレーム ２：リードフレームのインナーリード部３二ＴＡＢテー
プ ４：ＴＡＢテープのアウターリード部 ５：金属製バッド ６：接着用テープ７ ： Ｔ
ＡＢテープのインナーリード部８：ＴＡＢテープのＳｔ
チップ用窓 ９ ： ＴＡＢテープのＣｕ箔（リード）１０：ポリイ
ミド １１：ボンディングワイヤー
Claims (4)
- （１）Ｓｉチップをのせる金属製パッドを設けた半導体
用リードフレームのインナーリード部に、ＴＡＢテープ
のアウターリード部を接合したことを特徴とする複合リ
ードフレーム。 - （２）Ｓｉチップをのせる金属製パッドをあらかじめ一
体に形成した半導体用リードフレームのインナーリード
部にＴＡＢテープのアウターリード部を接合したことを
特徴とする複合リードフレーム。 - （３）Ｓｉチップをのせる金属製パッドが接合された半
導体用リードフレームのインナーリード部にＴＡＢテー
プのアウターリード部を接合したことを特徴とする複合
リードフレーム。 - （４）請求項１または２または３のいずれかに記載の複
合リードフレームにＳｉチップをのせ、ボンディングワ
イヤーで接合したことを特徴とする半導体素子。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP91303786A EP0458469A1 (en) | 1990-05-24 | 1991-04-26 | Composite lead frame and semiconductor device using the same |
| US07/959,474 US5227662A (en) | 1990-05-24 | 1992-10-09 | Composite lead frame and semiconductor device using the same |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2-134354 | 1990-05-24 | ||
| JP13435490 | 1990-05-24 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0472655A true JPH0472655A (ja) | 1992-03-06 |
Family
ID=15126408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2281083A Pending JPH0472655A (ja) | 1990-05-24 | 1990-10-19 | 複合リードフレームおよび半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0472655A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03123067A (ja) * | 1989-10-05 | 1991-05-24 | Shinko Electric Ind Co Ltd | リードフレーム及び半導体装置 |
| JPH03142862A (ja) * | 1989-10-28 | 1991-06-18 | Dainippon Printing Co Ltd | リードフレーム |
-
1990
- 1990-10-19 JP JP2281083A patent/JPH0472655A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03123067A (ja) * | 1989-10-05 | 1991-05-24 | Shinko Electric Ind Co Ltd | リードフレーム及び半導体装置 |
| JPH03142862A (ja) * | 1989-10-28 | 1991-06-18 | Dainippon Printing Co Ltd | リードフレーム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2891607B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3619773B2 (ja) | 半導体装置の製造方法 | |
| US5227662A (en) | Composite lead frame and semiconductor device using the same | |
| US5869905A (en) | Molded packaging for semiconductor device and method of manufacturing the same | |
| JP5227501B2 (ja) | スタックダイパッケージ及びそれを製造する方法 | |
| JP3301355B2 (ja) | 半導体装置、半導体装置用ｔａｂテープ及びその製造方法、並びに半導体装置の製造方法 | |
| JP2001274316A (ja) | 半導体装置及びその製造方法 | |
| JPH01183837A (ja) | 半導体装置 | |
| JP3497775B2 (ja) | 半導体装置 | |
| JP3075617B2 (ja) | 半導体集積回路装置 | |
| JPH098186A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3151324B2 (ja) | 半導体装置 | |
| JPH0472655A (ja) | 複合リードフレームおよび半導体素子 | |
| JPH06252334A (ja) | 半導体装置 | |
| JP2005311099A (ja) | 半導体装置及びその製造方法 | |
| JP2002164496A (ja) | 半導体装置およびその製造方法 | |
| KR200179421Y1 (ko) | 적층형 반도체 패캐이지 | |
| JPH06350009A (ja) | 半導体装置の製造方法及びリードフレーム | |
| JP2002164497A (ja) | 半導体装置およびその製造方法 | |
| JPH04184949A (ja) | 半導体装置とその製造方法 | |
| JPH08162594A (ja) | 複合リードフレーム及び半導体パッケージ | |
| JPH11135539A (ja) | 半導体装置及びその製造方法 | |
| JPH05114686A (ja) | 複合リードフレームの製造方法 | |
| JPH0992767A (ja) | 複合リードフレームおよび半導体装置 | |
| JPH05129510A (ja) | 複合リードフレームおよびその製造方法 |