JPH06252334A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06252334A JPH06252334A JP5038342A JP3834293A JPH06252334A JP H06252334 A JPH06252334 A JP H06252334A JP 5038342 A JP5038342 A JP 5038342A JP 3834293 A JP3834293 A JP 3834293A JP H06252334 A JPH06252334 A JP H06252334A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- terminals
- semiconductor device
- laminated wiring
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Wire Bonding (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】モールドによる封止後やプリント配線基板上へ
の実装後でも半導体装置の回路変更を容易に行うことが
でき、半導体装置が多種類で特殊仕様であっても低コス
トでかつ高品質を損なうことなく製造することができる
ようにする。 【構成】半導体チップ2をダイパッド3に接合すると共
に、インナーリード4aの先端部分を半導体チップ2の
端子に接続する。また、モールド部1aの内部において
インナーリード4aを折り曲げてモールド部1aの表面
に露出させ接続部4dを形成する。そして接続部4dと
積層配線基板20下面の端子22とをハンダバンプ23
で接続する。積層配線基板20の内部にはユーザ側の用
途や要請に沿って構成された積層構造をなす回路が設け
られており、その上面の端子21は回路変更のための接
続端子や回路検査ための検査端子として使用される。
の実装後でも半導体装置の回路変更を容易に行うことが
でき、半導体装置が多種類で特殊仕様であっても低コス
トでかつ高品質を損なうことなく製造することができる
ようにする。 【構成】半導体チップ2をダイパッド3に接合すると共
に、インナーリード4aの先端部分を半導体チップ2の
端子に接続する。また、モールド部1aの内部において
インナーリード4aを折り曲げてモールド部1aの表面
に露出させ接続部4dを形成する。そして接続部4dと
積層配線基板20下面の端子22とをハンダバンプ23
で接続する。積層配線基板20の内部にはユーザ側の用
途や要請に沿って構成された積層構造をなす回路が設け
られており、その上面の端子21は回路変更のための接
続端子や回路検査ための検査端子として使用される。
Description
【0001】
【産業上の利用分野】本発明は半導体チップの端子をリ
ードフレームに接続して樹脂モールドにて封止した半導
体装置に係わり、特に、四方向からアウターリードを出
したQFP(Quad Flat Package )と呼ばれるプラスチ
ックフラットパッケージの構成を備えた半導体装置に係
わる。
ードフレームに接続して樹脂モールドにて封止した半導
体装置に係わり、特に、四方向からアウターリードを出
したQFP(Quad Flat Package )と呼ばれるプラスチ
ックフラットパッケージの構成を備えた半導体装置に係
わる。
【0002】
【従来の技術】従来の半導体装置においては、多くの場
合、金属製のリードフレーム上に半導体チップが搭載さ
れ、その半導体チップの端子とリードフレームのインナ
ーリードとが金属線等によりワイヤボンディングされ、
さらに樹脂モールドによってこれら半導体チップ及びイ
ンナーリードが封止されている。このような半導体装置
のうち、例えば 特開平2−187054号公報に記載
の半導体装置は、1つの半導体チップと、幾つかの複合
コンデンサ及び複合インダクタと、抵抗素子とを一体に
して樹脂モールドで封止したものである。
合、金属製のリードフレーム上に半導体チップが搭載さ
れ、その半導体チップの端子とリードフレームのインナ
ーリードとが金属線等によりワイヤボンディングされ、
さらに樹脂モールドによってこれら半導体チップ及びイ
ンナーリードが封止されている。このような半導体装置
のうち、例えば 特開平2−187054号公報に記載
の半導体装置は、1つの半導体チップと、幾つかの複合
コンデンサ及び複合インダクタと、抵抗素子とを一体に
して樹脂モールドで封止したものである。
【0003】
【発明が解決しようとする課題】近年、電子部品の配線
密度は益々高くなってきているため、樹脂モールドによ
って一体に封止した後、または半導体装置をプリント配
線基板上に搭載し端子を接続した後に回路変更を行うこ
とは非常に難しくなってきている。即ち、半導体装置の
プリント配線基板上への実装後に回路変更を行うために
は、例えばリード間に多数の接続用の線を複雑に引き回
す必要があり、配線密度が高い電子部品においてこれを
行うことは極めて煩雑な作業となる。
密度は益々高くなってきているため、樹脂モールドによ
って一体に封止した後、または半導体装置をプリント配
線基板上に搭載し端子を接続した後に回路変更を行うこ
とは非常に難しくなってきている。即ち、半導体装置の
プリント配線基板上への実装後に回路変更を行うために
は、例えばリード間に多数の接続用の線を複雑に引き回
す必要があり、配線密度が高い電子部品においてこれを
行うことは極めて煩雑な作業となる。
【0004】また、半導体装置の回路仕様はユーザ別に
様々であり、場合によってはごく少量しか必要としない
こともある。このような多種類かつ少量で特殊仕様の半
導体装置を低コストでしかも高品質を維持しながら大量
生産することは不可能である。
様々であり、場合によってはごく少量しか必要としない
こともある。このような多種類かつ少量で特殊仕様の半
導体装置を低コストでしかも高品質を維持しながら大量
生産することは不可能である。
【0005】先述の特開平2−187054号公報等に
代表される従来の半導体装置において、上記のような半
導体装置のモールド後や実装後の回路変更、及び多種類
で特殊仕様の半導体装置を製造する上での問題点を解決
した例はない。
代表される従来の半導体装置において、上記のような半
導体装置のモールド後や実装後の回路変更、及び多種類
で特殊仕様の半導体装置を製造する上での問題点を解決
した例はない。
【0006】本発明の目的は、モールドによる封止後や
プリント配線基板上への実装後においても回路変更を容
易に行うことができ、多種類で特殊仕様であっても低コ
ストでかつ高品質を損なうことなく製造することができ
る半導体装置を提供することにある。
プリント配線基板上への実装後においても回路変更を容
易に行うことができ、多種類で特殊仕様であっても低コ
ストでかつ高品質を損なうことなく製造することができ
る半導体装置を提供することにある。
【0007】
【課題を解決するための手段】上記目的を達成するた
め、本発明によれば、半導体チップの端子をリードフレ
ームのインナーリードに電気的に接続し、これら半導体
チップ及びリードフレームのインナーリードを樹脂モー
ルドにて一体に封止したモールド部を有する半導体装置
において、前記モールド部の側面及び下面の少なくとも
一方に前記インナーリードへ連なる第1の接続部を形成
すると共に、そのインナーリードを折り曲げて前記モー
ルド部の上面に露出する第2の接続部を形成し、前記モ
ールド部の上面に少なくとも上面及び下面に端子を有す
る積層配線基板を載置し、該積層配線基板の下面の端子
を前記第2の接続部に電気的に接続したことを特徴とす
る半導体装置が提供される。
め、本発明によれば、半導体チップの端子をリードフレ
ームのインナーリードに電気的に接続し、これら半導体
チップ及びリードフレームのインナーリードを樹脂モー
ルドにて一体に封止したモールド部を有する半導体装置
において、前記モールド部の側面及び下面の少なくとも
一方に前記インナーリードへ連なる第1の接続部を形成
すると共に、そのインナーリードを折り曲げて前記モー
ルド部の上面に露出する第2の接続部を形成し、前記モ
ールド部の上面に少なくとも上面及び下面に端子を有す
る積層配線基板を載置し、該積層配線基板の下面の端子
を前記第2の接続部に電気的に接続したことを特徴とす
る半導体装置が提供される。
【0008】上記半導体装置において、好ましくは、前
記積層配線基板の上面の端子は、電子部品または外部の
電子機器と接続するための端子である。
記積層配線基板の上面の端子は、電子部品または外部の
電子機器と接続するための端子である。
【0009】また、上記半導体装置において、好ましく
は、前記積層配線基板の上面の端子は、その使用時以外
には電気絶縁材料によって被覆されている。
は、前記積層配線基板の上面の端子は、その使用時以外
には電気絶縁材料によって被覆されている。
【0010】また、上記半導体装置において、好ましく
は、前記積層配線基板の上面の端子のうち、特定の端子
には予め電子部品が接続されている。
は、前記積層配線基板の上面の端子のうち、特定の端子
には予め電子部品が接続されている。
【0011】また、上記半導体装置において、好ましく
は、前記モールド部の外形寸法と前記積層配線基板の外
形寸法とがほぼ等しい。
は、前記モールド部の外形寸法と前記積層配線基板の外
形寸法とがほぼ等しい。
【0012】また、上記半導体装置において、好ましく
は、前記第2の接続部を、相隣り合う前記インナーリー
ド間で長手方向にずらせて形成する。
は、前記第2の接続部を、相隣り合う前記インナーリー
ド間で長手方向にずらせて形成する。
【0013】また、上記目的を達成するため、本発明に
よれば、半導体チップの端子をリードフレームのインナ
ーリードに電気的に接続し、これら半導体チップ及びリ
ードフレームのインナーリードを樹脂モールドにて一体
に封止した半導体装置において、前記樹脂モールドによ
って少なくとも上面及び下面に端子を有する積層配線基
板がさらに一体に封止され、前記積層配線基板下面の端
子と前記インナーリードとが直接接続され、前記リード
フレームのアウターリードが前記積層配線基板の外方へ
伸びていることを特徴とする半導体装置が提供される。
よれば、半導体チップの端子をリードフレームのインナ
ーリードに電気的に接続し、これら半導体チップ及びリ
ードフレームのインナーリードを樹脂モールドにて一体
に封止した半導体装置において、前記樹脂モールドによ
って少なくとも上面及び下面に端子を有する積層配線基
板がさらに一体に封止され、前記積層配線基板下面の端
子と前記インナーリードとが直接接続され、前記リード
フレームのアウターリードが前記積層配線基板の外方へ
伸びていることを特徴とする半導体装置が提供される。
【0014】また、上記目的を達成するため、本発明に
よれば、半導体チップの端子をリードフレームのインナ
ーリードに電気的に接続し、これら半導体チップ及びリ
ードフレームのインナーリードを樹脂モールドにて一体
に封止したモールド部を有する半導体装置において、前
記モールド部の側面及び下面の少なくとも一方に前記イ
ンナーリードへ連なる第1の接続部を形成すると共に、
そのインナーリードを折り曲げて前記モールド部の上面
に露出する第2の接続部を形成し、前記モールド部の上
面に少なくとも上面及び下面に端子を有するフィルム製
配線板を載置し、該フィルム製配線板の下面の端子を前
記第2の接続部に電気的に接続したことを特徴とする半
導体装置が提供される。
よれば、半導体チップの端子をリードフレームのインナ
ーリードに電気的に接続し、これら半導体チップ及びリ
ードフレームのインナーリードを樹脂モールドにて一体
に封止したモールド部を有する半導体装置において、前
記モールド部の側面及び下面の少なくとも一方に前記イ
ンナーリードへ連なる第1の接続部を形成すると共に、
そのインナーリードを折り曲げて前記モールド部の上面
に露出する第2の接続部を形成し、前記モールド部の上
面に少なくとも上面及び下面に端子を有するフィルム製
配線板を載置し、該フィルム製配線板の下面の端子を前
記第2の接続部に電気的に接続したことを特徴とする半
導体装置が提供される。
【0015】
【作用】上記のように構成した本発明において、インナ
ーリードに連なりモールド部の側面及び下面の少なくと
も一方へ形成した第1の接続部は、従来のようにプリン
ト配線基板に電気的に接続される。そして、モールド部
上面に積層配線基板を載置し、その下面の端子と上記イ
ンナーリードを折り曲げてモールド部上面に露出させた
第2の接続部とを接続することにより、上記第2の接続
部、従って半導体チップの端子は上記積層配線基板内に
設けられた回路を介して積層配線基板上面の端子に電気
的に接続されることになる。この積層配線基板内の回路
はユーザ側の用途や要請に沿って適宜決定される。
ーリードに連なりモールド部の側面及び下面の少なくと
も一方へ形成した第1の接続部は、従来のようにプリン
ト配線基板に電気的に接続される。そして、モールド部
上面に積層配線基板を載置し、その下面の端子と上記イ
ンナーリードを折り曲げてモールド部上面に露出させた
第2の接続部とを接続することにより、上記第2の接続
部、従って半導体チップの端子は上記積層配線基板内に
設けられた回路を介して積層配線基板上面の端子に電気
的に接続されることになる。この積層配線基板内の回路
はユーザ側の用途や要請に沿って適宜決定される。
【0016】このような構成にしておけば、積層配線基
板上面の端子を利用して容易に回路変更を行うことが可
能となる。しかも、この回路変更は半導体装置をプリン
ト配線基板上に実装する前は勿論、半導体装置をプリン
ト配線基板上に実装した後であっても行うことが可能で
ある。
板上面の端子を利用して容易に回路変更を行うことが可
能となる。しかも、この回路変更は半導体装置をプリン
ト配線基板上に実装する前は勿論、半導体装置をプリン
ト配線基板上に実装した後であっても行うことが可能で
ある。
【0017】また、モールド部に接合される積層配線基
板としては、たとえ少量であっても低コストでかつ高品
質のものが容易に製作可能であり、この積層配線基板を
適宜交換することによって多種の仕様の半導体装置を容
易に製造することが可能である。例えば、半導体チップ
及びインナーリードを一体に封止した共通の回路構成を
もつモールド部を予め大量に製作しておき、積層配線基
板をユーザ側の用途や要請に沿って各々製作し、これら
を一体に接合することで、多種類で特殊仕様であっても
低コストでかつ高品質を損なうことなく半導体装置を製
造することが可能である。
板としては、たとえ少量であっても低コストでかつ高品
質のものが容易に製作可能であり、この積層配線基板を
適宜交換することによって多種の仕様の半導体装置を容
易に製造することが可能である。例えば、半導体チップ
及びインナーリードを一体に封止した共通の回路構成を
もつモールド部を予め大量に製作しておき、積層配線基
板をユーザ側の用途や要請に沿って各々製作し、これら
を一体に接合することで、多種類で特殊仕様であっても
低コストでかつ高品質を損なうことなく半導体装置を製
造することが可能である。
【0018】また、積層配線基板の上面の端子を電子部
品または外部の電子機器との接続に用いることにより、
容易に回路変更を行うことが可能となる。
品または外部の電子機器との接続に用いることにより、
容易に回路変更を行うことが可能となる。
【0019】また、積層配線基板の上面の端子を電気絶
縁材料によって被覆することにより、この端子の使用時
以外において、塵埃等の付着による端子同士の短絡が防
止される。
縁材料によって被覆することにより、この端子の使用時
以外において、塵埃等の付着による端子同士の短絡が防
止される。
【0020】また、積層配線基板の上面の特定の端子に
予め電子部品を接続することにより、特殊な回路仕様に
対応して容易に回路変更を行うことが可能となる。
予め電子部品を接続することにより、特殊な回路仕様に
対応して容易に回路変更を行うことが可能となる。
【0021】また、モールド部の外形寸法と積層配線基
板の外形寸法とをほぼ等しくすることにより、モールド
部の外形寸法内で上記のような回路変更を行ったり多種
類で特殊仕様の半導体装置を製造することが可能とな
り、プリント配線基板の実装密度が向上する。
板の外形寸法とをほぼ等しくすることにより、モールド
部の外形寸法内で上記のような回路変更を行ったり多種
類で特殊仕様の半導体装置を製造することが可能とな
り、プリント配線基板の実装密度が向上する。
【0022】また、上記第2の接続部を、相り隣り合う
インナーリード間で長手方向にずらせて形成することに
より、第2の接続部の間隔が広くなる。従って、積層配
線基板を配置し、この積層配線基板の下面の端子と第2
の接続部とを接続する際に、相隣り合う部分同士で干渉
したり短絡を起こすことが防止される。
インナーリード間で長手方向にずらせて形成することに
より、第2の接続部の間隔が広くなる。従って、積層配
線基板を配置し、この積層配線基板の下面の端子と第2
の接続部とを接続する際に、相隣り合う部分同士で干渉
したり短絡を起こすことが防止される。
【0023】また、少なくとも上面及び下面に端子を有
する積層配線基板を、半導体チップ及びインナーリード
を封止するモールドと共に一体に封止することにより、
予め封止したモールド部に後から積層配線基板を接合す
る場合に比べて、半導体装置の厚みが薄くなり、さらに
高密度化を実現することが可能となる。また、この積層
配線基板下面の端子とインナーリードとを直接接続する
ことにより、前述のようにインナーリードを曲げるなど
してモールド部表面に接続部を形成する必要がなくな
り、製作が容易になる。積層配線基板の外方へ伸びるア
ウターリードは半導体装置をプリント配線基板上へ実装
する時の接続に用いられる。
する積層配線基板を、半導体チップ及びインナーリード
を封止するモールドと共に一体に封止することにより、
予め封止したモールド部に後から積層配線基板を接合す
る場合に比べて、半導体装置の厚みが薄くなり、さらに
高密度化を実現することが可能となる。また、この積層
配線基板下面の端子とインナーリードとを直接接続する
ことにより、前述のようにインナーリードを曲げるなど
してモールド部表面に接続部を形成する必要がなくな
り、製作が容易になる。積層配線基板の外方へ伸びるア
ウターリードは半導体装置をプリント配線基板上へ実装
する時の接続に用いられる。
【0024】また、少なくとも上面及び下面に端子を有
するフィルム製配線板をモールド部の上面に載置し、こ
のフィルム製配線板の下面の端子にモールド部上面より
露出した第2の接続部を接続することにより、自由に形
状を変えることができるフィルム製配線板の特徴を利用
して立体的な回路等の複雑な配線パターンを容易に実現
することが可能となり、さらに高性能で高密度な配線を
実現することが可能となる。また、この場合も、モール
ド部の側面及び下面の少なくとも一方へ露出する第1の
接続部は、従来のようにプリント配線基板に電気的に接
続される。
するフィルム製配線板をモールド部の上面に載置し、こ
のフィルム製配線板の下面の端子にモールド部上面より
露出した第2の接続部を接続することにより、自由に形
状を変えることができるフィルム製配線板の特徴を利用
して立体的な回路等の複雑な配線パターンを容易に実現
することが可能となり、さらに高性能で高密度な配線を
実現することが可能となる。また、この場合も、モール
ド部の側面及び下面の少なくとも一方へ露出する第1の
接続部は、従来のようにプリント配線基板に電気的に接
続される。
【0025】
【実施例】以下、本発明の一実施例による半導体装置を
図1〜図5により説明する。本実施例はQFP(Quad F
lat Package )と呼ばれるフラットプラスチックパッケ
ージに類似した構成を有する半導体装置の例である。
図1〜図5により説明する。本実施例はQFP(Quad F
lat Package )と呼ばれるフラットプラスチックパッケ
ージに類似した構成を有する半導体装置の例である。
【0026】まず、本実施例の半導体装置の構成を図1
及び図2により説明する。図1及び図2において、本実
施例の半導体装置1はモールド部1a及び積層配線基板
20を備えている。このうち、モールド部1aは、半導
体チップ2と、半導体チップ2の上側に位置しこれを搭
載したダイパッド3と、半導体チップ2の端子に電気的
に接続されたリードフレーム4と、これら半導体チップ
2、ダイパッド3及びリードフレーム4を一体的に封止
した樹脂モールド5とを有しいる。積層配線基板20は
複数の端子21を上面に、モールド部1aとの接続用の
端子22を下面に備えており、その内部にはユーザ側の
用途や要請に沿って構成された図示しない回路(積層構
造をなす回路)が設けられている。また、モールド部1
aの外形寸法と積層配線基板20の外形寸法とはほぼ等
しくなっている。
及び図2により説明する。図1及び図2において、本実
施例の半導体装置1はモールド部1a及び積層配線基板
20を備えている。このうち、モールド部1aは、半導
体チップ2と、半導体チップ2の上側に位置しこれを搭
載したダイパッド3と、半導体チップ2の端子に電気的
に接続されたリードフレーム4と、これら半導体チップ
2、ダイパッド3及びリードフレーム4を一体的に封止
した樹脂モールド5とを有しいる。積層配線基板20は
複数の端子21を上面に、モールド部1aとの接続用の
端子22を下面に備えており、その内部にはユーザ側の
用途や要請に沿って構成された図示しない回路(積層構
造をなす回路)が設けられている。また、モールド部1
aの外形寸法と積層配線基板20の外形寸法とはほぼ等
しくなっている。
【0027】モールド部1aにおいて、リードフレーム
4のインナーリード4aはその先端が半導体チップ2の
端子部分まで伸びて該端子に金バンプ7により電気的に
接続されると共に、樹脂モールド5の内部においてイン
ナーリード4aの該端子に至る途中に凸部4cが形成さ
れている。この凸部4cは、樹脂モールド5の表面に露
出して接続部4dを形成し、この接続部4dには端子と
して使用する場合に接続がし易いようにハンダメッキ
(図示していない)が施されている。また、インナーリ
ード4aの内方部分は図2に示すように放射状に配置さ
れ、かつその部分の幅は半導体チップ2に近づくにした
がって次第に狭くなっている。さらに、半導体チップ2
は、回路形成面をダイパッド3に向けて熱硬化性の接着
剤6でダイパッド3に接合されており、リードフレーム
4の樹脂モールド5側面より外側に突出したアウターリ
ード4bの部分は下方に曲げ成形されている。このアウ
ターリード4bは接続部として半導体装置1をプリント
配線基板に実装する時のプリント配線との電気的接続に
用いられる。尚、このアウターリードは樹脂モールド5
側面からではなく、樹脂モールド5下面より突出させて
もよい。
4のインナーリード4aはその先端が半導体チップ2の
端子部分まで伸びて該端子に金バンプ7により電気的に
接続されると共に、樹脂モールド5の内部においてイン
ナーリード4aの該端子に至る途中に凸部4cが形成さ
れている。この凸部4cは、樹脂モールド5の表面に露
出して接続部4dを形成し、この接続部4dには端子と
して使用する場合に接続がし易いようにハンダメッキ
(図示していない)が施されている。また、インナーリ
ード4aの内方部分は図2に示すように放射状に配置さ
れ、かつその部分の幅は半導体チップ2に近づくにした
がって次第に狭くなっている。さらに、半導体チップ2
は、回路形成面をダイパッド3に向けて熱硬化性の接着
剤6でダイパッド3に接合されており、リードフレーム
4の樹脂モールド5側面より外側に突出したアウターリ
ード4bの部分は下方に曲げ成形されている。このアウ
ターリード4bは接続部として半導体装置1をプリント
配線基板に実装する時のプリント配線との電気的接続に
用いられる。尚、このアウターリードは樹脂モールド5
側面からではなく、樹脂モールド5下面より突出させて
もよい。
【0028】上記モールド部1a及び積層配線基板20
は、モールド部1aの接続部4dと積層配線基板20の
下面の端子22とがハンダバンプ23で接続されること
により一体に接合されており、積層配線基板20の上面
の端子21は回路変更のための接続端子、または回路検
査や動作確認のための検査端子、または他の電子部品の
接続や外部の電子機器との接続のために使用される。こ
の端子21の使用時期は、半導体装置1のプリント配線
基板への実装前であっても後であってもよい。尚、モー
ルド部1aと積層配線基板20との接合をより確実にす
るためにこれらの間に接着剤を塗布してもよい。
は、モールド部1aの接続部4dと積層配線基板20の
下面の端子22とがハンダバンプ23で接続されること
により一体に接合されており、積層配線基板20の上面
の端子21は回路変更のための接続端子、または回路検
査や動作確認のための検査端子、または他の電子部品の
接続や外部の電子機器との接続のために使用される。こ
の端子21の使用時期は、半導体装置1のプリント配線
基板への実装前であっても後であってもよい。尚、モー
ルド部1aと積層配線基板20との接合をより確実にす
るためにこれらの間に接着剤を塗布してもよい。
【0029】次に、上述した半導体装置1の製造工程を
図3〜図5により説明する。まず、ステップ100にお
いて、例えば鋼、銅合金,42アロイ、コバール等の金
属板をレベラーにかけ、巻きグセ等を矯正して平らにす
る。次にステップ101において、その金属板を加工
し、図4に示すように、ダイパッド3及びリードフレー
ム4と、これらを製造途中に支持するためのダムバー1
0及びガイド穴12を有する周辺枠材11とを形成す
る。この時、リードフレーム4は、後ほど凸部を形成し
た際においてもその先端が半導体チップ2の端子部分ま
で伸びる長さに成形する。また、リードフレーム4のイ
ンナーリード4a先端部分のピッチは金属板の板厚が
0.15mmの場合で0.07mm程度とする。リード
フレーム4の先端部分をこのような長さ及び微細ピッチ
とすることにより、高集積化され微細ピッチを持つ半導
体チップの端子にリードフレーム4を直接接続すること
が可能となる。このような微細ピッチを持つリードフレ
ーム4の加工方法は、本件出願人が先に出願した特願平
4−313615号(平成4年11月24日出願)にお
いて述べられている加工方法により実現可能である。次
いで、上記のように加工した金属板の全面にハンダメッ
キ処理を施す。
図3〜図5により説明する。まず、ステップ100にお
いて、例えば鋼、銅合金,42アロイ、コバール等の金
属板をレベラーにかけ、巻きグセ等を矯正して平らにす
る。次にステップ101において、その金属板を加工
し、図4に示すように、ダイパッド3及びリードフレー
ム4と、これらを製造途中に支持するためのダムバー1
0及びガイド穴12を有する周辺枠材11とを形成す
る。この時、リードフレーム4は、後ほど凸部を形成し
た際においてもその先端が半導体チップ2の端子部分ま
で伸びる長さに成形する。また、リードフレーム4のイ
ンナーリード4a先端部分のピッチは金属板の板厚が
0.15mmの場合で0.07mm程度とする。リード
フレーム4の先端部分をこのような長さ及び微細ピッチ
とすることにより、高集積化され微細ピッチを持つ半導
体チップの端子にリードフレーム4を直接接続すること
が可能となる。このような微細ピッチを持つリードフレ
ーム4の加工方法は、本件出願人が先に出願した特願平
4−313615号(平成4年11月24日出願)にお
いて述べられている加工方法により実現可能である。次
いで、上記のように加工した金属板の全面にハンダメッ
キ処理を施す。
【0030】次に、ステップ102において、金型プレ
ス等を用いてインナーリード4aの途中に凸部4cを形
成する。この凸部4cの高さはモールド後において凸部
4cがモールド部1aの表面に露出できるような寸法と
する。尚、凸部4cを形成後この凸部4cの露出する
面、即ち接続部4dの表面に補強テープを貼り付けても
よい。これにより、個々のインナーリードに分離された
後でも位置がずれたりばらばらになることが防止され
る。このように接続部4dに貼られた補強テープは、後
述のステップ106の樹脂モールド後に除去される。
ス等を用いてインナーリード4aの途中に凸部4cを形
成する。この凸部4cの高さはモールド後において凸部
4cがモールド部1aの表面に露出できるような寸法と
する。尚、凸部4cを形成後この凸部4cの露出する
面、即ち接続部4dの表面に補強テープを貼り付けても
よい。これにより、個々のインナーリードに分離された
後でも位置がずれたりばらばらになることが防止され
る。このように接続部4dに貼られた補強テープは、後
述のステップ106の樹脂モールド後に除去される。
【0031】次にステップ103において、半導体チッ
プ2の回路形成面に熱硬化性の接着剤を塗布すると共
に、半導体チップ2の端子に金バンプを形成する。な
お、熱硬化性の接着剤を塗布する前に、半導体チップ2
の回路形成面には予め電気絶縁性の保護膜を形成してお
くことが好ましい。
プ2の回路形成面に熱硬化性の接着剤を塗布すると共
に、半導体チップ2の端子に金バンプを形成する。な
お、熱硬化性の接着剤を塗布する前に、半導体チップ2
の回路形成面には予め電気絶縁性の保護膜を形成してお
くことが好ましい。
【0032】次にステップ104において、上記のよう
に形成された金属板のダイパッド3上に半導体チップ2
を搭載する。この時、半導体チップ2は接着剤の塗布し
た回路形成面をダイパッド3に対向するように配置し、
かつリードフレーム4の先端を半導体チップ2の端子に
配置された金バンプに一致させる。
に形成された金属板のダイパッド3上に半導体チップ2
を搭載する。この時、半導体チップ2は接着剤の塗布し
た回路形成面をダイパッド3に対向するように配置し、
かつリードフレーム4の先端を半導体チップ2の端子に
配置された金バンプに一致させる。
【0033】次にステップ105において、ダイパッド
3の上から高温に加熱したコテを押し当てることで熱と
圧力を加え、熱硬化性の接着剤を硬化させて半導体チッ
プとダイパッド3を接着する。また、リードフレーム4
の先端部分にも同様に高温に加熱したコテを押し当てる
ことで熱と圧力を加え、リードフレーム4の先端と半導
体チップ2の端子を金バンプを介して電気的に接続す
る。この場合、2つのコテを一緒に押し当てることによ
り、半導体チップ2とダイパッド3の接合とリードフレ
ーム先端とチップ端子との接続は同時に行われる。この
接続が完了した状態を図5に示す。
3の上から高温に加熱したコテを押し当てることで熱と
圧力を加え、熱硬化性の接着剤を硬化させて半導体チッ
プとダイパッド3を接着する。また、リードフレーム4
の先端部分にも同様に高温に加熱したコテを押し当てる
ことで熱と圧力を加え、リードフレーム4の先端と半導
体チップ2の端子を金バンプを介して電気的に接続す
る。この場合、2つのコテを一緒に押し当てることによ
り、半導体チップ2とダイパッド3の接合とリードフレ
ーム先端とチップ端子との接続は同時に行われる。この
接続が完了した状態を図5に示す。
【0034】次にステップ106において、上記のよう
に接合、接続された半導体チップ2、ダイパッド3及び
リードフレーム4のインナーリード4aを樹脂モールド
5にて一体的に封止しモールド部1aを形成する。この
段階において、ステップ102でインナーリード4aの
途中に形成した凸部表面はモールド部1aの表面に一応
露出しているが、その表面は樹脂モールドが部分的にの
ったりして清浄ではないので、モールド部1aの表面を
研削し完全にその表面を露出させて接続部4dを形成す
る。また、ステップ102で凸部4cの露出する面に補
強テープを貼った場合には、補強テープも同時に研削に
より除去する。但し、この場合、補強テープは剥がして
除去してもよい。さらにこの接続部4dを接続端子とし
て使用する場合に接続がし易いようにこの部分にハンダ
メッキを施す。この接続部4dは後のステップにおける
積層配線基板20下面の端子22との接続に用いられ
る。
に接合、接続された半導体チップ2、ダイパッド3及び
リードフレーム4のインナーリード4aを樹脂モールド
5にて一体的に封止しモールド部1aを形成する。この
段階において、ステップ102でインナーリード4aの
途中に形成した凸部表面はモールド部1aの表面に一応
露出しているが、その表面は樹脂モールドが部分的にの
ったりして清浄ではないので、モールド部1aの表面を
研削し完全にその表面を露出させて接続部4dを形成す
る。また、ステップ102で凸部4cの露出する面に補
強テープを貼った場合には、補強テープも同時に研削に
より除去する。但し、この場合、補強テープは剥がして
除去してもよい。さらにこの接続部4dを接続端子とし
て使用する場合に接続がし易いようにこの部分にハンダ
メッキを施す。この接続部4dは後のステップにおける
積層配線基板20下面の端子22との接続に用いられ
る。
【0035】次にステップ107において、ダムバー1
0及び周辺枠材11を切除してアウターリードをそれぞ
れ切りはなし、半導体チップ2とリードフレーム4との
接続状況を検査する。この時、上記のようにして形成さ
れた接続部4dを使用することができる。そして、プリ
ント配線基板への半導体装置の実装時にプリント配線と
の電気的接続を行うためのアウターリード4bを折り曲
げ成形する。
0及び周辺枠材11を切除してアウターリードをそれぞ
れ切りはなし、半導体チップ2とリードフレーム4との
接続状況を検査する。この時、上記のようにして形成さ
れた接続部4dを使用することができる。そして、プリ
ント配線基板への半導体装置の実装時にプリント配線と
の電気的接続を行うためのアウターリード4bを折り曲
げ成形する。
【0036】次にステップ108において、モールド部
1a上面に積層配線基板20を配置し、モールド部1a
上面の接続部4dに積層配線基板20下面の端子22を
ハンダバンプ23によって接続する。この時、モールド
部1aと積層配線基板20との間に接着剤を塗布し両者
の接合を確実にしてもよい。また、この時のハンダバン
プ23による接続の温度、即ちこのハンダの溶解温度
は、その他の接合部分が溶解したり劣化したりしないよ
う、他のいずれの接合温度よりも低い温度とすることが
望ましい。
1a上面に積層配線基板20を配置し、モールド部1a
上面の接続部4dに積層配線基板20下面の端子22を
ハンダバンプ23によって接続する。この時、モールド
部1aと積層配線基板20との間に接着剤を塗布し両者
の接合を確実にしてもよい。また、この時のハンダバン
プ23による接続の温度、即ちこのハンダの溶解温度
は、その他の接合部分が溶解したり劣化したりしないよ
う、他のいずれの接合温度よりも低い温度とすることが
望ましい。
【0037】次いで、インナーリード4a、従って半導
体チップ2の端子と積層配線基板20との接合を検査す
る。この時、積層配線基板20上面の端子21を検査端
子として利用することができる。また、モールド部1a
上面の接続部4dと積層配線基板20下面の端子22と
を接続する際に、上記のようなハンダバンプを使用せず
に導電性クリームを使用して両者を接続すれば、両者の
間に浮きや隙間がないように確実に接続することがで
き、しかも容易にこの接続を解いてモールド部1aと積
層配線基板20とを分離することができる。この場合、
積層配線基板20上面の端子を回路検査や動作確認用に
用いることができる。
体チップ2の端子と積層配線基板20との接合を検査す
る。この時、積層配線基板20上面の端子21を検査端
子として利用することができる。また、モールド部1a
上面の接続部4dと積層配線基板20下面の端子22と
を接続する際に、上記のようなハンダバンプを使用せず
に導電性クリームを使用して両者を接続すれば、両者の
間に浮きや隙間がないように確実に接続することがで
き、しかも容易にこの接続を解いてモールド部1aと積
層配線基板20とを分離することができる。この場合、
積層配線基板20上面の端子を回路検査や動作確認用に
用いることができる。
【0038】次にステップ109において、製造番号や
製品番号等をマーキングし、最後にステップ109にお
いて製品の検査をし、包装して出荷する。
製品番号等をマーキングし、最後にステップ109にお
いて製品の検査をし、包装して出荷する。
【0039】以上のように構成した半導体装置1におい
ては、4aインナーリードの途中部分にモールド部1a
の上面へ露出する接続部4dを形成し、積層配線基板2
0下面の端子22と接続部4dとを電気的に接続するの
で、半導体チップ2の端子は、接続部としてのアウター
リードを介してプリント配線基板に電気的に接続される
と共に、接続部4d及び積層配線基板20内に設けられ
た回路を介して上面の端子21に電気的に接続される。
従って、この積層配線基板20上面の端子21を利用し
端子同士を相互に結線したり他の電子部品等を接続する
ことにより、容易に回路変更を行うことができる。しか
も、この回路変更は半導体装置1をプリント配線基板上
に実装した後であっても行うことができる。
ては、4aインナーリードの途中部分にモールド部1a
の上面へ露出する接続部4dを形成し、積層配線基板2
0下面の端子22と接続部4dとを電気的に接続するの
で、半導体チップ2の端子は、接続部としてのアウター
リードを介してプリント配線基板に電気的に接続される
と共に、接続部4d及び積層配線基板20内に設けられ
た回路を介して上面の端子21に電気的に接続される。
従って、この積層配線基板20上面の端子21を利用し
端子同士を相互に結線したり他の電子部品等を接続する
ことにより、容易に回路変更を行うことができる。しか
も、この回路変更は半導体装置1をプリント配線基板上
に実装した後であっても行うことができる。
【0040】また、モールド部1aに接合される積層配
線基板20としては、たとえ少量であっても低コストで
かつ高品質のものが容易に製作可能であり、この積層配
線基板20を適宜交換することによって多種の仕様の半
導体装置を容易に製造することができる。例えば、共通
の回路構成を持つモールド部1aを予め大量に製作して
おき、ユーザ側の用途や要請に沿って製作した各々の積
層配線基板20と一体に接続することで、多種類で特殊
仕様であっても低コストでかつ高品質を損なうことなく
半導体装置を製造することが可能である。
線基板20としては、たとえ少量であっても低コストで
かつ高品質のものが容易に製作可能であり、この積層配
線基板20を適宜交換することによって多種の仕様の半
導体装置を容易に製造することができる。例えば、共通
の回路構成を持つモールド部1aを予め大量に製作して
おき、ユーザ側の用途や要請に沿って製作した各々の積
層配線基板20と一体に接続することで、多種類で特殊
仕様であっても低コストでかつ高品質を損なうことなく
半導体装置を製造することが可能である。
【0041】また、モールド部1aと積層配線基板20
の外形寸法をほぼ等しくするので、モールド部の外形寸
法内で上記のような回路変更を行ったり多種類で特殊仕
様の半導体装置を製造することができ、プリント配線基
板の実装密度が向上する。
の外形寸法をほぼ等しくするので、モールド部の外形寸
法内で上記のような回路変更を行ったり多種類で特殊仕
様の半導体装置を製造することができ、プリント配線基
板の実装密度が向上する。
【0042】また、積層配線基板20上面の端子21は
回路検査や動作確認のための検査端子として使用するこ
ともできる。特に、多ピン化狭ピッチ化された最近の半
導体装置においては、アウターリードを利用して各種検
査を行おうとすると相隣り合うリード同士で短絡を起こ
したり、リードを変形させてしまうことが多く、信頼性
に問題があるとして、例えば検査用の配線基板等にリー
ドをわざわざ接合して検査し、その後その接合を解いて
本来のプリント配線基板への接続を行うという煩雑な方
式がとられていたが、端子21を利用できることで、こ
のような煩雑さは解消し、高い信頼性でかつ容易に検査
作業を行うことができる。
回路検査や動作確認のための検査端子として使用するこ
ともできる。特に、多ピン化狭ピッチ化された最近の半
導体装置においては、アウターリードを利用して各種検
査を行おうとすると相隣り合うリード同士で短絡を起こ
したり、リードを変形させてしまうことが多く、信頼性
に問題があるとして、例えば検査用の配線基板等にリー
ドをわざわざ接合して検査し、その後その接合を解いて
本来のプリント配線基板への接続を行うという煩雑な方
式がとられていたが、端子21を利用できることで、こ
のような煩雑さは解消し、高い信頼性でかつ容易に検査
作業を行うことができる。
【0043】また、本実施例の半導体装置はリードフレ
ームを用いているので、リードフレームのアウターリー
ドを利用して従来のQFPと同様にリフローハンダ付け
による実装が可能であり、例えばポリイミドフィルム上
に形成したCu箔のリードと半導体チップの端子とを直
接接合するTAB(Tap Automated Bonding )方式の半
導体装置に比べ実装時の取扱いが極めて容易である。
ームを用いているので、リードフレームのアウターリー
ドを利用して従来のQFPと同様にリフローハンダ付け
による実装が可能であり、例えばポリイミドフィルム上
に形成したCu箔のリードと半導体チップの端子とを直
接接合するTAB(Tap Automated Bonding )方式の半
導体装置に比べ実装時の取扱いが極めて容易である。
【0044】また、以上の半導体装置1の製造工程によ
れば、インナーリード4aの途中に形成される凸部を、
リードフレームやダイパッドや枠材を含む一枚の金属板
から形成するので、容易にかつ精度よく加工が行える。
れば、インナーリード4aの途中に形成される凸部を、
リードフレームやダイパッドや枠材を含む一枚の金属板
から形成するので、容易にかつ精度よく加工が行える。
【0045】また、インナーリードとチップ端子との接
続は金バンプ7を介して直接行われるので、インナーリ
ード4aと半導体チップ2とを一括で接続でき、加工時
間が短縮し、半導体装置の製造工程が大幅に簡素化され
量産性が向上する。また、接続部分の強度も向上し、樹
脂をモールドする際にモールド樹脂によって接続部分が
断線する等の事故を防止できる。また、インナーリード
4aと半導体チップ2の端子とを直接接合するのでチッ
プ端子のピッチを小さくすることができ、半導体チップ
2の寸法を小型化して1枚のウエハー素材から取れる半
導体チップの数を増加することができ、コスト低減を図
ることができる。さらに、半導体チップ2の位置決め精
度の向上等が図れ、半導体装置の信頼性が著しく高めら
れる。また、平面状のリードフレームと半導体チップと
を重ね合わせて構成するので半導体装置全体の薄型化が
可能である。
続は金バンプ7を介して直接行われるので、インナーリ
ード4aと半導体チップ2とを一括で接続でき、加工時
間が短縮し、半導体装置の製造工程が大幅に簡素化され
量産性が向上する。また、接続部分の強度も向上し、樹
脂をモールドする際にモールド樹脂によって接続部分が
断線する等の事故を防止できる。また、インナーリード
4aと半導体チップ2の端子とを直接接合するのでチッ
プ端子のピッチを小さくすることができ、半導体チップ
2の寸法を小型化して1枚のウエハー素材から取れる半
導体チップの数を増加することができ、コスト低減を図
ることができる。さらに、半導体チップ2の位置決め精
度の向上等が図れ、半導体装置の信頼性が著しく高めら
れる。また、平面状のリードフレームと半導体チップと
を重ね合わせて構成するので半導体装置全体の薄型化が
可能である。
【0046】尚、上記のようにインナーリード4aの一
端を半導体チップ2の端子近傍まで伸ばしてこれらを直
接接合するのではなく、インナーリード4aと半導体チ
ップ2の端子を従来のワイヤーボンディング法で接続し
てもよい。
端を半導体チップ2の端子近傍まで伸ばしてこれらを直
接接合するのではなく、インナーリード4aと半導体チ
ップ2の端子を従来のワイヤーボンディング法で接続し
てもよい。
【0047】本発明の他の実施例を図6〜図8により説
明する。本実施例の半導体装置1は、図6のようにモー
ルド部1bの両方の表面に露出する接続部を形成した3
種類のインナーリード40,41,42を有する。そし
てこれらインナーリード40,41,42は順に配置さ
れている。積層配線基板20bとモールド部1bとは、
インナーリード40,41,42をそれぞれ折り曲げて
上面に露出させた接続部40a,41a,42aと積層
配線基板20b下面の端子43,44,45とがハンダ
バンプ46,47,48で接続されることにより、一体
に接合されている。また、積層配線基板20b上面は電
気絶縁材料の保護フィルム49によって被覆され、上面
の端子50が保護されている。
明する。本実施例の半導体装置1は、図6のようにモー
ルド部1bの両方の表面に露出する接続部を形成した3
種類のインナーリード40,41,42を有する。そし
てこれらインナーリード40,41,42は順に配置さ
れている。積層配線基板20bとモールド部1bとは、
インナーリード40,41,42をそれぞれ折り曲げて
上面に露出させた接続部40a,41a,42aと積層
配線基板20b下面の端子43,44,45とがハンダ
バンプ46,47,48で接続されることにより、一体
に接合されている。また、積層配線基板20b上面は電
気絶縁材料の保護フィルム49によって被覆され、上面
の端子50が保護されている。
【0048】また、インナーリード40は図7(a)に
示すような形に曲げ成形され、積層配線基板20b側に
露出する接続部40aに加え、その反対側のモールド部
1b表面に露出する接続部40bをそれぞれ形成してお
り、モールド部1bの側面においてリードの外方部分が
切除されている。即ち、アウターリードは存在しない。
同様に、図7(b)及び(c)に示すように、インナー
リード41において接続部41aに加え接続部41b
が、インナーリード42において接続部42aに加え接
続部42bがそれぞれ形成されており、いずれもアウタ
ーリードは存在しない。上記インナーリード40,4
1,42においては、図示のように各接続部が相互で異
なる位置に露出するように、即ち相り隣り合うインナー
リード間で長手方向でずらせるようにして形成されてい
る。
示すような形に曲げ成形され、積層配線基板20b側に
露出する接続部40aに加え、その反対側のモールド部
1b表面に露出する接続部40bをそれぞれ形成してお
り、モールド部1bの側面においてリードの外方部分が
切除されている。即ち、アウターリードは存在しない。
同様に、図7(b)及び(c)に示すように、インナー
リード41において接続部41aに加え接続部41b
が、インナーリード42において接続部42aに加え接
続部42bがそれぞれ形成されており、いずれもアウタ
ーリードは存在しない。上記インナーリード40,4
1,42においては、図示のように各接続部が相互で異
なる位置に露出するように、即ち相り隣り合うインナー
リード間で長手方向でずらせるようにして形成されてい
る。
【0049】上記接続部のうち、接続部40a,41
a,42aは上述のように積層配線基板20b下面の端
子43,44,45と接続するために使用されるが、接
続部40b,41b,42bはアウターリードの代わり
に半導体装置1をプリント配線基板に実装する時のプリ
ント配線との電気的接続に用いられる。
a,42aは上述のように積層配線基板20b下面の端
子43,44,45と接続するために使用されるが、接
続部40b,41b,42bはアウターリードの代わり
に半導体装置1をプリント配線基板に実装する時のプリ
ント配線との電気的接続に用いられる。
【0050】また、回路変更を行うために、積層配線基
板20b上面の端子50は相互に結線される他、例えば
図8に示すように予め電子部品51等が接続されること
もある。また端子の使用時においては、使用される端子
50を被覆している保護フィルム49が、溶剤による溶
解または機械的方法により除去される。さらに、電子部
品51等の接続後に、再び保護フィルムで該当する部分
を被覆してもよい。
板20b上面の端子50は相互に結線される他、例えば
図8に示すように予め電子部品51等が接続されること
もある。また端子の使用時においては、使用される端子
50を被覆している保護フィルム49が、溶剤による溶
解または機械的方法により除去される。さらに、電子部
品51等の接続後に、再び保護フィルムで該当する部分
を被覆してもよい。
【0051】上記のように構成した本実施例によれば、
前述の実施例と同様の効果が得られる他、相隣り合うイ
ンナーリード40,41,42間で積層配線基板20b
との接続のための接続部40a,41a,42aを長手
方向でずらせるようにして形成するので、これら接続部
とモールド部1b下面の端子とを接続する際に、相隣り
合う部分同士で干渉したり短絡を起こすことが防止され
る。
前述の実施例と同様の効果が得られる他、相隣り合うイ
ンナーリード40,41,42間で積層配線基板20b
との接続のための接続部40a,41a,42aを長手
方向でずらせるようにして形成するので、これら接続部
とモールド部1b下面の端子とを接続する際に、相隣り
合う部分同士で干渉したり短絡を起こすことが防止され
る。
【0052】また、プリント配線との電気的接続のため
の接続部40b,41b,42bも長手方向でずらせる
ようにして形成するので、これら接続部の間隔が広くな
り、プリント配線基板に実装する時のプリント配線との
接続が容易になる。
の接続部40b,41b,42bも長手方向でずらせる
ようにして形成するので、これら接続部の間隔が広くな
り、プリント配線基板に実装する時のプリント配線との
接続が容易になる。
【0053】また、積層配線基板20bの上面を電気絶
縁材料の保護フィルム49によって被覆するので、塵埃
等の付着で作業中の端子同士が短絡することが防がれ
る。
縁材料の保護フィルム49によって被覆するので、塵埃
等の付着で作業中の端子同士が短絡することが防がれ
る。
【0054】また、積層配線基板20bの上面の端子5
0に予め電子部品51を接続することにより、特殊な回
路仕様に対応して容易に回路変更を行うことができる。
0に予め電子部品51を接続することにより、特殊な回
路仕様に対応して容易に回路変更を行うことができる。
【0055】尚、本実施例ではダイパッドがないが、勿
論これを設けてもよい。
論これを設けてもよい。
【0056】本発明のさらに他の実施例を図9により説
明する。本実施例においては、凹型の積層配線基板20
cがモールド5によって半導体チップ2やインナーリー
ド4aと共に一体に封止されている。インナーリード4
aは図1や図6のインナーリードのように曲げ加工はさ
れておらずモールド5の表面には露出していない。そし
てこのインナーリード4aの上面に積層配線基板20c
が載置され、積層配線基板20c下面の端子22cがハ
ンダバンプ23cによってインナーリード4aに直接接
続されている。また、積層配線基板20cの凹部30は
半導体チップ2の寸法よりも少し大きく、半導体チップ
2が凹部30の中に嵌め込まれるような状態でモールド
されている。また、図6と同様に積層配線基板20c上
面は電気絶縁材料よりなる保護フィルム49によって被
覆され、上面の端子50が保護されている。さらに、モ
ールド5より突出するアウターリード4bは接続部とし
て半導体装置をプリント配線基板に実装する時のプリン
ト配線との電気的接続に用いられる。
明する。本実施例においては、凹型の積層配線基板20
cがモールド5によって半導体チップ2やインナーリー
ド4aと共に一体に封止されている。インナーリード4
aは図1や図6のインナーリードのように曲げ加工はさ
れておらずモールド5の表面には露出していない。そし
てこのインナーリード4aの上面に積層配線基板20c
が載置され、積層配線基板20c下面の端子22cがハ
ンダバンプ23cによってインナーリード4aに直接接
続されている。また、積層配線基板20cの凹部30は
半導体チップ2の寸法よりも少し大きく、半導体チップ
2が凹部30の中に嵌め込まれるような状態でモールド
されている。また、図6と同様に積層配線基板20c上
面は電気絶縁材料よりなる保護フィルム49によって被
覆され、上面の端子50が保護されている。さらに、モ
ールド5より突出するアウターリード4bは接続部とし
て半導体装置をプリント配線基板に実装する時のプリン
ト配線との電気的接続に用いられる。
【0057】以上のように構成した本実施例によれば、
図1の実施例と同様の効果が得られるだけでなく、積層
配線基板20cをもモールド5と共に一体に封止するの
で、図1の実施例に比べて半導体装置自体の薄型化を図
ることができ、さらに高密度化を実現することができ
る。また、半導体チップ2が凹部30の中に嵌め込まれ
るような状態でモールドされるので、さらに薄くするこ
とができる。
図1の実施例と同様の効果が得られるだけでなく、積層
配線基板20cをもモールド5と共に一体に封止するの
で、図1の実施例に比べて半導体装置自体の薄型化を図
ることができ、さらに高密度化を実現することができ
る。また、半導体チップ2が凹部30の中に嵌め込まれ
るような状態でモールドされるので、さらに薄くするこ
とができる。
【0058】また、積層配線基板20c下面の端子22
cとインナーリード4aとを直接接続するので、インナ
ーリードを曲げるなどしてモールド部表面に露出させる
必要がなくなり、製作が容易になる。
cとインナーリード4aとを直接接続するので、インナ
ーリードを曲げるなどしてモールド部表面に露出させる
必要がなくなり、製作が容易になる。
【0059】本発明のさらに他の実施例を図10により
説明する。本実施例においては、モールド部1dの上面
にフィルム製配線板であるフレキシブル配線テープ60
が接着剤60Aにより接着されている。このフレキシブ
ル配線テープ60は絶縁材のテープ61aに金メッキに
よって配線部62を構成しさらに絶縁材のテープ61b
で配線部62を挟み込んだテープ状の配線板であり、そ
の形状は自由に変えられる。配線部62の下面の端子6
2aはハンダバンプ63により接続部4dに接続されて
いる。
説明する。本実施例においては、モールド部1dの上面
にフィルム製配線板であるフレキシブル配線テープ60
が接着剤60Aにより接着されている。このフレキシブ
ル配線テープ60は絶縁材のテープ61aに金メッキに
よって配線部62を構成しさらに絶縁材のテープ61b
で配線部62を挟み込んだテープ状の配線板であり、そ
の形状は自由に変えられる。配線部62の下面の端子6
2aはハンダバンプ63により接続部4dに接続されて
いる。
【0060】また、フレキシブル配線テープ60上面に
は外部との電子部品との接続用に複数の端子64が設け
られており、この端子64と配線部62とはフレキシブ
ル配線テープ60内部において図示しない配線によって
結線されている。この配線はユーザ側の用途や要請に沿
って構成される。また、配線部62の端部62bも外部
の電子部品との接続用に使用される。さらに、モールド
部1dより突出するアウターリード4bは接続部として
半導体装置をプリント配線基板に実装する時のプリント
配線との電気的接続に用いられる。
は外部との電子部品との接続用に複数の端子64が設け
られており、この端子64と配線部62とはフレキシブ
ル配線テープ60内部において図示しない配線によって
結線されている。この配線はユーザ側の用途や要請に沿
って構成される。また、配線部62の端部62bも外部
の電子部品との接続用に使用される。さらに、モールド
部1dより突出するアウターリード4bは接続部として
半導体装置をプリント配線基板に実装する時のプリント
配線との電気的接続に用いられる。
【0061】以上のように構成した本実施例において
は、モールド部1dの上面にフィルム製配線板であるフ
レキシブル配線テープ60を取り付け、配線部62の下
面の端子62aと接続部4dとを接続し、配線部62の
端部62b及び上面の端子64を外部の電子部品との接
続用に使用するので、自由に形状を変えることが可能な
フレキシブル配線テープ60の特徴を生かして立体的な
回路等の複雑な配線パターンを容易に実現することがで
き、さらに高性能で高密度な配線を実現することができ
る。尚、本実施例ではダイパッドがないが、勿論これを
設けてもよい。
は、モールド部1dの上面にフィルム製配線板であるフ
レキシブル配線テープ60を取り付け、配線部62の下
面の端子62aと接続部4dとを接続し、配線部62の
端部62b及び上面の端子64を外部の電子部品との接
続用に使用するので、自由に形状を変えることが可能な
フレキシブル配線テープ60の特徴を生かして立体的な
回路等の複雑な配線パターンを容易に実現することがで
き、さらに高性能で高密度な配線を実現することができ
る。尚、本実施例ではダイパッドがないが、勿論これを
設けてもよい。
【0062】
【発明の効果】本発明の半導体装置によれば、積層配線
基板の下面の端子をモールド部上面の接続部に接続する
ので、積層配線基板の上面の端子を利用して、モールド
による封止後やプリント配線基板上への実装後において
も回路変更を容易に行うことができる。また、この半導
体装置は多種類で特殊仕様であっても低コストでかつ高
品質を損なうことなく製造することができる。
基板の下面の端子をモールド部上面の接続部に接続する
ので、積層配線基板の上面の端子を利用して、モールド
による封止後やプリント配線基板上への実装後において
も回路変更を容易に行うことができる。また、この半導
体装置は多種類で特殊仕様であっても低コストでかつ高
品質を損なうことなく製造することができる。
【0063】さらに、この半導体装置は高い信頼性でか
つ容易に回路検査や動作確認を行うことができる。
つ容易に回路検査や動作確認を行うことができる。
【図1】本発明の一実施例による半導体装置の断面図で
ある。
ある。
【図2】図1に示す半導体装置の積層配線基板及び樹脂
モールド部を除去して示す平面図である。
モールド部を除去して示す平面図である。
【図3】図1の半導体装置の製造工程を示す図である。
【図4】図3に示す製造工程において、ダイパッドとリ
ードフレームを加工した後の金属板の平面図である。
ードフレームを加工した後の金属板の平面図である。
【図5】図3に示す製造工程において、ダイパッドとイ
ンナーリードに半導体チップを接合、接続した状態を示
す平面図である。
ンナーリードに半導体チップを接合、接続した状態を示
す平面図である。
【図6】本発明の他の実施例による半導体装置の断面図
であって、各インナーリードをまとめて示す断面図であ
る。
であって、各インナーリードをまとめて示す断面図であ
る。
【図7】図6に示した半導体装置のモールド部の断面図
であって、(a),(b),(c)は各インナーリード
の位置における断面図である。
であって、(a),(b),(c)は各インナーリード
の位置における断面図である。
【図8】図6に示した半導体装置の積層配線基板の一例
を示す断面図であって、予め電子部品が接続された状態
を示す図である。
を示す断面図であって、予め電子部品が接続された状態
を示す図である。
【図9】本発明のさらに他の実施例による半導体装置の
断面図である。
断面図である。
【図10】本発明のさらに他の実施例による半導体装置
の断面図である。
の断面図である。
1 半導体装置 1a,1b,1d モールド部 2 半導体チップ 4 リードフレーム 4a インナーリード 4b アウターリード 4c 凸部 4d 接続部 5 樹脂モールド 7 金バンプ 20,20b,20c 積層配線基板 21,22,22c 端子 23,23c ハンダバンプ 30 凹部 40,41,42 インナーリード 40a,41a,42a 接続部 40b,41b,42b 接続部 43,44,45 端子 46,47,48 ハンダバンプ 49 保護フィルム 50 端子 51 電子部品 60 フレキシブル配線テープ 62 配線部 62a 端子 62b (配線部の)端部 63 ハンダバンプ 64 端子
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 // H01L 21/82 (72)発明者 桜井 茂行 茨城県土浦市神立町650番地 日立建機株 式会社土浦工場内 (72)発明者 長野 義也 茨城県土浦市神立町650番地 日立建機株 式会社土浦工場内
Claims (8)
- 【請求項1】 半導体チップの端子をリードフレームの
インナーリードに電気的に接続し、これら半導体チップ
及びリードフレームのインナーリードを樹脂モールドに
て一体に封止したモールド部を有する半導体装置におい
て、 前記モールド部の側面及び下面の少なくとも一方に前記
インナーリードへ連なる第1の接続部を形成すると共
に、そのインナーリードを折り曲げて前記モールド部の
上面に露出する第2の接続部を形成し、前記モールド部
の上面に少なくとも上面及び下面に端子を有する積層配
線基板を載置し、該積層配線基板の下面の端子を前記第
2の接続部に電気的に接続したことを特徴とする半導体
装置。 - 【請求項2】 請求項1記載の半導体装置において、前
記積層配線基板の上面の端子は、電子部品または外部の
電子機器と接続するための端子であることを特徴とする
半導体装置。 - 【請求項3】 請求項1記載の半導体装置において、前
記積層配線基板の上面の端子は、その使用時以外には電
気絶縁材料によって被覆されていることを特徴とする半
導体装置。 - 【請求項4】 請求項1記載の半導体装置において、前
記積層配線基板の上面の端子のうち、特定の端子には予
め電子部品が接続されていることを特徴とする半導体装
置。 - 【請求項5】 請求項1記載の半導体装置において、前
記モールド部の外形寸法と前記積層配線基板の外形寸法
とがほぼ等しいことを特徴とする半導体装置。 - 【請求項6】 請求項1記載の半導体装置において、前
記第2の接続部を、相隣り合う前記インナーリード間で
長手方向にずらせて形成したことを特徴とする半導体装
置。 - 【請求項7】 半導体チップの端子をリードフレームの
インナーリードに電気的に接続し、これら半導体チップ
及びリードフレームのインナーリードを樹脂モールドに
て一体に封止した半導体装置において、 前記樹脂モールドによって少なくとも上面及び下面に端
子を有する積層配線基板がさらに一体に封止され、前記
積層配線基板下面の端子と前記インナーリードとが直接
接続され、前記リードフレームのアウターリードが前記
積層配線基板の外方へ伸びていることを特徴とする半導
体装置。 - 【請求項8】 半導体チップの端子をリードフレームの
インナーリードに電気的に接続し、これら半導体チップ
及びリードフレームのインナーリードを樹脂モールドに
て一体に封止したモールド部を有する半導体装置におい
て、 前記モールド部の側面及び下面の少なくとも一方に前記
インナーリードへ連なる第1の接続部を形成すると共
に、そのインナーリードを折り曲げて前記モールド部の
上面に露出する第2の接続部を形成し、前記モールド部
の上面に少なくとも上面及び下面に端子を有するフィル
ム製配線板を載置し、該フィルム製配線板の下面の端子
を前記第2の接続部に電気的に接続したことを特徴とす
る半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5038342A JPH06252334A (ja) | 1993-02-26 | 1993-02-26 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5038342A JPH06252334A (ja) | 1993-02-26 | 1993-02-26 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06252334A true JPH06252334A (ja) | 1994-09-09 |
Family
ID=12522619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5038342A Pending JPH06252334A (ja) | 1993-02-26 | 1993-02-26 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06252334A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09134982A (ja) * | 1995-11-08 | 1997-05-20 | Fujitsu Ltd | 半導体装置及びその製造方法 |
US6329711B1 (en) | 1995-11-08 | 2001-12-11 | Fujitsu Limited | Semiconductor device and mounting structure |
US7148564B2 (en) * | 2004-02-17 | 2006-12-12 | Delphi Technologies, Inc. | Dual-sided substrate integrated circuit package including a leadframe having leads with increased thickness |
JP2009094118A (ja) * | 2007-10-04 | 2009-04-30 | Panasonic Corp | リードフレーム、それを備える電子部品及びその製造方法 |
KR100970855B1 (ko) * | 2005-11-16 | 2010-07-20 | 오키 엘렉트릭 인더스트리 캄파티,리미티드 | 양면 전극 패키지 및 그 제조방법 |
-
1993
- 1993-02-26 JP JP5038342A patent/JPH06252334A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09134982A (ja) * | 1995-11-08 | 1997-05-20 | Fujitsu Ltd | 半導体装置及びその製造方法 |
US6329711B1 (en) | 1995-11-08 | 2001-12-11 | Fujitsu Limited | Semiconductor device and mounting structure |
US7148564B2 (en) * | 2004-02-17 | 2006-12-12 | Delphi Technologies, Inc. | Dual-sided substrate integrated circuit package including a leadframe having leads with increased thickness |
US7697303B2 (en) | 2004-02-17 | 2010-04-13 | Delphi Technologies, Inc. | Dual-sided substrate integrated circuit package including a leadframe having leads with increased thickness |
KR100970855B1 (ko) * | 2005-11-16 | 2010-07-20 | 오키 엘렉트릭 인더스트리 캄파티,리미티드 | 양면 전극 패키지 및 그 제조방법 |
US8154110B2 (en) | 2005-11-16 | 2012-04-10 | Oki Semiconductor Co., Ltd | Double-faced electrode package and its manufacturing method |
JP2009094118A (ja) * | 2007-10-04 | 2009-04-30 | Panasonic Corp | リードフレーム、それを備える電子部品及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2916915B2 (ja) | ボールグリッドアレイ半導体パッケージの製造方法 | |
KR100753751B1 (ko) | 반도체 집적 회로 장치 | |
US5227662A (en) | Composite lead frame and semiconductor device using the same | |
US4974057A (en) | Semiconductor device package with circuit board and resin | |
US5994768A (en) | Multi-layer lead frame | |
US5652461A (en) | Semiconductor device with a convex heat sink | |
US5859475A (en) | Carrier strip and molded flex circuit ball grid array | |
US20050189627A1 (en) | Method of surface mounting a semiconductor device | |
JPH01183837A (ja) | 半導体装置 | |
KR100282003B1 (ko) | 칩 스케일 패키지 | |
JP3360669B2 (ja) | 半導体パッケージ素子、3次元半導体装置及びこれらの製造方法 | |
JPH06252333A (ja) | 半導体装置及びその製造方法 | |
US5382546A (en) | Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same | |
EP0458469A1 (en) | Composite lead frame and semiconductor device using the same | |
JPH06252334A (ja) | 半導体装置 | |
JPS62232948A (ja) | リ−ドフレ−ム | |
JPH06236956A (ja) | 半導体装置及びその製造方法 | |
JP3421478B2 (ja) | 半導体装置及びその製造方法 | |
KR100246848B1 (ko) | 랜드 그리드 어레이 및 이를 채용한 반도체 패키지 | |
JPH06350009A (ja) | 半導体装置の製造方法及びリードフレーム | |
JP2002164497A (ja) | 半導体装置およびその製造方法 | |
JPH04329659A (ja) | 混成集積回路装置およびその製造方法 | |
JPH06236942A (ja) | 半導体装置及びその製造方法 | |
JP2586696B2 (ja) | 表面実装型プラスチックパッケージ | |
JPH06224343A (ja) | 半導体装置及びその製造方法 |