KR100970855B1 - 양면 전극 패키지 및 그 제조방법 - Google Patents

양면 전극 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR100970855B1
KR100970855B1 KR1020087011640A KR20087011640A KR100970855B1 KR 100970855 B1 KR100970855 B1 KR 100970855B1 KR 1020087011640 A KR1020087011640 A KR 1020087011640A KR 20087011640 A KR20087011640 A KR 20087011640A KR 100970855 B1 KR100970855 B1 KR 100970855B1
Authority
KR
South Korea
Prior art keywords
electrode
lead frame
bump
mold resin
double
Prior art date
Application number
KR1020087011640A
Other languages
English (en)
Other versions
KR20080058491A (ko
Inventor
마사미치 이시하라
하루후미 고바야시
Original Assignee
오키 엘렉트릭 인더스트리 캄파티,리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오키 엘렉트릭 인더스트리 캄파티,리미티드 filed Critical 오키 엘렉트릭 인더스트리 캄파티,리미티드
Publication of KR20080058491A publication Critical patent/KR20080058491A/ko
Application granted granted Critical
Publication of KR100970855B1 publication Critical patent/KR100970855B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 LSI칩을 몰드수지에 의해 밀봉하는 동시에, 앞면측과 이면측의 양면에 외부 접속용 전극을 구비한다. 적어도 이면측에 아우터 리드부를 이면측 전극으로서 노출시킨 리드 프레임의 다이 패드상에 LSI칩을 접착하여, 상기 LSI칩과 리드 프레임의 복수의 이너 리드부의 사이에서 배선을 행한다. 이 복수의 이너 리드부의 적어도 일부에는 또 리드 프레임의 일부를 가공함으로써 앞면 전극을 일체로 형성하고, 이 앞면 전극의 두부면 또는 이것에 접속된 범프 전극을 다른 기판, 소자 등과 접속하기 위한 외부 접속용 전극으로서 구성한다.
양면 전극 패키지, 리드 프레임, 드로잉 가공, 외부 접속용 전극, 범프 전극

Description

양면 전극 패키지 및 그 제조방법{Double-faced electrode package, and its manufacturing method}
본 발명은 LSI칩을 몰드수지에 의해 밀봉하여, 앞(표)면측과 이면측의 양면에 외부 접속용 전극을 구비하는 양면 전극 패키지 및 그 제조방법에 관한 것이다
LSI칩의 고집적화에 따라, 패키지 사이즈의 축소화도 강하게 요구되고 있고, 여러 가지의 실장 패키지 구조가 제안되었다. 최근, 반도체 베어칩에 관통전극을 형성하여 적층하고자 하는 개발이 왕성하게 행하여지고 있다. 한편, 리얼 사이즈의 양면 전극 패키지도 앞으로 제품화될 가능성이 높다. 어떤 기술에 있어서나, 종래의 양면 전극 패키지는 항상 관통전극 구조를 필요로 하고 있지만(특허문헌 1,특허문헌 2 참조), 현재의 관통 구멍의 절연방법은 고온으로 처리되기 때문에 반도체의 실장 프로세스에 대한 적용은 곤란하였다. 이와 같이, 반도체기판에 대한 관통 구멍의 형성과 그 절연방법에는 아직 과제가 남아 있어, 관통전극을 필요로 하지 않고 배선하는 것이 요구된다.
특허문헌 1 : 일본 공개특허공보 2003-249604호
특허문헌 2 : 일본 공개특허공보 2002-158312호
발명이 해결하고자 하는 과제
본 발명은 이러한 문제점을 해결하여, 관통전극 기술을 필요로 하지 않고, 용이하게 양면 전극 패키지를 제조하여, 공급하는 것을 목적으로 하고 있다. 이것에 의해서, 리드 프레임 타입 양면 전극 패키지의 제조를 가능하게 하여, 종래의 휴대전화에 대한 응용 이외에 각종 센서(소리, 자기, 압력 등)용 패키지로서도 유효하게 된다.
과제를 해결하기 위한 수단
본 발명의 양면 전극 패키지는 LSI칩을 몰드수지에 의해 밀봉하는 동시에, 앞면측과 이면측의 양면에 외부 접속용 전극을 구비한다. 적어도 이면측에 아우터 리드부를 이면측 전극으로서 노출시킨 리드 프레임의 다이(die) 패드상에 LSI칩을 접착하여, 상기 LSI칩과 리드 프레임의 복수의 이너 리드부의 사이에서 배선을 한다. 이 복수의 이너 리드부의 적어도 일부에는 또, 리드 프레임의 일부를 가공함으로써 앞면 전극을 일체로 형성하고, 그 앞면 전극의 두부(頭部)면에 접속된 범프 전극을 다른 기판, 소자 등과 접속하기 위한 외부 접속용 전극으로서 구성한다. 이 범프 전극은 몰드수지상에서 재배선함으로써, 앞면 전극의 두부 노출위치와 다른 곳에 배치한다.
또한, 본 발명의 양면 전극 패키지는 적어도 이면측에 아우터 리드부를 이면측 전극으로서 노출시킨 리드 프레임의 다이 패드상에 LSI칩을 접착하여, 상기 LSI칩과 리드 프레임의 이너 리드부의 사이에서 배선을 하고, 이 이너 리드부에는 또, 스터드 범프를 접속하고, 그 스터드 범프 두부면에 접속된 범프 전극을 다른 기판, 소자와 접속하기 위한 앞면측 전극으로서 구성한다. 이 범프 전극은 몰드수지상에서 재배선함으로써, 스터드 범프의 두부 노출위치와 다른 곳에 범프 전극을 배치한다.
또한, 본 발명의 양면 전극 패키지의 제조방법은 적어도 이면측에 아우터 리드부를 이면측 전극으로서 노출시킨 리드 프레임을 다수개 동시에 형성하고, 이 리드 프레임의 복수의 이너 리드부의 적어도 일부에는 리드 프레임의 일부를 드로잉 가공(drawing)함으로써 앞면 전극을 일체로 형성한다. 각각의 다이 패드상에 LSI칩을 접착하여, 상기 LSI칩과 리드 프레임의 복수의 이너 리드부의 사이에서 배선을 한다. 몰드수지에 의해 일괄 밀봉한 후, 앞면 전극의 두부면 또는 이것에 접속된 범프 전극을 몰드수지상에 노출시켜, 다른 기판, 소자 등과 접속하기 위한 외부 접속용 전극으로서 구성하고, 그 후, 개별 조각화하기 위한 절단을 한다.
또한, 본 발명의 양면 전극 패키지의 제조방법은 적어도 이면측에 아우터 리드부를 이면측 전극으로서 노출시킨 리드 프레임을 다수개 동시에 형성하고, 각각의 다이 패드상에 LSI칩을 접착하여, 상기 LSI칩과 리드 프레임의 이너 리드부의 사이에서 배선을 한다. 이 이너 리드부에는 또, 스터드 범프를 접속하고, 몰드수지에 의해 일괄 밀봉한 후, 개별 조각화를 위한 절단을 하여, 스터드 범프 두부면에 접속된 범프 전극을 몰드수지상에 노출시켜, 다른 기판, 소자와 접속하기 위한 앞면측 전극으로서 구성한다.
발명의 효과
본 발명에 의하면, 관통 구멍을 형성하지 않아도 양면 전극 패키지가 가능해지기 때문에, 종래의 휴대전화에 대한 응용 이외에 각종 센서(소리, 자기, 압력, 등)용 패키지로서도 유효하게 된다.
본 발명에 의하면, 칩 사이즈가 작은 웨이퍼 레벨에서는 대응할 수 없는 분야에도 대응 가능한 양면 전극 패키지를 제공하여, 예를 들면 마이크 직결의 DSP용 패키지나 자기 센서, 압력 센서 등 처리 프로세서의 칩 사이즈가 작은 LSI에 유효하게 된다. 통상의 리드 프레임 기술을 사용할 수 있기 때문에 저가의 비용으로 제공 가능해진다.
도 1은 리드 프레임 타입 양면 전극 패키지의 제 1 예를 도시하는 도면으로, 도 1a는 앞면도를, 1b는 이면도를, 1c는 도 1a 중의 라인 X-X′로 절단한 단면도를 각각 도시하는 도면.
도 2는 리드 프레임의 일부 드로잉 가공을 설명하는 도면으로, 도 2a는 금형이 열려 있는 상태의 프레스기를, 도 2b는 드로잉 가공 전의 리드 프레임을, 도 2c는 금형이 닫혀 있는 상태의 프레스기를, 도 2d는 드로잉 가공 후의 리드 프레임을 각각 단면도로 도시하는 도면.
도 3은 섬 형상으로 일괄 몰드한 상태의 리드 프레임 또는 유기기판을 예시하는 도면.
도 4는 1개의 칩만을 추출하여 몰드 상면의 재배선을 예시하는 도면.
도 5는 리드 프레임 타입 양면 전극 패키지의 제 2 예를 도시하는 도면이고, 도 5a는 앞면도를, 도 5b는 이면도를, 도 5c는 도 5a 중의 라인 Y-Y′로 절단한 단 면도를, 도 5d는 스터드 범프 단독의 도면을 각각 도시하는 도면.
이하, 본 발명의 양면 전극 패키지에 관해서, 예시에 근거하여 설명하지만, 본 발명의 양면 전극 패키지는 단독으로 사용할 수 있을 뿐만 아니라, 적층하여 상하에 위치하는 것을 서로 접속하여 1개의 적층형 반도체장치로서 사용할 수도 있다. 도 1은 리드 프레임 타입 양면 전극 패키지의 제 1 예를 도시하는 것으로, 도 1a는 앞면도를, 도 1b는 이면도를, 도 1c는 도 1 중의 라인 X-X′로 절단한 단면도를 각각 도시하고 있다. 예시하는 리드 프레임 타입 양면 전극 패키지는 앞면측에 두부면이 노출하도록 드로잉 가공에 의해 형성한 앞면 전극을 갖고 있다. 이 앞면 전극의 두부면이, 외부에 대한 접속단자로서 기능한다.
도 1c의 단면도에 도시되는 바와 같이, LSI칩은 리드 프레임의 다이 패드상에 Ag 페이스트 등에 의한 다이본드재에 의해 접착되어 있다(칩 다이본드). 1개의 LSI칩을 예시하였지만, 복수의 칩을 적층하는 것도 가능하다. 리드 프레임의 이너 리드부와, LSI칩은 Au 와이어에 의해 접속된다(와이어 본드). 이 리드 프레임을 주위의 회로와 전기적으로 접속하기 위한 아우터 리드부는 그 선단 단면이, 리드 프레임 이면일 뿐만 아니라(이면 아우터 리드부), 측면에도 노출되어 있다(측면 아우터 리드부).
앞면 전극은 리드 프레임의 일부 드로잉 가공에 의해, 이너 리드부 및 (이면 또는 측면) 아우터 리드부의 일부와 일체로 형성된다. 이와 같이, 도시하는 예는 리드 프레임의 일부를 가공하여, 삼차원적으로 볼록부를 형성하고, 그 볼록부를 이 용하여 양면 전극을 형성한다. 리드 프레임은 예를 들면, Pd 도금한 Cu 합금같은 금속판으로부터, 프레스 가공에 의해, 다수개 동시에 형성된다(나중의 공정에서, 이 다수개 동시에 형성된 리드 프레임이, 각 개별 조각으로 절단된다). 이 프레스 가공시에, 동시에, 앞면 전극에 상당하는 부분을 드로잉 가공할 수 있다. 또는 통상에 리드 프레임을 프레스 가공한 후에, 일부 드로잉 가공을 할 수도 있다.
도 2는 리드 프레임의 일부 드로잉 가공을 설명하는 도면이고, 도 2a는 금형이 열려 있는 상태의 프레스기를, 도 2b는 드로잉 가공 전의 리드 프레임을, 도 2c는 금형이 닫혀 있는 상태의 프레스기를, 도 2d는 드로잉 가공 후의 리드 프레임을 각각 단면도로 도시하고 있다. 도 2a에 도시하는 바와 같이, 한쪽의 금형은 원주 또는 사각기둥형 등의 드로잉부 형상을 갖는 볼록부에 형성되고, 또한, 다른쪽의 금형에는 이 볼록부에 합치하는 형상의 오목부가 형성된다.
도 2b에 예시한 바와 같은 드로잉 가공 전의 리드 프레임의 드로잉 가공부를, 도 2a에 도시하는 바와 같이 금형이 열린 상태의 프레스기의 사이에 삽입하고, 도 2c에 도시하는 바와 같이 프레스한다. 프레스 가공 후의 리드 프레임을, 도 2d에 예시하고 있다. 또, 도 2b 및 도 2d에 있어서, 점선 직사각형은 최종제품 외형을 가상적으로 도시하고 있고, 여기에서도 2b에 예시한 가공 전의 리드 프레임 자체는 예를 들면, 일괄 밀봉 리드 프레임형 패키지(일반적으로는 QFN : Quad Flat Non-lead 패키지)에 사용되는 공지의 구성으로 할 수 있다.
도 1c에 도시하는 바와 같이, 와이어 본드를 한 후에, 리드 프레임을 외계로부터의 응력, 오염으로부터 지키기 위해서 에폭시수지에 의해 밀봉된다. 도 3은 섬 형상으로 일괄 몰드한 상태의 리드 프레임(후술하는 유기 다층 또는 단층기판의 경우도 동일)을 예시하고 있다. 이때 앞면 전극의 두부면이 몰드 앞면에 깔끔히 얼굴이 나오지 않는 경우는 몰드 상면의 감삭 또는 연마를 하여, 앞면 전극의 두부면을 깔끔히 노출시킨다.
앞면 전극의 배치의 상태를 외부 접속전극으로서 이용하여도 좋지만, 앞면 전극의 배치로부터, 예를 들면 에어리어 배치로 하기 위해서 잉크젯 또는 스크린인쇄로 재배치를 할 수도 있다. 이 때문에, 우선, 몰드 앞면의 위에서, 앞면 전극의 두부면에 접속되는 재배선을 나노금속입자를 사용하여 잉크젯(또는 스크린인쇄)으로 실시한다. 나노금속입자의 재료로서는 구리, 은, 금 등을 사용하고, 이들의 미립자를 잉크젯방식으로 직접 묘화한다. 유기용매 중에 나노금속입자가 함유되어 있고, 이것을 프린터로 실용되어 있는 잉크젯법으로 원하는 패턴을 그리는 방법이다. 스크린인쇄법의 경우는 유기용매 중에 나노금속입자를 함유시킨 나노페이스트를, 기판상에 스크린인쇄법으로 도포한 후, 가열 소성함으로써, 회로배선을 형성할 수 있다.
도 4는 1개의 칩만을 추출하여 몰드 상면의 재배선을 예시하는 도면이다. 또, 이 재배선의 위에, 보호막을 도포한 후, 재배선상의 범프 형성부상의 보호막에 개구를 형성하고, 여기에, 외부 접속용 범프 전극을 형성할 수 있다. 또는 범프 전극의 형성은 잉크젯에 의해 보호막을 범프부 이외에 선택적으로 도포함으로써 행할 수 있다. 이것에 의해서, 앞면 전극의 두부 노출위치와 다른 곳에 전극을 배치하는 것이 가능해진다.
이어서, 칩 개별 조각화를 위한 절단이 행하여진다. 금속판으로부터, 다수개 동시에 형성되거나 리드 프레임이, 각 개별 조각으로 절단됨으로써, 제품으로서 완성한다.
이와 같이, 예시하는 패키지는 측면 배선을 사용하지 않아도 본딩 와이어를 고안함으로써, 패키지 내부 접속으로 양면 전극이 가능해진다.
도 5는 리드 프레임 타입 양면 전극 패키지의 제 2 예를 도시하며, 도 5a는 앞면도를, 도 5b는 이면도를, 도 5c는 도 5a 중의 라인 Y-Y′로 절단한 단면도를, 도 5d는 스터드 범프 단독의 도면을 각각 도시하고 있다. 예시하는 리드 프레임 타입 양면 전극 패키지는 앞면측에 노출되는 스터드 범프 두부면이, 외부에 대한 접속단자로서 기능한다.
도 5c의 단면도에 도시되는 바와 같이, LSI칩은 다이 패드상에 Ag 페이스트 등에 의한 다이본드재에 의해 접착되어 있다(칩 다이본드). 1개의 LSI칩을 예시하였지만, 복수의 칩을 적층하는 것도 가능하다. 리드 프레임의 이너 리드부와, LSI칩은 Au 와이어에 의해 접속된다(와이어 본드). 이 리드 프레임을 주위의 회로와 전기적으로 접속하기 위한 아우터 리드부는 그 선단 단면이, 리드 프레임 이면뿐만 아니라(이면 아우터 리드부), 측면에도 노출되어 있다(측면 아우터 리드부).
스터드 범프가, 리드 프레임의 이너 리드부(복수개의 이너 리드 내의 일부 또는 모두)에 각각 접속된다. 스터드 범프 자체는 종래 공지의 기술을 사용하여 형성할 수 있다. 종래부터, 반도체칩의 전극에 돌기형의 범프(스터드 범프)를 형성하고, 이 범프를 실장기판에 형성된 전극에 직접 접합하는 기술이 알려져 있다. 본 발명은 이러한 자체 공지의 기술을 사용하여, 스터드 범프를 형성할 수 있다.
도시한 바와 같이, 리드 프레임의 이너 리드부의 와이어 본드 위치의 위에, 또는 와이어 본드 위치와는 겹치지 않도록 평면적으로는 위치를 엇갈리게 할 수 있는 이너 리드부에 복수개의 스터드 범프를 접속하고, 그 스터드 범프를 개재하여, 다른 기판, 소자 등과 접속한다. 스터드 범프의 이너 리드부에 대한 접속은 예를 들면, 도 5d에 도시하는 바와 같은 형상으로 미리 형성된 스터드 범프를, 이너 리드부의 원하는 위치에, 와이어 본드 기술과 같은 기술을 사용하여 접착할 수 있다. 또는 그 자체 공지의 기술과 같이, 예를 들면, 금 등의 와이어의 선단을 가열 용융하여 볼을 형성한 후, 이너 리드부의 원하는 위치에 그 볼을 초음파 병용 열압착하고, 그 후, 와이어를 절단함으로써 장착된다.
스터드 범프 접속 후, 패키지 상면의 높이를 겨냥하여 레벨링을 한다. 또는 다음 공정의 일괄 몰드 밀봉 후에 몰드 상면의 감삭 또는 연마를 함으로써, 동시에, 스터드 범프의 상면의 레벨링을 할 수도 있다.
와이어 본드를 하고, 또한, 스터드 범프를 접속하여 레벨링한 후에, 리드 프레임을 외계로부터의 응력, 오염으로부터 지키기 위해서 에폭시수지에 의해 밀봉된다. 이 후의 처리는 도 1을 참조하여 설명한 제 1 예와 같이 행할 수 있다. 필요하다면, 몰드 상면의 감삭 또는 연마를 하여 스터드 범프의 상면을 깔끔히 노출시킨다. 그리고, 스터드 범프의 배치로부터 에어리어 배치로 하기 위해서 잉크젯 또는 스크린인쇄로 재배치를 할 수도 있다. 이 재배선의 위에, 보호막을 도포한 후, 여기에, 외부 접속용 범프 전극을 형성할 수 있다. 이것에 의해서, 스터드 범프의 두부 노출위치와 다른 곳에 전극을 배치하는 것이 가능해진다. 이어서, 칩 개별 조각화를 위한 절단이 행하여지고, 이것에 의해서, 제품으로서 완성된다.
이와 같이, 예시하는 패키지는 측면 배선을 사용하지 않아도 본딩 와이어를 연구함으로써, 패키지 내부 접속으로 양면 전극이 가능해진다.

Claims (4)

  1. LSI칩을 몰드수지에 의해 밀봉하는 동시에, 앞면측과 이면측의 양면에 외부 접속용 전극을 구비하는 양면 전극 패키지에 있어서,
    적어도 이면측에 아우터 리드부를 이면측 전극으로서 노출시킨 리드 프레임의 다이 패드상에 LSI칩을 접착하여, 상기 LSI칩과 리드 프레임의 복수의 이너 리드부의 사이에서 배선을 하고,
    상기 복수의 이너 리드부의 적어도 일부에는 또, 리드 프레임의 일부를 드로잉 가공(drawing)함으로써 앞면 전극을 일체로 형성하고, 그 앞면 전극의 두부면에 접속된 범프 전극을 다른 기판 또는 소자와 접속하기 위한 외부 접속용 전극으로서 구성하고,
    상기 범프 전극은 상기 몰드수지상에서 재배선함으로써 앞면 전극의 두부 노출위치와 다른 곳에 배치한 것을 특징으로 하는, 양면 전극 패키지.
  2. LSI칩을 몰드수지에 의해 밀봉하는 동시에, 앞면측과 이면측의 양면에 외부 접속용 전극을 구비하는 양면 전극 패키지에 있어서,
    적어도 이면측에 아우터 리드부를 이면측 전극으로서 노출시킨 리드 프레임의 다이 패드상에 LSI칩을 접착하여, 상기 LSI칩과 리드 프레임의 이너 리드부의 사이에서 배선을 하고,
    상기 이너 리드부에는 또, 스터드 범프를 접속하고, 그 스터드 범프 두부면에 접속된 범프 전극을 다른 기판 또는 소자와 접속하기 위한 앞면측 전극으로서 구성하고,
    상기 범프 전극은 상기 몰드수지상에서 재배선함으로써, 스터드 범프의 두부 노출위치와 다른 곳에 상기 범프전극을 배치한 것을 특징으로 하는, 양면 전극 패키지.
  3. LSI칩을 몰드수지에 의해 밀봉하는 동시에, 앞면측과 이면측의 양면에 외부 접속용 전극을 구비하는 양면 전극 패키지의 제조방법에 있어서,
    적어도 이면측에 아우터 리드부를 이면측 전극으로서 노출시킨 리드 프레임을 다수개 동시에 형성하고,
    상기 리드 프레임의 복수의 이너 리드부의 적어도 일부에는 리드 프레임의 일부를 드로잉 가공함으로써 앞면 전극을 일체로 형성하고,
    각각의 다이 패드상에 LSI칩을 접착하여, 상기 LSI칩과 리드 프레임의 복수의 이너부의 사이에서 배선을 하고,
    몰드수지에 의해 일괄 밀봉하고,
    앞면 전극의 두부면 또는 이것에 접속된 범프 전극을 몰드수지상에 노출시켜, 다른 기판 또는 소자와 접속하기 위한 외부 접속용 전극으로서 구성한 후, 개별 조각화를 위한 절단을 하는 것을 특징으로 하는, 양면 전극 패키지의 제조방법.
  4. LSI칩을 몰드수지에 의해 밀봉하는 동시에, 앞면측과 이면측의 양면에 외부 접속용 전극을 구비하는 양면 전극 패키지의 제조방법에 있어서,
    적어도 이면측에 아우터 리드부를 이면측 전극으로서 노출시킨 리드 프레임을 다수개 동시에 형성하고,
    각각의 다이 패드상에 LSI칩을 접착하여, 상기 LSI칩과 리드 프레임의 이너 리드부의 사이에서 배선을 하고,
    상기 이너 리드부에는 또, 스터드 범프를 접속하고,
    몰드수지에 의해 일괄 밀봉한 후, 개별 조각화를 위한 절단을 하고,
    스터드 범프 두부면에 접속된 범프 전극을 몰드수지상에 노출시켜, 다른 기판 또는 소자와 접속하기 위한 앞면측 전극으로서 구성한 것을 특징으로 하는, 양면 전극 패키지의 제조방법.
KR1020087011640A 2005-11-16 2006-11-02 양면 전극 패키지 및 그 제조방법 KR100970855B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00331156 2005-11-16
JP2005331156A JP3941877B2 (ja) 2005-11-16 2005-11-16 両面電極パッケージ及びその製造方法

Publications (2)

Publication Number Publication Date
KR20080058491A KR20080058491A (ko) 2008-06-25
KR100970855B1 true KR100970855B1 (ko) 2010-07-20

Family

ID=38048463

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087011640A KR100970855B1 (ko) 2005-11-16 2006-11-02 양면 전극 패키지 및 그 제조방법

Country Status (5)

Country Link
US (2) US8154110B2 (ko)
JP (1) JP3941877B2 (ko)
KR (1) KR100970855B1 (ko)
CN (1) CN101313402B (ko)
WO (1) WO2007058074A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9585260B2 (en) 2014-02-06 2017-02-28 Samsung Electro-Mechanics Co., Ltd. Electronic component module and manufacturing method thereof

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5378643B2 (ja) * 2006-09-29 2013-12-25 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
US20080217759A1 (en) * 2007-03-06 2008-09-11 Taiwan Solutions Systems Corp. Chip package substrate and structure thereof
JP5654109B2 (ja) * 2007-09-18 2015-01-14 オリンパス株式会社 積層実装構造体の製造方法
JP2009094118A (ja) 2007-10-04 2009-04-30 Panasonic Corp リードフレーム、それを備える電子部品及びその製造方法
JP5149694B2 (ja) * 2008-05-15 2013-02-20 スパンション エルエルシー 半導体装置及びその製造方法
JP5532570B2 (ja) * 2008-09-29 2014-06-25 凸版印刷株式会社 リードフレーム型基板とその製造方法ならびに半導体装置
EP2309535A1 (en) 2009-10-09 2011-04-13 Telefonaktiebolaget L M Ericsson (Publ) Chip package with a chip embedded in a wiring body
US8421210B2 (en) 2010-05-24 2013-04-16 Stats Chippac Ltd. Integrated circuit packaging system with dual side connection and method of manufacture thereof
US8482115B2 (en) 2010-05-27 2013-07-09 Stats Chippac Ltd. Integrated circuit packaging system with dual side connection and method of manufacture thereof
WO2013021647A1 (ja) * 2011-08-10 2013-02-14 株式会社デンソー 半導体モジュール、半導体モジュールを備えた半導体装置、および半導体モジュールの製造方法
JP5968827B2 (ja) * 2013-04-25 2016-08-10 アオイ電子株式会社 半導体パッケージおよびその製造方法
KR20150035251A (ko) 2013-09-27 2015-04-06 삼성전기주식회사 외부접속단자부와 외부접속단자부를 갖는 반도체 패키지 및 그들의 제조방법
US9685351B2 (en) 2014-07-18 2017-06-20 Nxp Usa, Inc. Wire bond mold lock method and structure
CN104319270B (zh) * 2014-10-31 2017-03-15 广东风华芯电科技股份有限公司 胎压感应器封装引线框架
KR101631558B1 (ko) * 2014-12-05 2016-06-24 주식회사 에스에프에이반도체 라우터블 ｑｆｎ 패키지 및 그 제조 방법
US20170287816A1 (en) * 2016-04-01 2017-10-05 Intel Corporation Leadframe top-hat multi-chip solution
JP6283131B1 (ja) * 2017-01-31 2018-02-21 株式会社加藤電器製作所 電子デバイス及び電子デバイスの製造方法
CN108470725B (zh) * 2018-05-02 2019-11-15 江苏感测通电子科技有限公司 一种高性能控制芯片封装结构
TWI736859B (zh) * 2019-03-18 2021-08-21 矽品精密工業股份有限公司 電子封裝件及其製法
CN110849482B (zh) * 2019-11-20 2021-07-09 常熟市华通电子有限公司 一种具有引脚插件结构的传感器贴片封装工艺

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06252334A (ja) * 1993-02-26 1994-09-09 Hitachi Constr Mach Co Ltd 半導体装置
JP2003174122A (ja) 2001-12-04 2003-06-20 Toshiba Corp 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3461720B2 (ja) * 1998-04-20 2003-10-27 松下電器産業株式会社 樹脂封止型半導体装置
JP2002026250A (ja) 2000-07-12 2002-01-25 Denso Corp 積層回路モジュールの製造方法
JP2002158312A (ja) * 2000-11-17 2002-05-31 Oki Electric Ind Co Ltd ３次元実装用半導体パッケージ、その製造方法、および半導体装置
US6707671B2 (en) * 2001-05-31 2004-03-16 Matsushita Electric Industrial Co., Ltd. Power module and method of manufacturing the same
JP4023159B2 (ja) * 2001-07-31 2007-12-19 ソニー株式会社 半導体装置の製造方法及び積層半導体装置の製造方法
TW523887B (en) * 2001-11-15 2003-03-11 Siliconware Precision Industries Co Ltd Semiconductor packaged device and its manufacturing method
JP2003249604A (ja) 2002-02-25 2003-09-05 Kato Denki Seisakusho:Kk 樹脂封止半導体装置およびその製造方法、樹脂封止半導体装置に使用されるリードフレーム、ならびに半導体モジュール装置
JP3685185B2 (ja) 2003-06-27 2005-08-17 セイコーエプソン株式会社 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06252334A (ja) * 1993-02-26 1994-09-09 Hitachi Constr Mach Co Ltd 半導体装置
JP2003174122A (ja) 2001-12-04 2003-06-20 Toshiba Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9585260B2 (en) 2014-02-06 2017-02-28 Samsung Electro-Mechanics Co., Ltd. Electronic component module and manufacturing method thereof

Also Published As

Publication number Publication date
JP3941877B2 (ja) 2007-07-04
KR20080058491A (ko) 2008-06-25
CN101313402A (zh) 2008-11-26
WO2007058074A1 (ja) 2007-05-24
CN101313402B (zh) 2011-05-18
US20090224381A1 (en) 2009-09-10
US20120164790A1 (en) 2012-06-28
US8501542B2 (en) 2013-08-06
JP2007141994A (ja) 2007-06-07
US8154110B2 (en) 2012-04-10

Similar Documents

Publication Publication Date Title
KR100970855B1 (ko) 양면 전극 패키지 및 그 제조방법
JP3960479B1 (ja) 両面電極構造の半導体装置の製造方法
JP3420057B2 (ja) 樹脂封止型半導体装置
US9418940B2 (en) Structures and methods for stack type semiconductor packaging
US8541261B2 (en) Method for manufacturing a package-on-package type semiconductor device
JP3142723B2 (ja) 半導体装置及びその製造方法
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
JP4635202B2 (ja) 両面電極パッケージの製造方法
US20090127682A1 (en) Chip package structure and method of fabricating the same
JP2002118207A (ja) 半導体パッケージ及びその製造方法
US7385298B2 (en) Reduced-dimension microelectronic component assemblies with wire bonds and methods of making same
US10026679B2 (en) Process for manufacturing a package for a surface-mount semiconductor device and semiconductor device
US20220208714A1 (en) Integrated circuit package structure, integrated circuit package unit and associated packaging method
JP2021027116A (ja) 半導体装置
JP2005244035A (ja) 半導体装置の実装方法、並びに半導体装置
JP2010245157A (ja) 配線用部品及びその製造方法、並びに該配線用部品を組み込んで用いる電子デバイスパッケージ及びその製造方法
JPH10335366A (ja) 半導体装置
JP2017038051A (ja) 半導体パッケージ及びその製造方法
JP2005191158A (ja) 半導体装置及びその製造方法
US20140091465A1 (en) Leadframe having sloped metal terminals for wirebonding
TWI838125B (zh) 半導體封裝及其製造方法
JP4723776B2 (ja) 半導体装置の製造方法
KR100641564B1 (ko) 이방성 도전 필름을 이용한 칩 사이즈 패키지 제조방법
TW202435412A (zh) 半導體封裝及其製造方法
TWM546005U (zh) 封裝結構

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140626

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150618

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160616

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180619

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190619

Year of fee payment: 10