JP2003174122A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2003174122A
JP2003174122A JP2001370248A JP2001370248A JP2003174122A JP 2003174122 A JP2003174122 A JP 2003174122A JP 2001370248 A JP2001370248 A JP 2001370248A JP 2001370248 A JP2001370248 A JP 2001370248A JP 2003174122 A JP2003174122 A JP 2003174122A
Authority
JP
Japan
Prior art keywords
semiconductor device
mounting surface
wiring board
chip
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001370248A
Other languages
English (en)
Inventor
Tatsurou Tonedachi
達郎 刀禰館
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001370248A priority Critical patent/JP2003174122A/ja
Publication of JP2003174122A publication Critical patent/JP2003174122A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/28—Configurations of stacked chips the stacked chips having different sizes, e.g. chip stacks having a pyramidal shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/732—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】既存の生産ラインの設備を有効に活用してシス
テム製品化やメモリの大容量化などが容易になる半導体
装置を提供する 【解決手段】表面側をチップマウント面、裏面側を実装
面とし、実装面に電気信号を伝達する配線群を有する配
線基板10と、配線基板の実装面に所定の配置で設けら
れ、配線群に電気的に接続された複数の外部接続用電極
16と、配線基板のチップマウント面にマウントされた半
導体チップ12と、半導体チップと多層配線基板を電気的
に接続するAuワイヤ13と、多層配線基板のチップマウン
ト面に所定の配置で設けられ、半導体チップより高い複
数の中継接続用電極14と、配線基板のチップマウント面
上で中継接続用電極の先端面が表面に露出するように、
あるいは先端部が表面から突出するように封止した樹脂
パッケージ15とを具備する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に係
り、特に複数の樹脂パッケージ半導体装置を重ねて機能
する積層パッケージ構造の半導体装置に関するもので、
例えばシステムインパッケージ(SIP) 半導体装置に使用
されるものである。
【０００２】
【従来の技術】半導体装置の高機能化、小型化などの要
求に応える手法の１つとして、複数の半導体チップをモ
ールド樹脂などで封止して１つのパッケージに収納した
マルチチップパッケージタイプの半導体装置が知られて
いる。
【０００３】図１５は、従来の複数の半導体チップを積
み重ねた状態で１つのパッケージに収納したスタック型
の半導体装置の一例を概略的に示す断面図である。
【０００４】図１５の半導体装置において、150 は多層
配線基板、151 はこの基板上に接着剤により固定される
とともに電気的に接続された第１のチップ、152 はこの
第１のチップに接着剤により固定されるとともに電気的
に接続された第２のチップ、153 は各チップを多層配線
基板に電気的に接続するAuワイヤ、154 は基板上で各チ
ップを封止したモールド樹脂、155 は基板裏面側に設け
られた外部接続用の半田ボールである。
【０００５】しかし、このような構造は、重ね合わせる
チップの大きさなどの制約から、現状では最大でも３枚
のチップを１つのパッケージに収めるのが限界であり、
半導体チップのシステム製品化が困難であった。
【０００６】また、図１５の半導体装置の製造に際し
て、バーイン工程の前に各チップを封止してしまうの
で、封じ込めたどれか１つのチップに不良が発生した場
合でも、同じパッケージに封じ込めたその他のチップも
使い物にならなくなるという問題点があった。
【０００７】このような問題点を解決するために、複数
の半導体装置を重ねた積層タイプの半導体モジュールと
して、半導体メモリモジュールが提案されている。
【０００８】図１６は、従来の積層タイプの半導体メモ
リモジュールの一例を概略的に示す断面図である。
【０００９】図１６の半導体メモリモジュールにおい
て、半導体メモリ161 〜164 は、それぞれメモリチップ
165 が単層配線基板166 上に接着剤167 により固定され
るとともに電気的に接続されてなり、単層配線基板166
上でメモリチップ165 の周辺部にはスペーサ（プリプレ
グ）168 が配設されている。これらの複数の半導体メモ
リ161 〜164 は、多層配線基板169 上に積層され、この
多層配線基板169 と上部基板170 との間で挟まれた状態
で固定されており、各単層配線基板166 上の配線パター
ンに電気的に接続されているスルーホールメッキ部を上
下に貫通する状態、かつ、スルーホールメッキ部の周縁
のランド部171 に電気的に接続された状態で、導電材17
2 が設けられている。
【００１０】しかし、このような構造は、従来の半導体
装置のパッケージングに関する既存の生産ラインの設備
が殆んど使えないという問題があった。
【００１１】
【発明が解決しようとする課題】上記したように従来の
複数の半導体チップをモールド樹脂などで封止して１つ
のパッケージに収納したマルチチップパッケージタイプ
の半導体装置は、半導体チップのシステム製品化が困難
であるという問題があった。また、従来の積層タイプの
半導体メモリモジュールは、従来の半導体装置のパッケ
ージングに関する既存の生産ラインの設備が殆んど使え
ないという問題があった。
【００１２】本発明は上記の問題点を解決すべくなされ
たもので、既存の生産ラインの設備を有効に活用してシ
ステム製品化やメモリの大容量化などが容易になるパッ
ケージ構造を実現でき、複数のパッケージを積層するこ
とにより全体として実装面積も縮小でき、高密度実装が
可能になる半導体装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明の第１の半導体装
置は、表面側がチップマウント面、裏面側が実装面であ
り、該実装面に電気信号を伝達する配線を有する配線基
板と、前記配線基板の実装面に所定の配置で設けられ、
前記配線に電気的に接続された複数の外部接続用電極
と、前記多層配線基板のチップマウント面にマウントさ
れた半導体チップと、前記半導体チップと前記多層配線
基板を電気的に接続する手段と、前記多層配線基板のチ
ップマウント面に所定の配置で設けられ、前記半導体チ
ップより高い複数の中継接続用電極と、前記配線基板の
チップマウント面上の半導体チップおよび中継接続用電
極を、該中継接続用電極の先端面が表面に露出するよう
に、あるいは先端部が表面から突出するように封止した
樹脂パッケージとを具備することを特徴とする。
【００１４】本発明の第２の半導体装置は、表面側がチ
ップマウント面、裏面側が実装面であり、該実装面に電
気信号を伝達する配線を有する配線基板と、前記配線基
板の実装面に先端面が露出するように、あるいは先端部
が実装面表面から突出するように所定の配置で設けら
れ、前記配線に電気的に接続された複数の外部接続用電
極と、前記多層配線基板のチップマウント面にマウント
された半導体チップと、前記半導体チップと前記多層配
線基板を電気的に接続する手段と、前記多層配線基板の
チップマウント面に所定の配置で設けられ、少なくとも
一部は前記複数の外部接続用電極のうちの一部に接続さ
れた前記半導体チップより高い複数の中継接続用電極
と、前記配線基板のチップマウント面上の半導体チップ
および中継接続用電極を、該中継接続用電極の先端面が
表面に露出するように、あるいは先端部が表面から突出
するように封止した樹脂パッケージとを具備することを
特徴とする。
【００１５】本発明の第３の半導体装置は、前記第１の
半導体装置上に１個の半導体装置が積層され、上段の半
導体装置の実装面に露出している外部接続用電極が下段
の半導体装置の樹脂パッケージ表面の対向位置に露出し
ている中継接続用電極に電気的に接続されていることを
特徴とする。
【００１６】本発明の第４の半導体装置は、前記第１の
半導体装置の１個の上に前記第２の半導体装置が少なく
とも１段以上積層され、さらにその上に前記第２の半導
体装置または前記第３の半導体装置の１個が積層され、
上段の半導体装置の実装面に露出している外部接続用電
極が直下段の半導体装置の樹脂パッケージ表面の対向位
置に露出している中継接続用電極に電気的に接続されて
いることを特徴とする。
【００１７】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。
【００１８】＜第１の実施形態＞図１は、第１の実施形
態に係る半導体装置の断面構造を概略的に示している。
【００１９】図１に示す半導体装置において、配線基板
10の表面側のチップマウント面には、接着剤11を介して
半導体チップ12がマウントされており、本例ではチップ
マウント面とチップ12の電極（パッド）との間がAuワイ
ヤ13のボンディングにより電気的に接続されている。
【００２０】さらに、チップマウント面には、複数の中
継接続用電極14が所定の配置でチップ12より高くまで設
けられている。この中継接続用電極14は、Cuを主体とす
る材料、半田(Sn/Pb合金) やそれに代わる材料(SnAg 合
金、Sn/Ag/Cu合金) 、あるいは、バンプ（例えばAuバン
プ）でもよい。
【００２１】前記配線基板10は、半導体チップの電気信
号を実装面に伝えるための配線と、中継接続用電極14の
信号を実装面に伝達するための配線とを備えている。そ
して、配線基板10のチップマウント面上のチップ12およ
び中継接続用電極14を、該中継接続用電極14の先端面が
表面に露出するように、あるいは先端部が表面から突出
するように樹脂で封止（例えばモールドあるいはポッテ
ィングによる封止）した樹脂パッケージ15が形成されて
いる。
【００２２】なお、上記構造の半導体装置を効率良く
（無駄が少なくなるよに）製造するために、複数の半導
体チップをマトリクス状の配置で連ねた状態で形成し、
全体を同時にモールド樹脂で封止した後、個別の半導体
装置に分離するように切断すればよい。このように製造
した場合には、各半導体装置のモールド樹脂パッケージ
15は、側面がダイシングブレードにより切断された状態
になっている。
【００２３】さらに、配線基板10の裏面側の実装面に
は、配線基板の配線に電気的に接続された複数の外部接
続用電極16が所定の配置で設けられている。配線基板10
の実装面が応用製品のマザーボードに実装される場合に
は、外部接続用電極16は、例えば、ボールグリッドアレ
イ(BGA) 構造のパッケージに一般に用いられる半田（あ
るいはSnAgCu合金）ボールが用いられるが、ランドグリ
ッドアレイ(LGA) パッケージに用いられるような構造で
もよい。
【００２４】図２は、図１中の配線基板10のチップマウ
ント面における半導体チップ12、Auワイヤ13のボンディ
ング位置および中継接続用電極14の配置関係の一例を概
略的に示す平面図である。
【００２５】図３は、図１中の配線基板10の一例の断面
構造を概略的に示している。
【００２６】本例の配線基板10は、上部にマントされる
半導体チップ12に接続されているAuワイヤ13およびチッ
プマウント面の中継接続用電極14と実装面の外部接続用
電極16との間で所要の電源、信号を授受するための最低
２層以上の配線層を持つ多層配線基板が用いられてい
る。換言すれば、配線基板10の配線群は外部接続用電極
16群をチップマウント面の所望のレイアウトの位置に並
び替える役割を兼ね備えている。なお、図３中、17は半
導体チップ12の電気信号を実装面に伝えるための第１の
配線、18は中継接続用電極14の信号を実装面に伝達する
ための第２の配線である。
【００２７】図１乃至図３に示した半導体装置によれ
ば、樹脂封止面に所定の配置で複数の中継接続用電極14
が露出しており、この中継接続用電極14を配線基板実装
面の外部接続用電極16に電気的に接続する配線が配線基
板10に設けられている。
【００２８】したがって、これらの中継接続用電極14と
同様の配置で配線基板実装面に複数の外部接続用電極16
が設けられた別の半導体装置を積層することにより、上
段の半導体装置の電気信号を下段の半導体装置の実装面
に伝達することが可能になる。
【００２９】これにより、複数の半導体装置を、個々の
パッケージの形状を維持したまま後述するように積層す
ることにより、所望のシステム製品や大容量の半導体メ
モリモジュールなどを組むことが可能になる。この場
合、上記したような構造は既存の生産ラインの設備を有
効に活用して実現することができる。
【００３０】図４は、図１の半導体装置の変形例１に係
る断面構造を概略的に示している。
【００３１】図４に示す半導体装置は、図１に示した半
導体装置と比べて、配線基板10のチップマウント面に半
導体チップ12がフリップチップ接続により電気的に接続
されている点が異なり、その他は同じであるので図１中
と同一符号を付している。
【００３２】なお、図１あるいは図４の半導体装置にお
いて、中継接続用電極14としてCuを主体とする材料を用
いる場合には、例えばCuメッキにより形成する。また、
中継接続用電極14として半田(Sn/Pb合金) やそれに代わ
る材料(SnAg 合金、Sn/Ag/Cu合金) を用いる場合には、
ボール状の材料を配設したり、スクリーン印刷により形
成したホール中に上記材料を流し込むことにより形成す
る。
【００３３】また、中継接続用電極14としてAuバンプを
用いる場合には、スタッドバンプボンディングにより形
成することができるが、以下に説明するように、スタッ
ドバンプを多段に重ねた多段構造のスタッドバンプを押
し潰すことに容易に形成することができる図５は、図１
の半導体装置の変形例２に係る断面構造を概略的に示し
ている。
【００３４】図５に示す半導体装置は、図１に示した半
導体装置と比べて、多段構造のAuスタッドバンプ14a が
用いられている点が異なり、その他は同じであるので図
１中と同一符号を付している。この多段構造のAuスタッ
ドバンプ14a は、多段にボンディングされたAuスタッド
バンプがモールド樹脂パッケージ15の形成時に金型によ
り押し潰されることにより形成される。
【００３５】上記したように多段にボンディングされた
Auスタッドバンプを金型により押し潰す際、バンプ先端
面がモールド樹脂パッケージ15の表面と同一平面になる
ように押し潰してもよいが、金型内面に柔らかい材料を
設けたシートモールド成型を行うことにより、Auスタッ
ドバンプの先端部がモールド樹脂パッケージ15の表面か
ら突出する状態になるように押し潰してもよい。
【００３６】なお、多段にボンディングされたAuスタッ
ドバンプが金型により押し潰された際にモールド樹脂パ
ッケージ15中の成分がバンプ先端部に付着した場合に
は、それを洗浄するために例えばアルゴンプラズマ洗浄
処理を行うことが望ましい。
【００３７】＜第２の実施形態＞図６は、第２の実施形
態に係る半導体装置の断面構造を概略的に示している。
【００３８】図６に示す半導体装置は、図１に示した半
導体装置と比べて次の点（１）、（２）が異なり、その
他は同じである。
【００３９】（１）配線基板20は、上部にマントされる
半導体チップ12からの電気信号を実装面の所望の外部接
続用電極16に接続する再配線構造を有する多層の配線基
板または単層の配線基板が用いられており、複数の中継
接続用電極14の少なくとも一部を複数の外部接続用電極
16のうちの一部に接続する配線を含む。
【００４０】（２）配線基板20の実装面の複数の外部接
続用電極16は、配線基板20の実装面に先端面が露出する
ように、あるいは先端部が実装面表面から突出するよう
に設けられている。本例では、ランドグリッドアレイパ
ッケージに用いられるようにCuの表面にNi,Au の二層が
メッキされた電極、あるいは、Cuの表面にSn,Ag がメッ
キされた電極が設けられている。
【００４１】図６に示す半導体装置は、図１に示した半
導体装置上に積層状態で使用されることを想定してお
り、これらが積層された半導体装置については、後で詳
細に説明する。
【００４２】図７に示す半導体装置は、図６に示した半
導体装置と比べて、配線基板30は、そのチップマウント
面に複数の中継接続用電極が存在せず、中継接続用電極
を外部接続用電極16に接続する配線を含まない点が異な
り、その他は同じである。
【００４３】図７に示す半導体装置は、図１または図６
に示した半導体装置上に積層状態で使用されることを想
定しており、これらが積層された半導体装置について
は、後で詳細に説明する。
【００４４】＜第３の実施形態＞図８は、第４の実施形
態に係る半導体装置の製造工程および断面構造を概略的
に示している。
【００４５】図９は、図８中の断面構造の一部を拡大し
て詳細に示す断面図である。
【００４６】図８および図９において、81は図１または
図５に示したような第１の半導体装置、82は図７に示し
たような第２の半導体装置、80は半導体装置相互間の異
方性導電性ペーストである。
【００４７】第１の半導体装置81において、10は多層配
線基板、91は基板表面の印刷配線、92は基板表面にコー
ティングされた絶縁膜、11はチップマウント面上の接着
剤、12は半導体チップ、13はAuワイヤ、14a は多段構造
のAuスタッドバンプ、16は基板実装面の外部接続用電極
（半田ボール）、15はモールド樹脂パッケージである。
【００４８】第２の半導体装置82において、30は配線基
板、91は基板表面の印刷配線、11はチップマウント面上
の接着剤、12は半導体チップ、13はAuワイヤ、16は基板
実装面の外部接続用電極、15はモールド樹脂パッケージ
である。
【００４９】即ち、図８および図９に示す半導体装置
は、図５に示したような１個の半導体装置81上に、図７
に示したような１個の半導体装置82が積層され、上段の
半導体装置82の実装面に露出している外部接続用電極16
が下段の半導体装置81の樹脂パッケージ15表面の対向位
置に露出している中継接続用電極14に電気的に接続され
ている。
【００５０】前記積層された半導体装置間は、上下で対
向する電極同士を電気的に接続することが可能な熱硬化
性の異方性導電ペースト80が介在し、この異方性導電ペ
ースト80は上下間の接着と電気的接続を兼ね備えてい
る。
【００５１】図８および図９に示した半導体装置によれ
ば、配線基板10に所定の配置で複数の外部接続用電極16
を有し、樹脂封止面に所定の配置で複数の中継接続用電
極14を有する半導体装置81の上に、配線基板30に所定の
配置で複数の外部接続用電極16を有する半導体装置82
が、個々のパッケージの形状を維持したまま積層されて
いる。
【００５２】したがって、所望の種類の複数の半導体装
置を積層することにより、個々の半導体装置に比べて高
機能を有するシステム製品や大容量の半導体メモリモジ
ュールなどを実現することが可能になり、しかも、全体
として実装面積も縮小できるので高密度実装が可能にな
る。
【００５３】例えば、DRAMやSRAMに代表される半導体メ
モリとCPU など、機能が異なる所望の種類の複数の半導
体装置を積層することにより、見かけ上は１つのパッケ
ージ（システムインパッケージ;SIP）でデジタルカメ
ラ、MP3 、携帯電話などで使用される所望のシステム製
品を実現することが可能になる。
【００５４】また、半導体メモリに関して、同一あるい
は異なる種類の複数の半導体メモリを積層することによ
り、見かけ上は１つのパッケージで大容量の半導体メモ
リモジュールを実現することが可能になる。
【００５５】しかも、複数の半導体チップを個別にパッ
ケージングした後、それぞれバーイン工程、テスト工程
を通過した良品のみを積層することが可能となるので、
製品の歩留まりの向上を期待することができる。
【００５６】また、積層された半導体装置間に介在する
異方性導電ペースト80は、上下の半導体装置相互の接着
と電気的接続を兼ね備えているので、上下の半導体装置
の電気的接続工程と接着工程を同時に行うことが可能に
なる。
【００５７】＜第３の実施形態の変形例＞図１０は、第
３の実施形態の変形例に係る半導体装置の断面構造を概
略的に示している。
【００５８】図１０に示す半導体装置は、図８に示した
半導体装置と比べて、積層された半導体装置間は、上下
で対向する電極間に導電性材料（例えば導電ペースト8
0、半田材、Sn/Ag 合金、Sn/Bi 合金、Auバンプなどの
いずれか１つ）が介在し、その他の部分の少なくとも一
部には接着剤（例えばエポシキ系接着剤）100 が介在す
る点が異なり、その他は同じである。
【００５９】このような構造によれば、接着剤100 の機
能により、半導体装置間の電気的接続を堅牢に維持する
ことが可能になる。
【００６０】＜第３の実施形態の他の変形例＞図８に示
した半導体装置では、各段の半導体装置の樹脂パッケー
ジ15のサイズが等しい場合を示したが、下段の半導体装
置の樹脂パッケージよりも上段の半導体装置の樹脂パッ
ケージのサイズを小さくした場合でも実施可能である。
【００６１】また、図８に示した半導体装置における上
段の半導体装置を図６に示したような半導体装置に置き
換えても、第３の実施形態と同様の効果が得られる。
【００６２】＜第４の実施形態＞図１１は、第４の実施
形態に係る半導体装置の断面構造を概略的に示してい
る。
【００６３】図１１において、81は図１に示したような
第１の半導体装置、82は図７に示したような第２の半導
体装置、83は図６に示したような第３の半導体装置、80
は半導体装置相互間の異方性導電性ペーストである。
【００６４】図１１に示す半導体装置は、図１に示した
ような１個の半導体装置81上に、図６に示したような半
導体装置83が１個積層され、その上に、図７に示したよ
うな半導体装置82が１個積層され、上段の半導体装置の
実装面に露出している外部接続用電極16が直下段の半導
体装置の樹脂パッケージ表面の対向位置に露出している
中継接続用電極14に電気的に接続されている。
【００６５】図１１に示した半導体装置によれば、図８
に示した半導体装置と比べて、積層段数が多いので、よ
り高機能のシステムインパッケージ製品あるいは半導体
メモリモジュールを実現することができる。
【００６６】＜第４の実施形態の変形例＞図１１に示し
た半導体装置では、各段の半導体装置の樹脂パッケージ
15のサイズが等しい場合を示したが、下段の半導体装置
の樹脂パッケージよりも上段の半導体装置の樹脂パッケ
ージのサイズを小さくした場合でも実施可能である。
【００６７】また、図１１に示した半導体装置における
最上段の半導体装置82を図６に示した半導体装置83に置
き換えても、第５の実施形態と同様の効果が得られる。
【００６８】＜第５の実施形態＞図１２は、第５の実施
形態に係る半導体装置の断面構造を概略的に示してい
る。 図１３は、図１２中の断面構造の一部を拡大して
詳細に示す断面図である。
【００６９】図１２および図１３に示す半導体装置は、
図１１に示した半導体装置と比べて、中間段に積層され
る図６に示したような第３の半導体装置83が２個である
点が異なり、その他は同じである。
【００７０】図１２および図１３中に示す第１の半導体
装置81において、10は多層配線基板、91は基板表面の印
刷配線、92は基板表面にコーティングされた絶縁膜、11
はチップマウント面上の接着剤、12はチップマウント面
にフリップチップ接続された半導体チップ、14a は多段
構造のAuスタッドバンプ、16は基板実装面の外部接続用
電極（半田ボール）、15はモールド樹脂パッケージであ
る。
【００７１】第２の半導体装置82において、30は配線基
板、91は基板表面の印刷配線、11はチップマウント面上
の接着剤、12はチップマウント面にフリップチップ接続
された半導体チップ、16は基板実装面の外部接続用電
極、15はモールド樹脂パッケージである。
【００７２】第３の半導体装置83において、20は多層配
線基板、91は基板表面の印刷配線、92はチップマウント
面上の接着剤、12はチップマウント面にフリップチップ
接続された半導体チップ、14a は多段構造のAuスタッド
バンプ、16は基板実装面の外部接続用電極、15はモール
ド樹脂パッケージである。
【００７３】即ち、図１２および図１３に示す半導体装
置は、図１に示したような１個の半導体装置81上に、図
６に示したような半導体装置83が２個積層され、その上
に、図７に示したような１個の半導体装置82が積層さ
れ、上段の半導体装置の実装面に露出している外部接続
用電極16が直下段の半導体装置の樹脂パッケージ表面の
対向位置に露出している中継接続用電極14a に電気的に
接続されている。
【００７４】図１２に示した半導体装置によれば、図８
および図１１に示した半導体装置と比べて、積層段数が
多いので、より高機能のシステムインパッケージ製品あ
るいは半導体メモリモジュールを実現することができ
る。
【００７５】なお、図１２に示した半導体装置の中間段
に積層される図６に示したような半導体装置83の個数を
さらに増やした場合でも実施可能である。
【００７６】＜第６の実施形態＞図１４は、第６の実施
形態に係る半導体装置の断面構造を概略的に示してい
る。
【００７７】図１４に示す半導体装置は、図１１に示し
た半導体装置と比べて、積層された半導体装置間に、例
えば異方性導電ペースト80を介して多層配線基板からな
る再配線基板130 が挿入されている点が異なり、その他
は同じである。
【００７８】この再配線基板130 は、第１の実施形態に
おいて図３を参照して前述した多層配線基板10のよう
に、その上面の配線パターンと下面の配線パターンとの
対応関係を任意に変更した再配線構造を有するものであ
る。
【００７９】このような再配線基板130 を用いることに
より、各層の半導体装置相互間で複雑な接続配線を要す
る場合でも対応することが容易となる。
【００８０】
【発明の効果】上述したように本発明の半導体装置によ
れば、既存の生産ラインの設備を有効に活用してシステ
ム製品化やメモリの大容量化などが容易になるパッケー
ジ構造を実現でき、複数のパッケージを積層することに
より全体として実装面積も縮小でき、高密度実装が可能
になる。
【図面の簡単な説明】
【図１】第１の実施形態に係る半導体装置を概略的に示
す断面図。
【図２】図１中の配線基板のチップマウント面における
半導体チップ、Auワイヤのボンディング位置および中継
接続用電極の配置関係の一例を概略的に示す平面図。
【図３】図１中の配線基板の一例を概略的に示す断面
図。
【図４】図１の半導体装置の変形例１を概略的に示す断
面図。
【図５】図１の半導体装置の変形例２を概略的に示す断
面図。
【図６】第２の実施形態に係る半導体装置を概略的に示
す断面図。
【図７】第２の実施形態に係る半導体装置を概略的に示
す断面図。
【図８】第３の実施形態に係る半導体装置の製造工程と
構造を概略的に示す断面図。
【図９】図８中の一部を拡大して詳細に示す断面図。
【図１０】第３の実施形態の変形例１に係る半導体装置
を概略的に示す断面図。
【図１１】第４の実施形態に係る半導体装置を概略的に
示す断面図。
【図１２】第５の実施形態に係る半導体装置を概略的に
示す断面図。
【図１３】図１２中の一部を拡大して詳細に示す断面
図。
【図１４】第６の実施形態に係る半導体装置を概略的に
示す断面図。
【図１５】従来の複数の半導体チップを積み重ねた状態
で１つのパッケージに収納したスタック型の半導体装置
の一例を示す断面図。
【図１６】従来の積層タイプの半導体メモリモジュール
の一例を概略的に示す断面図。
【符号の説明】
10…配線基板、 11…接着剤、 12…半導体チップ、 13…Auワイヤ、 14…中継接続用電極、 15…モールド樹脂パッケージ、 16…外部接続用電極。

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 表面側がチップマウント面、裏面側が実
    装面であり、該実装面に電気信号を伝達する配線群を有
    する配線基板と、 前記配線基板の実装面に所定の配置で設けられ、前記配
    線群に電気的に接続された複数の外部接続用電極と、 前記多層配線基板のチップマウント面にマウントされた
    半導体チップと、 前記半導体チップと前記多層配線基板を電気的に接続す
    る手段と、 前記多層配線基板のチップマウント面に所定の配置で設
    けられ、前記半導体チップより高い複数の中継接続用電
    極と、 前記配線基板のチップマウント面上の半導体チップおよ
    び中継接続用電極を、該中継接続用電極の先端面が表面
    に露出するように、あるいは先端部が表面から突出する
    ように封止した樹脂パッケージとを具備することを特徴
    とする半導体装置。
  2. 【請求項２】 表面側がチップマウント面、裏面側が実
    装面であり、該実装面に電気信号を伝達する配線群を有
    する配線基板と、 前記配線基板の実装面に先端面が露出するように、ある
    いは先端部が実装面表面から突出するように所定の配置
    で設けられ、前記配線群に電気的に接続された複数の外
    部接続用電極と、 前記多層配線基板のチップマウント面にマウントされた
    半導体チップと、 前記半導体チップと前記多層配線基板を電気的に接続す
    る手段と、 前記多層配線基板のチップマウント面に所定の配置で設
    けられ、少なくとも一部は前記複数の外部接続用電極の
    うちの一部に接続された前記半導体チップより高い複数
    の中継接続用電極と、 前記配線基板のチップマウント面上の半導体チップおよ
    び中継接続用電極を、該中継接続用電極の先端面が表面
    に露出するように、あるいは先端部が表面から突出する
    ように封止した樹脂パッケージとを具備することを特徴
    とする半導体装置。
  3. 【請求項３】 前記樹脂パッケージは、モールド樹脂パ
    ッケージであり、その側面がダイシングブレードにより
    切断されていることを特徴とする請求項１または２記載
    の半導体装置。
  4. 【請求項４】 請求項１記載の１個の半導体装置上に１
    個の半導体装置が積層され、上段の半導体装置の実装面
    に露出している外部接続用電極が下段の半導体装置の樹
    脂パッケージ表面の対向位置に露出している中継接続用
    電極に電気的に接続されていることを特徴とする半導体
    装置。
  5. 【請求項５】 請求項１記載の１個の半導体装置上に請
    求項２記載の半導体装置が少なくとも１段以上積層さ
    れ、さらにその上に１個の半導体装置が積層され、上段
    の半導体装置の実装面に露出している外部接続用電極が
    直下段の半導体装置の樹脂パッケージ表面の対向位置に
    露出している中継接続用電極に電気的に接続されている
    ことを特徴とする半導体装置。
  6. 【請求項６】 請求項４または５において、最上段の半
    導体装置は請求項２記載の半導体装置であることを特徴
    とする半導体装置。
  7. 【請求項７】 請求項４または５において、最上段の半
    導体装置は、 表面側がチップマウント面、裏面側が実装面であり、該
    実装面に電気信号を伝達する配線を有する配線基板と、 前記配線基板の実装面に先端面が露出するように、ある
    いは先端部が実装面表面から突出するように所定の配置
    で設けられ、前記配線に電気的に接続された複数の外部
    接続用電極と、 前記配線基板のチップマウント面にマウントされた半導
    体チップと、 前記半導体チップと前記配線基板を電気的に接続する手
    段と、 前記配線基板のチップマウント面上の半導体チップを封
    止した樹脂パッケージとを具備することを特徴とする半
    導体装置。
  8. 【請求項８】 前記積層された半導体装置間は、上下で
    対向する電極同士を電気的に接続することが可能な異方
    性導電ペーストが介在することを特徴とする請求項４乃
    至７のいずれか１項記載の半導体装置。
  9. 【請求項９】 前記積層された半導体装置間は、上下で
    対向する電極間に導電性の材料が介在し、その他の部分
    の少なくとも一部には接着剤が介在することを特徴とす
    る請求項４乃至７のいずれか１項記載の半導体装置。
  10. 【請求項１０】 前記積層された半導体装置間に再配線
    基板が介在することを特徴とする請求項４乃至７のいず
    れか１項記載の半導体装置。
  11. 【請求項１１】 前記積層されている複数の配線基板の
    うち、少なくとも最下層の配線基板は多層配線基板であ
    り、その実装面に設けられた外部接続用電極群はボール
    グリッドアレイを形成していることを特徴とする請求項
    ４乃至１０のいずれか１項記載の半導体装置。
  12. 【請求項１２】 前記積層されている複数の配線基板の
    うち、最下層の配線基板は多層配線基板であり、最下層
    以外の配線基板は単層配線基板であることを特徴とする
    請求項４乃至１０のいずれか１項記載の半導体装置。
  13. 【請求項１３】 前記積層されている複数の配線基板
    は、全て多層配線基板であることを特徴とする請求項１
    １乃至１３のいずれか１項記載の半導体装置。
  14. 【請求項１４】 前記多層配線基板は、前記半導体チッ
    プの電気信号を実装面に伝えるための第１の配線と、前
    記中継接続用電極の信号を前記実装面に伝達するための
    第２の配線とを具備することを特徴とする請求項１１乃
    至１３のいずれか１項記載の半導体装置。
  15. 【請求項１５】 前記中継接続用電極は、Ｃｕを主体と
    する材料、Sn/Pb 合金、SnAg合金、Sn/Ag/Cu合金のいず
    れかが用いられていることを特徴とする請求項１乃至１
    ４のいずれか１項記載の半導体装置。
  16. 【請求項１６】 前記中継接続用電極は、スタッドバン
    プボンディングにより形成された金バンプが用いられて
    いることを特徴とする請求項１乃至１４のいずれか１項
    記載の半導体装置。
  17. 【請求項１７】 前記樹脂パッケージはモールド樹脂パ
    ッケージであり、 前記中継接続用電極は、多段にボンディングされたスタ
    ッドバンプからなることを特徴とする請求項１乃至１
    ４、１６のいずれか１項記載の半導体装置。
JP2001370248A 2001-12-04 2001-12-04 半導体装置 Pending JP2003174122A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001370248A JP2003174122A (ja) 2001-12-04 2001-12-04 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001370248A JP2003174122A (ja) 2001-12-04 2001-12-04 半導体装置

Publications (1)

Publication Number Publication Date
JP2003174122A true JP2003174122A (ja) 2003-06-20

Family

ID=19179500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001370248A Pending JP2003174122A (ja) 2001-12-04 2001-12-04 半導体装置

Country Status (1)

Country Link
JP (1) JP2003174122A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027526A (ja) * 2005-07-20 2007-02-01 Kyushu Institute Of Technology 両面電極パッケージ及びその製造方法
JP2007335907A (ja) * 2007-09-18 2007-12-27 Shinko Electric Ind Co Ltd 半導体装置
JP2008166373A (ja) * 2006-12-27 2008-07-17 Nec Electronics Corp 半導体装置およびその製造方法
WO2008093414A1 (ja) * 2007-01-31 2008-08-07 Fujitsu Microelectronics Limited 半導体装置及びその製造方法
JP2009026805A (ja) * 2007-07-17 2009-02-05 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
KR100970855B1 (ko) 2005-11-16 2010-07-20 오키 엘렉트릭 인더스트리 캄파티,리미티드 양면 전극 패키지 및 그 제조방법
JP2011035056A (ja) * 2009-07-30 2011-02-17 Oki Semiconductor Co Ltd 半導体チップ内蔵パッケージ及びその製造方法、並びに、パッケージ・オン・パッケージ型半導体装置及びその製造方法
JP2011101044A (ja) * 2003-07-18 2011-05-19 Samsung Electronics Co Ltd スタックパッケージ及びその製造方法
JP2012015554A (ja) * 2011-10-17 2012-01-19 Renesas Electronics Corp 半導体装置の製造方法、および積層型半導体装置の製造方法
JP2012134572A (ja) * 2012-04-12 2012-07-12 Lapis Semiconductor Co Ltd 半導体装置
KR20180133989A (ko) * 2017-06-07 2018-12-18 삼성전자주식회사 반도체 패키지 및 그 제조 방법

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011101044A (ja) * 2003-07-18 2011-05-19 Samsung Electronics Co Ltd スタックパッケージ及びその製造方法
JP2007027526A (ja) * 2005-07-20 2007-02-01 Kyushu Institute Of Technology 両面電極パッケージ及びその製造方法
KR100970855B1 (ko) 2005-11-16 2010-07-20 오키 엘렉트릭 인더스트리 캄파티,리미티드 양면 전극 패키지 및 그 제조방법
US8154110B2 (en) 2005-11-16 2012-04-10 Oki Semiconductor Co., Ltd Double-faced electrode package and its manufacturing method
JP2008166373A (ja) * 2006-12-27 2008-07-17 Nec Electronics Corp 半導体装置およびその製造方法
US8018033B2 (en) 2007-01-31 2011-09-13 Fujitsu Semiconductor Limited Semiconductor device and manufacturing method of the same
US8497156B2 (en) 2007-01-31 2013-07-30 Fujitsu Semiconductor Limited Semiconductor device and manufacturing method of the same
WO2008093414A1 (ja) * 2007-01-31 2008-08-07 Fujitsu Microelectronics Limited 半導体装置及びその製造方法
KR101057368B1 (ko) 2007-01-31 2011-08-18 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 그 제조 방법
JP2009026805A (ja) * 2007-07-17 2009-02-05 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007335907A (ja) * 2007-09-18 2007-12-27 Shinko Electric Ind Co Ltd 半導体装置
JP2011035056A (ja) * 2009-07-30 2011-02-17 Oki Semiconductor Co Ltd 半導体チップ内蔵パッケージ及びその製造方法、並びに、パッケージ・オン・パッケージ型半導体装置及びその製造方法
JP2012015554A (ja) * 2011-10-17 2012-01-19 Renesas Electronics Corp 半導体装置の製造方法、および積層型半導体装置の製造方法
JP2012134572A (ja) * 2012-04-12 2012-07-12 Lapis Semiconductor Co Ltd 半導体装置
KR20180133989A (ko) * 2017-06-07 2018-12-18 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR102351676B1 (ko) 2017-06-07 2022-01-17 삼성전자주식회사 반도체 패키지 및 그 제조 방법

Similar Documents

Publication Publication Date Title
KR101019793B1 (ko) 반도체 장치 및 그 제조 방법
US9876002B2 (en) Microelectronic package with stacked microelectronic units and method for manufacture thereof
US8487421B2 (en) Microelectronic package with stacked microelectronic elements and method for manufacture thereof
US7619314B2 (en) Integrated circuit package system including die stacking
US7618849B2 (en) Integrated circuit package with etched leadframe for package-on-package interconnects
US6835599B2 (en) Method for fabricating semiconductor component with multi layered leadframe
KR101556691B1 (ko) 실장 상호연결부를 구비한 실장식 집적 회로 패키지 시스템
KR101623880B1 (ko) 반도체 패키지
CN101385149A (zh) 多管芯集成电路封装
US7459778B2 (en) Chip on board leadframe for semiconductor components having area array
US20080237833A1 (en) Multi-chip semiconductor package structure
CN114497019A (zh) 一种多芯片立体集成结构及制作方法
JP2003174122A (ja) 半導体装置
US20080157302A1 (en) Stacked-package quad flat null lead package
US20080237831A1 (en) Multi-chip semiconductor package structure
TWI550731B (zh) 晶片封裝製程及晶片封裝
KR20010063236A (ko) 적층 패키지와 그 제조 방법
KR100674411B1 (ko) 코어볼을 이용한 반도체 패키지 및 그 제조방법
US20080237832A1 (en) Multi-chip semiconductor package structure
JP2006202997A (ja) 半導体装置およびその製造方法
CN121335550A (zh) 半导体结构和封装芯片
WO2025258270A1 (ja) 半導体装置
US7750450B2 (en) Stacked die package with stud spacers
JP2009123923A (ja) 半導体装置及びその製造方法
JPH11220076A (ja) 半導体装置およびその製造方法