KR101556691B1 - 실장 상호연결부를 구비한 실장식 집적 회로 패키지 시스템 - Google Patents

실장 상호연결부를 구비한 실장식 집적 회로 패키지 시스템 Download PDF

Info

Publication number
KR101556691B1
KR101556691B1 KR1020080107385A KR20080107385A KR101556691B1 KR 101556691 B1 KR101556691 B1 KR 101556691B1 KR 1020080107385 A KR1020080107385 A KR 1020080107385A KR 20080107385 A KR20080107385 A KR 20080107385A KR 101556691 B1 KR101556691 B1 KR 101556691B1
Authority
KR
South Korea
Prior art keywords
integrated circuit
circuit device
mounting
package
carrier
Prior art date
Application number
KR1020080107385A
Other languages
English (en)
Other versions
KR20090045107A (ko
Inventor
셍 구안 초우
히프 호이 쿠안
린다 페이 에에 추아
Original Assignee
스태츠 칩팩 엘티디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스태츠 칩팩 엘티디 filed Critical 스태츠 칩팩 엘티디
Publication of KR20090045107A publication Critical patent/KR20090045107A/ko
Application granted granted Critical
Publication of KR101556691B1 publication Critical patent/KR101556691B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H01L2225/1088—Arrangements to limit the height of the assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

실장식 집적 회로 패키징 방법(1100)은, 캐리어(210) 위에 제1 집적 회로 장치(212)를 실장하는 단계와; 실장 상호 연결부(108)를 구비한 기판(206)을 제1 집적 회로 장치(212) 위에 실장하는 단계와; 캐리어(210)와 기판(206) 사이에 제1 전기적 상호 연결부(240)를 연결하는 단계와; 캐리어(210), 제1 집적 회로 장치(212), 제1 전기적 상호 연결부(240) 및 기판(206)을 덮는 패키지 밀봉부(102)를 형성하되, 실장 상호 연결부(108)가 패키지 밀봉부(102)의 공동(104) 내에서 패키지 밀봉부(102)로부터 부분적으로 노출되고 또한 패키지 밀봉부에 의하여 둘러싸이도록, 패키지 밀봉부(102)를 형성하는 단계를 포함한다.
실장식 집적 회로 패키징 방법, 기판, 상호 연결부, 캐리어, 패키지 밀봉부

Description

실장 상호연결부를 구비한 실장식 집적 회로 패키지 시스템{MOUNTABLE INTEGRATED CIRCUIT PACKAGE SYSTEM WITH MOUNTING INTERCONNECTS}
본 발명은, 일반적으로는 집적 회로 패키지 시스템, 보다 구체적으로는 밀봉부를 구비한 집적 회로 패키지 시스템에 관한 것이다.
집적 회로 패키징 기술은 하나의 회로판 또는 기판에 실장되는 집적 회로의 개수를 증가시켜왔다. 새로운 패키징 디자인은 집적 회로의 물리적 크기와 형태와 같은 형태적 인자에서는 보다 콤팩트해 지고 또한, 전체적인 집적 회로 밀도에서는 상당한 증가를 보여주고 있다. 그러나, 집적 회로 밀도는 개개의 집적 회로를 기판에 실장하는 데 사용할 수 있는 "실질적 공간(real estate)"에 의해서 제한되어 왔다. 개인용 컴퓨터, 컴퓨터 서버 및 스토리지 서버와 같은 훨씬 대형의 형태적 인자의 시스템들은 동일하거나 또는 더 작은 "실질적 공간"에서 보다 집적된 회로들을 필요로 한다. 특히, 휴대폰, 디지털 카메라, 음악 재생기, 개인 휴대 정보 단말기 및 위치 기반 장치와 같은 휴대용 개인 전자기기들은 집적 회로 밀도의 요청이 한 층 크다.
이러한 향상된 집적 회로 밀도는 하나 이상의 집적 회로가 패키징될 수 있는 멀티-칩 패키지, 패키지-인-패키지(package in package, PIP), 패키지-온-패키지(package on package, POP) 또는 이들을 조합한 형태의 개발을 이끌었다. 각각의 패키지는 집적 회로가 주변 회로에 전기적으로 연결될 수 있도록 하는 하나 이상의 레이어의 상호 연결 라인들과 개별 집적 회로들을 위한 기계적 지지부를 제공한다. 통상적으로 멀티-칩 모듈로 불리기도 하는 현재의 멀티-칩 패키지들은 일반적으로 개별 집적 회로 요소들 한 조가 부착되는 기판으로 구성된다. 그러한 멀티-칩 패키지들은 집적 회로 밀도와 소형화를 향상시키고, 신호 전달 속도를 증가시키고, 전반적인 집적 회로 크기와 중량을 감소시키고, 성능을 향상시키며 비용을 절감시킨 것으로 밝혀졌는데, 이와 같은 것들은 모두 컴퓨터 산업의 주요 목표이다.
적층 구성을 가지는 멀티-칩 패키지들이나 PIP도 문제점이 있을 수 있다. 스페이서 구조는 적층된 구조에서 전기적 연결을 위한 공간을 생성하는 데 사용될 수 있다. 패키지 구조체들은 패키징된 집적 회로들을 적층된 구조에 포함하고 있다. 패키징된 집적 회로들의 밀봉부 재료와 통상적인 스페이서 구조들은 부착력이 작아서 층간 분리의 근원이 된다. 종래의 스페이서와 패키징된 집적 회로들의 인터페이스는 이러한 인터페이스에서의 층간 분리에 의하여 신뢰성 시험에서 저조한 성능을 나타내었다.
따라서 제조 비용이 저렴하고, 생산량은 증가되고, 집적 회로의 높이는 더 작아진 집적 회로 패키지 시스템에 대한 요청이 여전히 존재한다. 비용을 절감하고 효율성을 향상시키기 위한 요청이 지속적으로 증가함에 따라서, 상기의 문제점들에 대한 해법을 찾는 것이 점점 더 중요해지고 있다.
이러한 문제점들에 대한 해결책을 찾기 위한 시도가 장기간 있어왔으나 종래에 개발된 것은 어떠한 해결책도 교시하거나 제시하고 있지 않아서 상기 문제점에 대한 해결책은 당업자가 오랫동안 인식하지 못한 것이다.
본 발명은, 캐리어 위에 제1 집적 회로 장치를 실장하는 단계와;
실장 상호 연결부(mounting interconnect)를 구비한 기판을 제1 집적 회로 장치 위에 실장하는 단계와;
캐리어와 기판 사이에 제1 전기적 상호 연결부를 연결하는 단계와;
캐리어, 제1 집적 회로 장치, 제1 전기적 상호 연결부 및 기판을 덮는 패키지 밀봉부를 형성하되, 실장 상호 연결부가 패키지 밀봉부의 공동 내에서 패키지 밀봉부로부터 부분적으로 노출되고 또한 패키지 밀봉부에 의하여 둘러싸이도록, 패키지 밀봉부를 형성하는 단계를 포함하는 실장식 집적 회로 패키징 방법을 제공한다.
본 발명의 실장식 집적 회로 패키지 시스템은 시스템의 신뢰성을 향상시키기 위한 중요하고 현재까지 알려지지 않았으며 이용가능하지 않았던 해결안과 성능 및 구조적 태양을 제공한다. 결과적으로 공정과 구성은 직접적이고, 비용 면에서 효율적이며, 복잡하지 않고, 용도가 아주 다양하며 효과적이고, 공지 기술을 변경해서 실시될 수 있으며, 따라서 집적 회로 패키지 장치를 효율적이고 경제적으로 생산하는 데 있어서 아주 적합하게 된다.
본 발명의 특정 실시예들은 이상에서 언급한 것들 또는 이로부터 자명한 것에 추가하여 또는 이들을 대신하는 추가적 태양을 가지고 있다. 상기 태양들은 첨부한 도면을 참조해서 이하의 상세한 기술 내용을 통해서 당업자에게 명백하게 될 것이다.
당업자가 본 발명을 실시하고 사용할 수 있도록 이하의 실시예들을 충분히 상세히 설명한다. 본 개시 내용에 근거한 다른 실시예들이 있을 수 있다는 점과 본 발명의 범위를 벗어나지 않는다면 시스템, 공정 또는 기계적 변화가 행해질 수 있다는 점은 명백하다.
이하의 기술내용에서는, 본 발명을 전체적으로 이해할 수 있도록 하기 위하여 다수의 특정 상세가 주어진다. 그러나 본 발명이 이러한 특정 상세 없이도 실시될 수 있다는 점은 명백하다. 본 발명이 불명료해지는 것을 피하기 위해서, 일부 공지된 회로, 시스템 구성, 및 공정 단계는 상세하게 개시하지 않는다. 마찬가지로, 본 시스템의 실시예를 도시한 도면들은 부분적으로 개략적인 것이지 스케일에 따른 것이 아니고, 특히 치수의 일부는 명료하게 표시하기 위한 것이며 도면에서 크게 과장되어 표시되어 있다. 일반적으로 본 발명은 임의의 방향에서 작동될 수 있다.
또한, 공통의 특징부들을 구비한 다수의 실시예를 개시하고 설명하는 경우, 그 부분의 도해와 설명 및 이해가 명료하고 용이하도록 서로 유사하거나 동일한 특징부는 대개 유사한 도면 부호로 표시된다. 실시예들은 설명의 편의상 제1 실시예, 제2 실시예 등으로 번호가 부가되며 어떤 다른 중요성을 부가하거나 본 발명에 대한 제한을 가하려는 것이 아니다.
설명을 위해서, 본 명세서에서 사용된 "수평"이란 용어는 그 방향과는 관계없이 집적 회로의 평면 또는 표면에 평행한 평면으로 정의된다. "수직"이란 용어는 앞서 정의된 수평과 수직한 방향을 말한다. "~위에", "~아래에", "바닥", "상부", ("측벽"에서와 같은)"측부", "더 높은", "더 아래의", "상부의", 위의", "밑의"와 같은 용어들은 수평 평면에 대하여 정의된다. "~상의(on)"란 용어가 의미하는 바는 요소들 간에 직접적 접촉이 있다는 것이다. 본 명세서에서 사용된 "프로세싱(processing)"이란 용어는 재료의 부착(deposition), 패터닝(patterning), 노출, 현상(development), 에칭, 세척, 몰딩 및/또는 제거 또는 상기 구조를 성형하는 데 필요한 것을 포함한다. 본 명세서에서 사용된 "시스템"이란 용어는 이 용어가 사용되는 문구에 따라서 본 발명의 방법과 장치를 의미하고 이를 가리킨다.
도 1을 참조하면, 본 발명의 제1 실시예의 실장식 집적 회로 패키지 시스템(100)의 평면도가 도시되어 있다. 상기 평면은 공동(104)을 구비하고 있는 에폭시 몰드 콤파운드(epoxy mold compound)와 같은 패키지 밀봉부(102)를 도시하고 있다. 공동(104)은 패키지 밀봉부(102)에 의해 둘러싸여 있고 또한 이로부터 노출되어 있는 솔더 범프와 같은 패키지 밀봉부(102)의 공동(104) 내의 실장 상호 연결부(108)를 부분적으로 노출시킨다. 실장 상호 연결부(108)는 주석(Sn), 납(Pb), 금(Au), 구리(Cu) 또는 금속 합금을 포함한 전기 전도성 재료로 형성될 수 있다.
도시를 위해서, 실장식 집적 회로 패키지 시스템(100)은 실장 상호 연결부(108)가 비균일하게 분포된 배열의 구성으로 도시되어 있지만, 실장식 집적 회로 패키지 시스템(100)이 다른 구성의 실장 상호 연결부(108)를 가질 수도 있음은 당연하다. 예를 들어서, 실장 상호 연결부(108)는 균일하게 분포된 배열의 구성일 수 있다.
도 2를 참조하면, 도 1의 2-2를 따라 절단한 실장식 집적 회로 패키지 시스템(100)의 횡단면도가 도시되어 있다. 상기 횡단면도는, 집적 회로 다이, 플립 칩(flip chip) 또는 패키징된 집적 회로 장치와 같은 제1 집적 회로 장치(212)가 실장되어 있는 기판과 같은 캐리어(210) 위에 형성된 패키지 밀봉부(102)를 구비한 실장식 집적 회로 패키지 시스템(100)을 도시하고 있다. 바람직하게는, 제1 집적 회로 장치(212)의 제1 비활성면(216)이 캐리어(210)의 제1 캐리어면(218)을 향하게 하면서 제1 집적 회로 장치(212)는 다이-부착 접착부와 같은 제1 접착부(214)에 의해서 실장된다. 솔더 볼과 같은 외측의 제2 상호 연결부(220)는 인쇄 회로 기판 또는 다른 집적 회로 패키지 시스템과 같은 다음 시스템 레벨(도시 되지 않음)에 연결하기 위하여, 제1 캐리어면(218) 반대편의 캐리어(210)의 제2 캐리어면(222)에 부착된다.
선택적으로, 제2 집적 회로 장치(224)는 다이 부착 접착부와 같은 제2 접착부(226)에 의하여 제1 집적 회로 장치(212) 위에 실장될 수 있다. 두 집적 회로 장치가 캐리어(210) 위와 기판(206) 아래에 적층된 실시예가 도시되었지만, 임의 개 수의 집적 회로 장치가 제1 캐리어면(218)과 기판(206) 아래에 실장될 수 있음은 당연하다.
도해 목적상, 제1 집적 회로 장치(212)와 제2 집적 회로 장치(224)는 와이어 본드 집적 회로로서 도시되었지만, 제1 집적 회로 장치(212)와 제2 집적 회로 장치(224)가 서로 다른 유형의 집적 회로일 수 있음은 당연하다. 예를 들어서, 제1 집적 회로 장치(212)와 제2 집적 회로 장치(224)는 집적 회로 다이, 패키징된 집적 회로 장치, 플립 칩 또는 이들을 조합한 것일 수 있다.
기판(206)은 실장 상호 연결부(108)와 함께 제1 기판면(230)을 포함한다. 제1 기판면(230) 반대편에 있는 기판(206)의 제2 기판면(232)은 필름 접착부와 같은 제3 접착부(236)에 의해서 제2 집적 회로 장치(224)의 제2 활성면(234) 위에 실장된다. 이 경우에, 기판(206)은 개구(238)를 포함하는데, 본드 와이어 또는 리본 본드 와이어와 같은 전기적 상호 연결부(240)가 개구(238)를 통해서 제2 활성면(234)을 제1 기판면(230)과 연결한다. 또한 전기적 상호 연결부(240)는 제1 캐리어면(218)과 제1 활성면(228) 사이에 전기적 연결을 제공할 수 있다. 유사하게, 또한, 전기적 상호 연결부(240)는 제1 캐리어면(218)과 제1 기판면(230)을 연결할 수 있다.
패키지 밀봉부(102)는 제1 캐리어면(218), 제1 집적 회로 장치(212), 제2 집적 회로 장치(224), 전기적 상호 연결부(240) 및 제1 기판면(230)을 덮는다. 패키지 밀봉부(102)는 제1 기판면(230) 위의 공동(104)을 포함하는데, 상기 공동(104) 내에서 실장 상호 연결부(108)가 패키지 밀봉부(102)로부터 부분적으로 노출되고 또한 패키지 밀봉부(102)로 둘러싸인다. 실장 상호 연결부(108)는 공동(104)에서 패키지 밀봉부(102)의 제1 밀봉면(242)과 공통 평면에 있다. 예를 들어 구형, 기둥형 또는 스터드 구성의 솔더 범프(solder bump)와 같은 실장 상호 연결부(108)는 코이닝(coining), 프레싱(pressing) 또는 다른 평탄화 공정에 의하여 편평해질 수 있다. 실장 상호 연결부(108)는 제1 밀봉면(242) 위에 다른 실장 집적 회로 장치(도시되지 않음)를 수용한다. 선택적으로, 실장 상호 연결부(108)는 공동(104) 내에 점선으로 도시된 것과 같이 제1 밀봉면(242) 위로 돌출하는 돌출부(244)를 포함할 수도 있다고 이해된다.
본 발명에서 실장 상호 연결부가 패키지 밀봉부의 공동으로부터 부분적으로 노출되거나 또는 이로부터 돌출해서는 패키지 높이를 감소시키고 패키지 신뢰성을 향상시킨 것을 알 수 있다. 실장식 집적 회로 패키지 시스템(100)은, 집적 회로 패키지 시스템의 전반적인 높이를 감소시키면서, 실장 상호 연결부 위에 실장할 수 있는 실장 집적 회로 장치와 실장식 집적 회로 패키지 시스템(100) 사이에 신뢰할 수 있는 전기적 연결을 제공한다. 실장 상호 연결부들은 실장 집적 회로 장치를 부착할 때 기판 상의 또는 기판의 전도성 접촉부 상의 본드 와이어 스위프 이슈(bond wire sweep issue)를 최소화하기 위하여 기판 위로 충분한 스탠드오프 높이(standoff height)를 제공한다.
또한, 본 발명은 기판의 전도성 접촉부에 몰드 플래쉬(mold flash) 또는 몰드 블리드(mold bleed) 오염을 야기할 수 있는 몰드 플로우 교란을 최소화하는 데 도움이 되는 기판 위로 충분한 스탠드오프 높이를 제공한다는 것이 밝혀졌다. 또 한, 본 발명은 밀봉 공정 중에 상부 몰드 체이스(mold chase)를 방해하지 않고서, 기판의 개구를 통해서 기판의 상부와 기판 아래의 집적 회로 장치의 중앙 상호 연결 패드 사이에 본드 와이어들을 수용한다. 또한, 본 발명은 기판이 기울어질 수도 있기 때문에 밀봉 공정 후에 노출된 와이어들을 보호한다.
본 발명이, 내측 중앙 본드 와이어들을 위하여 사전 밀봉된 몰드 캡을 제거하기 위하여 피치 크기뿐만 아니라 대형의 솔더 볼 크기를 가진 실장 집적 장치의 필요성을 제거한다는 점이 또한 밝혀졌다.
도 3을 참조하면, 도 1에 도시된 것과 같은 평면을 가지는 본 발명의 제2 실시예의 실장식 집적 회로 패키지 시스템(300)의 횡단면도가 도시되어 있다. 실장식 집적 회로 패키지 시스템(300)은 도 2의 실장식 집적 회로 패키지 시스템(100)과 구조적으로 유사하다. 상기 횡단면도는, 집적 회로 다이, 플립 칩(flip chip) 또는 패키징된 집적 회로 장치와 같은 제1 집적 회로 장치(312)가 실장되어 있는 기판과 같은 캐리어(310) 위에 형성된 패키지 밀봉부(302)를 구비한 실장식 집적 회로 패키지 시스템(300)을 도시하고 있다. 바람직하게는, 제1 집적 회로 장치(312)의 제1 비활성면(316)이 캐리어(310)의 제1 캐리어면(318)을 향하게 하면서 제1 집적 회로 장치(312)는 다이-부착 접착부와 같은 제1 접착부(314)에 의해서 실장된다. 솔더 볼과 같은 외측의 제2 상호 연결부(320)는 인쇄 회로 기판 또는 다른 집적 회로 패키지 시스템과 같은 다음 시스템 레벨(도시 되지 않음)에 연결하기 위하여, 제1 캐리어면(318) 반대편의 캐리어(310)의 제2 캐리어면(322)에 부착된다.
제1 집적 회로 장치(312)가 와이어 본드 집적 회로로서 도시되어 있지만, 제 1 집적 회로 장치(312)는 상이한 유형의 집적 회로일 수 있다. 예를 들어서, 제1 집적 회로 장치(312)는 집적 회로 다이, 패키징된 집적 회로 장치 또는 플립 칩일 수 있다.
패키징된 제2 집적 회로 장치(346)는 와이어-인-필름 접착부(wire-in-film adhesive)와 같은 제2 접착부(326)에 의해서 제1 집적 회로 장치(312)의 제1 활성면(328) 위에 실장된다. 패키징된 제2 집적 회로 장치(346)는 실장 상호연결부(308)를 가지고 있는 제1 기판면(330)과, 제1 집적 회로 장치(312)를 향하면서 제1 기판면(330)의 반대편에 있는 제2 기판면(332)을 구비하는 기판(306)을 포함한다.
본드 와이어 또는 리본 본드 와이어와 같은 전기적 상호 연결부(340)가 제1 캐리어면(318)과 제1 기판면(330) 사이를 연결한다. 또한 전기적 상호 연결부(340)는 제1 캐리어면(318)과 제1 활성면(328) 사이에 전기적 연결을 제공할 수 있다.
패키지 밀봉부(302)는 제1 캐리어면(318), 제1 집적 회로 장치(312), 패키징된 제2 집적 회로 장치(346), 제1 기판면(330) 및 전기적 상호 연결부(340)를 덮는다. 패키지 밀봉부(302)는 제1 기판면(330) 위의 공동(304)을 포함하는데, 상기 공동(304) 내에서 실장 상호 연결부(308)가 패키지 밀봉부(302)로부터 부분적으로 노출되고 또한 패키지 밀봉부(302)로 둘러싸인다. 실장 상호 연결부(308)는 공동(304)에서 패키지 밀봉부(302)의 제1 밀봉면(342)과 공통 평면에 있다. 예를 들어, 구형, 기둥형 또는 스터드 구성의 솔더 범프(solder bump)와 같은 실장 상호 연결부(308)는, 바람직하게는, 코이닝(coining), 프레싱(pressing) 또는 다른 평탄 화 공정에 의하여 편평해질 수 있다. 실장 상호 연결부(308)는 제1 밀봉면(342) 위에 다른 실장 집적 회로 장치(도시되지 않음)를 수용한다. 선택적으로, 실장 상호 연결부(308)는 공동(304) 내에 점선으로 도시된 것과 같이 제1 밀봉면(342) 위로 돌출하는 돌출부(344)를 포함할 수도 있다고 이해된다.
도 4를 참조하면, 본 발명의 제3 실시예의 실장식 집적 회로 패키지 시스템(400)의 평면도가 도시되어 있다. 상기 평면은 에폭시 몰드 콤파운드(epoxy mold compound)와 같은 패키지 밀봉부(402)를 도시하고 있는데, 상기 패키지 밀봉부(402)는 이로부터 부분적으로 노출되고 또한 이것에 의하여 둘러싸여있는 솔더 범프와 같은 실장 상호 연결부(408)를 부분적으로 노출시킨다. 실장 상호 연결부(408)는 주석(Sn), 납(Pb), 금(Au), 구리(Cu) 또는 금속 합금을 포함한 전기 전도성 재료로 형성될 수 있다.
도 5를 참조하면, 도 4의 5-5를 따라 절단한 실장식 집적 회로 패키지 시스템(400)의 횡단면도가 도시되어 있다. 상기 횡단면도는, 집적 회로 다이, 플립 칩(flip chip) 또는 패키징된 집적 회로 장치와 같은 제1 집적 회로 장치(512)가 실장되어 있는 기판과 같은 캐리어(510) 위에 형성된 패키지 밀봉부(402)를 구비한 실장식 집적 회로 패키지 시스템(400)을 도시하고 있다. 바람직하게는, 제1 집적 회로 장치(512)의 제1 비활성면(516)이 캐리어(510)의 제1 캐리어면(518)을 향하게 하면서 제1 집적 회로 장치(512)는 다이-부착 접착부와 같은 제1 접착부(514)에 의해서 실장된다. 솔더 볼과 같은 외측의 제2 상호 연결부(520)는 인쇄 회로 기판 또는 다른 집적 회로 패키지 시스템과 같은 다음 시스템 레벨(도시 되지 않음)에 연 결하기 위하여, 제1 캐리어면(518) 반대편의 캐리어(510)의 제2 캐리어면(522)에 부착된다.
제1 집적 회로 장치(512)가 와이어 본드 집적 회로로서 도시되어 있지만, 제1 집적 회로 장치(512)는 상이한 유형의 집적 회로일 수 있다. 예를 들어서, 제1 집적 회로 장치(512)는 집적 회로 다이, 패키징된 집적 회로 장치 또는 플립 칩, 또는 이들을 조합한 것일 수 있다. 본드 와이어 또는 리본 본드 와이어와 같은 전기적 상호 연결부(540)는 제1 캐리어면(518)과 제1 집적 회로 장치(512)의 제1 활성면(528)과의 사이를 연결한다.
기판(506)으로서, 실장 상호 연결부(408)를 구비한 제1 기판면(530)과, 제1 기판면(530) 반대편에 있는 기판(506)의 제2 기판면(532)을 가지고 있는 기판(506)은 와이어-인-필름 접착부와 같은 제2 접착부(526)에 의해서 제1 활성면(528) 위에 실장된다. 바람직하게는, 또한, 전기적 상호 연결부(540)는 제1 캐리어면(518)과 제1 기판면(530)을 연결한다.
패키지 밀봉부(402)는 제1 캐리어면(518), 전기적 상호 연결부(540), 제1 집적 회로 장치(512) 및 제1 기판면(530)을 덮는다. 실장 상호 연결부(408)는 패키지 밀봉부(402)로부터 부분적으로 노출되고 또한 패키지 밀봉부에 의해서 둘러싸인다. 실장 상호 연결부(408)는 패키지 밀봉부(402)의 제1 밀봉면(542)과 공통 평면에 있다. 예를 들어, 구형, 기둥형 또는 스터드 구성의 솔더 범프(solder bump)와 같은 실장 상호 연결부(408)는 코이닝(coining), 프레싱(pressing) 또는 다른 평탄화 공정에 의하여 편평해질 수 있다. 실장 상호 연결부(408)는 제1 밀봉면(542) 위에 다 른 실장 집적 회로 장치(도시되지 않음)를 수용한다. 선택적으로, 실장 상호 연결부(408)는 점선으로 도시된 것과 같이 제1 밀봉면(542) 위로 돌출하는 돌출부(544)를 포함할 수도 있다고 이해된다.
도 6을 참조하면, 도 4에 도시된 것과 같은 평면을 가지는 본 발명의 제4 실시예의 실장식 집적 회로 패키지 시스템(600)이 도시되어 있다. 실장식 집적 회로 패키지 시스템(600)은 도 5의 실장식 집적 회로 패키지 시스템(400)과 구조적으로 유사하다. 상기 횡단면도는, 집적 회로 다이, 플립 칩(flip chip) 또는 패키징된 집적 회로 장치와 같은 제1 집적 회로 장치(612)가 실장되어 있는 기판과 같은 캐리어(610) 위에 형성된 패키지 밀봉부(602)를 구비한 실장식 집적 회로 패키지 시스템(600)을 도시하고 있다. 바람직하게는, 제1 집적 회로 장치(612)의 제1 비활성면(616)이 캐리어(610)의 제1 캐리어면(618)을 향하게 하면서 제1 집적 회로 장치(612)는 다이-부착 접착부와 같은 제1 접착부(614)에 의해서 실장된다. 솔더 볼과 같은 외측의 제2 상호 연결부(620)는 인쇄 회로 기판 또는 다른 집적 회로 패키지 시스템과 같은 다음 시스템 레벨(도시 되지 않음)에 연결하기 위하여, 제1 캐리어면(618) 반대편의 캐리어(610)의 제2 캐리어면(622)에 부착된다.
제1 집적 회로 장치(612)가 와이어 본드 집적 회로로서 도시되어 있지만, 제1 집적 회로 장치(612)는 상이한 유형의 집적 회로일 수 있다. 예를 들어서, 제1 집적 회로 장치(612)는 집적 회로 다이, 패키징된 집적 회로 장치 또는 플립 칩일 수 있다.
패키징된 제2 집적 회로 장치(646)는 와이어-인-필름 접착부(wire-in-film adhesive)와 같은 제2 접착부(626)에 의해서 제1 집적 회로 장치(612)의 제1 활성면(628) 위에 실장된다. 패키징된 제2 집적 회로 장치(646)는 실장 상호 연결부(608)를 가지고 있는 제1 기판면(630)을 구비한 기판(606)을 포함한다. 본드 와이어 또는 리본 본드 와이어와 같은 전기적 상호 연결부(640)가 제1 캐리어면(618)과 제1 기판면(630) 사이를 연결한다. 또한 전기적 상호 연결부(640)는 제1 캐리어면(618)과 제1 활성면(628) 사이에 전기적 연결을 제공할 수 있다.
패키지 밀봉부(602)는 제1 캐리어면(618), 제1 집적 회로 장치(612)와, 제1 기판면(630) 및 전기적 상호 연결부(640)를 포함하여 패키징된 제2 집적 회로 장치(646)를 덮는다. 실장 상호 연결부(608)가 패키지 밀봉부(602)로부터 부분적으로 노출되고 또한 패키지 밀봉부(602)에 의해서 둘러싸인다. 실장 상호 연결부(608)는 패키지 밀봉부(602)의 제1 밀봉면(642)과 공통 평면에 있다. 예를 들어, 구형, 기둥형 또는 스터드 구성의 솔더 범프(solder bump)와 같은 실장 상호 연결부(608)는, 바람직하게는, 코이닝(coining), 프레싱(pressing) 또는 다른 평탄화 공정에 의하여 편평해질 수 있다. 실장 상호 연결부(608)는 제1 밀봉면(642) 위에 다른 실장 집적 회로 장치(도시되지 않음)를 수용한다. 선택적으로, 실장 상호 연결부(608)는 점선으로 도시된 것과 같이 제1 밀봉면(642) 위로 돌출하는 돌출부(644)를 포함할 수도 있다고 이해된다.
도 7을 참조하면, 도 2의 실장식 집적 회로 패키지 시스템(100)을 가지는 본 발명의 제5 실시예의 적용예의 집적 회로 패키지-온-패키지(package-on-package) 시스템(700)의 평면도가 도시되어 있다. 집적 회로 패키지-온-패키지 시스템(700) 은 도 3의 실장식 집적 회로 패키지 시스템(300)과 같은 본 발명의 다른 실시예들과 함께 형성될 수 있다. 패키징된 집적 회로와 같은 실장 집적 회로 장치(702)는 도 2의 실장식 집적 회로 패키지 시스템(100)의 공동(104) 내에서 실장식 집적 회로 패키지 시스템(100) 위로 실장된다.
도 8을 참조하면, 도 7의 8-8을 따라서 절단한 집적 회로 패키지-온-패키지(package-on-package) 시스템(700)의 횡단면도가 도시되어 있다. 실장 집적 회로 장치(702)는 실장식 집적 회로 패키지 시스템(100)의 공동(104) 내에 노출된 실장 상호 연결부(108) 위에서, 실장식 집적 회로 패키지 시스템(100) 위에 실장된다. 바람직하게는, 실장 집적 회로 장치(702)의 전기 전도성 패드 또는 전도성 볼과 같은 실장 접촉부(802)는 실장 상호 연결부(108) 위에 실장되고 실장 상호 연결부(108)와 연결되어서는 그 사이를 전기적으로 연결한다. 도시를 위하여, 집적 회로 패키지-온-패키지 시스템(700)은 실장 집적 회로 장치(702)가 패키징된 집적 회로로서 함께 도시되어 있지만, 집적 회로 패키지-온-패키지 시스템(700)은 실장 집적 회로 장치(702)를 위한 다른 유형의 집적 회로와 함께 형성될 수 있다. 예를 들어서, 실장 집적 회로 장치(702)는 다수의 집적 회로들, 볼 그리드 어레이(ball grid array, BGA) 장치, 랜드 그리드 어레이(land grid array, LGA) 장치, 쿼드 플랫 무-리드(quad flat nonleaded, QFN) 장치, 쿼드 플랫 패키지(quad flat package, QFP) 장치, 범프 칩 캐리어(bump chip carrier, BCC) 장치, 플립 칩, 수동 부품(passive component) 또는 이들을 조합한 것을 포함할 수 있다.
도 9를 참조하면, 도 5의 실장식 집적 회로 패키지 시스템(400)을 가지는 본 발명의 제6 실시예의 적용예의 집적 회로 패키지-온-패키지 시스템(900)의 평면도가 도시되어 있다. 집적 회로 패키지-온-패키지 시스템(900)은 도 6의 실장식 집적 회로 패키지 시스템(600)과 같은 본 발명의 다른 실시예들과 함께 형성될 수 있다. 패키징된 집적 회로와 같은 실장 집적 회로 장치(902)는 도 5의 실장식 집적 회로 패키지 시스템(400) 위에 실장된다.
도 10을 참조하면, 도 9의 10-10을 따라서 절단한 집적 회로 패키지-온-패키지 시스템(900)의 횡단면도가 도시되어 있다. 실장 집적 회로 장치(902)는 실장식 집적 회로 패키지 시스템(400)의 실장 상호 연결부(408) 위에서, 실장식 집적 회로 패키지 시스템(400) 위에 실장된다. 바람직하게는, 실장 집적 회로 장치(902)의 전기 전도성 패드 또는 전도성 볼과 같은 실장 접촉부(1002)는 실장 상호 연결부(408) 위에 실장되고 실장 상호 연결부(408)와 연결되어서는 그 사이를 전기적으로 연결한다. 도시를 위하여, 집적 회로 패키지-온-패키지 시스템(900)은 실장 집적 회로 장치(902)가 패키징된 집적 회로로서 함께 도시되어 있지만, 집적 회로 패키지-온-패키지 시스템(900)은 실장 집적 회로 장치(902)를 위한 다른 유형의 집적 회로와 함께 형성될 수 있다. 예를 들어서, 실장 집적 회로 장치(902)는 다수의 집적 회로들, 볼 그리드 어레이(ball grid array, BGA) 장치, 랜드 그리드 어레이(land grid array, LGA) 장치, 쿼드 플랫 무-리드(quad flat nonleaded, QFN) 장치, 쿼드 플랫 패키지(quad flat package, QFP) 장치, 범프 칩 캐리어(bump chip carrier, BCC) 장치, 플립 칩, 수동 부품(passive component) 또는 이들을 조합한 것을 포함할 수 있다.
도 11을 참조하면, 본 발명의 실시예의 실장식 집적 회로 패키지 시스템(100)의 제조를 위한 실장식 집적 회로 패키징 방법(1100)의 흐름도가 도시되어 있다. 본 방법(1100)은
블록(1102)에서, 캐리어 위에 제1 집적 회로 장치를 실장하는 단계와,
블록(1104)에서, 실장 상호 연결부를 구비한 기판을 제1 집적 회로 장치 위에 실장하는 단계와,
블록(1106)에서, 캐리어와 기판 사이에 제1 전기적 상호 연결부를 연결하는 단계와,
블록(1108)에서, 캐리어, 제1 집적 회로 장치, 제1 전기적 상호 연결부 및 기판을 덮는 패키지 밀봉부를 형성하되, 그 패키지 밀봉부의 공동 내에서 패키지 밀봉부로부터 부분적으로 노출되고 또한 그 패키지 밀봉부에 의하여 둘러싸이도록 실장 상호 연결부를 형성하는 패키지 밀봉부를 형성하는 단계를 포함한다.
실시예들의 또 다른 중요한 태양들은 이들이 비용 절감, 시스템 단순화 및 성능 증대와 같은 역사적 경향을 의미 있게 지지하고 이에 조력한다는 점이다.
실시예들의 이와 같은 태양 및 다른 중요한 태양은 결과적으로 기술 수준을 적어도 다음 단계로 나아가게 한다.
따라서 본 발명의 실장식 집적 회로 패키지 시스템은 시스템의 신뢰성을 향상시키기 위한 중요하고 현재까지 알려지지 않았으며 이용가능하지 않았던 해결안과 성능 및 구조적 태양을 제공한다. 결과적으로 공정과 구성은 직접적이고, 비용 면에서 효율적이며, 복잡하지 않고, 용도가 아주 다양하며 효과적이고, 공지 기술 을 변경해서 실시될 수 있으며, 따라서 집적 회로 패키지 장치를 효율적이고 경제적으로 생산하는 데 있어서 아주 적합하게 된다.
본 발명이 특정의 최선 형태에 관하여 기술되었지만, 상기 설명의 관점에서 여러 가지의 대안, 변경 및 수정도 당업자에게 명백한 것으로 이해된다. 따라서 첨부된 청구항의 범위 내에 있는 그러한 모든 대안, 변경 및 수정을 포함한다. 이제까지 본 명세서에서 개시되고 첨부된 도면에 도시된 모든 사항은 예시적인 것이고 비제한적인 것으로 해석되어야 한다.
도 1은 본 발명의 제1 실시예의 실장식 집적 회로 패키지 시스템의 평면도.
도 2는 도 1의 2-2를 따라 절단한 실장식 집적 회로 패키지 시스템의 횡단면도.
도 3은 도 1에 도시된 것과 같은 평면을 가지는 본 발명의 제2 실시예의 실장식 집적 회로 패키지 시스템의 횡단면도.
도 4는 본 발명의 제3 실시예의 실장식 집적 회로 패키지 시스템의 평면도.
도 5는 도 4의 5-5를 따라 절단한 실장식 집적 회로 패키지 시스템의 횡단면도.
도 6은 도 4에 도시된 것과 같은 평면을 가지는 본 발명의 제4 실시예의 실장식 집적 회로 패키지 시스템의 횡단면도.
도 7은 도 2의 실장식 집적 회로 패키지 시스템을 가지는 본 발명의 제5 실시예의 적용예의 집적 회로 패키지-온-패키지 시스템의 평면도.
도 8은 도 7의 8-8을 따라서 절단한 집적 회로 패키지-온-패키지 시스템의 횡단면도.
도 9는 도 5의 실장식 집적 회로 패키지 시스템을 가지는 본 발명의 제6 실시예의 적용예의 집적 회로 패키지-온-패키지 시스템의 평면도.
도 10은 도 9의 10-10을 따라서 절단한 집적 회로 패키지-온-패키지 시스템의 횡단면도.
도 11은 본 발명의 실시예의 실장식 집적 회로 패키지 시스템의 제조를 위한 실장식 집적 회로 패키징 방법의 흐름도.
** 도면의 주요 부분에 대한 부호의 설명 **
102: 패키지 밀봉부
104: 공동
108: 실장 상호 연결부
206, 306: 기판
210: 캐리어
212, 312: 제1 집적 회로 장치
240, 340: 제1 전기적 상호 연결부
244: 돌출부
326: 와이어-인-필름 접착부
346: 제3 집적 회로 장치
702: 제2 집적 회로 장치

Claims (10)

  1. 캐리어 위에 제1 집적 회로 장치를 실장하는 단계와,
    실장 상호 연결부를 구비한 기판을 제1 집적 회로 장치 위에 실장하는 단계와,
    캐리어와 기판 사이에 제1 전기적 상호 연결부를 연결하는 단계와,
    캐리어, 제1 집적 회로 장치, 제1 전기적 상호 연결부 및 기판을 덮는 패키지 밀봉부를 형성하되, 실장 상호 연결부가 패키지 밀봉부의 공동 내에서 패키지 밀봉부로부터 부분적으로 노출되고 또한 패키지 밀봉부에 의하여 둘러싸이도록, 패키지 밀봉부를 형성하는 단계를 포함하되,
    실장 상호 연결부를 형성하는 단계는 공동에서 패키지 밀봉부로부터 실장 상호 연결부의 돌출부를 노출시키는 단계를 포함하는 것을 특징으로 하는 실장식 집적 회로 패키징 방법.
  2. 제1항에 있어서,
    제1 집적 회로 장치와 캐리어와의 사이에 제1 전기적 상호 연결부를 연결하는 단계와,
    제1 집적 회로 장치 위에 그리고 부분적으로 제1 전기적 상호 연결부 위에 있는 와이어-인-필름 접착부(wire-in-film adhesive)를 형성하는 단계를 추가적으로 포함하는 것을 특징으로 하는 실장식 집적 회로 패키징 방법.
  3. 삭제
  4. 제1항 또는 제2항에 있어서,
    실장 상호 연결부 위에 제2 집적 회로 장치를 실장하는 단계를 추가적으로 포함하는 것을 특징으로 하는 실장식 집적 회로 패키징 방법.
  5. 제1항 또는 제2항에 있어서,
    기판을 실장하는 단계는 제1 집적 회로 장치 위에 실장된 제3 집적 회로 장치와 함께 기판을 실장하는 단계를 포함하는 것을 특징으로 하는 실장식 집적 회로 패키징 방법.
  6. 캐리어와,
    캐리어 위에 실장된 제1 집적 회로 장치와,
    제1 집적 회로 장치 위에 실장되고 실장 상호 연결부를 구비한 기판과,
    캐리어와 기판 사이의 제1 전기적 상호 연결부와,
    캐리어, 제1 집적 회로 장치, 제1 전기적 상호 연결부 및 기판을 덮는 패키지 밀봉부로서, 실장 상호 연결부가 그 패키지 밀봉부의 공동 내에서 패키지 밀봉부로부터 부분적으로 노출되고 패키지 밀봉부에 의해서 둘러싸이도록 구성된 패키지 밀봉부를 포함하되,
    실장 상호 연결부는 패키지 밀봉부 위의 돌출부를 포함하는 것을 특징으로 하는 실장식 집적 회로 패키지 시스템.
  7. 제6항에 있어서,
    제1 집적 회로 장치 위에 그리고 부분적으로 제1 전기적 상호 연결부 위에 있는 와이어-인-필름 접착부(wire-in-film adhesive)를 추가적으로 포함하고,
    제1 전기적 상호 연결부는 제1 집적 회로 장치와 캐리어 사이에 있는 것을 특징으로 하는 실장식 집적 회로 패키지 시스템.
  8. 삭제
  9. 제6항 또는 제7항에 있어서,
    실장 상호 연결부 위에 실장된 제2 집적 회로 장치를 추가적으로 포함하는 것을 특징으로 하는 실장식 집적 회로 패키지 시스템.
  10. 제6항 또는 제7항에 있어서,
    기판은 제1 집적 회로 장치 위에 실장된 패키징된 집적 회로 장치를 포함하는 것을 특징으로 하는 실장식 집적 회로 패키지 시스템.
KR1020080107385A 2007-11-01 2008-10-30 실장 상호연결부를 구비한 실장식 집적 회로 패키지 시스템 KR101556691B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/934,069 US8188586B2 (en) 2007-11-01 2007-11-01 Mountable integrated circuit package system with mounting interconnects
US11/934,069 2007-11-01

Publications (2)

Publication Number Publication Date
KR20090045107A KR20090045107A (ko) 2009-05-07
KR101556691B1 true KR101556691B1 (ko) 2015-10-01

Family

ID=40587276

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080107385A KR101556691B1 (ko) 2007-11-01 2008-10-30 실장 상호연결부를 구비한 실장식 집적 회로 패키지 시스템

Country Status (3)

Country Link
US (1) US8188586B2 (ko)
KR (1) KR101556691B1 (ko)
TW (1) TWI478317B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7061088B2 (en) * 2002-10-08 2006-06-13 Chippac, Inc. Semiconductor stacked multi-package module having inverted second package
JP2009164160A (ja) * 2007-12-28 2009-07-23 Panasonic Corp 半導体デバイス積層体および実装方法
US8026582B2 (en) * 2008-02-04 2011-09-27 Stats Chippac Ltd. Integrated circuit package system with internal stacking module adhesive
US20100244212A1 (en) * 2009-03-27 2010-09-30 Jong-Woo Ha Integrated circuit packaging system with post type interconnector and method of manufacture thereof
US8241955B2 (en) 2009-06-19 2012-08-14 Stats Chippac Ltd. Integrated circuit packaging system with mountable inward and outward interconnects and method of manufacture thereof
US7927917B2 (en) * 2009-06-19 2011-04-19 Stats Chippac Ltd. Integrated circuit packaging system with inward and outward interconnects and method of manufacture thereof
US9093391B2 (en) * 2009-09-17 2015-07-28 Stats Chippac Ltd. Integrated circuit packaging system with fan-in package and method of manufacture thereof
US8390108B2 (en) * 2009-12-16 2013-03-05 Stats Chippac Ltd. Integrated circuit packaging system with stacking interconnect and method of manufacture thereof
KR101078741B1 (ko) 2009-12-31 2011-11-02 주식회사 하이닉스반도체 반도체 패키지 및 이를 갖는 적층 반도체 패키지
US8304900B2 (en) * 2010-08-11 2012-11-06 Stats Chippac Ltd. Integrated circuit packaging system with stacked lead and method of manufacture thereof
US8409917B2 (en) 2011-03-22 2013-04-02 Stats Chippac Ltd. Integrated circuit packaging system with an interposer substrate and method of manufacture thereof
US8569882B2 (en) 2011-03-24 2013-10-29 Stats Chippac Ltd. Integrated circuit packaging system with collapsed multi-integration package and method of manufacture thereof
US8765525B2 (en) 2011-06-16 2014-07-01 Stats Chippac Ltd. Method of manufacturing an integrated circuit packaging system including lasering through encapsulant over interposer
US8530277B2 (en) * 2011-06-16 2013-09-10 Stats Chippac Ltd. Integrated circuit packaging system with package on package support and method of manufacture thereof
US8872318B2 (en) * 2011-08-24 2014-10-28 Tessera, Inc. Through interposer wire bond using low CTE interposer with coarse slot apertures
CN105845642A (zh) * 2016-05-26 2016-08-10 武汉华星光电技术有限公司 层叠封装及移动终端
US10050024B2 (en) * 2016-06-17 2018-08-14 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package and manufacturing method of the same
US20180114786A1 (en) * 2016-10-21 2018-04-26 Powertech Technology Inc. Method of forming package-on-package structure

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100266693B1 (ko) * 1998-05-30 2000-09-15 김영환 적층가능한 비지에이 반도체 칩 패키지 및 그 제조방법
US7061088B2 (en) * 2002-10-08 2006-06-13 Chippac, Inc. Semiconductor stacked multi-package module having inverted second package
US6861288B2 (en) * 2003-01-23 2005-03-01 St Assembly Test Services, Ltd. Stacked semiconductor packages and method for the fabrication thereof
US6853064B2 (en) * 2003-05-12 2005-02-08 Micron Technology, Inc. Semiconductor component having stacked, encapsulated dice
JP4072141B2 (ja) * 2003-07-31 2008-04-09 沖電気工業株式会社 半導体装置の製造方法
KR100546374B1 (ko) * 2003-08-28 2006-01-26 삼성전자주식회사 센터 패드를 갖는 적층형 반도체 패키지 및 그 제조방법
US7435619B2 (en) * 2006-02-14 2008-10-14 Stats Chippac Ltd. Method of fabricating a 3-D package stacking system
TWI321838B (en) * 2006-11-08 2010-03-11 Advanced Semiconductor Eng Stacked type chip package, chip package and process thereof
TW200917431A (en) * 2007-10-05 2009-04-16 Advanced Semiconductor Eng Stacked-type chip package structure and method of fabricating the same

Also Published As

Publication number Publication date
US20090115043A1 (en) 2009-05-07
TWI478317B (zh) 2015-03-21
KR20090045107A (ko) 2009-05-07
US8188586B2 (en) 2012-05-29
TW200926393A (en) 2009-06-16

Similar Documents

Publication Publication Date Title
KR101556691B1 (ko) 실장 상호연결부를 구비한 실장식 집적 회로 패키지 시스템
KR101567943B1 (ko) 적층 인터포저를 구비한 실장식 집적 회로 패키지 시스템
US7618849B2 (en) Integrated circuit package with etched leadframe for package-on-package interconnects
US7298038B2 (en) Integrated circuit package system including die stacking
US9559046B2 (en) Semiconductor device and method of forming a fan-in package-on-package structure using through silicon vias
US6835599B2 (en) Method for fabricating semiconductor component with multi layered leadframe
US7993979B2 (en) Leadless package system having external contacts
US7459778B2 (en) Chip on board leadframe for semiconductor components having area array
US7834469B2 (en) Stacked type chip package structure including a chip package and a chip that are stacked on a lead frame
US8169071B2 (en) Semiconductor device having vertically offset bond on trace interconnects on recessed and raised bond fingers
US8106496B2 (en) Semiconductor packaging system with stacking and method of manufacturing thereof
US8344495B2 (en) Integrated circuit packaging system with interconnect and method of manufacture thereof
US20040188818A1 (en) Multi-chips module package
US7948066B2 (en) Integrated circuit package system with lead locking structure
US7977779B2 (en) Mountable integrated circuit package-in-package system
US20090127715A1 (en) Mountable integrated circuit package system with protrusion
US8361841B2 (en) Mold array process method to encapsulate substrate cut edges
KR101534279B1 (ko) 다수의 장치를 구비한 집적 회로 패키지 시스템
KR100876876B1 (ko) 칩 스택 패키지
KR20100078957A (ko) 반도체 모듈

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180905

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190910

Year of fee payment: 5