JP2009164160A - 半導体デバイス積層体および実装方法 - Google Patents

半導体デバイス積層体および実装方法 Download PDF

Info

Publication number
JP2009164160A
JP2009164160A JP2007339167A JP2007339167A JP2009164160A JP 2009164160 A JP2009164160 A JP 2009164160A JP 2007339167 A JP2007339167 A JP 2007339167A JP 2007339167 A JP2007339167 A JP 2007339167A JP 2009164160 A JP2009164160 A JP 2009164160A
Authority
JP
Japan
Prior art keywords
semiconductor chip
substrate
semiconductor
base substrate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007339167A
Other languages
English (en)
Inventor
Naoki Suzuki
直樹 鈴木
Akihisa Nakabashi
昭久 中橋
Usei Iwamoto
羽生 岩本
Manabu Gokan
学 五閑
Sei Yuhaku
祐伯　　聖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2007339167A priority Critical patent/JP2009164160A/ja
Priority to US12/342,603 priority patent/US20090166839A1/en
Publication of JP2009164160A publication Critical patent/JP2009164160A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73219—Layer and TAB connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06579—TAB carriers; beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】より小型、薄型化された半導体デバイス積層体構造の実現。
【解決手段】最上段の半導体チップ２ｄのパッド４ｄをベース基板１側になるように配置し、機能部品７を実装したフレキシブル基板５で半導体チップ２ｄのパッド４ｄとベース基板１の電極８ｄを接続することにより、より小型、薄型化された半導体デバイス積層体構造を実現することができる。さらに、フレキシブル基板５の代わりに、中継基板２５を用いることができる。さらに、小型、薄型化された半導体デバイス積層体構造を実現することができる。
【選択図】図１

Description

本発明は、ベース基板上に半導体デバイスを実装する半導体デバイス実装方法、並びに、半導体デバイス積層体に関する。
従来から、情報を記録する記録媒体の一つとしてメモリチップが内蔵されたメモリカードが利用されており、このようなメモリカードは携帯性に優れているため、携帯型情報端末や携帯電話等の携帯型電子機器の記録媒体として広く使用されている。これらの携帯型電子機器は携帯性向上等の観点から年々大容量化が進められており、これに伴ってメモリカードの大容量化が求められている。
一方、メモリカードの形状や大きさ、厚さ等は通常、規格により定められているため、メモリカードの容量を増大させる際には、メモリカードを大型化することなく大容量化を実現する必要がある。特許文献１では、それぞれに半導体チップが実装された複数のフレキシブル基板をマザー基板上に積層して電子回路モジュールを形成することにより、電子回路モジュールを薄型化する技術が開示されている（特許文献１）。
また、フレキシブル基板を使わないで実装する方法として、半導体チップを積層して各半導体チップごとにベース基板の電極にワイヤーボンディングして接続する方法がある。代表的な構造としては、半導体チップが接着層介してベース基板に積層され、それぞれの半導体チップのパッドからベース基板の電極にワイヤーボンディングで接続される方法である。この方法であれば、ワイヤーの接続領域を確保するために、上層ほど半導体チップのサイズが小さくしなければならないという制限がある。それを避ける方法として、図７に示すように、スペーサを用いる方法がある。半導体チップ１０１ａ、１０１ｂ、１０１ｃ、１０１ｄ間には、スペーサ１０２ａ、１０２ｂ、１０２ｃを介在させ、スペーサ１０２ａ、１０２ｂ、１０２ｃの両面には、接着剤層１０３ａ、１０３ｂ、１０３ｃ、１０３ｄ、１０３ｅ、１０３ｆ、１０３ｇを設け、半導体チップ１００ａ〜１００ｄを固定している。半導体チップ１０１ａ、１０１ｂ、１０１ｃ、１０１ｄは、ベース基板１０４上に実装されている。各半導体チップ１０１ａ、１０１ｂ、１０１ｃ、１０１ｄは、ボンディングワイヤ１０５ａ、１０５ｂ、１０５ｃ、１０５ｄ、１０５ｅ、１０５ｆ、１０５ｇ、１０５ｈを介してベース基板１０４上の電極１０６ａ、１０６ｂ、１０６ｃ、１０６ｄ、１０６ｅ、１０６ｆ、１０６ｆ、１０６ｇ、１０６ｈにそれぞれ接続されている。スペーサ１０２ａ、１０２ｂ、１０２ｃは、半導体チップ１０１ａ、１０１ｂ、１０１ｃ、１０１ｄの間に設置することにより、ボンディングワイヤ１０５ａ、１０５ｂ、１０５ｃ、１０５ｄ、１０５ｅ、１０５ｆ、１０５ｇ、１０５ｈを接続するスペースが確保され、かつ半導体チップ１０１ａ、１０１ｂ、１０１ｃ、１０１ｄとの接触を防止することができ、半導体チップ１０１ａ、１０１ｂ、１０１ｃ、１０１ｄのサイズを上層ほど小さくする必要がない。しかし、この方法であれば、スペーサ１０２ａ、１０２ｂ、１０２ｃの高さ分の寸法が大きくなるという問題がある。最近検討されているより高さ寸法を小さくする構造を図８に示す。半導体チップ１０７ａ、１０７ｂ、１０７ｃ、１０７ｄは、接着剤層１０８ａ、１０８ｂ、１０８ｃ、１０８ｄによりベース基板１０９に積層されている。半導体チップ１０７ａ、１０７ｂ、１０７ｃ、１０７ｄのパッド１１０ａ、１１０ｂ、１１０ｃ、１１０ｄは、片方側にだけ設けられている。そのため、半導体チップ１０７ａ、１０７ｂ、１０７ｃ、１０７ｄからベース基板１０９上の電極１１１ａ、１１１ｂ、１１１ｃ、１１０ｄへワイヤボンディングにより接続するために、ボンディングワイヤ１１２ａ、１１２ｂ、１１２ｃ、１１２ｄを接続するためのスペースを空けるため、半導体チップ１０７ａ、１０７ｂ、１０７ｃ、１０７ｄを上層に積層するごとにずらして設置することにより接続が可能となる。
国際公開第２００６／０９５７０３号パンフレット
図７や図８に示すワイヤボンディングによる接続方法では、最上層に設置された半導体チップ１０１ｄ、１０７ｄからベース基板１０４、１０９へのボンディングワイヤ１０５ｄ、１１２ｄの上方への曲線に上げる寸法が必ず必要となり、その分、積層体全体の高さが高くなる。
また、ワイヤボンディングによる積層構造では、コンデンサーや抵抗などの回路部品は、ベース基板上に実装されることになり、基板の大型化につながる。
本発明は、上記課題に鑑みなされたものであり、より小型、薄型化を実現する半導体デバイス積層体構造および実装方法を提供することを目的としている。
上記課題を解決するために、半導体チップを積層する積層体であって、
基板電極を有するベース基板と、
前記ベース基板上に実装された第１半導体チップと、
前記第１半導体チップ上に実装された第２半導体チップとを備え、
前記第１半導体チップを前記ベース基板の前記基板電極に電気的に接続するためのボンディングワイヤと、
前記第２半導体チップを前記ベース基板の前記基板電極に電気的に接続するためのフレキシブル基板とを備えることを特徴とする半導体デバイス積層体を用いる。
また、半導体チップを３個以上のｎ個積層する積層体であって、
基板電極を有するベース基板と、
前記ベース基板上に実装された第１半導体チップと、
前記第１半導体チップ上に実装された（ｎ−１）個の半導体チップと、
前記（ｎ−１）番目に実装された半導体チップに実装された最上段ｎ番目の半導体チップを備え、
前記第１半導体チップから前記（ｎ−１）番目までの半導体チップから前記ベース基板の前記基板電極に電気的にそれぞれ個別に接続するためのボンディングワイヤと、
前記最上段ｎ番目の半導体チップを前記ベース基板の前記基板電極に電気的に接続するためのフレキシブル基板とを備えることを特徴とする半導体デバイス積層体を用いる。
半導体チップを積層する積層体であって、
基板電極を有するフレキシブル基板と、
前記フレキ基板上に実装された第１半導体チップと、
前記第１半導体チップ上に実装された第２半導体チップとを備え、
前記第１半導体チップを前記フレキシブル基板の前記基板電極に電気的に接続するためのボンディングワイヤとからなり、
前記フレキシブル基板の電極と前記第２半導体チップとを電気的に接続したことを特徴とする半導体デバイス積層体を用いる。
半導体チップを３個以上のｎ個積層する積層体であって、
基板電極を有するフレキシブル基板と、
前記フレキシブル基板上に実装された第１半導体チップと、
前記第１半導体チップ上に実装された（ｎ−１）個の半導体チップと、
前記（ｎ−１）番目に実装された半導体チップに実装された最上段ｎ番目の半導体チップを備え、
前記第１半導体チップから前記（ｎ−１）番目までの半導体チップから前記フレキシブル基板の前記基板電極に電気的にそれぞれ個別に接続するためのボンディングワイヤと、
前記最上段ｎ番目の半導体チップを前記フレキシブル基板の前記基板電極に電気的に接続したことを特徴とする半導体デバイス積層体を用いる。
また、フレキシブル基板には、実装された回路部品を備えていることを特徴とする請求項１ないし４記載の半導体デバイス積層体をもちいる。
半導体チップが、メモリデバイスであることを特徴とする請求項１ないし５記載の半導体デバイス積層体を用いる。
ベース基板上に半導体チップを実装する実装方法であって、
ベース基板に半導体チップを搭載するための第１接着剤層を塗布する工程と、
塗布した前記接着剤層上に第１半導体チップ上のパッドを上面に第１半導体チップを積層する工程と、
前記第１半導体チップ上に第２接着剤層を塗布する工程と、
前記第２接着剤層に、パッドに形成されたバンプを介して接合したフレキシブル基板を有する第２半導体チップを前記フレキシブル基板が接合された側を下面に積層する工程と、
前記第１半導体チップ上の前記パッドから前記ベース基板に電気的に接続するための第１ボンディングワイヤをボンディングする工程と、
前記フレキシブル基板の電極を前記ベース基板に電気的に接続するための接合工程を有することを特徴とする半導体デバイスの実装方法を用いる。
ベース基板上に３個以上の多数半導体デバイスを実装する実装方法であって、
積層したときの最上段の半導体チップを除いたすべての半導体チップは、
ベース基板に最下段の半導体チップを搭載するための最下段接着剤層を塗布する工程と、
塗布した前記最下段接着剤層上に最下段の半導体チップ上のパッドを上面に最下段半導体チップを積層する工程と、
前記最下段の半導体以降、半導体チップを積層する場合、半導体チップを搭載するための接着剤層を下段の半導体チップに塗布する工程と、
塗布した前記接着剤層上に半導体チップ上のパッドを上面に半導体チップを積層する工程とを繰り返す工程と、
最上段半導体チップを積層するために下段半導体チップに接着剤層を塗布する工程と、
パッドに形成されたバンプを介して接合したフレキシブル基板を有する前記最上段の半導体チップを前記フレキシブル基板が接合された側を下面に最上段の半導体チップを積層する工程と、
最上段の半導体チップ以外の前記半導体チップ上の前期パッドからそれぞれベース基板に個別に電気的に接続するためのボンディングワイヤをボンディングする工程と、
最上段の半導体チップのパッドに形成されたバンプを介して接合した前記フレキシブル基板の電極を前記ベース基板に電気的に接続するための接合工程を有することを特徴とする半導体デバイスの実装方法を用いる。
また、半導体チップを積層する積層体であって、
基板電極を有するベース基板と、
前記ベース基板上に実装された第１半導体チップと、
前記第１半導体チップ上に実装された第２半導体チップとを備え、
前記第１半導体チップを前記ベース基板の前記基板電極に電気的に接続するためのボンディングワイヤと、
前記第２半導体チップを前記ベース基板の前記基板電極に電気的に接続するための中継基板とを備えることを特徴とする半導体デバイス積層体を用いる。
本発明では、より小型、薄型化された半導体デバイス積層体構造を実現することができる。
（実施の形態１）
以下、本発明の一の実施携帯に係る半導体デバイス積層体および実装方法について図面を参照しながら説明する。
図１（ａ）と図１（ｂ）は、本発明の一の実施の形態に係る半導体デバイス積層体の断面図である。図２は、本発明の一の実施の形態に係る半導体デバイス積層体の実装方法の工程図を示す。以下、図１（ａ）、図１（ｂ）、図２にて説明する。
図１（ａ）において、ベース基板１は、電気配線を有するベース基板でガラスエポキシから形成されている。ベース基板１上に半導体チップ２ａ、２ｂ、２ｃ、２ｄを接着剤層３ａ、３ｂ、３ｃ、３ｄを介して、積層する。半導体チップ２ａ、２ｂ、２ｃには、片方向だけにパッド４ａ、４ｂ、４ｃが設けられている。パッド４ａ、４ｂ、４ｃをベース基板１とは反対側（上方）にして、半導体チップ２ａ、２ｂ、２ｃ下層から順番に積層していく。具体的には、ベース基板１にフイルム状の接着剤を貼り付けて接着剤層３ａを形成し、その接着剤層３ａ上に半導体チップ２ａを載置して、接着剤層３ａ加熱硬化する。次に、半導体チップ２ａ上にパッド４ａは露出するようにフイルム状の接着剤を貼り付けて接着剤層３ｂを形成し、その接着剤層３ｂ上に半導体チップ２ｂを載置して、接着剤層３ｂ加熱硬化する。さらに、半導体チップ２ｂ上にパッド４ｂは露出するようにフイルム状の接着剤を貼り付けて接着剤層３ｃを形成し、その接着剤層３ｃ上に半導体チップ２ｃを載置して、接着剤層３ｃ加熱硬化する。また、最上段に載置する半導体チップ２ｄには、積層する前にフレキシブル基板５を接合しておく。具体的には、フレキシブル基板の電極６ａに異方性導電性樹脂フィルム（ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ａｄｈｅｓｉｖｅ Ｆｉｌｍ））（図示せず）を貼り付け、半導体チップ２ｄのパッド４ｄ上に形成された金バンプ（図示せず）をフレキシブル基板５の電極と接合するように加熱加圧する。フレキシブル基板５の配線上には、事前にコンデンサーや抵抗などの機能部品７もはんだフローにより実装されている。半導体チップ２ｃ上にパッド４ｃは露出するようにフイルム上の接着剤を貼り付けて接着剤層３ｄを形成し、その接着剤層３ｄ上に半導体チップ２ｄをフレキシブル基板５がベース基板１側になるように載置して、接着剤層３ｄ加熱硬化する。すべての半導体チップ２ａ、２ｂ、２ｃ、２ｄを積層した後、最上段の半導体チップ２ｄ以外の半導体チップ２ａ、２ｂ、２ｃのパッド４ａ、４ｂ、４ｃに対して、ベース基板の電極８ａ、８ｂ、８ｃと各個別にワイヤボンディングによりボンディングワイヤ９ａ、９ｂ、９ｃで接続される。最上段の半導体チップ２ｄの接続は、フレキシブル基板５の半導体チップ２ｄと接続している方と反対側のフレキシブル基板の電極６ｂとベース基板１の電極８ｄを異方性導電性樹脂フィルムによって加熱圧着により接合されている。結果的に、ボンディングワイヤ９ａ、９ｂ、９ｃとフレキシブル基板５により半導体チップ２ａ、２ｂ、２ｃ、２ｄとベース基板１は、電気的に接続されることになる。
フレキシブル基板５は、樹脂のフィルム状の柔軟なシートで配線が形成されている。この例では、ポリイミドフィルム厚みが５０μｍのものを使用した。機能部品７をフレキシブル基板５に実装しない場合には、フレキシブル基板５上の配線は、直線のライン状のものでよく、簡素化できる。また、フレキシブル基板５では、半導体チップ２ｄと接続部分のフレキシブル基板の電極６ａとベース基板１の電極８ｄと接続するフレキシブル基板の電極６ｂが、フレキシブル基板５の同一面でないので、スルーホールにて、配線をフレキシブル基板５の両面に形成必要である。
半導体チップ２ａ、２ｂ、２ｃ、２ｄの厚みは、１００μｍであり、接着剤層３ａ、３ｂ、３ｃ、３ｄの厚みは、５０μｍであり、全体の厚みとして、６００μｍであった。
図１（ｂ）は、フレキシブル基板５とベース基板１の間の空間に、部品１０を実装したものである。実装密度の向上をさせることができる。部品１０は、背の高いコンデンサーなどである。さらに、この部分と、フレキシブル基板５とベース基板１との間の空間に、別の半導体チップを実装してもよい。
異方性導電性樹脂とは、内部に微細な導電性の金属粒子を分散させた絶縁性の樹脂材料であり、異方性導電性樹脂を介した接合では、電極間に異方性導電性樹脂を挟んで加熱および加圧することにより、両電極が金属粒子を介して電気的および熱的に接続されるとともに硬化および収縮した樹脂材料により物理的に接合される。また、金バンプは、異方性導電性樹脂フィルムを貼り付ける最上段の半導体チップ２ｄのパッド４ｄにだけ形成されている。
以上に説明したように、最上段の半導体チップ２ｄのパッド４ｄをベース基板１側になるように配置し、機能部品７を実装したフレキシブル基板５で半導体チップ２ｄのパッド４ｄとベース基板１の電極８ｄを接続することにより、より小型、薄型化された半導体デバイス積層体構造を実現することができる。
（実施の形態２）
以下、本発明の二の実施形態に係る半導体デバイス積層体および実装方法について図面を参照しながら説明する。
図３は、本発明の二の実施の形態に係る半導体デバイス積層体の断面図である。本発明の実施の形態２に係る半導体デバイス積層体で本発明の実施の形態１に係る半導体デバイス積層体と違うところは、フレキシブル基板１５がベース基板１を兼ねていることである。
図４は、本発明の一の実施の形態に係る半導体デバイス積層体の実装方法の工程図を示す。図５は、最上段に載置する半導体チップを積層する前の図を示す。以下、図３、図４、図５を用いて説明する。
図４において、最上段に載置する半導体チップ１２ｄをフレキシブル基板１５と接合する。具体的には、フレキシブル基板１５の半導体チップ１２ｄ接合用電極１６ａに異方性導電性樹脂フィルム（ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ａｄｈｅｓｉｖｅ Ｆｉｌｍ））（図示せず）を貼り付け、半導体チップ１２ｄのパッド１４ｄ上に形成された金バンプ（図示せず）をフレキシブル基板１５の電極と接合するように加熱加圧する。フレキシブル基板１５の配線上には、事前にコンデンサーや抵抗などの機能部品１７もはんだフローにより実装されている。フレキシブル基板１５は、ベース基板も兼ねている。図３のように、フレキシブル基板１５上に半導体チップ１２ａ、１２ｂ、１２ｃを接着剤層１３ａ、１３ｂ、１３ｃを介して、積層する。半導体チップ１２ａ、１２ｂ、１２ｃには、片方向だけにパッド１４ａ、１４ｂ、１４ｃが設けられている。パッド１４ａ、１４ｂ、１４ｃをフレキシブル基板１５とは反対側（上方）にして、半導体チップ１２ａ、１２ｂ、１２ｃを下層から順番に積層していく。具体的には、フイルム基板１５にフイルム上の接着剤を貼り付けて接着剤層１３ａを形成し、その接着剤層１３ａ上に半導体チップ１２ａを載置して、接着剤層１３ａ加熱硬化する。次に、半導体チップ１２ａ上にパッド１４ａは露出するようにフイルム上の接着剤を貼り付けて接着剤層１３ｂを形成し、その接着剤層１３ｂ上に半導体チップ１２ｂを載置して、接着剤層１３ｂ加熱硬化する。さらに、半導体チップ１２ｂ上にパッド１４ｂは露出するようにフイルム上の接着剤を貼り付けて接着剤層１３ｃを形成し、その接着剤層１３ｃ上に半導体チップ１２ｃを載置して、接着剤層１３ｃ加熱硬化する。最後に、半導体チップ１２ｃ上にパッド１４ｃは露出するようにフイルム上の接着剤を貼り付けて接着剤層１３ｄを形成し、その接着剤層１３ｄ上に半導体チップ１２ｄをフレキシブル基板１５を折り曲げて貼り付け、接着剤層１３ｄ加熱硬化する。最上段の半導体チップ１２ｄ以外の半導体チップ１２ａ、１２ｂ、１２ｃのパッド１４ａ、１４ｂ、１４ｃに対して、ベース基板の電極１８ａ、１８ｂ、１８ｃと各個別にワイヤボンディングによりボンディングワイヤ１９ａ、１９ｂ、１９ｃで接続される。
以上に説明したように、最上段の半導体チップ１２ｄのパッド１４ｄをフイルム基板１５側になるように配置し、機能部品１７を実装したフレキシブル基板１５をベース基板と兼ねることにより、より小型、薄型化された半導体デバイス積層体構造を実現することができる。
（実施の形態３）
以下、本発明の実施の形態３に係る半導体デバイス積層体について図６（ａ）と図６（ｂ）と図６（ｃ）とを参照しながら説明する。図６（ａ）は全体の断面図、図６（ｂ）と図６（ｃ）は、中継基板２５の見取り図を示す。図１（ｂ）の実施の形態１の変形例である。フレキシブル基板５の代わりに、中継基板２５により、最上段の半導体チップ２ｄとベース基板１を連結している。また、ベース基板１と半導体チップ２ｂ、２ｃと中継基板２５との間の空間に部品１０を実装している。他の実施形態より横方向の占有面積が小さい実装構造体となる。空間の利用率が高い実装構造体となる。その他の構成は他の実施形態と同様である。
ここで、中継基板２５は、図６（ｂ）と図６（ｃ）に示すように、直方体の物体であり、その内部、または、外部に導線２６ａ、２６ｂを有し、中継基板２５の電極６ｃ、６ｄを介して、半導体チップ２ｄの電極４ｄ、ベース基板１の電極８ｄと接続される。接続は導電ペースト、半田接続、上記の異方性導電シートを用いたいずれかの方法が可能である。導線２６ａ、２６ｂは、基板の電極８ｄと半導体チップ２ｄの電極４ｄの位置に合わせて設けられている。この中継基板２５は部品１０と同様に、ベース基板１に半田ペーストで実装される。
製造方法は、概略、実施の形態１、２と同じであるが、半導体チップ２ｄ以外を上記の方法で実装後、最後に半導体チップ２ｄを実装する。半導体チップ２ｃとの接続は接着剤層３ｄで接続した。中継基板２５との接続は、半田ペーストを使用した。中継基板２５の電極６ｃにはあらかじめ、半田ペーストを塗布しておき、その上に、半導体チップ２ｄの電極４ｄを合わせた。
以上、本発明の実施の形態について説明してきたが、本発明は上記実施の形態１、２、３に限定されるものではなく、様々な変更が可能である。
例えば、半導体チップ２ａ、２ｂ、２ｃ、２ｄ、１２ａ、１２ｂ、１２ｃ、１２ｄを４枚積層する場合を示したが、２枚以上であれば、最上段の半導体チップにフレキシブル基板５、１５を接合することにより同様に適用することが可能である。
また、半導体チップ２ａ、２ｂ、２ｃ、２ｄ、１２ａ、１２ｂ、１２ｃ、１２ｄは、必ずしもメモリデバイスである必要はなく、メモリデバイスを制御するコントロールデバイスであってもよく、メモリ・コントローラ兼用デバイスであってもよい。なお、半導体チップは、半導体を利用したチップであれば、全体が半導体のチップでなくともよい。
なお、非導電性樹脂を介した接合では、電極上に付与された非導電性樹脂を挟んで電極と対向するバンプを電極上に押圧しつつ加熱することにより、バンプと電極とを接触させて電気的に接続するとともに非導電性樹脂を硬化および収縮させることにより物理的な接合が行われる。
半導体チップ２ｄ、１２ｄのフレキシブル基板５、１５に対する実装や半導体チップ２ｄのベース基板１への実装は、必ずしもＡＣＦを利用して行われる必要はなく、例えば、非導電性樹脂フィルム（ＮＣＦ（Ｎｏｎ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ））、非導電性樹脂ペースト（ＮＣＰ（Ｎｏｎ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ））、または異方性導電性樹脂ペースト（ＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ａｄｈｅｓｉｖｅ Ｐａｓｔｅ））を利用して行われてもよい。
なお、ベース基板１は、ガラスエポキシとしたが、セラミック基板やフレキシブルなポリイミド基板でも同様に適用できる。
本発明は、薄型、小型が要求される回路実装基板を実現する方法で、ベース基板上に様々な回路部品を電気的に接合する際に利用可能であり、また、ベース基板上に接合された半導体デバイス積層体を備えるメモリカードなどに利用可能である。
（ａ）本発明の一の実施の形態に係る半導体デバイス積層体の断面図、（ｂ）本発明の一の実施の形態に係る半導体デバイス積層体の断面図 本発明の一の実施の形態に係る半導体デバイス積層体の実装方法の工程図 本発明の二の実施の形態に係る半導体デバイス積層体の断面図 本発明の一の実施の形態に係る半導体デバイス積層体の実装方法の工程図 本発明の最上段に載置する半導体チップを積層する前の図 （ａ）本発明の三の実施の形態に係わる半導体デバイス積層体の断面図、（ｂ）中継基板の見取り図、（ｃ）中継基板の見取り図 従来の半導体デバイス積層体の図 従来の半導体デバイス積層体の図
符号の説明
１、１０４、１０９ ベース基板
２ａ、２ｂ、２ｃ、２ｄ、１２ａ、１２ｂ、１２ｃ、１２ｄ 半導体チップ
３ａ、３ｂ、３ｃ、３ｄ、１０３ａ、１０３ｂ、１０３ｃ、１０３ｄ、１０８ａ、１０８ｂ、１０８ｃ、１０８ｄ 接着剤層
４ａ、４ｂ、４ｃ、４ｄ、１４ａ、１４ｂ、１４ｃ、１４ｄ、１１０ａ、１１０ｂ、１１０ｃ、１１０ｄ パッド
５、１５ フレキシブル基板
６ａ、６ｂ フレキシブル基板の電極
６ｃ、６ｄ 中継基板の電極
７、１７ 機能部品
８ａ、８ｂ、８ｃ、８ｄ、１８ａ、１８ｂ、１８ｃ ベース基板の電極
９ａ、９ｂ、９ｃ、１９ａ、１９ｂ、１９ｃ、１０５ａ、１０５ｂ、１０５ｃ、１０５ｄ、１０５ｅ、１０５ｆ、１０５ｇ、１０５ｈ、１１２ａ、１１２ｂ、１１２ｃ、１１２ｄ、１１２ｅ、１１２ｆ、１１２ｇ、１１２ｈ、 ボンディングワイヤ
１０ 部品
２５ 中継基板

Claims (9)

  1. 半導体チップを積層する積層体であって、
    基板電極を有するベース基板と、
    前記ベース基板上に実装された第１半導体チップと、
    前記第１半導体チップ上に実装された第２半導体チップとを備え、
    前記第１半導体チップを前記ベース基板の前記基板電極に電気的に接続するためのボンディングワイヤと、
    前記第２半導体チップを前記ベース基板の前記基板電極に電気的に接続するためのフレキシブル基板とを備えることを特徴とする半導体デバイス積層体。
  2. 半導体チップを３個以上のｎ個積層する積層体であって、
    基板電極を有するベース基板と、
    前記ベース基板上に実装された第１半導体チップと、
    前記第１半導体チップ上に実装された（ｎ−１）個の半導体チップと、
    前記（ｎ−１）番目に実装された半導体チップに実装された最上段ｎ番目の半導体チップを備え、
    前記第１半導体チップから前記（ｎ−１）番目までの半導体チップから前記ベース基板の前記基板電極に電気的にそれぞれ個別に接続するためのボンディングワイヤと、
    前記最上段ｎ番目の半導体チップを前記ベース基板の前記基板電極に電気的に接続するためのフレキシブル基板とを備えることを特徴とする半導体デバイス積層体。
  3. 半導体チップを積層する積層体であって、
    基板電極を有するフレキシブル基板と、
    前記フレキ基板上に実装された第１半導体チップと、
    前記第１半導体チップ上に実装された第２半導体チップとを備え、
    前記第１半導体チップを前記フレキシブル基板の前記基板電極に電気的に接続するためのボンディングワイヤとからなり、
    前記フレキシブル基板の電極と前記第２半導体チップとを電気的に接続したことを特徴とする半導体デバイス積層体。
  4. 半導体チップを３個以上のｎ個積層する積層体であって、
    基板電極を有するフレキシブル基板と、
    前記フレキシブル基板上に実装された第１半導体チップと、
    前記第１半導体チップ上に実装された（ｎ−１）個の半導体チップと、
    前記（ｎ−１）番目に実装された半導体チップに実装された最上段ｎ番目の半導体チップを備え、
    前記第１半導体チップから前記（ｎ−１）番目までの半導体チップから前記フレキシブル基板の前記基板電極に電気的にそれぞれ個別に接続するためのボンディングワイヤと、
    前記最上段ｎ番目の半導体チップを前記フレキシブル基板の前記基板電極に電気的に接続したことを特徴とする半導体デバイス積層体。
  5. フレキシブル基板には、実装された回路部品を備えていることを特徴とする請求項１ないし４記載の半導体デバイス積層体。
  6. 半導体チップが、メモリデバイスであることを特徴とする請求項１ないし５記載の半導体デバイス積層体。
  7. ベース基板上に半導体チップを実装する実装方法であって、
    ベース基板に半導体チップを搭載するための第１接着剤層を塗布する工程と、
    塗布した前記接着剤層上に第１半導体チップ上のパッドを上面に第１半導体チップを積層する工程と、
    前記第１半導体チップ上に第２接着剤層を塗布する工程と、
    前記第２接着剤層に、パッドに形成されたバンプを介して接合したフレキシブル基板を有する第２半導体チップを前記フレキシブル基板が接合された側を下面に積層する工程と、
    前記第１半導体チップ上の前記パッドから前記ベース基板に電気的に接続するための第１ボンディングワイヤをボンディングする工程と、
    前記フレキシブル基板の電極を前記ベース基板に電気的に接続するための接合工程を有することを特徴とする半導体デバイスの実装方法。
  8. ベース基板上に３個以上の多数半導体デバイスを実装する実装方法であって、
    積層したときの最上段の半導体チップを除いたすべての半導体チップは、
    ベース基板に最下段の半導体チップを搭載するための最下段接着剤層を塗布する工程と、
    塗布した前記最下段接着剤層上に最下段の半導体チップ上のパッドを上面に最下段半導体チップを積層する工程と、
    前記最下段の半導体以降、半導体チップを積層する場合、半導体チップを搭載するための接着剤層を下段の半導体チップに塗布する工程と、
    塗布した前記接着剤層上に半導体チップ上のパッドを上面に半導体チップを積層する工程とを繰り返す工程と、
    最上段半導体チップを積層するために下段半導体チップに接着剤層を塗布する工程と、
    パッドに形成されたバンプを介して接合したフレキシブル基板を有する前記最上段の半導体チップを前記フレキシブル基板が接合された側を下面に最上段の半導体チップを積層する工程と、
    最上段の半導体チップ以外の前記半導体チップ上の前期パッドからそれぞれベース基板に個別に電気的に接続するためのボンディングワイヤをボンディングする工程と、
    最上段の半導体チップのパッドに形成されたバンプを介して接合した前記フレキシブル基板の電極を前記ベース基板に電気的に接続するための接合工程を有することを特徴とする半導体デバイスの実装方法。
  9. 半導体チップを積層する積層体であって、
    基板電極を有するベース基板と、
    前記ベース基板上に実装された第１半導体チップと、
    前記第１半導体チップ上に実装された第２半導体チップとを備え、
    前記第１半導体チップを前記ベース基板の前記基板電極に電気的に接続するためのボンディングワイヤと、
    前記第２半導体チップを前記ベース基板の前記基板電極に電気的に接続するための中継基板とを備えることを特徴とする半導体デバイス積層体。
JP2007339167A 2007-12-28 2007-12-28 半導体デバイス積層体および実装方法 Pending JP2009164160A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007339167A JP2009164160A (ja) 2007-12-28 2007-12-28 半導体デバイス積層体および実装方法
US12/342,603 US20090166839A1 (en) 2007-12-28 2008-12-23 Semiconductor stack device and mounting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007339167A JP2009164160A (ja) 2007-12-28 2007-12-28 半導体デバイス積層体および実装方法

Publications (1)

Publication Number Publication Date
JP2009164160A true JP2009164160A (ja) 2009-07-23

Family

ID=40797145

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007339167A Pending JP2009164160A (ja) 2007-12-28 2007-12-28 半導体デバイス積層体および実装方法

Country Status (2)

Country Link
US (1) US20090166839A1 (ja)
JP (1) JP2009164160A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011181697A (ja) * 2010-03-01 2011-09-15 Toshiba Corp 半導体パッケージおよびその製造方法
JP2017510979A (ja) * 2014-03-27 2017-04-13 インテル・コーポレーション マルチデバイスのフレキシブルエレクトロニクスシステムオンチップ（ｓｏｃ）のプロセス統合

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8004071B2 (en) * 2007-12-27 2011-08-23 Kabushiki Kaisha Toshiba Semiconductor memory device
JP5207868B2 (ja) * 2008-02-08 2013-06-12 ルネサスエレクトロニクス株式会社 半導体装置
JP4776675B2 (ja) * 2008-10-31 2011-09-21 株式会社東芝 半導体メモリカード
JP5126002B2 (ja) * 2008-11-11 2013-01-23 セイコーエプソン株式会社 半導体装置及び半導体装置の製造方法
KR101053140B1 (ko) * 2009-04-10 2011-08-02 주식회사 하이닉스반도체 적층 반도체 패키지
US8283766B2 (en) * 2010-09-02 2012-10-09 Oracle America, Inc Ramp-stack chip package with static bends
US8553420B2 (en) * 2010-10-19 2013-10-08 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
JP5289484B2 (ja) * 2011-03-04 2013-09-11 株式会社東芝 積層型半導体装置の製造方法
US8633576B2 (en) 2011-04-21 2014-01-21 Tessera, Inc. Stacked chip-on-board module with edge connector
US8952516B2 (en) 2011-04-21 2015-02-10 Tessera, Inc. Multiple die stacking for two or more die
US8970028B2 (en) 2011-12-29 2015-03-03 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US8928153B2 (en) 2011-04-21 2015-01-06 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US9013033B2 (en) 2011-04-21 2015-04-21 Tessera, Inc. Multiple die face-down stacking for two or more die
KR20120129286A (ko) * 2011-05-19 2012-11-28 에스케이하이닉스 주식회사 적층 반도체 패키지
US8745010B2 (en) * 2012-04-12 2014-06-03 Hewlett-Packard Development Company, L.P. Data storage and archiving spanning multiple data storage systems
US9082632B2 (en) 2012-05-10 2015-07-14 Oracle International Corporation Ramp-stack chip package with variable chip spacing
KR102592640B1 (ko) 2016-11-04 2023-10-23 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
KR20220085137A (ko) 2020-12-15 2022-06-22 삼성전자주식회사 복수개의 반도체 칩을 포함하는 반도체 패키지 및 이의 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10142117A1 (de) * 2001-08-30 2003-03-27 Infineon Technologies Ag Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
US6992376B2 (en) * 2003-07-17 2006-01-31 Intel Corporation Electronic package having a folded package substrate
US20060091516A1 (en) * 2004-11-01 2006-05-04 Akira Matsunami Flexible leaded stacked semiconductor package
DE102005039478B4 (de) * 2005-08-18 2007-05-24 Infineon Technologies Ag Leistungshalbleiterbauteil mit Halbleiterchipstapel und Verfahren zur Herstellung desselben
JP2007134486A (ja) * 2005-11-10 2007-05-31 Toshiba Corp 積層型半導体装置及びその製造方法
US8188586B2 (en) * 2007-11-01 2012-05-29 Stats Chippac Ltd. Mountable integrated circuit package system with mounting interconnects
JP2010165984A (ja) * 2009-01-19 2010-07-29 Toshiba Corp 半導体デバイス

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011181697A (ja) * 2010-03-01 2011-09-15 Toshiba Corp 半導体パッケージおよびその製造方法
JP2017510979A (ja) * 2014-03-27 2017-04-13 インテル・コーポレーション マルチデバイスのフレキシブルエレクトロニクスシステムオンチップ（ｓｏｃ）のプロセス統合

Also Published As

Publication number Publication date
US20090166839A1 (en) 2009-07-02

Similar Documents

Publication Publication Date Title
JP2009164160A (ja) 半導体デバイス積層体および実装方法
JP4424351B2 (ja) 立体的電子回路装置の製造方法
JP3633559B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP5413971B2 (ja) 電子部品実装装置及びその製造方法
JP2001203319A (ja) 積層型半導体装置
WO2009119904A1 (ja) 半導体装置、その製造方法、プリント回路基板および電子機器
JP2000208698A (ja) 半導体装置
KR20030041777A (ko) 박형 회로기판 및 박형 회로기판의 제조방법
JP2003529856A (ja) 積層されたスマートカードを製作する方法
JP5527806B2 (ja) 半導体装置の製造方法
JP4664312B2 (ja) 半導体チップの実装構造体およびその製造方法
WO2008050521A1 (fr) Dispositif de circuit électronique tridimensionnel
JP2000299542A (ja) 積層型回路基板およびその製造方法
JP2005129847A (ja) 半導体装置及びその製造方法並びに半導体装置の製造装置
JP4285309B2 (ja) 電子回路モジュールの製造方法と多層電子回路モジュールおよびその製造方法
JP2002009228A (ja) 半導体装置
JP2003142797A (ja) 電子部品実装済完成品の製造方法及び電子部品実装済完成品
JP2002009229A (ja) 半導体装置
JP2010034119A (ja) 半導体装置
JP3661482B2 (ja) 半導体装置
TW200525656A (en) Stacked semiconductor device
JP4329251B2 (ja) 積層型半導体装置の製造方法
JP5040345B2 (ja) 回路接合方法、回路基板積層体およびメモリカード
JP3879803B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US20090057916A1 (en) Semiconductor package and apparatus using the same