JP2017510979A - マルチデバイスのフレキシブルエレクトロニクスシステムオンチップ（ｓｏｃ）のプロセス統合 - Google Patents

マルチデバイスのフレキシブルエレクトロニクスシステムオンチップ（ｓｏｃ）のプロセス統合 Download PDF

Info

Publication number
JP2017510979A
JP2017510979A JP2016551244A JP2016551244A JP2017510979A JP 2017510979 A JP2017510979 A JP 2017510979A JP 2016551244 A JP2016551244 A JP 2016551244A JP 2016551244 A JP2016551244 A JP 2016551244A JP 2017510979 A JP2017510979 A JP 2017510979A
Authority
JP
Japan
Prior art keywords
layer
semiconductor material
disposed
dielectric material
soc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016551244A
Other languages
English (en)
Other versions
JP6381004B2 (ja
Inventor
ピラリセティ、ラヴィ
ダスグプタ、サンサプタク
ムクヘルジー、ニロイ
エス． ドイル、ブライアン
エス． ドイル、ブライアン
ラドサヴリェヴィッチ、マルコ
ウィ ゼン、ハン
ウィ ゼン、ハン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2017510979A publication Critical patent/JP2017510979A/ja
Application granted granted Critical
Publication of JP6381004B2 publication Critical patent/JP6381004B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1652—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being flexible, e.g. mimicking a sheet of paper, or rollable
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本開示の複数の実施形態は、マルチデバイスのフレキシブルシステムオンチップ（ＳＯＣ）およびそのような複数のＳＯＣを製造するための複数の方法を記載する。多材料スタックが、単一のフレキシブルＳＯＣにおいて複数の集積回路（ＩＣ）デバイスを形成するべく、連続的に加工されてよい。単一のスタックから複数のＩＣデバイスを形成することで、単一の金属化プロセスを通して複数のデバイス用の複数のコンタクトを形成し、それらのコンタクトがＳＯＣの共通の裏面に配置されることが可能である。複数のスタック層が、より高い温度の複数の処理が初期で実行されるように、処理温度によって順序付けられ、加工されてよい。このように、スタックの複数の介在層は、スタックの複数の上層を処理する段階に関連付けられた高い処理温度から複数のスタック層を保護し得る。複数の他の実施形態が記載されてよく、および／または特許請求されてよい。

Description

本開示の複数の実施形態は、概して、集積回路の分野に関し、より具体的には、マルチデバイスのフレキシブルシステムオンチップデバイスならびにそのようなデバイスを製造するための複数の方法に関する。
概して、フレキシブル集積回路（ＩＣ）パッケージアセンブリは、後にフレキシブル基板に個々に固定される複数のＩＣデバイスを別個に製造することを伴ってきた。そのような複数のシステムにおいて、複数の異なるＩＣデバイスは、一般に、同じ平面で横方向に間隔が開けられる。複数のデバイス間の接続は、また、複数のデバイスが配置された平面における複数のデバイス間のエリアで形成されてもよい。
複数の実施形態は、以下の詳細な説明を複数の添付の図面と併せて参照することで、容易に理解されるであろう。この説明を容易にするべく、同様の参照番号は同様の構造的要素を示す。複数の実施形態は、添付の図面の複数の図において、例示の目的で示され、限定の目的で示されるものではない。
複数の従来技術に従って、フレキシブルＩＣデバイスの側断面図を模式的に示す。 いくつかの実施形態に従って、加工前の多層スタックの側断面図を模式的に示す。 いくつかの実施形態に従って、マルチデバイスシステムオンチップ（ＳＯＣ）の側断面図を模式的に示す。 いくつかの実施形態に従って、マルチデバイスＳＯＣを製造する方法のフロー図を模式的に示す。 いくつかの実施形態に従って、本明細書に記載されるようなマルチデバイスＳＯＣを含むコンピューティングデバイスを模式的に示す。
本開示の複数の実施形態は、複数のマルチデバイスＳＯＣおよび複数のマルチデバイスＳＯＣを製造する複数の方法を含む。異なる複数の半導体層を連続的に加工することで、全てのデバイスが同じチップ上に形成されるマルチデバイスＳＯＣを作成することが可能であり得る。これは、複数の異なるデバイス間における複数のより直接的な接続を可能にし得、様々なデバイスの複数のコンタクトが同じ平面上に通常、配置されることを可能にし得る。故に、全てのデバイスの複数のトランジスタ接続が、共通の裏面を共有してよい。
以下の説明において、複数の例示的な実装の様々な態様が、当業者が他の当業者に彼らの研究の本質を伝えるべく、一般に使用される用語を用いて説明されるであろう。しかしながら、本開示の複数の実施形態は、記載される複数の態様のうちのいくつかのみを用いて実施され得ることが、当業者には明らかであろう。説明を目的として、複数の例示的な実装の十分な理解を提供すべく、特定の複数の番号、複数の材料、および複数の構成が明記される。しかしながら、本開示の複数の実施形態は、複数の具体的な詳細がなくても実施され得ることが、当業者には明らかであろう。他の複数の例において、複数の例示的な実装を不明瞭にしないようにするべく、周知の複数の特徴は省略または簡略化されている。
以下の詳細な説明では、本明細書の一部を形成する複数の添付の図面に対して参照がなされ、全体において、同様の番号が同様の複数部分を示し、本開示の主題が実施され得る複数の実施形態が、例示として示される。 複数の他の実施形態が用いられてよく、構造的または論理的な複数の変更が、本開示の範囲を逸脱することなくなされてよいことは理解されるべきである。従って、以下の詳細な説明は、限定的な意味に取られるべきではなく、複数の実施形態の範囲は、添付の特許請求の範囲およびそれらの均等物によって定義される。
本開示の目的のために、「Ａおよび／またはＢ」という語句は、（Ａ）、（Ｂ）、または（ＡおよびＢ）を意味する。本開示の目的のために、「Ａ、Ｂ、および／またはＣ」という語句は、（Ａ）、（Ｂ）、（Ｃ）、（ＡおよびＢ）、（ＡおよびＣ）、（ＢおよびＣ）、または（Ａ、ＢおよびＣ）を意味する。
本説明は、上／下、内／外、上方／下方等の視点ベースの記載を用いることがある。そのような記載は、ただ議論を容易にするために用いられるに過ぎず、本明細書に記載の複数の実施形態の用途を、任意の特定の方向に限定することは意図されていない。
本記載は、「実施形態において」、「複数の実施形態において」、または「いくつかの実施形態において」という語句を用いてよいが、これらの各々は、同じまたは異なる実施形態のうち１または複数を指してもよい。更に、本開示の複数の実施形態に関して使用されるとき、「備える」、「含む」、「有する」等の用語は同義語である。
「に結合される」という用語が、その派生語と共に、本明細書で用いられることがある。「結合される」は、以下のうち１または複数を意味し得る。「結合される」は、２またはそれより多くの要素が、直接物理的または電気的に接触することを意味してよい。しかしながら、「結合される」は、また、２またはそれより多くの要素が、互いに間接的に接触するが、それでもさらに互いに協働または相互作用することも意味してよく、１または複数の他の要素が、互いに結合されると言われている複数の要素間で結合または接続されることを意味してもよい。「直接結合される」という用語は、２またはそれより多くの要素が直接接触していることを意味し得る。
様々な実施形態において、「第２の特徴部の上に、形成される、堆積される、またはそうでなければ配置される第１の特徴部」という語句は、第１の特徴部が第２の特徴部の上に形成、堆積、または配置され、第１の特徴部の少なくとも一部が第２の特徴部の少なくとも一部と直接接触（例えば、直接物理的および／または電気的に接触）すること、または、間接的に接触（例えば、第１の特徴部および第２の特徴部の間の１または複数の他の特徴部を有する）することを意味してもよい。
本明細書において用いられるように、「モジュール」という用語は、特定用途向け集積回路（ＡＳＩＣ）、電子回路、システムオンチップ（ＳＯＣ）、１または複数のソフトウェアまたはファームウェアプログラムを実行するプロセッサ（共有、専用、またはグループ）および／またはメモリ（共有、専用、またはグループ）、組み合わせロジック回路、および／または記載される機能性を提供する他の複数の適切なコンポーネントを指すか、これらの一部であるか、またはこれらを含んでよい。
図１は、従来のアセンブリ技術によるフレキシブルマルチデバイスシステム１００を示す。システム１００は、３つの集積回路（ＩＣ）デバイス１１２、１１４および１１６を含んでよい。ＩＣデバイスは、任意のタイプのＩＣデバイスを含んでよく、シリコン（Ｓｉ）論理デバイス、インジウムガリウム亜鉛酸化物（ＩＧＺＯ）ディスプレイデバイス、および窒化ガリウム（ＧａＮ）無線デバイスを１つずつ含んでよい。各ＩＣデバイスは、１または複数のトランジスタを含んでよい。システム１００に示される配置において、デバイス１１２、１１４および１１６は、周知の加工技術に従って別個に製造される。
製造後、デバイス１１２、１１４および１１６は、フレキシブルマルチデバイスシステム１００を形成するべく、移動されフレキシブル基板１１０に取り付けられてよい。接続１２２および１２４は、複数のデバイスを互いに電気的に結合させるべく、デバイス１１２、１１４、１１６の間で形成されてよい。システム１００の配置において、デバイス１１２、１１４および１１６は、概して同じ平面において横方向に間隔が開けられ、デバイス間に形成される接続１２２、１２４もまた同じ平面にある。
図２は、いくつかの実施形態に従って、デバイスの製造前の多層スタック２００を示す。スタック２００は、屈曲可能な基板２０２を含んでよい。屈曲可能な基板は、フレキシブルなガラス材料、ポリマー材料、または別の適切なフレキシブル基板材料であってもよい。いくつかの実施形態において、スタックは、従来のシリコン基板上で加工されてよく、次に、複数のデバイスが形成された後、フレキシブル基板に移動させられてよい。層間絶縁膜（ＩＬＤ）材料の第１の層２０４が、基板２０２上に堆積されてよい。第１の半導体層２０６が、ＩＬＤ材料の第１の層２０４の上に堆積されてもよい。いくつかの実施形態において、第１の半導体材料は、ディスプレイデバイスを形成するのに用いられることになっているインジウムガリウム亜鉛酸化物（ＩＧＺＯ）であってよい。
スタック２００は、また、半導体材料の第１の層２０６上に堆積されたＩＬＤ材料の第２の層２０８を含んでよい。半導体材料の第２の層２１０は、ＩＬＤ材料の第２の層２０８上に堆積されてよい。半導体材料の第２の層２１０は、論理デバイスを形成するのに用いられることになっているシリコン（Ｓｉ）層を含んでよい。
スタック２００は、半導体材料の第２の層２１０上に堆積されたＩＬＤ材料の第３の層２１２を更に含んでよい。半導体材料の第３の層２１４は、ＩＬＤ材料の第３の層２１２上に堆積されてよい。半導体材料の第３の層は、無線デバイスを形成するのに用いられることになっているＧａＮ層を含んでよい。半導体材料の第３の層は、いくつかの実施形態においてＧａＮよりもむしろ、他のＩＩＩ‐Ｖ半導体材料を含んでよい。
半導体材料の３個の層２０６、２１０および２１４が示されるが、以下で説明されるように、形成されることになっている複数のデバイスに基づいて、任意の数の半導体材料の層がスタックにおいて用いられてもよい。いくつかの実施形態において、半導体材料の層２０６、２１０および２１４は、最大処理温度の順で配置されてもよい。以下で説明されるように、これは、スタックにおける材料の他の複数の層が、より下の複数の層（基板に近いもの）を、複数の上層（基板からより遠いもの）の加工に関連する高い処理温度から保護することを可能にし得る。これは、スタックにおける複数の他の層に対する損傷を阻止しながら複数のＩＣデバイスを形成するべく、最大処理温度の順における複数の層の連続的な処理を可能としてよい。さらに、スタック２００は、いくつかの実施形態において、同じ半導体材料の複数の層を含んでよい。いくつかの実施形態において、スタック２００は、また、アモルファスシリコン（Ｓｉ）の１または複数の層を含んでもよい。例えば、アモルファスＳｉの層は、基板２０２とＩＧＺＯ層２０６との間、またはＩＧＺＯ層２０６とＳｉ層２１０との間に含まれてよい。そのようなアモルファスＳｉ層は、層間絶縁膜材料の１または複数の層によって他の複数の半導体層から隔たれてよい。これらの層は、電力を他の複数のＩＣデバイスに提供するのに用いられ得る複数の太陽電池またはバッテリを形成するべく加工されてよい。他の複数の半導体層と同様に、そのような複数の層は、太陽電池および／またはバッテリまたは他の複数の電源装置を製造することに関連する処理温度に従って、スタック２００に配置されてよい。
図３は、いくつかの実施形態に従って、マルチデバイスＳＯＣ３００を示す。ＳＯＣ３００は、多層スタック２００を処理することで形成されてよい。ＳＯＣ３００は、ＧａＮベースの無線デバイス３１４を含んでよい。ＧａＮ無線デバイス３１４は、周知の加工技術に従って、スタック２００の半導体層２１４を加工することで形成されてよい。ＧａＮ無線デバイス３１４は、図５を参照して以下でより詳細に説明されるように、任意の数の通信プロトコルに従って無線機能を提供してよい。ＧａＮ無線デバイス３１４として示されるが、他の複数のデバイスがＧａＮ層から形成されてよく、ＧａＮ以外の他の複数の材料が、層２１４において、後にデバイス３１４において用いられてもよい。ＧａＮ無線機３１４を形成することに関連する最大処理温度は、後に続く複数のデバイスを形成することに関連する最大処理温度よりも高くてよい。ＧａＮ無線機３１４は、Ｓｉ論理デバイス３１０およびＩＧＺＯディスプレイデバイス３０６の前に形成されてよい。
ＳＯＣ３００は、ＧａＮ無線デバイス３１４に含まれる複数のトランジスタ用の複数の電気的コンタクトを含んでよい。これらは、エミッタコンタクト３２２、ベースコンタクト３２４、およびコレクタコンタクト３２６を含んでよい。各コンタクトの単一の例が（明確性のために）示されるが、ＧａＮ無線機３１４の構造に応じて任意の数のコンタクトが含まれてもよい。以下で説明されるように複数のＩＣデバイスの各々に対する複数のコンタクトは、共通の製造スキームを通して形成されてよく、ＳＯＣの共通の裏面に配置されてよい。
ＳＯＣ３００は、ＧａＮ無線機３１４をＳｉ論理デバイス３１０から分離するＩＬＤ層３１２を含んでよい。Ｓｉ論理デバイス３１０は、スタック２００の半導体層２１０から形成されてよい。Ｓｉ論理デバイス３１０は、周知の技術に従って形成されてもよい。Ｓｉ論理デバイス３１０を形成するとき、前もって形成されたＧａＮ無線デバイス３１４は、マスキングされてよい。Ｓｉ論理デバイス３１０の形成は、マスクを用いてＧａＮ無線機の複数の部分をパターニングすることを含んでもよい。Ｓｉ論理デバイス３１０の形成は、Ｓｉ層２１０を露出するべくＧａＮ層２１４およびＩＬＤ層２１２の複数の部分を除去することを含んでもよい。いくつかの実施形態において、Ｓｉ論理デバイス３１０は、プロセッサ、メモリ、またはプロセッサおよびメモリの組み合わせを含んでよい。ＩＬＤ層３０８は、Ｓｉ論理デバイス３１０をＩＧＺＯディスプレイデバイス３０６から分離してよい。Ｓｉ論理デバイス３１０の製造に関連する最大処理温度は、ＧａＮ無線デバイス３１４の形成に関連する最大温度未満であってよいが、ＩＧＺＯディスプレイデバイス３０６の形成に関連する最大処理温度より高くてよい。
ＧａＮ無線機３１４と同様に、Ｓｉ論理デバイス３１０は、エミッタコンタクト３３２、ベースコンタクト３３４、およびコレクタコンタクト３３６等の複数の電気的コンタクトを含んでよい。各コンタクトの単一の例が（明確性のために）示されるが、Ｓｉ論理デバイス３１０の構造に応じて任意の数のコンタクトが含まれてもよい。
ＳＯＣ３００は、ＩＧＺＯディスプレイデバイス３０６もまた含んでよい。Ｓｉ論理デバイス３１０と同様に、ＩＧＺＯディスプレイデバイス３０６は、ＩＧＺＯを加工するための複数の周知の工程によって形成されてよい。ＩＧＺＯディスプレイデバイス３０６の形成は、ＧａＮ無線機３１４および／またはＳｉ論理デバイス３１０の複数の部分をマスキングすることを含んでよい。いくつかの実施形態において、ＧａＮ層および／またはＳｉ層の複数の部分は、ＩＧＺＯディスプレイデバイス３０６を形成するときに除去されてよい。ＩＧＺＯディスプレイデバイス３０６の形成に関連する最大処理温度は、ＧａＮ無線デバイス３１４またはＳｉ論理デバイス３１０のいずれかの形成に関連する最大温度未満であってよい。ＳＯＣ３００は、ＩＧＺＯディスプレイデバイス３０６を基板３０２から分離するＩＬＤ層３０４を含んでよい。
上記で説明された複数のデバイスと同様に、ＩＧＺＯディスプレイデバイス３０６は、エミッタコンタクト３４２、ベースコンタクト３４４、およびコレクタコンタクト３４６等の複数の電気的コンタクトを含んでよい。各コンタクトの単一の例が（明確性のために）示されるが、ＩＧＺＯディスプレイデバイス３０６の構造に応じて任意の数のコンタクトが含まれてもよい。
ＳＯＣ３００は、いくつかの実施形態において、屈曲可能な基板３０２の上に直接形成されてよい。他の複数の実施形態において、様々なデバイス３１４、３１０、３０６は、多層スタック２００が比較的強固な基板（Ｓｉ基板等）に取り付けられる間に形成され、次に、製造後、屈曲可能な基板３０２の上へと移動させられてよい。３個の異なるＩＣデバイスが示されるが、ＳＯＣ３００は、より多い、またはより少ないＩＣデバイスを有してもよい。ＳＯＣは、また、単一タイプの複数のデバイスを１より多く含んでもよい。これは、単一の材料層において複数のデバイスを形成すること（例えば、Ｓｉ層２１０内に複数のプロセッサを形成すること）で、または同じ材料の複数の層を含み、別々のデバイスを形成するべくそれらを別個に加工することで、達成され得る。
ＳＯＣ３００は、従って、全てのＩＣデバイス（３０６、３１０、３１４）が共通のチップ上に配置された多層デバイスを提供し得る。このように、複数のデバイスの全てに対する接続が、共通の処理において形成されてよく、そうすることにより、単一の金属化工程のみが、複数のデバイスのための複数のコンタクトを形成するべく必要とされる。更に、複数のデバイスの全ての複数のコンタクトは、ＳＯＣ３００の共通の裏面に配置されてもよい。
いくつかの実施形態において、屈曲可能な基板３０２は、繊維材料であってもよく、そうすることにより、ＳＯＣ３００は衣服または別の形態のウェアラブルデバイス内に組み込まれてよい。いくつかの実施形態において、屈曲可能な基板３０２は、ＳＯＣ３００を衣服または別の形態のウェアラブルデバイス内に組み込むべく、繊維材料に取り付けられてよい。
いくつかの実施形態において、ＳＯＣ３００は、更に、バッテリ、太陽電池、または別の電源を含んでよい。電源は、様々なＩＣデバイスに結合されて、それらに電力を提供してよい。いくつかの実施形態において、電源は、スタック２００を参照して前に説明されたようにアモルファスシリコンの層等から、デバイスの層として形成されてよい。
図４は、いくつかの実施形態に従って、マルチデバイスＳＯＣを製造する方法４００を示す。方法４００は、４０２で基板の上に第１の半導体材料を堆積させる段階から開始してよい。任意の適切な技術が、この工程を実行するのに用いられてよい。これは、基板の上に直接第１の半導体材料を堆積させる段階、または半導体材料と基板との間の層（ＩＬＤ材料の層等）の上に第１の半導体を堆積させる段階を含んでよい。
方法４００は、４０４で第１の半導体材料の上に誘電材料の層を堆積させる段階を続けてよい。任意の適切な技術が、この工程を実行するのに用いられてよい。これは、半導体材料の上に直接誘電材料を堆積させる段階を含んでよく、またはそれは、半導体材料と直接的または間接的に接触している層に誘電材料を堆積させる段階を含んでよい。
方法４００は、４０６で第２の半導体材料を誘電材料の上に堆積させる段階を続けてよい。任意の適切な技術が、この工程を実行するのに用いられてよい。これは、誘電体層の上または第２の半導体材料と誘電体層との間の層の上に直接的に、第２の半導体材料を堆積させる段階を含んでよい。
概して、工程４０２から４０６は、スタック製造工程としてみなされてよく、今後の加工のために多層スタックを形成する段階を含んでもよい。これは、図２のスタック２００等のスタックを形成する段階に対応し得る。２つの半導体材料層のみが説明されるが、任意の数（例えば、図２に３個の半導体層が示される）が用いられてもよい。工程４０４および４０６は、追加の複数の半導体層を有するスタックを形成するべく繰り返されてもよい。いくつかの実施形態において、半導体層の数は、製造されることになっているＩＣデバイスの数に対応してよい。いくつかの実施形態において、複数のＩＣデバイスは、単一の半導体材料層内で製造されてよい。
方法４００は、第１のＩＣデバイスが、第２の半導体材料を加工することで形成される４０８で続けてよい。任意の適切な技術が、第１のＩＣデバイスを形成するのに用いられてよい。この工程は、ＩＣデバイス製造に関連する複数のサブ工程を含んでよい。複数の特定のサブ工程は、加工される半導体材料および形成されるＩＣデバイスのタイプに応じて変わるであろう。一般的に、複数の層は、下から上へ堆積され、スタックを築き上げ、次に続いて上から下に加工される。このように、最後に堆積された層が、最初に加工される層であってよい。いくつかの実施形態において、複数の層は、（最大処理温度等）より高い処理温度に関連する複数の加工工程が、より低い処理温度に関連する複数の加工工程の前に完了し得るように、配置され得る。このように、最も上の（基板から最も遠い）半導体層は、最高処理温度に関連付けられ得る一方、最も下の（基板に最も近い）半導体層は、最低処理温度に関連付けてよい。複数の介在層は、より上方の半導体層を加工することに関連する高い処理温度から、（より低い処理温度に関連する）より下方の半導体層を保護し得る。
方法４００は、第２のＩＣデバイスが第１の半導体材料を加工することで形成される４１０で続けてよい。任意の適切な技術が、第２のＩＣデバイスを形成するのに用いられてよい。この工程は、ＩＣデバイス製造に関連する複数のサブ工程を含んでよい。複数の特定のサブ工程は、加工される半導体材料および形成されるＩＣデバイスのタイプに応じて変わるであろう。上述したように、工程４１０に関連する最大処理温度は、工程４０８に関連する最大処理温度未満であってよい。
２つの加工工程４０８、４１０のみが示される一方で、任意の数の加工工程が用いられてもよい。上記で説明したように、２個を上回る半導体材料の層が用いられてもよい。いくつかの実施形態において、少なくとも１つの加工工程が、各半導体層に関連付けられてよく、そこからＩＣデバイスを形成する。いくつかの実施形態において、１より多くの加工工程が、単一の層内で複数のＩＣデバイスを形成するべく、単一の半導体層に関連付けられてよい。いくつかの実施形態において、複数の異なるＩＣデバイスを形成するべく複数の異なる加工工程を実行するよりもむしろ、単一の加工工程を介して単一の層において複数のＩＣデバイスを同時に形成することが可能であってよい。
複数のＩＣデバイスの全てが形成された後、金属化処理が、複数の異なるＩＣデバイスへの複数の電気接続を形成するのに用いられてもよい。これは、図３を参照して前に説明されたもの等、複数のコンタクトを形成する段階を含んでよい。このように、単一の金属化プロセスが、複数のＩＣデバイスの全てに対するコンタクトを形成するのに用いられてよい。これは、また、複数のコンタクトの全てがＳＯＣの共通の裏面に配置されることも可能にしてよい。
本開示の複数の実施形態は、任意の適切なハードウェアおよび／またはソフトウェアを用いて、所望の構成となるようにシステムに実装されてもよい。図５は、いくつかの実施形態に従って、本明細書において記載されるようなＳＯＣアセンブリ（例えば、図３のＳＯＣ３００）を含むコンピューティングデバイス５００を模式的に示す。コンピューティングデバイス５００は、マザーボード５０２等のボードを収容するハウジングを含んでよい。マザーボード５０２は、限定されないが、プロセッサ５０４および少なくとも１つの通信チップ５０６を含む多数のコンポーネントを含んでもよい。プロセッサ５０４は、物理的かつ電気的にマザーボード５０２に結合されてよい。いくつかの実装において、少なくとも１つの通信チップ５０６もまた、物理的かつ電気的にマザーボード５０２に結合されてよい。複数のさらなる実装において、通信チップ５０６がプロセッサ５０４の一部であってよい。いくつかの実施形態において、コンピューティングデバイス５００の複数の部分が、複数の異なるフレキシブルＳＯＣを包含してよい。いくつかの実施形態において、複数のコンポーネントの全てが、単一のフレキシブルＳＯＣ内に組み込まれてよい。故に、いくつかの実施形態において、マザーボード５０２は、フレキシブルデバイスであってもよい。示されるように、通信チップ５０６に加えて、コンピューティングデバイス５００は、無線機５０８を含んでよい。示されるように、無線機５０８およびプロセッサ５０４は、ＳＯＣ３００等のＳＯＣとして形成されてよい。
その用途に応じて、コンピューティングデバイス５００は、マザーボード５０２に物理的かつ電気的に結合されてもされなくてもよい複数の他のコンポーネントを含んでもよい。これらの他のコンポーネントは、限定されないが、揮発性メモリ（例えば、ＤＲＡＭ）、不揮発性メモリ（例えば、ＲＯＭ）、フラッシュメモリ、グラフィクスプロセッサ、デジタル信号プロセッサ、暗号プロセッサ、チップセット、アンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリ、オーディオコーデック、ビデオコーデック、電力増幅器、全地球測位システム（ＧＰＳ）デバイス、コンパス、ガイガーカウンタ、加速度計、ジャイロスコープ、スピーカ、カメラ、および大容量ストレージデバイス（ハードディスクドライブ、コンパクトディスク（ＣＤ）、デジタル多目的ディスク（ＤＶＤ）等）を含んでよい。
通信チップ５０６または無線機５０８は、コンピューティングデバイス５００との間でデータ転送するために無線通信を可能にし得る。「無線」という用語およびその複数の派生語は、非固体媒体を介して、変調電磁放射の使用を通してデータを通信し得る複数の回路、デバイス、システム、方法、技術、通信チャネル等を記述するために使用され得る。当該用語は、複数の関連するデバイスがいずれの有線も含まないことを暗示するものではないが、いくつかの実施形態においては、含まないこともある。通信チップ５０６は、限定されないが、Ｗｉ−Ｆｉ（登録商標）（ＩＥＥＥ８０２．１１ファミリ）、ＩＥＥＥ８０２．１６規格（例えば、ＩＥＥＥ８０２．１６−２００５修正）、ロングタームエボリューション（ＬＴＥ）プロジェクトを、任意の修正、更新、および／または改訂（例えば、次世代ＬＴＥプロジェクト、ウルトラモバイルブロードバンド（ＵＭＢ）プロジェクト（「３ＧＰＰ２」とも称される）等）と共に含む電気電子技術者協会（ＩＥＥＥ）規格を含む多数の無線規格またはプロトコルのいずれかを実装してもよい。ＩＥＥＥ８０２．１６と互換性のあるＢＷＡネットワークは、概して、ＩＥＥＥ８０２．１６規格の適合性および相互運用性テストに合格した製品のための認証マークであるＷｏｒｌｄｗｉｄｅ Ｉｎｔｅｒｏｐｅｒａｂｉｌｉｔｙ ｆｏｒ Ｍｉｃｒｏｗａｖｅ Ａｃｃｅｓｓを表す頭字語であるＷｉＭＡＸネットワークと称される。通信チップ５０６または無線機５０８は、グローバルシステムフォーモバイルコミュニケーション（ＧＳＭ（登録商標））、汎用パケット無線サービス（ＧＰＲＳ）、ユニバーサル移動通信システム（ＵＭＴＳ）、高速パケットアクセス（ＨＳＰＡ）、進化型ＨＳＰＡ（Ｅ−ＨＳＰＡ）、またはＬＴＥネットワークに従って動作してよい。通信チップ５０６は、ＧＳＭ（登録商標）進化型高速データ（ＥＤＧＥ）、ＧＳＭ（登録商標）ＥＤＧＥ無線アクセスネットワーク（ＧＥＲＡＮ）、Ｕｎｉｖｅｒｓａｌ Ｔｅｒｒｅｓｔｒｉａｌ Ｒａｄｉｏ Ａｃｃｅｓｓ Ｎｅｔｗｏｒｋ（ＵＴＲＡＮ）、または進化型ＵＴＲＡＮ（Ｅ−ＵＴＲＡＮ）に従って動作してもよい。通信チップ５０６および無線機５０８は、符号分割多重アクセス（ＣＤＭＡ）、時分割多重アクセス（ＴＤＭＡ）、デジタルエンハンスドコードレス電話（ＤＥＣＴ）、エボリューションデータ最適化（ＥＶ‐ＤＯ）、それらの派生、および３Ｇ、４Ｇ、５Ｇならびにそれ以降の世代として指定された任意の他の無線プロトコルに従って動作してよい。通信チップ５０６および無線機５０８は、他の複数の実施形態において、他の無線プロトコルに従って動作してもよい。
コンピューティングデバイス５００は、複数の通信チップ５０６を含んでよい。例えば、第１の通信チップ５０６は、Ｗｉ−Ｆｉ（登録商標）およびＢｌｕｅｔｏｏｔｈ（登録商標）等の短距離無線通信専用であってもよく、第２の通信チップ５０６は、ＧＰＳ、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ、ＬＴＥ、ＥＶ‐ＤＯおよびその他等の長距離無線通信専用であってもよい。示されるように、コンピューティングデバイス５００は、１または複数の通信チップ５０６ならびに１または複数の無線機５０８を含んでよい。
コンピューティングデバイス５００のプロセッサ５０４は、ＳＯＣ（例えば、本明細書で記載されるようなＳＯＣ３００）においてパッケージ化されてよい。例えば、プロセッサ５０４がＳｉ論理デバイス３１０に対応してよい。ＳＯＣおよびマザーボード５０２は、複数のＢＧＡボールまたは他の複数の相互接続構造等、複数のパッケージレベルの相互接続を用いて共に結合されてよい。いくつかの実施形態において、マザーボード５０２は、フレキシブルデバイスであってもよい。「プロセッサ」という用語は、複数のレジスタおよび／またはメモリからの電子データを処理して、その電子データを複数のレジスタおよび／またはメモリに格納され得る他の電子データに変換する任意のデバイス、またはデバイスの任意の部分を指し得る。
通信チップ５０６または無線機５０８は、また、本明細書に記載されるようなＳＯＣ（例えば、ＳＯＣ３００）の一部であってもよい。複数のさらなる実装において、コンピューティングデバイス５００内に収容された別のコンポーネント（例えば、メモリデバイスまたは他の集積回路デバイス）は、本明細書において記載されるようなＳＯＣ（例えば、ＳＯＣ３００）の一部であってもよい。一実装において、複数のＩＣデバイスの全ては、１または複数のＳＯＣの一部であり、フレキシブルコンピューティングデバイスを形成してよい。
様々な実装において、コンピューティングデバイス５００は、ラップトップ、ネットブック、ノートブック、ウルトラブック（商標）、スマートフォン、タブレット、パーソナルデジタルアシスタント（ＰＤＡ）、ウルトラモバイルＰＣ、モバイルフォン、デスクトップコンピュータ、サーバ、プリンタ、スキャナ、モニタ、セットトップボックス、エンターテインメント制御ユニット、デジタルカメラ、ポータブル音楽プレイヤ、またはデジタルビデオレコーダであってもよい。複数のさらなる実装において、コンピューティングデバイス５００は、データを処理する任意の他の電子デバイスであってよい。複数のさらなる実装において、コンピューティングデバイス５００は、衣服または別の形態のウェアラブルデバイス内に組み込まれてもよい。
様々な工程が、複数の別個の工程として順に、特許請求の範囲に記載された主題を理解する上で最も有用な態様で説明される。しかしながら、説明の順序は、これらの動作が必ず順序に依存することを暗示していると解釈されるべきではない。
例 いくつかの非限定的な例が以下に提供される。
例１は、フレキシブル基板と、フレキシブル基板の上に配置された第１の半導体材料を有する第１のＩＣデバイスと、第１のＩＣデバイスの上に配置された第１の誘電材料の層と、第１の誘電材料の層の上に配置された第２の半導体材料を有する第２のＩＣデバイスとを備えるフレキシブル集積回路（ＩＣ）装置を含む。
例２は、第２のＩＣデバイスの上に配置された第２の誘電材料の層、および第２の誘電材料の層の上に配置された第３のＩＣデバイスを更に備える例１の装置を含む。
例３は、第３のＩＣデバイス高周波デバイスを含む、例２の装置を含む。
例４は、第１のＩＣデバイスに関連するトランジスタに電気的に結合された第１のコンタクト、および第２のＩＣデバイスに関連付けられたトランジスタに電気的に結合された第２のコンタクトを更に備え、第１のコンタクトおよび第２のコンタクトは、実質的に同じ平面において配置されている、例１の装置を含む。
例５は、第２のＩＣデバイスがシリコンベースのロジックデバイスを含む、例１から４のうちいずれかの装置を含む。
例６は、第１のＩＣデバイスがディスプレイデバイスを含む例１から４のうちいずれかの装置を含む。
例７は、第１のＩＣデバイスがインジウムガリウム亜鉛酸化物ベースのデバイスである、例１から４のうちいずれかの装置を含む。
例８は、フレキシブル基板が繊維材料である、例１から４のうちいずれかの装置を含む。
例９は、第１のＩＣデバイスに結合されたアモルファスシリコン層を更に備える、例１から４のうちいずれかの装置を含む。
例１０は、フレキシブルデバイスを製造するための方法を含み、当該方法は、基板上に第１の半導体材料の層を堆積させる段階と、第１の半導体材料の上に第１の誘電材料の層を堆積させる段階と、第１の誘電材料の層の上に第２の半導体材料の層を堆積させる段階と、第１の集積回路（ＩＣ）デバイスを形成するべく第２の半導体材料を加工する段階と、第２のＩＣデバイスを形成するべく第１の半導体材料を加工する段階と、を備え、第１および第２の半導体材料は複数の異なる化学成分を有する。
例１１は、第２の半導体材料の上に第２の誘電材料の層を堆積させる段階と、第２の誘電材料の層の上に第３の半導体材料の層を堆積させる段階と、第３のＩＣデバイスを形成するべく第３の半導体材料を加工する段階とを更に備える、例１０の方法を含む。
例１２は、第３のＩＣデバイスが第１のＩＣデバイスの前に形成される、例１１の方法を含む。
例１３は、第３のＩＣデバイスを形成する段階に関連する最大処理温度が、第１のＩＣデバイスを形成する段階に関連する最大処理温度より大きい、例１２の方法を含む。
例１４は、第３の半導体材料が、第１および第２の半導体材料とは異なる化学成分を有する、例１１の方法を含む。
例１５は、第１のＩＣデバイスが第２のＩＣデバイスの前に形成される、例１０から１４のうちいずれかの方法を含む。
例１６は、第１のＩＣデバイスを形成する段階に関連する最大処理温度が、第２のＩＣデバイスを形成する段階に関連する最大処理温度より大きい、例１５の方法を含む。
例１７は、第１および第２のＩＣデバイスに関連する複数のコンタクトが実質的に同じ平面において配置されるように、第１および第２のＩＣデバイスに関連する複数のトランジスタに対して複数の電気接続を形成する段階を更に備える、例１０から１４のうちいずれかの方法を含む。
例１８は、複数の層をフレキシブル基板に移動させる段階を更に備える、例１０から１４のうちいずれかの方法を含む。
例１９は、第１および第２の半導体材料が両方とも、シリコン（Ｓｉ）、インジウムガリウム亜鉛酸化物（ＩＧＺＯ）および窒化ガリウム（ＧａＮ）を含むリストから選択される、例１０の方法を含む。
例２０は、第２のＩＣデバイスを形成するべく第１の半導体材料を加工する段階が、マスク処理を用いて第１のＩＣデバイスをパターニングする段階を含む、例１０から１４のうちいずれかの方法を含む。
例２１は、フレキシブル基板、フレキシブル基板の上に配置された第１のＩＣデバイス、第１のＩＣデバイスの上に配置された第１の誘電材料の層、第１の誘電材料の層の上に配置された第２のＩＣデバイス、および、第１および第２のＩＣデバイスの両方に結合された電源を備える、フレキシブルコンピューティングデバイスを含む。
例２２は、フレキシブル基板がデバイスの第１面を画定し、当該デバイスが第１面に対向して配置されたデバイスの第２面上に配置された複数のコンタクトを更に含む、例２１のコンピューティングデバイスを含む。
例２３は、コンピューティングデバイスが衣服に組み込まれている、例２１のコンピューティングデバイスを含む。
例２４は、第１のＩＣデバイスがディスプレイを含み、第２のＩＣデバイスがシリコンベースロジックまたは窒化ガリウムベース無線デバイスのうち１つを含む、例２１のコンピューティングデバイスを含む。
例２５は、例２１から２４のうちいずれかのコンピューティングデバイスを含み、当該コンピューティングデバイスは、アンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリ、オーディオコーデック、ビデオコーデック、電力増幅器、全地球測位システム（ＧＰＳ）デバイス、コンパス、ガイガーカウンタ、加速度計、ジャイロスコープ、スピーカ、または基板に結合されたカメラのうち１または複数を含む、モバイルコンピューティングデバイスである。
様々な実施形態は、上述の連結的な形（および）で記載される複数の実施形態のうち、代替的な（または）複数の実施形態を含む（例えば、「および」は、「および／または」であってよい）、複数の上述の実施形態の任意の適切な組み合わせを含んでよい。更に、いくつかの実施形態は、実行された場合に、複数の上述の実施形態のうちいずれかの複数の動作をもたらす、格納された複数の命令を有する１または複数の製造物（例えば、非一時的コンピュータ可読媒体）を含んでよい。その上、いくつかの実施形態は、複数の上述の実施形態の様々な動作を実行するための任意の適切な手段を有する、複数の装置またはシステムを含んでよい。
例示された複数の実装の上記の記載は、要約に記載された内容を含むが、包括的であること、または、本開示の複数の実施形態を開示された正確な形に限定することは意図されていない。複数の特定の実装および例が、例示を目的に本明細書において記載される一方で、当業者が認めるであろうように、本開示の範囲内で、様々な同等の変更が可能である。
これらの修正は、上述の詳細な説明に照らせば、本開示の複数の実施形態になされ得るものである。以下の特許請求の範囲において使用される複数の用語は、本開示の様々な実施形態を、明細書および特許請求の範囲に開示される特定の実装に限定して解釈されるべきでない。むしろ、その範囲は、請求項解釈の確立された原理に従って解釈されるべき以下の特許請求の範囲によって、全て決定されるべきものである。

Claims (25)

  1. フレキシブル基板と、
    前記フレキシブル基板の上に配置された第１の半導体材料を有する第１のＩＣデバイスと、
    前記第１のＩＣデバイスの上に配置された第１の誘電材料の層と、
    前記第１の誘電材料の層の上に配置された第２の半導体材料を有する第２のＩＣデバイスと、
    を備える、フレキシブル集積回路（ＩＣ）装置。
  2. 前記第２のＩＣデバイスの上に配置された第２の誘電材料の層、および前記第２の誘電材料の層の上に配置された第３のＩＣデバイスを更に備える、請求項１に記載の装置。
  3. 前記第３のＩＣデバイスは高周波デバイスを含む、請求項２に記載の装置。
  4. 前記第１のＩＣデバイスに関連するトランジスタに電気的に結合された第１のコンタクトと、
    前記第２のＩＣデバイスに関連するトランジスタに電気的に結合された第２のコンタクトと、を更に備え、
    前記第１のコンタクトおよび前記第２のコンタクトは実質的に同じ平面に配置されている、請求項１に記載の装置。
  5. 前記第２のＩＣデバイスはシリコンベースのロジックデバイスを含む、請求項１から４のいずれか一項に記載の装置。
  6. 前記第１のＩＣデバイスは、ディスプレイデバイスを含む、請求項１から４のいずれか一項に記載の装置。
  7. 前記第１のＩＣデバイスは、インジウムガリウム亜鉛酸化物ベースのデバイスである、請求項１から４のいずれか一項に記載の装置。
  8. 前記フレキシブル基板は繊維材料である、請求項１から４のいずれか一項に記載の装置。
  9. 前記第１のＩＣデバイスに結合されたアモルファスシリコン層を更に備える、請求項１から４のいずれか一項に記載の装置。
  10. フレキシブルデバイスを製造するための方法であって、
    基板上に第１の半導体材料の層を堆積させる段階と、
    前記第１の半導体材料の上に第１の誘電材料の層を堆積させる段階と、
    前記第１の誘電材料の層の上に第２の半導体材料の層を堆積させる段階と、
    第１の集積回路（ＩＣ）デバイスを形成するべく、前記第２の半導体材料を加工する段階と、
    第２のＩＣデバイスを形成するべく前記第１の半導体材料を加工する段階と、を備え、
    前記第１の半導体材料および前記第２の半導体材料は、異なる化学成分を有する、
    方法。
  11. 前記第２の半導体材料の上に第２の誘電材料の層を堆積させる段階と、
    前記第２の誘電材料の層の上に第３の半導体材料の層を堆積させる段階と、
    第３のＩＣデバイスを形成するべく前記第３の半導体材料を加工する段階と、
    を更に備える、請求項１０に記載の方法。
  12. 前記第３のＩＣデバイスは、前記第１のＩＣデバイスの前に形成される、請求項１１に記載の方法。
  13. 前記第３のＩＣデバイスを形成する段階に関連する最大処理温度は、前記第１のＩＣデバイスを形成する段階に関連する最大処理温度より高い、請求項１２に記載の方法。
  14. 前記第３の半導体材料は、前記第１の半導体材料および前記第２の半導体材料とは異なる化学成分を有する、請求項１１に記載の方法。
  15. 前記第１のＩＣデバイスは、前記第２のＩＣデバイスの前に形成される、請求項１０から１４のいずれか一項に記載の方法。
  16. 前記第１のＩＣデバイスを形成する段階に関連する最大処理温度は、前記第２のＩＣデバイスを形成する段階に関連する最大処理温度より高い、請求項１５に記載の方法。
  17. 前記第１のＩＣデバイスおよび前記第２のＩＣデバイスに関連する複数のコンタクトが、実質的に同じ平面に配置されるように、前記第１のＩＣデバイスおよび前記第２のＩＣデバイスに関連する複数のトランジスタへの複数の電気的接続を形成する段階を更に備える、請求項１０から１４のいずれか一項に記載の方法。
  18. 前記複数の層をフレキシブル基板に移動させる段階を更に備える、請求項１０から１４のいずれか一項に記載の方法。
  19. 前記第１の半導体材料および前記第２の半導体材料は両方とも、シリコン（Ｓｉ）、インジウムガリウム亜鉛酸化物（ＩＧＺＯ）、および窒化ガリウム（ＧａＮ）を含むリストから選択される、請求項１０に記載の方法。
  20. 前記第２のＩＣデバイスを形成するべく前記第１の半導体材料を加工する段階は、前記第１のＩＣデバイスを、マスク処理を用いてパターニングする段階を含む、請求項１０から１４のいずれか一項に記載の方法。
  21. フレキシブル基板と、
    前記フレキシブル基板の上に配置された第１のＩＣデバイスと、
    前記第１のＩＣデバイスの上に配置された第１の誘電材料の層と、
    前記第１の誘電材料の層の上に配置された第２のＩＣデバイスと、
    前記第１のＩＣデバイスおよび前記第２のＩＣデバイスに結合された電源と、を備える、
    フレキシブルコンピューティングデバイス。
  22. 前記フレキシブル基板は、前記デバイスの第１面を画定し、前記デバイスは、前記第１面と対向して配置された前記デバイスの第２面の上に配置された複数のコンタクトを更に含む、請求項２１に記載のコンピューティングデバイス。
  23. 前記コンピューティングデバイスは、衣服に組み込まれる、請求項２１に記載のコンピューティングデバイス。
  24. 前記第１のＩＣデバイスは、ディスプレイを含み、前記第２のＩＣデバイスは、シリコンベースロジックまたは窒化ガリウムベース無線デバイスのうち１つを含む、請求項２１に記載のコンピューティングデバイス。
  25. 前記コンピューティングデバイスは、前記基板に結合されたアンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリ、オーディオコーデック、ビデオコーデック、電力増幅器、全地球測位システム（ＧＰＳ）デバイス、コンパス、ガイガーカウンタ、加速度計、ジャイロスコープ、スピーカ、またはカメラのうち１または複数を含むモバイルコンピューティングデバイスである、請求項２１から２４のいずれか一項に記載のコンピューティングデバイス。
JP2016551244A 2014-03-27 2014-03-27 マルチデバイスのフレキシブルエレクトロニクスシステムオンチップ（ｓｏｃ）のプロセス統合 Expired - Fee Related JP6381004B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/032037 WO2015147835A1 (en) 2014-03-27 2014-03-27 Multi-device flexible electronics system on a chip (soc) process integration

Publications (2)

Publication Number Publication Date
JP2017510979A true JP2017510979A (ja) 2017-04-13
JP6381004B2 JP6381004B2 (ja) 2018-08-29

Family

ID=54196152

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016551244A Expired - Fee Related JP6381004B2 (ja) 2014-03-27 2014-03-27 マルチデバイスのフレキシブルエレクトロニクスシステムオンチップ（ｓｏｃ）のプロセス統合

Country Status (7)

Country Link
US (1) US10050015B2 (ja)
EP (1) EP3123507A4 (ja)
JP (1) JP6381004B2 (ja)
KR (1) KR102153466B1 (ja)
CN (1) CN106030787B (ja)
TW (1) TWI576998B (ja)
WO (1) WO2015147835A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020245695A1 (ja) 2019-06-07 2020-12-10
WO2021074737A1 (ja) 2019-10-17 2021-04-22 株式会社半導体エネルギー研究所 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009135350A (ja) * 2007-12-03 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2009164160A (ja) * 2007-12-28 2009-07-23 Panasonic Corp 半導体デバイス積層体および実装方法
JP2011525302A (ja) * 2008-06-30 2011-09-15 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 半導体構造の製造方法およびこの方法により得られる半導体構造
WO2012176422A1 (ja) * 2011-06-24 2012-12-27 シャープ株式会社 表示装置及びその製造方法
JP2014049527A (ja) * 2012-08-30 2014-03-17 Seiko Epson Corp 光電変換素子、光電変換素子の製造方法、及び電子機器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5901041A (en) * 1997-12-02 1999-05-04 Northern Telecom Limited Flexible integrated circuit package
US6455398B1 (en) * 1999-07-16 2002-09-24 Massachusetts Institute Of Technology Silicon on III-V semiconductor bonding for monolithic optoelectronic integration
WO2004017410A1 (ja) * 2002-08-19 2004-02-26 Seiko Epson Corporation 強誘電体メモリおよびその製造方法
US7453129B2 (en) * 2002-12-18 2008-11-18 Noble Peak Vision Corp. Image sensor comprising isolated germanium photodetectors integrated with a silicon substrate and silicon circuitry
US9153645B2 (en) * 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US7535089B2 (en) * 2005-11-01 2009-05-19 Massachusetts Institute Of Technology Monolithically integrated light emitting devices
US20090168374A1 (en) * 2008-01-02 2009-07-02 Clayton James E Thin multi-chip flex module
US8399889B2 (en) * 2009-11-09 2013-03-19 Solarmer Energy, Inc. Organic light emitting diode and organic solar cell stack
CN103518262B (zh) * 2011-07-06 2016-07-06 松下电器产业株式会社 挠性器件的制造方法及挠性器件
SG188740A1 (en) * 2011-09-08 2013-04-30 Agency Science Tech & Res Printed light emitting devices and method for fabrication thereof
US9136402B2 (en) * 2012-02-28 2015-09-15 International Business Machines Corporation High efficiency flexible solar cells for consumer electronics
KR102481056B1 (ko) * 2012-08-10 2022-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009135350A (ja) * 2007-12-03 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2009164160A (ja) * 2007-12-28 2009-07-23 Panasonic Corp 半導体デバイス積層体および実装方法
JP2011525302A (ja) * 2008-06-30 2011-09-15 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 半導体構造の製造方法およびこの方法により得られる半導体構造
WO2012176422A1 (ja) * 2011-06-24 2012-12-27 シャープ株式会社 表示装置及びその製造方法
JP2014049527A (ja) * 2012-08-30 2014-03-17 Seiko Epson Corp 光電変換素子、光電変換素子の製造方法、及び電子機器

Also Published As

Publication number Publication date
TW201545319A (zh) 2015-12-01
KR20160136293A (ko) 2016-11-29
CN106030787B (zh) 2019-11-08
CN106030787A (zh) 2016-10-12
US20170069596A1 (en) 2017-03-09
EP3123507A1 (en) 2017-02-01
KR102153466B1 (ko) 2020-09-08
TWI576998B (zh) 2017-04-01
JP6381004B2 (ja) 2018-08-29
WO2015147835A1 (en) 2015-10-01
EP3123507A4 (en) 2017-12-06
US10050015B2 (en) 2018-08-14

Similar Documents

Publication Publication Date Title
US10249598B2 (en) Integrated circuit package having wirebonded multi-die stack
US9871026B2 (en) Embedded memory and power management subpackage
JP6428788B2 (ja) ウェハ接合のための表面封入
US20230360973A1 (en) Techniques and configurations to reduce transistor gate short defects
KR102367994B1 (ko) 고체상 접착제 및 선택적 이송에 의한 초박형 기능 블록의 이종 집적
JP6381004B2 (ja) マルチデバイスのフレキシブルエレクトロニクスシステムオンチップ（ｓｏｃ）のプロセス統合
US20190371666A1 (en) Techniques for revealing a backside of an integrated circuit device, and associated configurations
TWI715665B (zh) 積體電路的背側隔離
TWI697109B (zh) 在虛擬基板上形成絕緣體上矽（ｓｏｉ）裝置的技術以及關聯的結構
EP3394900A1 (en) Dielectric metal oxide cap for channel containing germanium

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170307

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180725

R150 Certificate of patent or registration of utility model

Ref document number: 6381004

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees