KR102153466B1 - 다중-디바이스 가요성 전자 시스템 온 칩(soc) 공정 통합 - Google Patents

다중-디바이스 가요성 전자 시스템 온 칩(soc) 공정 통합 Download PDF

Info

Publication number
KR102153466B1
KR102153466B1 KR1020167022976A KR20167022976A KR102153466B1 KR 102153466 B1 KR102153466 B1 KR 102153466B1 KR 1020167022976 A KR1020167022976 A KR 1020167022976A KR 20167022976 A KR20167022976 A KR 20167022976A KR 102153466 B1 KR102153466 B1 KR 102153466B1
Authority
KR
South Korea
Prior art keywords
layer
flexible
semiconductor material
devices
dielectric material
Prior art date
Application number
KR1020167022976A
Other languages
English (en)
Other versions
KR20160136293A (ko
Inventor
라비 필라리세티
산삽탁 다스굽타
닐로이 무커지
브라이언 에스. 도일
마르코 라도사블예비치
한 위 텐
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20160136293A publication Critical patent/KR20160136293A/ko
Application granted granted Critical
Publication of KR102153466B1 publication Critical patent/KR102153466B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1652—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being flexible, e.g. mimicking a sheet of paper, or rollable
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 개시의 실시예들은 다중-디바이스 가요성 시스템들 온 칩(SOC들) 및 그러한 SOC들의 제조 방법들을 기술한다. 단일 가요성 SOC에 다중 집적 회로(IC) 디바이스들을 형성하기 위해 다중-재료 스택이 순차적으로 처리될 수 있다. 단일 스택으로부터 IC 디바이스들을 형성함으로써, 단일 금속화 공정을 통해 다중 디바이스들에 대한 콘택트들을 형성하는 것이 가능하고, 그러한 콘택트들이 SOC의 공통 백-플레인에 위치하는 것이 가능하다. 더 높은 온도의 공정들이 먼저 수행되도록, 스택 층들은 처리 온도에 따라 정렬 및 처리될 수 있다. 이러한 방식으로, 스택의 개재 층들은 스택의 상부 층들의 처리와 연관된 상승된 처리 온도로부터 어떤 스택 층들을 차폐할 수 있다. 다른 실시예들도 기술되고/되거나 청구될 수 있다.

Description

다중-디바이스 가요성 전자 시스템 온 칩(SOC) 공정 통합{MULTI-DEVICE FLEXIBLE ELECTRONICS SYSTEM ON A CHIP (SOC) PROCESS INTEGRATION}
본 개시의 실시예들은 일반적으로 집적 회로들의 분야에 관련되고, 더 구체적으로는, 다중-디바이스 가요성 전자 시스템 온 칩 디바이스들뿐만 아니라, 그러한 디바이스들의 제조 방법들에 관련된다.
일반적으로, 가요성 집적 회로(IC) 패키지 어셈블리들은, 나중에 가요성 기판에 개별적으로 고정되는, IC 디바이스들의 개별 제조를 수반했다. 그러한 시스템들에서, 상이한 IC 디바이스들은 일반적으로 동일 평면 내에서 옆쪽으로 이격된다. 디바이스들 간의 접속들은 또한 디바이스들이 위치된 평면에서 디바이스들 사이의 영역들에 형성될 수 있다.
실시예들은 첨부 도면들과 함께 하기의 상세한 설명에 의해 용이하게 이해될 것이다. 이 설명을 용이하게 하기 위해, 유사한 참조 부호들이 유사한 구성요소들을 가리킨다. 실시예들이 첨부 도면의 도들에서 제한적이 아니라 예시적으로 도시된다.
도 1은 전통적 기법들에 따른 가요성 IC 디바이스의 단면도를 개략적으로 도시한다.
도 2는 어떤 실시예들에 따라, 처리 전의 다중-층 스택의 측단면도를 개략적으로 도시한다.
도 3은 어떤 실시예들에 따라, 처리 전의 다중-디바이스 시스템 온 칩(SOC)의 측단면도를 개략적으로 도시한다.
도 4는 어떤 실시예들에 따라, 다중-디바이스 SOC의 제조 방법의 흐름도를 개략적으로 도시한다.
도 5는 어떤 실시예들에 따라, 본 명세서에 기술된 바와 같은 다중-디바이스 SOC를 포함하는 컴퓨팅 디바이스를 개략적으로 도시한다.
본 개시의 실시예들은 다중-디바이스 SOC들 및 다중-디바이스 SOC들의 제조 방법들을 포함한다. 상이한 반도체 층들을 순차적으로 처리함으로써, 모든 디바이스들이 동일 칩 상에 형성되는, 다중-디바이스 SOC를 제조하는 것이 가능할 수 있다. 이것은 상이한 디바이스들 간의 더 직접적인 접속들을 허용할 수 있고, 다양한 디바이스들에 대한 콘택트들이 동일 평면 상에 공통적으로 위치하도록 허용할 수 있다. 이에 따라 모든 디바이스들에 대한 트랜지스터 접속들은 공통 백플레인을 공유할 수 있다.
다음의 설명에서, 통상의 기술자들이 그들의 작업의 본질을 다른 통상의 기술자들에게 전달하기 위해 통상적으로 채택되는 용어들을 이용하여, 예시적 구현들의 다양한 양태들이 기술될 것이다. 그러나, 본 개시의 실시예들은 기술된 양태들 중 단지 일부에 의해 실시될 수 있다는 것이 통상의 기술자에게 명백할 것이다. 설명의 목적상, 예시적 구현들의 철저한 이해를 제공하기 위해 구체적 수들, 재료들, 및 구성들이 기재된다. 그러나, 본 개시의 실시예들은 그 구체적 양태들 없이 실시될 수 있다는 것이 통상의 기술자에게 명백할 것이다. 다른 경우들에서, 예시적 구현들을 모호하게 하지 않기 위해 공지된 특징들은 생략되거나 또는 간략화된다.
다음의 상세한 설명에서, 본 개시의 일부를 형성하고, 그 전체에 걸쳐서 유사한 번호들이 유사한 부분들을 지시하며, 본 개시의 청구 대상이 실시될 수 있는 실시예들이 예시적으로 도시되는, 첨부 도면들에 대해 참조가 이루어진다. 다른 실시예들이 활용될 수 있으며, 본 개시의 범위로부터 벗어나지 않고 구조적 또는 논리적 변경들이 이루어질 수 있다는 것을 이해해야 한다. 그러므로, 다음의 상세한 설명은 제한적 의미로 받아들여서는 안 되고, 실시예들의 범위는 첨부된 청구항들 및 그들의 균등물들에 의해 정의된다.
본 개시의 목적상, "A 및/또는 B"라는 문구는 (A), (B), 또는 (A 및 B)를 의미한다. 본 개시의 목적상, "A, B 및/또는 C"라는 문구는 (A), (B), (C), (A 및 B), (A 및 C), (B 및 C), 또는 (A, B 및 C)를 의미한다.
본 기재는 탑/바텀(top/bottom), 안/밖(in/out), 및 위/아래(over/under) 등과 같은 관점 기반의 설명들을 사용할 수 있다. 이러한 설명들은, 단지 논의를 용이하게 하는 데 사용되며, 본 명세서에 설명되는 실시예들의 적용을 임의의 특정 배향으로 제한하고자 의도되는 것은 아니다.
설명은 "실시예에서", "실시예들에서", 또는 "어떤 실시예들에서"라는 문구들을 이용할 수 있으며, 이들 각각은 동일 또는 상이한 실시예들 중 하나 이상을 지칭할 수 있다. 더구나, 본 개시의 실시예들과 관련하여 사용되는 바와 같은 "포함하는(comprising)", "포함하는(including)", "갖는(having)" 등의 용어들은 동의어이다.
"와 결합되는"이란 용어가 그 파생어들과 함께 본 명세서에 사용될 수 있다. "결합되는"은 다음 중 하나 이상을 의미할 수 있다. "결합되는"은 두 개 이상의 구성 요소들이 직접적인 물리적 또는 전기적 접촉을 하고 있는 것을 의미할 수 있다. 그러나, "결합되는"은 또한 둘 이상의 요소들이 상호 간접적으로 접촉하지만, 여전히 상호 협조하거나 상호작용함을 의미할 수 있고, 상호 결합되는 것으로 언급되는 요소들 사이에 하나 이상의 다른 요소들이 결합 또는 연결되는 것을 의미할 수 있다. "직접 결합되는"이란 용어는 둘 이상의 요소들이 직접 접촉하는 것을 의미할 수 있다.
다양한 실시예들에서, "제2 피처 상에 형성, 피착, 또는 달리 배치되는 제1 피처"이라는 문구는 제1 피처가 제2 피처 위에 형성, 피착, 또는 배치되는 것을 의미할 수 있고, 제1 피처의 적어도 일부가 제2 피처의 적어도 일부와 직접 접촉(예를 들어, 직접 물리적 및/또는 전기적 접촉)할 수 있거나 간접 접촉(예를 들어, 제1 피처와 제2 피처 사이에 하나 이상의 다른 피처들을 가짐)할 수 있다.
본 명세서에서 사용되는 바와 같이, 용어 "모듈"은 주문형 집적 회로(Application Specific Integrated Circuit, ASIC), 전자 회로, 시스템 온 칩(system-on-chip, SOC), 및/또는 하나 이상의 소프트웨어 또는 펌웨어 프로그램들을 실행하는 프로세서(공유, 전용, 또는 그룹) 및 메모리(공유, 전용, 또는 그룹), 조합적 로직 회로, 및/또는 기술된 기능성을 제공하는 다른 적합한 컴포넌트들을 가리킬 수 있거나, 그것의 일부일 수 있거나, 또는 그것을 포함할 수 있다.
도 1은 전통적 조립 기법들에 따른 가요성 다중-디바이스 시스템(100)을 도시한다. 시스템(100)은 세 개의 집적 회로(IC) 디바이스들(112, 114, 116)을 포함할 수 있다. IC 디바이스들은 임의의 타입의 IC 디바이스를 포함할 수 있고, 각각 실리콘(Si) 로직 디바이스, 인듐 갈륨 아연 산화물(IGZO) 디스플레이 디바이스, 및 갈륨 질화물(GaN) 무선 디바이스 중 하나를 포함할 수 있다. 각각의 IC 디바이스는 하나 이상의 트랜지스터들을 포함할 수 있다. 시스템(100)에 나타낸 구성에서, 디바이스들(112, 114, 116)은 공지된 처리 기법들에 따라 개별적으로 제조된다.
제조 후에, 가요성 다중-디바이스 시스템(100)을 형성하기 위해 디바이스들(112, 114, 116)은 가요성 기판(110)에 이동 및 부착될 수 있다. 디바이스들(112, 114, 116)을 서로 결합하기 위해 디바이스들 사이에 접속들(122, 124)이 형성될 수 있다. 시스템(100)의 구성에서, 디바이스들(112, 114, 116)은 접속들(122, 124)과 일반적으로 동일 평면에서 옆쪽으로 이격되며, 이 접속들은 또한 동일 평면 내의 디바이스들 사이에 형성된다.
도 2는 어떤 실시예들에 따른 디바이스 제조 전의 다중-층 스택(200)을 도시한다. 스택(200)은 휘어질 수 있는 기판(202)을 포함할 수 있다. 휘어질 수 있는 기판은 가요성 유리 재료, 폴리머 재료, 또는 다른 적합한 가요성 기판 재료일 수 있다. 어떤 실시예들에서, 스택은 전통적 실리콘 기판 상에서 처리되고, 그 후 디바이스들이 형성된 후 가요성 기판으로 이동될 수 있다. 층간 유전체(ILD) 재료의 제1 층(204)은 기판(202) 상에 피착될 수 있다. ILD 재료의 제1 층(204) 상에 제1 반도체 층(206)이 피착될 수 있다. 어떤 실시예들에서, 제1 반도체 재료는 디스플레이 디바이스를 형성하기 위해 이용되기 위한 인듐 갈륨 아연 산화물(IGZO)일 수 있다.
스택(200)은 또한 반도체 재료의 제1 층(206) 상에 피착된 ILD 재료의 제2 층(208)을 포함할 수 있다. ILD 재료의 제2 층(208) 상에 반도체 재료의 제2 층(210)이 피착될 수 있다. 반도체 재료의 제2 층(210)은 로직 디바이스를 형성하는 데 사용되기 위한 실리콘(Si) 층을 포함할 수 있다.
스택(200)은 반도체 재료의 제2 층(210) 상에 피착된 ILD 재료의 제3 층(212)을 더 포함할 수 있다. ILD 재료의 제3 층(212) 상에 반도체 재료의 제3 층(214)이 피착될 수 있다. 반도체 재료의 제3 층은 무선 디바이스를 형성하는 데 사용되기 위한 GaN 층을 포함할 수 있다. 어떤 실시예들에서, 반도체 재료의 제3 층은 GaN이 아니라 다른 III-V족 반도체 재료들을 포함할 수 있다.
반도체 재료의 세 개의 층들(206, 210, 214)로 도시되지만, 반도체 재료의 임의의 개수의 층들이, 아래에 논의되는 바와 같이 형성될 디바이스들에 기초하여 스택에 사용될 수 있다. 어떤 실시예들에서, 반도체 재료의 층들(206, 210, 214)은 최대 처리 온도의 순서로 배열될 수 있다. 아래에 논의되는 바와 같이, 이것은 스택 내의 다른 재료의 층들이, 상부 층들(기판으로부터 더 먼 것들)의 처리와 연관된 상승된 처리 온도들로부터 하부 층들(기판에 더 가까운 것들)을 차폐하도록 허용할 수 있다. 이것은 스택 내의 다른 층들에 대한 손상들을 방지하면서 복수의 IC 디바이스들을 형성하기 위해 최대 처리 온도의 순서로 층들의 순차적 처리를 허용할 수 있다. 부가적으로, 어떤 실시예들에서 스택(200)은 동일 반도체 재료의 다중 층들을 포함할 수 있다. 어떤 실시예들에서, 스택(200)은 또한 비정질 실리콘(Si)의 하나 이상의 층들을 포함할 수 있다. 예를 들어, 비정질 Si의 층은 기판(202)과 IGZO 층(206) 사이 또는 IGZO 층(206)과 Si 층(210) 사이에 포함될 수 있다. 그러한 비정질 Si 층은 층간 유전체 재료의 하나 이상의 층들에 의해 다른 반도체 층들로부터 분리될 수 있다. 이러한 층들은 태양 전지들 또는 배터리들을 형성하기 위해 처리될 수 있고, 이것은 전력을 다른 IC 디바이스들에 제공하기 위해 이용될 수 있다. 다른 반도체 층들과 유사하게, 그러한 층들은 태양 전지 및/또는 배터리 또는 다른 전원 디바이스들을 제조하는 것과 연관된 처리 온도들에 따라 스택(200)에 배열될 수 있다.
도 3은 어떤 실시예들에 따른 다중-디바이스 SOC(300)를 도시한다. SOC(300)는 다중-층 스택(200)을 처리함으로써 형성될 수 있다. SOC(300)는 GaN 기반 무선 디바이스(314)를 포함할 수 있다. GaN 무선 디바이스(314)는 공지된 처리 기법들에 따라 스택(200)의 반도체 층(214)을 처리함으로써 형성될 수 있다. 도 5를 참조하여 아래에 더 상세하게 논의되는 바와 같이, GaN 무선 디바이스(314)는 임의의 개수의 통신 프로토콜들에 따라 라디오 기능을 제공할 수 있다. GaN 무선 디바이스(314)로서 도시되지만, 다른 디바이스들이 GaN 층으로부터 형성될 수 있고, GaN과는 다른 재료들이 층(214) 및 후속적으로 디바이스(314)에 사용될 수 있다. GaN 라디오(314)를 형성하는 것과 연관된 최대 처리 온도는 후속의 디바이스들을 형성하는 것과 연관된 최대 처리 온도보다 높을 수 있다. GaN 라디오(314)는 Si 로직 디바이스(310) 및 IGZO 디스플레이 디바이스(306) 전에 형성될 수 있다.
SOC(300)는 GaN 무선 디바이스(314)에 포함되는 트랜지스터들에 대한 전기적 콘택트들을 포함할 수 있다. 이것들은 이미터 콘택트(322), 베이스 콘택트(324), 및 콜렉터 콘택트(326)를 포함할 수 있다. (명료성을 위해) 각각의 콘택트의 단일 사례가 도시되지만, GaN 라디오(314)의 구조에 따라 임의의 개수의 콘택트들이 포함될 수 있다. 아래에 논의될 바와 같이, 각각의 IC 디바이스에 대한 콘택트들은 공통 제조 스킴을 통해 형성될 수 있고 SOC의 공통 백플레인에 위치될 수 있다.
SOC(300)는 GaN 라디오(314)를 Si 로직 디바이스(310)로부터 분리하는 ILD 층(312)을 포함할 수 있다. Si 로직 디바이스(310)는 스택(200)의 반도체 층(210)으로부터 형성될 수 있다. Si 로직 디바이스(310)는 공지된 기법들에 따라 형성될 수 있다. Si 로직 디바이스(310)를 형성할 때, 이전에 형성된 GaN 무선 디바이스(314)는 마스크될 수 있다. Si 로직 디바이스(310)를 형성하는 것은 마스크를 이용하여 GaN 라디오의 일부들을 패터닝하는 것을 포함할 수 있다. Si 로직 디바이스(310)를 형성하는 것은 Si 층(210)을 노출하기 위해 마스크를 이용하여 GaN 층(214) 및 ILD 층(212)의 일부들을 제거하는 것을 포함할 수 있다. 어떤 실시예들에서, Si 로직 디바이스(310)는 프로세서, 메모리, 또는 프로세서와 메모리의 조합을 포함할 수 있다. ILD 층(308)은 IGZO 디스플레이 디바이스(306)로부터 Si 로직 디바이스(310)를 분리할 수 있다. Si 로직 디바이스(310)를 제조하는 것과 연관된 최대 처리 온도는 GaN 무선 디바이스(314)를 형성하는 것과 연관된 최대 온도보다 낮을 수 있지만, IGZO 디스플레이 디바이스(306)를 형성하는 것과 연관된 최대 처리 온도보다 높을 수 있다.
GaN 라디오(314)와 마찬가지로, Si 로직 디바이스(310)는 이미터 콘택트(332), 베이스 콘택트(334), 및 콜렉터 콘택트(336)와 같은 전기적 콘택트들을 포함할 수 있다. (명료성을 위해) 각각의 콘택트의 단일 사례가 도시되지만, Si 로직 디바이스(310)의 구조에 따라 임의의 개수의 콘택트들이 포함될 수 있다.
SOC(300)는 또한 IGZO 디스플레이 디바이스(306)를 포함할 수 있다. Si 로직 디바이스(310)와 마찬가지로, IGZO 디스플레이 디바이스(306)는 IGZO를 처리하기 위한 공지된 동작들에 의해 형성될 수 있다. IGZO 디스플레이 디바이스(306)를 형성하는 것은 GaN 라디오(314) 및/또는 Si 로직 디바이스(310)의 일부들을 마스크하는 것을 포함할 수 있다. 어떤 실시예들에서, GaN 층 및/또는 Si 층의 일부들은 IGZO 디스플레이 디바이스(306)를 형성할 때 제거될 수 있다. IGZO 디스플레이 디바이스(306)를 형성하는 것과 연관된 최대 처리 온도는 GaN 무선 디바이스(314) 또는 Si 로직 디바이스(310) 중 어느 하나를 형성하는 것과 연관된 최대 온도보다 낮을 수 있다. SOC(300)는 IGZO 디스플레이 디바이스(306)를 기판(302)으로부터 분리하는 ILD 층(304)을 포함할 수 있다.
위에서 논의한 디바이스들과 마찬가지로, IGZO 디스플레이 디바이스(306)는 이미터 콘택트(342), 베이스 콘택트(344), 및 콜렉터 콘택트(346)와 같은 전기적 콘택트들을 포함할 수 있다. (명료성을 위해) 각각의 콘택트의 단일 사례가 도시되지만, IGZO 디스플레이 디바이스(306)의 구조에 따라 임의의 개수의 콘택트들이 포함될 수 있다.
어떤 실시예들에서, SOC(300)는 휘어질 수 있는 기판(302) 상에 직접 형성될 수 있다. 다른 실시예에서, 다중-층 스택(200)이 (Si 기판과 같은) 상대적으로 강성 기판에 부착되어 있는 동안 다양한 디바이스들(314, 310, 306)이 형성될 수 있고 그리고 나서 제조 후 휘어질 수 있는 기판(302) 상에 이동될 수 있다. 세 개의 상이한 IC 디바이스들로 도시되지만, SOC(300)는 더 많거나 적은 IC 디바이스들을 가질 수 있다. SOC는 또한 하나 초과의 단일 타입의 디바이스들을 포함할 수 있다. 이것은 단일 층의 재료에 다중 디바이스들을 형성함(예를 들어, Si 층(210) 내에 다중 프로세서들을 형성함)으로써, 또는 동일 재료의 다중 층들을 포함하고 개별 디바이스들을 형성하기 위해 그들을 개별적으로 처리함으로써 달성될 수 있다.
그러므로, SOC(300)는 모든 IC 디바이스들(306, 310, 314)이 공통 칩 상에 위치하는 다중-층 디바이스를 제공할 수 있다. 이러한 방식으로, 모든 디바이스들에 대한 접속들이 공통 공정에서 형성될 수 있음으로써, 다중 디바이스들에 대한 콘택트들을 형성하기 위해 단지 단일 금속화 동작이 필요하게 된다. 게다가, 모든 디바이스들에 대한 콘택트들이 SOC(300)의 공통 백플레인에 위치될 수 있다.
어떤 실시예들에서, 휘어질 수 있는 기판(302)은, SOC(300)가 하나의 의복 또는 다른 형태의 착용가능 디바이스에 통합될 수 있도록, 직물 재료일 수 있다. 어떤 실시예들에서, 휘어질 수 있는 기판(302)은, SOC(300)를 하나의 의복 또는 다른 형태의 착용가능 디바이스에 통합하기 위해, 직물 재료에 부착될 수 있다.
어떤 실시예들에서, SOC(300)는 배터리, 태양 전지, 또는 다른 전원을 더 포함할 수 있다. 전원은 다양한 IC 디바이스들에 결합될 수 있어서 거기에 전력을 제공한다. 어떤 실시예들에서, 전원은 예컨대 스택(200)을 참조하여 이전에 논의된 바와 같이 비정질 실리콘의 층으로부터, 디바이스의 층으로서 형성될 수 있다.
도 4는 어떤 실시예들에 따라, 다중-디바이스 SOC의 제조 방법(400)의 흐름도를 도시한다. 방법(400)은 402에서 기판 상에 제1 반도체 재료를 피착하는 것으로 시작할 수 있다. 임의의 적합한 기법이 이 동작을 수행하기 위해 이용될 수 있다. 이것은 기판 상에 직접 제1 반도체 재료를 피착하는 것, 또는 반도체 재료와 기판 사이에 있는 층(예컨대 ILD 재료의 층) 상에 제1 반도체를 피착하는 것을 포함할 수 있다.
방법(400)은 404에서 제1 반도체 재료 상에 유전체 재료의 층을 피착하는 것으로 계속될 수 있다. 임의의 적합한 기법이 이 동작을 수행하기 위해 이용될 수 있다. 이것은 반도체 재료 상에 직접 유전체 재료를 피착하는 것을 포함할 수 있거나, 또는 그것은 반도체 재료와 직접 또는 간접적으로 접촉하는 층 상에 유전체 재료를 피착하는 것을 포함할 수 있다.
방법(400)은 406에서 유전체 재료 상에 제2 반도체 재료를 피착하는 것으로 계속될 수 있다. 임의의 적합한 기법이 이 동작을 수행하기 위해 이용될 수 있다. 이것은 유전체 층 상에, 또는 제2 반도체 재료와 유전체 층 사이의 층 상에 직접 제2 반도체 재료를 피착하는 것을 포함할 수 있다.
일반적으로, 동작들(402 내지 406)은 스택 제조 동작들이라고 간주될 수 있고, 미래의 처리를 위해 다중-층 스택을 형성하는 것을 수반할 수 있다. 이것은 도 2의 스택(200)과 같은 스택을 형성하는 것에 대응할 수 있다. 단지 두 개의 반도체 재료 층들이 논의되지만, 임의의 개수가 이용될 수 있다 (예를 들어, 세 개의 반도체 층들이 도 2에 도시된다). 동작들(404, 406)은 추가적 반도체 층들로 스택을 형성하도록 반복될 수 있다. 어떤 실시예들에서, 반도체 층들의 개수는 제조될 IC 디바이스들의 개수에 대응할 수 있다. 어떤 실시예들에서, 다중 IC 디바이스들은 반도체 재료의 단일 층 내에 제조될 수 있다.
방법(400)은 제2 반도체 재료를 처리함으로써 제1 IC 디바이스가 형성되는 408에서 계속될 수 있다. 임의의 적합한 기법들이 제1 IC 디바이스를 형성하기 위해 이용될 수 있다. 이 동작은 IC 디바이스 제조와 연관된 복수의 서브-동작들을 포함할 수 있다. 처리중인 반도체 재료 및 형성중인 IC 디바이스의 타입에 따라 특정 서브-동작들이 변화할 것이다. 일반적으로, 층들은, 바텀으로부터 위로 피착되고, 스택을 구축하고, 그 후 후속적으로 탑으로부터 아래로 처리된다. 이러한 방식으로, 피착된 마지막 층이 첫 번째 처리되는 층일 수 있다. 어떤 실시예들에서, (예컨대 최대 처리 온도와 같은) 더 높은 처리 온도들과 연관된 처리 동작들이 더 낮은 처리 온도들과 연관된 처리 동작들 전에 완료될 수 있도록, 층들이 배열될 수 있다. 이 방식으로, (기판으로부터 가장 먼) 최상위 반도체 층은 최고 처리 온도들과 연관될 수 있는 반면에, (기판에 가장 근접한) 최하위 반도체 층은 최저 처리 온도들과 연관될 수 있다. 개재 층들이 (낮은 처리 온도들과 연관된) 하위 반도체 층들을, 상위 반도체 층들의 처리와 연관된 높은 처리 온도들로부터 차폐할 수 있다.
방법(400)은 제1 반도체 재료를 처리함으로써 제2 IC 디바이스가 형성되는 410에서 계속될 수 있다. 임의의 적합한 기법들이 제2 IC 디바이스를 형성하기 위해 이용될 수 있다. 이 동작은 IC 디바이스 제조와 연관된 복수의 서브-동작들을 포함할 수 있다. 처리중인 반도체 재료 및 형성중인 IC 디바이스의 타입에 따라 특정 서브-동작들이 변화할 것이다. 전술한 바와 같이, 동작 410과 연관된 최대 처리 온도는 동작 408과 연관된 최대 처리 온도보다 낮을 수 있다.
단지 두 개의 처리 동작들(408, 410)이 나타내어지지만, 임의의 개수의 처리 동작들이 이용될 수 있다. 위에서 논의된 바와 같이, 반도체 재료의 두 개 초과의 층들이 이용될 수 있다. 어떤 실시예들에서, 적어도 하나의 처리 동작이 IC 디바이스를 형성하기 위한 각각의 반도체 층과 연관될 수 있다. 어떤 실시예들에서, 하나 초과의 처리 동작이, 단일 층 내에 다중 IC 디바이스들을 형성하기 위해 단일 반도체 층과 연관될 수 있다. 어떤 실시예들에서, 상이한 IC 디바이스들을 형성하기 위해 상이한 처리 동작들을 수행하는 것보다 오히려, 단일 처리 동작을 통해 동시에 단일 층에 다중 IC 디바이스들을 형성하는 것이 가능할 수 있다.
모든 IC 디바이스들이 형성된 후, 금속화 공정이 상이한 IC 디바이스들에 대한 전기적 접속들을 형성하기 위해 이용될 수 있다. 이것은 도 3을 참조하여 이전에 논의된 것들과 같은 콘택트들을 형성하는 것을 포함할 수 있다. 이 방식으로, 모든 IC 디바이스들에 대한 콘택트들을 형성하기 위해 단일 금속화 공정이 이용될 수 있다. 이것은 또한 모든 콘택트들이 SOC의 공통 백플레인에 위치하도록 허용할 수 있다.
본 개시의 실시예들은 원하는 대로 구성하기 위해 임의의 적합한 하드웨어 및/또는 소프트웨어를 이용하여 시스템에 구현될 수 있다. 도 5는 어떤 실시예들에 따라, 본 명세서에 기술된 바와 같은 SOC 조립체(예를 들어, 도 3의 SOC(300))를 포함하는 컴퓨팅 디바이스(500)를 개략적으로 도시한다. 컴퓨팅 디바이스(500)는 마더보드(502)와 같은 보드를 수용하기 위한 하우징을 포함할 수 있다. 마더보드(502)는 프로세서(504) 및 적어도 하나의 통신 칩(506)을 포함한, 그러나 이에 한정되지 않는, 다수의 컴포넌트들을 포함할 수 있다. 프로세서(504)는 마더보드(502)에 물리적으로 그리고 전기적으로 결합될 수 있다. 어떤 구현들에서, 적어도 하나의 통신 칩(506)이 또한 마더보드(502)에 물리적으로 그리고 전기적으로 결합될 수 있다. 추가적 구현들에서, 통신 칩(506)은 프로세서(504)의 일부일 수 있다. 어떤 실시예들에서, 컴퓨팅 디바이스(500)의 일부들은 상이한 가요성 SOC들을 포함할 수 있다. 어떤 실시예들에서, 모든 컴포넌트들은 단일 가요성 SOC에 통합될 수 있다. 이에 따라, 어떤 실시예들에서, 마더보드(502)는 가요성 디바이스일 수 있다. 도시된 바와 같이, 통신 칩(506) 외에, 컴퓨팅 디바이스(500)는 라디오(508)를 포함할 수 있다. 도시된 바와 같이, 라디오(508)와 프로세서(504)는 SOC(300)와 같은 SOC로서 형성될 수 있다.
그것의 애플리케이션들에 따라, 컴퓨팅 디바이스(500)는 마더보드(502)에 물리적으로 그리고 전기적으로 결합될 수 있거나 또는 결합될 수 없는 다른 컴포넌트들을 포함할 수 있다. 이들 다른 컴포넌트들은 휘발성 메모리(예를 들어, DRAM), 비휘발성 메모리(예를 들어, ROM), 플래시 메모리, 그래픽 프로세서, 디지털 신호 프로세서, 암호 프로세서, 칩세트, 안테나, 디스플레이, 터치스크린 디스플레이, 터치스크린 제어기, 배터리, 오디오 코덱, 비디오 코덱, 전력 증폭기, 글로벌 위치결정 시스템(Global Positioning System, GPS) 디바이스, 나침반, 가이거 카운터(Geiger counter), 가속도계, 자이로스코프, 스피커, 카메라, 및 대용량 스토리지 디바이스(예컨대, 하드 디스크 드라이브, 컴팩트 디스크(Compact Disk, CD), 디지털 다기능 디스크(Digital Versatile Disk, DVD), 등)를 포함할 수 있지만 이에 한정되지 않는다.
통신 칩(506) 또는 라디오(508)는 컴퓨팅 디바이스(500)로의 그리고 그로부터의 데이터 전송을 위한 무선 통신을 가능하게 할 수 있다. 용어 "무선(wireless)" 및 그 파생어들은, 비-고체 매체를 통한 변조된 전자기 방사(electromagnetic radiation)를 이용하여 데이터를 통신할 수 있는 회로들, 디바이스들, 시스템들, 방법들, 기법들, 통신 채널들, 등을 기술하기 위해 이용될 수 있다. 용어는 연관된 디바이스들이 임의의 배선들을 포함하지 않음을 암시하지 않지만, 어떤 실시예들에서는 그렇지 않을 수 있을 것이다. 통신 칩(506)은, Wi-Fi(IEEE　802.11 계열)를 포함하는 전기 전자 기술자 협회(Institute for Electrical and Electronic Engineers, IEEE) 표준들, IEEE　802.16 표준들(예를 들어, IEEE　802.16-2005 개정), 임의의 개정들, 업데이트들 및/또는 정정들과 함께 하는 롱 텀 에볼루션(Long-Term Evolution, LTE) 프로젝트(예를 들어, 진보된 LTE 프로젝트, 울트라 모바일 광대역(Ultra Mobile Broadband, UMB) 프로젝트("3GPP2"라고도 지칭됨), 등)을 포함한, 그러나 이에 한정되지 않는, 다수의 무선 표준들 또는 프로토콜들 중 임의의 것을 구현할 수 있다. IEEE 802.16 호환 BWA 네트워크들은 일반적으로 WiMAX 네트워크들로서 지칭되는데, 이것은 Worldwide Interoperability for Microwave Access(마이크로파 액세스의 전세계적 상호운용)를 의미하는 두문자어이고, IEEE 802.16 표준들에 대한 적합성 및 상호운용성 테스트들을 통과한 제품들을 위한 인증 마크이다. 통신 칩(506) 또는 라디오(508)는 모바일 통신을 위한 글로벌 시스템(Global System for Mobile Communication, GSM), 범용 패킷 라디오 서비스(General Packet Radio Service, GPRS), 유니버설 모바일 원격통신 시스템(Universal Mobile Telecommunications System, UMTS), 고속 패킷 액세스(High Speed Packet Access, HSPA), 진화된 HSPA(Evolved HSPA, E-HSPA), 또는 LTE 네트워크에 따라 동작할 수 있다. 통신 칩(506)은 GSM 에볼루션을 위한 증강된 데이터(Enhanced Data for GSM Evolution, EDGE), GSM EDGE 라디오 액세스 네트워크(GSM EDGE Radio Access Network, GERAN), 유니버설 지상파 라디오 액세스 네트워크(Universal Terrestrial Radio Access Network, UTRAN), 또는 진화된(Evolved) UTRAN(E-UTRAN)에 따라 동작할 수 있다. 통신 칩(506) 및 라디오(508)는 코드 분할 다중 액세스(Code Division Multiple Access, CDMA), 시분할 다중 액세스(Time Division Multiple Access, TDMA), 디지털 증강 무선방식 원격통신(Digital Enhanced Cordless Telecommunications, DECT), 진화-데이터 최적화(Evolution-Data Optimized, EV-DO), 이들의 파생물들뿐만 아니라, 3G, 4G, 5G 및 그 이상으로서 지정되는 임의의 다른 무선 프로토콜들에 따라 동작할 수 있다. 통신 칩(506) 및 라디오(508)는 다른 실시예들에서 다른 무선 프로토콜들에 따라 동작할 수 있다.
컴퓨팅 디바이스(500)는 복수의 통신 칩들(506)을 포함할 수 있다. 예를 들어, 제1 통신 칩(506)은 Wi-Fi 및 Bluetooth와 같은 단거리 무선 통신에 전용일 수 있으며, 제2 통신 칩(506)은 GPS, EDGE, GPRS, CDMA, WiMAX, LTE, EV-DO, 및 기타 등등과 같은 장거리 무선 통신에 전용일 수 있다. 도시된 바와 같이, 컴퓨팅 디바이스(500)는 하나 이상의 라디오(508)뿐만 아니라 하나 이상의 통신 칩들(506)을 포함할 수 있다.
컴퓨팅 디바이스(500)의 프로세서(504)는 SOC(예를 들어, 본 명세서에 기술된 바와 같은 SOC(300))에 패키지될 수 있다. 예를 들어, 프로세서(504)는 Si 로직 디바이스(310)와 교신할 수 있다. SOC와 마더보드(502)는 BGA 볼들 또는 다른 상호접속 구조체들과 같은 패키지-레벨 상호접속들을 이용하여 함께 결합될 수 있다. 어떤 실시예들에서, 마더보드(502)는 가요성 디바이스일 수 있다. "프로세서(processor)"라는 용어는, 레지스터들 및/또는 메모리로부터의 전자적 데이터를 처리하여 그 전자적 데이터를 레지스터들 및/또는 메모리에 저장될 수 있는 다른 전자적 데이터로 변환하는 임의의 디바이스 또는 디바이스의 일부를 지칭할 수 있다.
통신 칩(506) 또는 라디오(508)는 또한 본 명세서에 기술된 바와 같은 SOC(예를 들어, SOC(300))의 일부일 수 있다. 추가적 구현들에서, 컴퓨팅 디바이스(500) 내에 수용된 다른 컴포넌트(예를 들어, 메모리 디바이스 또는 다른 집적 회로 디바이스)는 본 명세서에 기술된 바와 같은 SOC(예를 들어, SOC(300))의 일부일 수 있다. 일 구현에서, 모든 IC 디바이스들은 가요성 컴퓨팅 디바이스를 형성하기 위해 하나 이상의 SOC들의 일부일 수 있다.
다양한 구현들에서, 컴퓨팅 디바이스(500)는 랩탑, 넷북, 노트북, ultrabook™, 스마트폰, 태블릿, 개인용 정보 단말기(personal digital assistant, PDA), 울트라 모바일 PC, 모바일 전화, 데스크탑 컴퓨터, 서버, 프린터, 스캐너, 모니터, 셋탑 박스, 오락 제어 유닛, 디지털 카메라, 휴대형 음악 재생기, 또는 디지털 비디오 레코더일 수 있다. 추가적 구현들에서, 컴퓨팅 디바이스(500)는 데이터를 처리하는 임의의 다른 전자 디바이스일 수 있다. 추가적 구현들에서, 컴퓨팅 디바이스(500)는 하나의 의복 또는 다른 형태의 착용가능 디바이스에 통합될 수 있다.
청구 대상을 이해하는 데 있어서 가장 도움이 되는 방식으로, 다양한 동작들이 여러 개별 동작들로서 차례로 기재된다. 그러나, 기재의 순서는, 이러한 동작들이 반드시 순서에 의존함을 의미하는 것으로 해석되어서는 안 된다.
예들
비-제한적 예들의 일부가 아래에 제공된다.
예 1은 가요성 집적 회로(IC) 장치로서: 가요성 기판; 상기 가요성 기판 상에 배치된 제1 반도체 재료를 포함하는 제1 IC 디바이스; 상기 제1 IC 디바이스 상에 배치된 유전체 재료의 제1 층; 및 상기 유전체 재료의 제1 층 상에 배치된 제2 반도체 재료를 포함하는 제2 IC 디바이스를 포함하는, 장치를 포함한다.
예 2는 상기 제2 IC 디바이스 상에 배치된 유전체 재료의 제2 층; 및 상기 유전체 재료의 제2 층 상에 배치된 제3 IC 디바이스를 더 포함하는, 예 1의 장치를 포함한다.
예 3은 상기 제3 IC 디바이스는 라디오 주파수 디바이스를 포함하는, 예 2의 장치를 포함한다.
예 4는 상기 제1 IC 디바이스와 연관된 트랜지스터에 전기적으로 결합된 제1 콘택트; 및 상기 제2 IC 디바이스와 연관된 트랜지스터에 전기적으로 결합된 제2 콘택트를 더 포함하고; 상기 제1 콘택트 및 상기 제2 콘택트는 실질적으로 동일 평면 내에 위치하는, 예 1의 장치를 포함한다.
예 5는 상기 제2 IC 디바이스는 실리콘-기반 로직 디바이스를 포함하는, 예 1 내지 예 4 중 임의의 예의 장치를 포함한다.
예 6은 상기 제1 IC 디바이스는 디스플레이 디바이스를 포함하는, 예 1 내지 예 4 중 임의의 예의 장치를 포함한다.
예 7은 상기 제1 IC 디바이스는 인듐 갈륨 아연 산화물 기반 디바이스인, 예 1 내지 예 4 중 임의의 예의 장치를 포함한다.
예 8은 상기 가요성 기판은 직물 재료인, 예 1 내지 예 4 중 임의의 예의 장치를 포함한다.
예 9는 상기 제1 IC 디바이스에 결합된 비정질 실리콘 층을 더 포함하는, 예 1 내지 예 4 중 임의의 예의 장치를 포함한다.
예 10은 가요성 디바이스를 제조하는 방법으로서: 기판 상에 제1 반도체 재료의 층을 피착하는 단계; 상기 제1 반도체 재료 상에 유전체 재료의 제1 층을 피착하는 단계; 상기 유전체 재료의 제1 층 상에 제2 반도체 재료의 층을 피착하는 단계; 제1 집적 회로(IC) 디바이스를 형성하기 위해 상기 제2 반도체 재료를 처리하는 단계; 및 제2 IC 디바이스를 형성하기 위해 상기 제1 반도체 재료를 처리하는 단계를 포함하고; 상기 제1 반도체 재료와 상기 제2 반도체 재료는 상이한 화학 조성들을 갖는, 방법을 포함한다.
예 11은 상기 제2 반도체 재료 상에 유전체 재료의 제2 층을 피착하는 단계; 상기 유전체 재료의 제2 층 상에 제3 반도체 재료의 층을 피착하는 단계; 및 제3 IC 디바이스를 형성하기 위해 상기 제3 반도체 재료를 처리하는 단계를 더 포함하는, 예 10의 방법을 포함한다.
예 12는 상기 제3 IC 디바이스는 상기 제1 IC 디바이스 전에 형성되는, 예 11의 방법을 포함한다.
예 13은 상기 제3 IC 디바이스를 형성하는 단계와 연관된 최대 처리 온도는 상기 제1 IC 디바이스를 형성하는 단계와 연관된 최대 처리 온도보다 높은, 예 12의 방법을 포함한다.
예 14는 상기 제3 반도체 재료는 상기 제1 및 제2 반도체 재료와는 상이한 화학 조성들을 갖는, 예 11의 방법을 포함한다.
예 15는 상기 제1 IC 디바이스는 상기 제2 IC 디바이스 전에 형성되는, 예 10 내지 예 14 중 임의의 예의 방법을 포함한다.
예 16은 상기 제1 IC 디바이스를 형성하는 단계와 연관된 최대 처리 온도는 상기 제2 IC 디바이스를 형성하는 단계와 연관된 최대 처리 온도보다 높은, 예 15의 방법을 포함한다.
예 17은 상기 제1 및 제2 IC 디바이스와 연관된 콘택트들이 실질적으로 동일 평면에 위치하도록, 상기 제1 및 제2 IC 디바이스와 연관된 트랜지스터들에 전기적 접속들을 형성하는 단계를 더 포함하는, 예 10 내지 예 14 중 임의의 예의 방법을 포함한다.
예 18은 복수의 상기 층들을 가요성 기판에 전사하는 단계를 더 포함하는, 예 10 내지 예 14 중 임의의 예의 방법을 포함한다.
예 19는 상기 제1 및 제2 반도체 재료들은 모두 실리콘(Si), 인듐 갈륨 아연 산화물(IGZO), 및 갈륨 질화물(GaN)을 포함하는 목록으로부터 선택되는, 예 10의 방법을 포함한다.
예 20은 상기 제2 IC 디바이스를 형성하기 위해 상기 제1 반도체 재료를 처리하는 단계는 마스킹 공정을 이용하여 상기 제1 IC 디바이스를 패터닝하는 단계를 포함하는, 예 10 내지 예 14 중 임의의 예의 방법을 포함한다.
예 21은 가요성 컴퓨팅 디바이스로서: 가요성 기판; 상기 가요성 기판 상에 배치된 제1 IC 디바이스; 상기 제1 IC 디바이스 상에 배치된 유전체 재료의 제1 층; 상기 유전체 재료의 제1 층 상에 배치된 제2 IC 디바이스; 및 상기 제1 및 제2 IC 디바이스에 결합된 전원을 포함하는, 컴퓨팅 디바이스를 포함한다.
예 22는 상기 가요성 기판은 상기 디바이스의 제1 면을 정의하고, 상기 디바이스는 상기 제1 면에 대향하여 배치되는 상기 디바이스의 제2 면 상에 배치되는 복수의 콘택트들을 더 포함하는, 예 21의 컴퓨팅 디바이스를 포함한다.
예 23은 상기 컴퓨팅 디바이스는 의복에 내장되는, 예 21의 컴퓨팅 디바이스를 포함한다.
예 24는 상기 제1 IC 디바이스는 디스플레이를 포함하고, 상기 제2 IC 디바이스는 실리콘 기반 로직 또는 갈륨 질화물 기반 무선 디바이스 중 하나를 포함하는, 예 21의 컴퓨팅 디바이스를 포함한다.
예 25는 상기 컴퓨팅 디바이스는 상기 기판과 결합된 안테나, 디스플레이, 터치스크린 디스플레이, 터치스크린 제어기, 배터리, 오디오 코덱, 비디오 코덱, 전력 증폭기, 글로벌 위치결정 시스템 (GPS) 디바이스, 나침반, 가이거(Geiger) 카운터, 가속도계, 자이로스코프, 스피커, 카메라 중 하나 이상을 포함하는 모바일 컴퓨팅 디바이스인, 예 21 내지 예 24 중 임의의 예의 컴퓨팅 디바이스를 포함한다.
다양한 실시예들이, 접속사 형태 (및) 그 이상으로 기술되는(예를 들어, "및"은 "및/또는"일 수도 있음) 실시예들의 대안적 (또는) 실시예들을 포함하는, 전술한 실시예들의 임의의 적합한 조합을 포함할 수 있다. 더구나, 어떤 실시예들은 실행될 때 임의의 전술한 실시예들의 액션들을 유발하는 명령어들을 저장한 하나 이상의 제조물들(예를 들어, 비일시적 컴퓨터 판독가능 매체)을 포함할 수 있다. 더욱이, 어떤 실시예들은 전술한 실시예들의 다양한 동작들을 실행하기 위한 임의의 적합한 수단을 갖는 장치들 또는 시스템들을 포함할 수 있다.
요약서에 기재되는 것을 포함하여, 예시된 구현들의 이상의 설명은, 총망라적이도록, 또는 본 개시의 실시예들을 개시되는 그 정확한 형태들로 한정하도록 의도되지 않는다. 예시적 목적을 위해 특정 구현들 및 예들이 본 명세서에 기술되지만, 관련 기술분야의 통상의 기술자들이 인식할 바와 같이, 본 개시의 범위 내에서 다양한 등가적인 변경들이 가능하다.
이러한 변경들은 위의 상세한 설명에 비추어 본 개시의 실시예들에 대해 이루어질 수 있다. 다음의 청구항들에 사용되는 용어들은 본 개시의 다양한 실시예들을 명세서 및 청구항들에 개시되는 특정 구현들에 제한하는 것으로 해석되지 않아야 한다. 오히려, 범위는 청구범위 해석에 관하여 확립된 원칙들에 따라 해석될 다음의 청구항들에 의해 전적으로 결정되어야 한다.

Claims (25)

  1. 가요성 집적 회로(IC) 장치로서:
    가요성 기판;
    상기 가요성 기판 상에 배치된 제1 반도체 재료를 포함하는 제1 IC 디바이스;
    상기 제1 IC 디바이스 상에 배치된 유전체 재료의 제1 층;
    상기 유전체 재료의 제1 층 상에 배치된 제2 반도체 재료를 포함하는 제2 IC 디바이스;
    상기 제1 IC 디바이스와 연관된 트랜지스터에 전기적으로 결합된 제1 콘택트; 및
    상기 제2 IC 디바이스와 연관된 트랜지스터에 전기적으로 결합된 제2 콘택트
    를 포함하고,
    상기 제1 콘택트 및 상기 제2 콘택트는 동일 평면 내에 위치하는, 가요성 IC 장치.
  2. 제1항에 있어서,
    상기 제2 IC 디바이스 상에 배치된 유전체 재료의 제2 층; 및
    상기 유전체 재료의 제2 층 상에 배치된 제3 IC 디바이스를 더 포함하는, 가요성 IC 장치.
  3. 제2항에 있어서, 상기 제3 IC 디바이스는 라디오 주파수 디바이스를 포함하는, 가요성 IC 장치.
  4. 삭제
  5. 제1항에 있어서, 상기 제2 IC 디바이스는 실리콘-기반 로직 디바이스를 포함하는, 가요성 IC 장치.
  6. 제1항에 있어서, 상기 제1 IC 디바이스는 디스플레이 디바이스를 포함하는, 가요성 IC 장치.
  7. 제1항에 있어서, 상기 제1 IC 디바이스는 인듐 갈륨 아연 산화물 기반 디바이스인, 가요성 IC 장치.
  8. 제1항에 있어서, 상기 가요성 기판은 직물 재료(textile material)인, 가요성 IC 장치.
  9. 제1항에 있어서, 상기 제1 IC 디바이스에 결합된 비정질 실리콘 층을 더 포함하는, 가요성 IC 장치.
  10. 가요성 디바이스를 제조하는 방법으로서:
    기판 상에 제1 반도체 재료의 층을 피착하는 단계;
    상기 제1 반도체 재료 상에 유전체 재료의 제1 층을 피착하는 단계;
    상기 유전체 재료의 제1 층 상에 제2 반도체 재료의 층을 피착하는 단계;
    제1 집적 회로(IC) 디바이스를 형성하기 위해 상기 제2 반도체 재료를 처리하는 단계; 및
    제2 IC 디바이스를 형성하기 위해 상기 제1 반도체 재료를 처리하는 단계
    를 포함하고;
    상기 제1 반도체 재료와 상기 제2 반도체 재료는 상이한 화학 조성들을 갖는, 방법.
  11. 제10항에 있어서,
    상기 제2 반도체 재료 상에 유전체 재료의 제2 층을 피착하는 단계;
    상기 유전체 재료의 제2 층 상에 제3 반도체 재료의 층을 피착하는 단계; 및
    제3 IC 디바이스를 형성하기 위해 상기 제3 반도체 재료를 처리하는 단계를 더 포함하는, 방법.
  12. 제11항에 있어서, 상기 제3 IC 디바이스는 상기 제1 IC 디바이스 전에 형성되는, 방법.
  13. 제12항에 있어서, 상기 제3 IC 디바이스를 형성하는 단계와 연관된 최대 처리 온도는 상기 제1 IC 디바이스를 형성하는 단계와 연관된 최대 처리 온도보다 높은, 방법.
  14. 제11항에 있어서, 상기 제3 반도체 재료는 상기 제1 및 제2 반도체 재료와는 상이한 화학 조성들을 갖는, 방법.
  15. 제10항에 있어서, 상기 제1 IC 디바이스는 상기 제2 IC 디바이스 전에 형성되는, 방법.
  16. 제15항에 있어서, 상기 제1 IC 디바이스를 형성하는 단계와 연관된 최대 처리 온도는 상기 제2 IC 디바이스를 형성하는 단계와 연관된 최대 처리 온도보다 높은, 방법.
  17. 제10항에 있어서, 상기 제1 및 제2 IC 디바이스와 연관된 콘택트들이 동일 평면 내에 위치하도록, 상기 제1 및 제2 IC 디바이스와 연관된 트랜지스터들에 전기적 접속들을 형성하는 단계를 더 포함하는, 방법.
  18. 제10항에 있어서,
    복수의 상기 층들을 가요성 기판에 전사(transferring)하는 단계를 더 포함하는, 방법.
  19. 제10항에 있어서, 상기 제1 및 제2 반도체 재료들은 모두 실리콘(Si), 인듐 갈륨 아연 산화물(IGZO), 및 갈륨 질화물(GaN)을 포함하는 목록으로부터 선택되는, 방법.
  20. 제10항에 있어서, 상기 제2 IC 디바이스를 형성하기 위해 상기 제1 반도체 재료를 처리하는 단계는 마스킹 공정을 이용하여 상기 제1 IC 디바이스를 패터닝하는 단계를 포함하는, 방법.
  21. 가요성 컴퓨팅 디바이스로서:
    가요성 기판;
    상기 가요성 기판 상에 배치된 제1 IC 디바이스;
    상기 제1 IC 디바이스 상에 배치된 유전체 재료의 제1 층;
    상기 유전체 재료의 제1 층 상에 배치된 제2 IC 디바이스;
    상기 제1 및 제2 IC 디바이스에 결합된 전원;
    상기 제1 IC 디바이스와 연관된 트랜지스터에 전기적으로 결합된 제1 콘택트; 및
    상기 제2 IC 디바이스와 연관된 트랜지스터에 전기적으로 결합된 제2 콘택트
    를 포함하고,
    상기 제1 콘택트 및 상기 제2 콘택트는 동일 평면 내에 위치하는, 가요성 컴퓨팅 디바이스.
  22. 제21항에 있어서, 상기 가요성 기판은 상기 디바이스의 제1 면을 정의하고, 상기 디바이스는 상기 제1 면에 대향하여 배치되는 상기 디바이스의 제2 면 상에 배치되는 복수의 콘택트들을 더 포함하는, 가요성 컴퓨팅 디바이스.
  23. 제21항에 있어서, 상기 컴퓨팅 디바이스는 의복에 내장(incorporated)되는, 가요성 컴퓨팅 디바이스.
  24. 제21항에 있어서, 상기 제1 IC 디바이스는 디스플레이를 포함하고, 상기 제2 IC 디바이스는 실리콘 기반 로직 또는 갈륨 질화물 기반 무선 디바이스 중 하나를 포함하는, 가요성 컴퓨팅 디바이스.
  25. 제21항에 있어서,
    상기 컴퓨팅 디바이스는 상기 기판과 결합된 안테나, 디스플레이, 터치스크린 디스플레이, 터치스크린 제어기, 배터리, 오디오 코덱, 비디오 코덱, 전력 증폭기, 글로벌 위치결정 시스템 (GPS) 디바이스, 나침반, 가이거(Geiger) 카운터, 가속도계, 자이로스코프, 스피커, 카메라 중 하나 이상을 포함하는 모바일 컴퓨팅 디바이스인, 가요성 컴퓨팅 디바이스.
KR1020167022976A 2014-03-27 2014-03-27 다중-디바이스 가요성 전자 시스템 온 칩(soc) 공정 통합 KR102153466B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/032037 WO2015147835A1 (en) 2014-03-27 2014-03-27 Multi-device flexible electronics system on a chip (soc) process integration

Publications (2)

Publication Number Publication Date
KR20160136293A KR20160136293A (ko) 2016-11-29
KR102153466B1 true KR102153466B1 (ko) 2020-09-08

Family

ID=54196152

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167022976A KR102153466B1 (ko) 2014-03-27 2014-03-27 다중-디바이스 가요성 전자 시스템 온 칩(soc) 공정 통합

Country Status (7)

Country Link
US (1) US10050015B2 (ko)
EP (1) EP3123507A4 (ko)
JP (1) JP6381004B2 (ko)
KR (1) KR102153466B1 (ko)
CN (1) CN106030787B (ko)
TW (1) TWI576998B (ko)
WO (1) WO2015147835A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020245695A1 (ko) 2019-06-07 2020-12-10
WO2021074737A1 (ja) 2019-10-17 2021-04-22 株式会社半導体エネルギー研究所 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009135350A (ja) * 2007-12-03 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5901041A (en) * 1997-12-02 1999-05-04 Northern Telecom Limited Flexible integrated circuit package
US6455398B1 (en) * 1999-07-16 2002-09-24 Massachusetts Institute Of Technology Silicon on III-V semiconductor bonding for monolithic optoelectronic integration
WO2004017410A1 (ja) * 2002-08-19 2004-02-26 Seiko Epson Corporation 強誘電体メモリおよびその製造方法
US7453129B2 (en) * 2002-12-18 2008-11-18 Noble Peak Vision Corp. Image sensor comprising isolated germanium photodetectors integrated with a silicon substrate and silicon circuitry
US9153645B2 (en) * 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US7535089B2 (en) * 2005-11-01 2009-05-19 Massachusetts Institute Of Technology Monolithically integrated light emitting devices
JP2009164160A (ja) * 2007-12-28 2009-07-23 Panasonic Corp 半導体デバイス積層体および実装方法
US20090168374A1 (en) * 2008-01-02 2009-07-02 Clayton James E Thin multi-chip flex module
FR2933232B1 (fr) * 2008-06-30 2010-10-29 Soitec Silicon On Insulator Procede de fabrication de dispositifs semi-conducteurs,et structure semi-conductrice obtenue par un tel procede
US8399889B2 (en) * 2009-11-09 2013-03-19 Solarmer Energy, Inc. Organic light emitting diode and organic solar cell stack
SG2014013833A (en) * 2011-06-24 2014-10-30 Sharp Kk Display device and method for manufacturing same
CN103518262B (zh) * 2011-07-06 2016-07-06 松下电器产业株式会社 挠性器件的制造方法及挠性器件
SG188740A1 (en) * 2011-09-08 2013-04-30 Agency Science Tech & Res Printed light emitting devices and method for fabrication thereof
US9136402B2 (en) * 2012-02-28 2015-09-15 International Business Machines Corporation High efficiency flexible solar cells for consumer electronics
KR102481056B1 (ko) * 2012-08-10 2022-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 장치
JP2014049527A (ja) * 2012-08-30 2014-03-17 Seiko Epson Corp 光電変換素子、光電変換素子の製造方法、及び電子機器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009135350A (ja) * 2007-12-03 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Also Published As

Publication number Publication date
TW201545319A (zh) 2015-12-01
KR20160136293A (ko) 2016-11-29
CN106030787B (zh) 2019-11-08
CN106030787A (zh) 2016-10-12
JP2017510979A (ja) 2017-04-13
US20170069596A1 (en) 2017-03-09
EP3123507A1 (en) 2017-02-01
TWI576998B (zh) 2017-04-01
JP6381004B2 (ja) 2018-08-29
WO2015147835A1 (en) 2015-10-01
EP3123507A4 (en) 2017-12-06
US10050015B2 (en) 2018-08-14

Similar Documents

Publication Publication Date Title
US10249598B2 (en) Integrated circuit package having wirebonded multi-die stack
US9871026B2 (en) Embedded memory and power management subpackage
KR102078072B1 (ko) 리세스되지 않은 필드 절연체 및 그 필드 절연체 위의 더 얇은 전극들을 갖는 트라이게이트 트랜지스터 구조
KR102309367B1 (ko) 비대칭 프로파일을 갖는 핀 구조체들을 형성하는 방법 및 장치
JP6428788B2 (ja) ウェハ接合のための表面封入
US20230360973A1 (en) Techniques and configurations to reduce transistor gate short defects
KR102153466B1 (ko) 다중-디바이스 가요성 전자 시스템 온 칩(soc) 공정 통합
US11594452B2 (en) Techniques for revealing a backside of an integrated circuit device, and associated configurations
WO2018004693A1 (en) Substrates for integrated circuits
US10573715B2 (en) Backside isolation for integrated circuit
TWI697109B (zh) 在虛擬基板上形成絕緣體上矽（ｓｏｉ）裝置的技術以及關聯的結構

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant