JP2014049527A - 光電変換素子、光電変換素子の製造方法、及び電子機器 - Google Patents

Abstract

【課題】光電変換効率と応答性に優れた光電変換素子を提供する。
【解決手段】第１電極１２０を形成する第１電極形成工程と、第１半導体膜２１０を形成し、さらに第２半導体膜２２０を形成する光電変換部形成工程と、第２電極膜３００を形成する第２電極膜形成工程と、スイッチング素子４００を形成するトランジスター形成工程と、第２電極膜３００とスイッチング素子４００とを接続する配線を形成する配線形成工程とを含み、トランジスター工程及び配線工程に先んじて光電変換部形成工程を実行する。
【選択図】図１

Description

本発明は、光電変換素子、光電変換素子の製造方法、及び電子機器に関するものである。

従来、基板上にトランジスターによるスイッチング素子が形成され、スイッチング素子に接続されるカルコパイライト構造を有する半導体膜から成る半導体装置を用いた光電変換部を備える光電変換素子が知られている。
カルコパイライト構造を有する半導体膜は、ＩＢ（１Ｂ）族元素と、ＩＩＩＡ（３Ａ）族元素と、ＶＩＡ（６Ａ）族元素とを含んで構成される化合物半導体薄膜が用いられる。この化合物半導体薄膜をｐ形半導体膜とし、ｎ形半導体膜と共にｐｎ接合を形成することで光電変換素子を構成している。
上記ＩＢ−ＩＩＩＡ−ＶＩＡ族化合物半導体薄膜には、銅（Ｃｕ）、インジウム（Ｉｎ）、セレン（Ｓｅ）を含む、いわゆるＣＩＳ系薄膜や、銅（Ｃｕ）、インジウム（Ｉｎ）、ガリウム（Ｇａ）、セレン（Ｓｅ）等を含む、いわゆるＣＩＧＳ系薄膜が用いられる。
ＣＩＳ系薄膜は、銅（Ｃｕ），インジウム（Ｉｎ）を含む半導体膜を５００℃程度のセレン（Ｓｅ）雰囲気でアニールすることで形成される。また、同様にＣＩＧＳ系薄膜は、銅（Ｃｕ）、インジウム（Ｉｎ）、ガリウム（Ｇａ）を含む半導体膜をセレン（Ｓｅ）雰囲気でアニールすることで形成される。
ＣＩＳ系薄膜及びＣＩＧＳ系薄膜は、多源蒸着法で形成されることもある。多源蒸着法の場合でも、基板温度は最高で５００℃程度である。
例えば、特許文献１では、基板上に回路部としてトランジスターが形成され、その回路部に積層させて上述したＣＩＧＳ系薄膜を用いた光電変換素子が形成されている。

特開２００９−２５９８７２号公報（図２）

しかしながら、スイッチング素子として薄膜トランジスターを用いる場合には、課題があった。一般的に、水素終端された珪素膜を３００℃以上に加熱すると、水素が離脱する。薄膜トランジスターに用いられる非晶質珪素膜や多結晶珪素膜は、カルコパイライト構造の半導体膜を形成する工程で高温（５００℃程度）に晒されると、これらの膜から水素が離脱しダングリングボンドが増加する。これによって、薄膜トランジスターの電気特性が悪化してしまう虞があった。また、スイッチング素子に設けられたアルミニウム等の低融点金属で形成された配線が高温に晒されると、配線の電気抵抗が増加したり、配線が断線したりする虞があった。

本発明は、上述した課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。

［適用例１］
本適用例に係る光電変換素子の製造方法は、第１電極を形成する第１電極形成工程と、第１半導体膜を形成し、さらに第２半導体膜を形成する光電変換部形成工程と、第２電極膜を形成する第２電極形成工程と、スイッチング素子を形成するトランジスター形成工程と、第２電極膜とスイッチング素子とを接続する配線を形成する配線形成工程とを含み、トランジスター工程及び配線工程に先んじて光電変換部形成工程を実行することを特徴とする。

この様な光電変換素子の製造方法は、スイッチング素子、及び配線を形成する工程に先んじて、第１半導体膜を形成し、さらに当該第１半導体膜に接続する第２半導体膜を形成する光電変換部形成工程を実行する。光電変換部形成工程の最高温度は４００℃以上であり、好ましくは５００℃以上である。これによって、スイッチング素子と配線とが形成された後に高温に晒されることを抑制し、スイッチング素子の電気特性の悪化と、配線抵抗の増加と、を抑制することができる。

［適用例２］
上記適用例に係る光電変換素子の製造方法において、トランジスター形成工程は、多結晶珪素膜形成工程を含むことが好ましい。

この様な光電変換素子の製造方法は、トランジスター形成工程においてスイッチング素子の形成に多結晶珪素膜を形成する多結晶珪素膜形成工程を備える。多結晶珪素膜は水素化されており、ダングリングボンドが水素終端されている。
適用例２の製造方法によって、多結晶珪素膜形成工程を備えるトランジスター形成工程に先んじて光電変換部形成工程が実行されるので、スイッチング素子を構成する多結晶珪素膜が高温に晒されることなく、多結晶珪素膜から水素が離脱して多結晶珪素膜中のダングリングボンドが増加することを抑制することができる。

［適用例３］
上記適用例に係る光電変換素子の製造方法において、トランジスター形成工程は、水素化非晶質珪素膜形成工程を含むことが好ましい。

この様な光電変換素子の製造方法は、トランジスター形成工程においてスイッチング素子を構成する水素化非晶質珪素膜を形成する水素化非晶質珪素膜形成工程を含む。光電変換部は、上述した光電変換部形成工程で形成する第１半導体膜としてのｐ形半導体膜と、第２半導体膜としてのｎ形半導体膜と、が接続して形成される。第１半導体膜と、第２半導体膜とは、高温雰囲気に晒されると第２半導体膜に含まれるドナーとなる原子が第１半導体膜に拡散し、第２半導体膜との界面付近の第１半導体膜がｎ形化する。ｎ形化が過剰に進行すると、第１半導体膜におけるｎ形半導体膜で光が吸収されてしまい、本来光を吸収させたい第１半導体膜における空乏層領域まで光が届かなくなり、光電変換部における光電変換効率が低下する。
ここで水素化非晶質珪素膜を形成する水素化非晶質珪素膜形成工程では、その工程による基板や既に形成されている光電変換部へ加えられる温度が３００℃以下である。多結晶珪素膜形成工程における最高温度は４５０℃程度であるので、水素化非晶質珪素膜形成工程の方が低い温度である。
よって、トランジスター形成工程で加えられる温度を低温下することで、第２半導体膜に含まれるドナーとなる原子が第１半導体膜に過剰に拡散して光電変換効率が低下することを抑制することができる。また、配線抵抗の増加及び配線の断線を抑制することができる。

［適用例４］
本適用例に係る光電変換素子は、基板と、基板上に設けられた第１電極膜と、第１電極膜と接続して設けられた第１半導体膜と、第１半導体膜に対応して第１半導体膜と接続して設けられた第２半導体膜と、第２半導体膜に対応して第２半導体膜と接続して設けられた第２電極膜と、第１電極膜に対応して第１半導体膜と、第２半導体膜と、第２電極膜と、を覆う様に設けられた第１層間絶縁膜を備え、第１層間絶縁膜上にスイッチング素子が設けられ、スイッチング素子と、第２電極膜との間を配線で接続されていることを特徴とする。

この様な光電変換素子は、基板上に第１電極膜、第１半導体膜、第２半導体膜、第２電極膜、が順に積層され、第１半導体膜、第２半導体膜、第２電極膜を覆う様に第１電極膜に対応して第１層間絶縁膜が設けられている。また、第１層間絶縁膜上にスイッチング素子が設けられている。このことで、光電変換素子は、第１半導体膜を形成した後にスイッチング素子を形成することができ、スイッチング素子が高温に晒されることを抑制することができる。従って、スイッチング素子の電気特性の悪化と、配線抵抗の増加、及び配線の断線とを抑制し、光電変換効率と応答性に優れた光電変換素子を得ることができる。

［適用例５］
本適用例に係る電子機器は、上述した光電変換素子を搭載したことを特徴とする。

この様な電子機器は、上述した光電変換効率と、応答性の優れた光電変換素子を適用することで、光電変換素子が搭載された電子機器の動作の高速化と、信頼性の向上とを実現することができる。

第１実施形態に係る光電変換素子の概略構成を模式的に示す図。 第１実施形態に係る光電変換素子の製造工程を示すフロー図。 第１実施形態に係る光電変換素子の製造工程を説明する図。 第１実施形態に係る光電変換素子の製造工程を説明する図。 第１実施形態に係る光電変換素子の製造工程を説明する図。 第２実施形態に係る光電変換素子の概略構成を模式的に示す図。 第２実施形態に係る光電変換素子の製造工程を説明する図。 実施例に係る電子機器を示す模式図。

以下、本発明の実施形態を図面に基づいて説明する。なお、以下に示す各図においては、各構成要素を図面上で認識され得る程度の大きさとするため、各構成要素の寸法や比率を実際の構成要素とは適宜に異ならせて記載する場合がある。

（第１実施形態）
図１は、第１実施形態に係る光電変換素子の概略構成を示す図である。図２は、光電変換素子の製造工程フロー示す図である。また、図３から図５は、光電変換素子の製造工程を示す図である。なお、本実施形態の光電変換素子は、図１（ａ）に示す様に、例えば基板上にアレイ状に形成されるものであり、各図において示す光電変換素子は、その一部分を拡大した断面を示すものである。
図１から図５を用いて第１実施形態にかかる光電変換素子、及び光電変換素子の製造方法について説明する。

［光電変換素子の構造］
図１（ｂ）に示す光電変換素子１ａは、基板１１０と、第１電極膜１２０と、光電変換部２００と、第２電極膜３００と、スイッチング素子４００ａと、を備える。また、スイッチング素子４００ａと、光電変換部２００との間、及びスイッチング素子４００ａから光電変換素子１ａの外部に電気信号を出力するための配線５００を備える。

光電変換素子１ａは、図１（ｂ）に示す様に基板１１０に第１電極膜１２０と、光電変換部２００と、第２電極膜３００と、スイッチング素子４００ａと、を重ねて構成されている。
光電変換素子１ａには、基板１１０上にスイッチング素子４００ａとしての薄膜トランジスターが形成されている。スイッチング素子４００ａには、当該スイッチング素子４００ａに接続された第２電極膜３００を介して光電変換部２００が接続されている。
なお、光電変換部２００は、カルコパイライト構造を有する半導体を含み、光電変換部２００に入射する光を電気信号に変換する素子である。

基板１１０は、ガラス等の材料を含み形成されている。基板１１０は、例えばホウ珪酸ガラスが用いられる。

光電変換部２００は、前述の基板１１０上に設けられ、第１電極膜１２０上に第１半導体膜２１０と、第２半導体膜２２０を備えている。
光電変換部２００は、カルコパイライト構造の半導体（半導体装置）を含んで形成され、基板１１０上に設けられた第１電極膜１２０上に、Ｉｂ（１ｂ）族元素と、ＩＩＩａ（３ａ）族元素と、ＶＩａ（６ａ）族元素とを含む第１半導体膜２１０が設けられている。詳細には、光電変換部２００が設けられる第１電極膜１２０は、モリブデン（Ｍｏ）等を含み形成されている。また、第１半導体膜２１０を構成する金属膜２１１は、銅（Ｃｕ）と、インジウム（Ｉｎ）等とを含み形成されている。金属膜２１１は、セレン（Ｓｅ）雰囲気中で加熱される、いわゆるアニールを行うことで、セレン（Ｓｅ）化された第１半導体膜２１０が形成される。前述のセレン化された第１半導体膜２１０は、いわゆるＣＩＳ（ＣｕＩｎＳｅ₂）系膜であり、ｐ形半導体となる。
また、第１半導体膜２１０を構成する金属膜２１１は、銅（Ｃｕ）と、インジウム（Ｉｎ）と、ガリウム（Ｇａ）等とを含み形成されている。この様な金属膜２１１は、セレン（Ｓｅ）雰囲気中で加熱されるアニールを行うことで、セレン（Ｓｅ）化された第１半導体膜２１０が形成される。前述のセレン化された第１半導体膜２１０は、いわゆるＣＩＧＳ（Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ₂）系膜であり、ｐ形半導体となる。
また、第１半導体膜２１０に対応して設けられている第２半導体膜２２０は、例えば、カドミウム（Ｃｄ）及び硫黄（Ｓ）等を含み形成されており、ｎ形半導体となる。
なお、第１半導体膜２１０と、第２半導体膜２２０とは、後述する第２電極膜３００と同様にパターニングされて第１電極膜１２０上に設けられている。

第２電極膜３００は、光電変換部２００から電気信号を取り出す電極であって、図１（ｂ）に示す様にパターニングされて光電変換部２００に対応して設けられている。
第２電極膜３００には、透明導電膜３１０を備えている。第２電極膜３００は、前述の光電変換部２００の第２半導体膜２２０に対応して透明導電膜３１０が設けられている。透明導電膜３１０は、例えば、ＩＴＯ（Indium tin oxide）等を含み形成されている。

また、第２電極膜３００と後述するスイッチング素子４００ａとの間を絶縁する第１層間絶縁膜３３０が、光電変換部２００と、第２電極膜３００とを覆う様に設けられている。第１層間絶縁膜３３０は、例えば、酸化シリコン（ＳｉＯ₂）等を含み形成されている。

図１（ｂ）に示す光電変換素子１ａのスイッチング素子４００ａは、いわゆる薄膜トランジスター構造を有し、ソース・ドレイン領域及びチャネル形成領域としての多結晶珪素膜４１０ａと、ゲート電極４３０ａと、ゲート絶縁膜４２０ａと、第２層間絶縁膜４４０ａと、を備えている。多結晶珪素膜４１０ａは結晶粒界を含み、結晶粒界に存在するダングリングボンドは水素によって終端されている。
スイッチング素子４００ａは、図１（ｂ）に示す様に、第１層間絶縁膜３３０上に多結晶珪素膜４１０ａが設けられ、その多結晶珪素膜４１０ａを覆う様に第１層間絶縁膜３３０に対応させてゲート絶縁膜４２０ａが設けられている。また、ゲート絶縁膜４２０ａ上にゲート電極４３０ａが設けられ、そのゲート電極４３０ａを覆う様にゲート絶縁膜４２０ａに対応させて第２層間絶縁膜４４０ａが設けられている。

ゲート電極４３０ａは、例えば、アルミニウム（Ａｌ）等の金属を含んで形成されている。また、ゲート絶縁膜４２０ａ及び第２層間絶縁膜４４０ａは、例えば酸化シリコン（ＳｉＯ₂）等を含み形成されている。

配線５００は、光電変換部２００とスイッチング素子４００ａとの間を接続する第１配線５１０ａと、スイッチング素子４００ａから光電変換素子１の外部に電気信号を出力するための第２配線５２０ａとを備えている。
第１配線５１０ａは、多結晶珪素膜４１０ａから第１層間絶縁膜３３０と第２層間絶縁膜４４０ａとの内部に設けられたコンタクトホール５５０ａ内を延伸し、光電変換部２００に接続された第２電極膜３００に接続されている。なお、第１配線５１０ａは、その一部が第２層間絶縁膜４４０ａの表面に露出させて設けられている。
第２配線５２０ａは、多結晶珪素膜４１０ａから第２層間絶縁膜４４０ａの内部を延伸し、その第２層間絶縁膜４４０ａの表面に第２配線５２０ａの端部を露出させて設けられている。なお、第２配線５２０ａは、図示を省略する走査回路の配線と接続されている。

［光電変換素子の製造方法］
次に、光電変換素子１ａ（１）を製造する各工程について説明する。
図２に示すように、光電変換素子１ａを製造する工程は、第１電極形成工程Ｓ１００と、光電変換部形成工程Ｓ２００と、第２電極膜形成工程Ｓ３００と、トランジスター形成工程Ｓ４００と、配線形成工程Ｓ５００とを含む。
図２を参照して工程順に、光電変換素子１ａの製造工程について説明する。

［第１電極形成工程］
第１電極形成工程Ｓ１００は、基板１１０上にモリブデン（Ｍｏ）を含む第１電極膜１２０を形成する工程である。図３（ａ）は、基板１１０上に第１電極膜１２０が形成された状態を示している。第１電極形成工程Ｓ１００は、例えば、蒸着法やスパッタ法を用いてモリブデン（Ｍｏ）を含む第１電極膜１２０を基板１１０上に形成する。

［光電変換部形成工程］
光電変換部形成工程Ｓ２００は、前述の第１電極膜１２０に対応して第１半導体膜２１０と、第２半導体膜２２０を形成する工程である。
光電変換部形成工程Ｓ２００には、前述の第１電極膜１２０に対応して第１半導体膜２１０の形成を行う第１半導体膜形成工程と、当該第１半導体膜２１０に対応して第２半導体膜２２０を形成する第２半導体膜形成工程とを含む。
図３（ｂ）は、第１半導体膜形成工程によって前述の第１電極膜１２０に対応して第１半導体膜２１０となる金属膜２１１が形成された状態を示している。金属膜形成工程では、例えば、スパッタ法を用いて銅（Ｃｕ）と、インジウム（Ｉｎ）又はガリウム（Ｇａ）等とを含む金属膜２１１を形成する。
また、第１半導体膜形成工程は金属膜２１１をアニールすることでセレン化するセレン化工程を含む。セレン化工程によって、金属膜２１１をセレン（Ｓｅ）雰囲気中でアニールすることで金属膜２１１はセレン化され、いわゆるＣＩＳ（ＣｕＩｎＳｅ₂）系膜、又はＣＩＧＳ（Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ₂）系膜が形成される。ＣＩＳ系膜又はＣＩＧＳ系膜はｐ形半導体膜となる。なお、本実施形態においてセレン化工程のアニール温度は、概ね５００℃とした。なお、当該温度は、金属膜２１１の性質によって適宜変更しても良い。
なお、図３（ｃ）はアニールによってセレン化された第１半導体膜２１０としてのＣＩＳ系膜、またはＣＩＧＳ系膜が形成された状態を示す。
ここでは、第１半導体膜形成工程として、金属膜をセレン化する方法を例に挙げたが、別の方法で第１半導体膜を形成しても良い。第１半導体膜形成工程としては、多源蒸着法やスパッタ法等が挙げられる。
また、光電変換部形成工程Ｓ２００は半導体膜形成工程によって、第１半導体膜２１０に対応して第２半導体膜２２０を形成する。第２半導体膜２２０の形成は、例えばＣＢＤ（Chemical Bath Deposition）法によってｎ型の第２半導体膜２２０を第１半導体膜２１０上に形成する。なお、図３（ｄ）は半導体膜形成工程によって第１半導体膜２１０に対応して第２半導体膜２２０が形成された状態を示す。

［第２電極膜形成工程］
第２電極膜形成工程Ｓ３００は、前述の光電変換部形成工程Ｓ２００によって形成された光電変換部２００の第２半導体膜２２０上に第２電極膜３００を形成する工程である。
第２電極膜形成工程Ｓ３００には、第２半導体膜２２０上に設けられる透明導電膜３１０を形成する透明導電膜形成工程と、当該透明導電膜３１０と、前述した光電変換部２００とを所定の形状（回路）にパターニングするパターニング工程とを含む。また、光電変換部２００と及び第２電極膜３００を覆う第１層間絶縁膜形成工程とを含む。

図４（ｅ）は、透明導電膜形成工程によって第２半導体膜２２０に対応して第２電極膜３００を構成する透明導電膜３１０が形成された状態を示している。図４（ｆ）は、パターニング工程によって第２電極膜３００と、光電変換部２００とが所定の形状にパターニングされた状態を示している。図４（ｇ）は、第１層間絶縁膜形成工程によって光電変換部２００及び第２電極膜３００を覆うように第１電極膜１２０に対応させて第１層間絶縁膜３３０が形成された状態を示している。

第２電極膜形成工程Ｓ３００は、図４（ｅ）に示す様に透明導電膜形成工程によって透明導電膜３１０を第２半導体膜２２０上に形成する。透明導電膜形成工程は、例えばスパッタ法等によってＩＴＯ等を含む透明導電膜３１０を形成する。

次に、第２電極膜形成工程Ｓ３００は、図４（ｆ）に示す様にパターニング工程によって光電変換部２００及び第２電極膜３００を所定の回路形状にパターニングする。パターニング工程は、例えばフォトリソグラフィー法等によってパターニングする。

次に、第２電極膜形成工程Ｓ３００は、図４（ｇ）に示す様にパターニングされた光電変換部２００及び第２電極膜３００を覆うように、第１層間絶縁膜形成工程によって第１層間絶縁膜３３０を形成する。第１層間絶縁膜形成工程は、例えばＣＶＤ法によって第１層間絶縁膜３３０としての酸化シリコン膜（ＳｉＯ₂膜）を形成する。

［トランジスター形成工程］
トランジスター形成工程Ｓ４００は、前述した第１層間絶縁膜３３０上にスイッチング素子４００ａとしての薄膜トランジスターを形成する工程である。
トランジスター形成工程Ｓ４００は、多結晶珪素膜形成工程と、ゲート絶縁膜形成工程と、ゲート電極形成工程と、第２層間絶縁膜形成工程とを含む。
図５（ｈ）は、トランジスター形成工程Ｓ４００によってスイッチング素子４００ａが形成された状態を示している。

トランジスター形成工程Ｓ４００は、図５（ｈ）に示す様に多結晶珪素膜形成工程によってソース・ドレイン領域及びチャネル形成領域としての多結晶珪素膜４１０ａを形成する。多結晶珪素膜形成工程は、いわゆるポリシリコン（Polycrystalline Silicon）膜を形成する工程である。前述した第１層間絶縁膜３３０上に、例えばＣＶＤ法等によって非晶質珪素膜が形成され、その非晶質珪素膜がレーザー結晶化法によって結晶化されて、多結晶珪素膜４１０ａが形成される。その後、多結晶珪素膜４１０ａは、フォトリソグラフィー法等によって所定の形状に形成される。

次に、トランジスター形成工程Ｓ４００は、図５（ｈ）に示す様にゲート絶縁膜形成工程によってゲート絶縁膜４２０ａを形成する。ゲート絶縁膜形成工程は、前述したソース・ドレイン領域及びチャネル形成領域としての多結晶珪素膜４１０ａを覆うように、例えばＣＶＤ法によってゲート絶縁膜４２０ａとしてのシリコン酸化膜（ＳｉＯ₂）を形成する。

次に、トランジスター形成工程Ｓ４００は、図５（ｈ）に示す様にゲート電極形成工程によってゲート電極４３０ａを形成する。ゲート電極形成工程は、前述したゲート絶縁膜４２０ａ上に、例えばスパッタ法や蒸着法等によってアルミニウム（Ａｌ）等の金属を含むゲート電極４３０ａを形成する。その後、イオン注入工程によって、多結晶珪素膜４１０ａに不純物イオンを注入し、ソース・ドレイン領域を形成する。

次に、トランジスター形成工程Ｓ４００は、図５（ｈ）に示す様に第２層間絶縁膜形成工程によって第２層間絶縁膜４４０ａを形成する。第２層間絶縁膜形成工程は、前述したゲート電極４３０ａを覆うようにゲート絶縁膜４２０ａに対応して、例えばＣＶＤ法によって第２層間絶縁膜４４０ａとしてのシリコン酸化膜（ＳｉＯ₂）を形成する。

ここで、トランジスター形成工程Ｓ４００によってスイッチング素子４００ａを形成する各工程において、多結晶珪素膜形成工程が最も処理温度が高くなる。多結晶珪素膜形成工程における非晶質珪素膜形成工程は、概ね４５０℃程度の処理温度である。

［配線形成工程］
配線形成工程Ｓ５００は、コンタクトホール形成工程と、配線形成工程とを含む。図５（ｉ）は、配線形成工程Ｓ５００によって第２電極膜３００とスイッチング素子４００ａを接続する第１配線５１０ａと、スイッチング素子４００ａから光電変換素子１の外部へ光電変換部２００で変換された電気信号を出力する第２配線５２０ａと、が形成された状態を示す。
コンタクトホール形成工程は、図５（ｉ）に示す様に第１層間絶縁膜３３０及び第２層間絶縁膜４４０ａに第１配線５１０ａ及び第２配線５２０ａを形成するための孔５５０ａ（コンタクトホール）を、例えばフォトリソグラフィー法等によって形成する。
次に、配線形成工程は、前述したコンタクトホール５５０ａと、第２層間絶縁膜４４０ａの表面とに配線５００を、例えばスパッタ法等によってアルミニウム（Ａｌ）等の金属を含む膜を形成し、フォトリソグラフィー法等によって所定の形状に形成する。

配線形成工程Ｓ５００が完了した後、水素プラズマ処理等によって、多結晶珪素膜４１０ａを水素化する。水素化工程が完了することで、光電変換素子１を製造する各工程が終了する。

上述した第１実施形態によれば、以下の効果が得られる。
この様な光電変換素子１ａは、基板１１０上に光電変換部２００、スイッチング素子４００の順に積層して構成されている。これによって光電変換素子１ａの形成は、高温を伴う光電変換部形成工程Ｓ２００で光電変換部２００を形成した後に、トランジスター形成工程Ｓ４００によってスイッチング素子４００を形成することができ、スイッチング素子４００ａが高温に晒されることを抑制することができる。従って、スイッチング素子４００ａの電気特性の悪化と、配線５００の抵抗増加、及び断線とを抑制し、光電変換効率と応答性に優れた光電変換素子１ａを得ることができる。

（第２実施形態）
図６は、第２実施形態に係る光電変換素子の概略構成を示す図である。また、図７は、第２実施形態に係る光電変換素子の製造工程を説明する図である。
なお、本実施形態の光電変換素子は、図６（ａ）に示す様に、例えば基板上にアレイ状に形成されるものであり、図６（ｂ）及び図７において示す光電変換素子は、その一部分を拡大した断面を示すものである。
第２実施形態にかかる光電変換素子１ｂ（１）は、第１実施形態で説明をした光電変換素子１ａと比して、スイッチング素子４００ｂの構造が異なる。
その他の光電変換素子１ｂの構造及び製造方法は光電変換素子１ａと同様であるため、同様の部分の説明を省略し、相違点を説明する。

［光電変換素子の構造］
図６に示す光電変換素子１ｂ（１）は光電変換素子１ａと同様に、基板１１０と、光電変換部２００と、スイッチング素子４００ｂと、を備える。また、スイッチング素子４００ｂと、光電変換部２００との間、及びスイッチング素子４００ｂから光電変換素子１ｂの外部に電気信号を出力するための配線５００を備える。

光電変換素子１ｂは、図６（ｂ）に示すように基板１１０に光電変換部２００と、第２電極膜３００と、スイッチング素子４００ｂと、を重ねて構成されている。
なお、前述の通りスイッチング素子４００ｂ以外の構成及び製造方法の各工程は第１実施形態で説明をした光電変換素子１ａと同様であるため、相違点であるスイッチング素子４００ｂの構造について説明する。

図６（ｂ）に示す光電変換素子１ｂのスイッチング素子４００ｂは、いわゆるアモルファスシリコン薄膜トランジスター構造を有し、水素化非晶質珪素膜４１０ｂと、ｎ＋形非晶質珪素膜４１５ｂと、ゲート電極４３０ｂと、ゲート絶縁膜４２０ｂと、チャネル保護膜４４０ｂと、配線５００を備える。
スイッチング素子４００ｂは、図６に示す様に、第１層間絶縁膜３３０上にゲート電極４３０ｂが設けられ、そのゲート電極４３０ｂを覆う様に第１層間絶縁膜３３０に対応させてゲート絶縁膜４２０ｂが設けられている。また、ゲート絶縁膜４２０ｂ上に水素化非晶質珪素膜４１０ｂと、ｎ＋形非晶質珪素膜４１５ｂと、チャネル保護膜４４０ｂが設けられている。

ゲート電極４３０ｂは、例えば、アルミニウム（Ａｌ）等の金属を含んで形成されている。また、ゲート絶縁膜４２０ｂ及びチャネル保護膜４４０ｂは、例えば窒化シリコン（ＳｉＮｘ）等を含み形成されている。

配線５００は、光電変換部２００とスイッチング素子４００ｂの間を接続するソース電極としての第１配線５１０ｂと、ドレイン電極としての第２配線５２０ｂを備える。
第１配線５１０ｂは、第１層間絶縁膜３３０と、ゲート絶縁膜４２０ｂとの内部に設けられたコンタクトホール５５０ｂ内を延伸し、光電変換部２００の第２電極膜３００に接続されている。また、第２配線５２０ａは、ｎ＋形非晶質珪素膜４１５ｂ上に設けられ、図示を省略する走査回路の配線と接続されている。

その他の構造は、第１実施形態で説明をした光電変換素子１ａと同様であるため説明を省略する。

［光電変換素子の製造方法］
次に、光電変換素子１ｂ（１）を製造する各工程について説明をする。
光電変換素子１ｂを製造する工程は、光電変換素子１ａを製造する工程と同様に第１電極形成工程Ｓ１００と、光電変換部形成工程Ｓ２００と、第２電極膜形成工程Ｓ３００と、トランジスター形成工程Ｓ４００と、配線形成工程Ｓ５００とを含む。
光電変換素子１ｂは、光電変換素子１ａと比してスイッチング素子４００ｂの構造が異なるため、当該スイッチング素子４００ｂを形成するトランジスター形成工程Ｓ４００、及び配線形成工程Ｓ５００が光電変換素子１ａを製造する各工程と異なる。
なお、各工程の順序（フロー）は、光電変換素子１ａと同様のため、図２に示した光電変換素子１ａの製造方法の各工程を示すフロー図を参照しながら光電変換素子１ｂの製造方法の各工程について説明する。また、図７は当該光電変換素子１ｂのトランジスター形成工程とＳ４００、及び配線形成工程Ｓ５００の製造工程を示すものである。
トランジスター形成工程Ｓ４００、及び配線形成工程Ｓ５００以外の工程は光電変換素子１ａと同様であるため、相違するトランジスター形成工程Ｓ４００、及び配線形成工程Ｓ５００について以下に説明する。

［トランジスター形成工程］
トランジスター形成工程Ｓ４００は、ゲート電極形成工程と、ゲート絶縁膜形成工程と、水素化非晶質珪素膜形成工程と、ｎ＋形非晶質珪素膜形成工程と、チャネル保護膜形成工程と、を含む。
図７（ａ）は、トランジスター形成工程Ｓ４００によってスイッチング素子４００ｂが形成された状態を示している。

トランジスター形成工程Ｓ４００は、図７（ａ）に示す様にゲート電極形成工程によってゲート電極４３０ｂを第１層間絶縁膜３３０上に形成する。ゲート電極形成工程は、例えばスパッタ法等によってアルミニウム（Ａｌ）等の金属を含むゲート電極４３０ｂを形成する。

次に、トランジスター形成工程Ｓ４００は、図７（ａ）に示す様にゲート絶縁膜形成工程によって、前述のゲート電極４３０ｂを覆う様に第１層間絶縁膜３３０に対応してゲート絶縁膜４２０ｂを形成する。ゲート絶縁膜形成工程は、例えばＣＶＤ法等によってゲート絶縁膜４２０ｂとしての窒化シリコン（ＳｉＮｘ）膜を形成する。

次に、トランジスター形成工程Ｓ４００は、図７（ａ）に示す様に水素化非晶質珪素膜形成工程によって、前述のゲート絶縁膜４２０ｂ上に水素化非晶質珪素膜４１０ｂを形成する。水素化非晶質珪素膜形成工程は、水素化非晶質珪素膜４１０ｂとして、例えばＣＶＤ法等によって水素化非晶質珪素膜を形成する。

次に、トランジスター形成工程Ｓ４００は、図７（ａ）に示す様にチャネル保護膜形成工程によって、前述の水素化非晶質珪素膜４１０ｂ上にチャネル保護膜を形成する。チャネル保護膜形成工程は、チャネル保護膜４４０ｂとして、例えばＣＶＤ法等によって窒化シリコン（ＳｉＮｘ）膜を形成する。

次に、トランジスター形成工程Ｓ４００は、図７（ａ）に示す様にｎ＋形非晶質珪素膜形成工程によってチャネル保護膜４４０ｂを囲む様に水素化非晶質珪素膜４１０ｂ上にｎ＋形非晶質珪素膜４１５ｂを形成する。ｎ＋形非晶質珪素膜形成工程は、ｎ＋形非晶質珪素膜４１５ｂとして、例えばＣＶＤ法等によってｎ＋形非晶質珪素膜を形成する。

ここで、トランジスター形成工程Ｓ４００によってスイッチング素子４００ｂを形成する各工程において、ゲート絶縁膜形成工程、水素化非晶質珪素膜形成工程及びｎ＋非晶質珪素膜形成工程が最も処理温度が高くなる。これらの各工程は、概ね３００〜３５０℃程度の処理温度である。これによって、光電変換素子１ａの形成する場合と比して光電変換部２００を形成した後に当該光電変換部２００へ加えられる温度を更に低温化することができる。従って、トランジスター形成工程Ｓ４００で光電変換部２００が加熱されても、第２半導体膜２２０に含まれるドナーとなる原子が第１半導体膜２１０に過剰に拡散し、光電変換部２００における光電変換効率が低下することを抑制することができる。

［配線形成工程］
配線形成工程Ｓ５００は、コンタクトホール形成工程と、配線形成工程とを含む。図７（ｂ）は、配線形成工程Ｓ５００によって第２電極膜３００とスイッチング素子４００ｂを接続する第１配線５１０ｂと、スイッチング素子４００ｂから光電変換素子１ｂの外部へ光電変換部２００で変換された電気信号を出力する第２配線５２０ｂと、が形成された状態を示す。
コンタクトホール形成工程は、図７（ｂ）に示す様に第１層間絶縁膜３３０及びゲート絶縁膜４２０ｂに第１配線５１０ｂを形成するための孔（コンタクトホール）５５０ｂを、例えばフォトリソグラフィー法等によって形成する。
次に、配線形成工程は、前述したコンタクトホール５５０ｂと、ゲート絶縁膜４２０ｂの表面とに第１配線５１０ｂと、第２配線５２０ｂとを、例えばスパッタ法等によってアルミニウム（Ａｌ）等の金属を含む膜を形成し、フォトリソグラフィー法等によって所定の形状に形成する。
配線形成工程Ｓ５００が完了することで、光電変換素子１を製造する各工程が終了する。

上述した第２実施形態によれば、以下の効果が得られる。
この様な光電変換素子１ｂは、基板１１０上に光電変換部２００、スイッチング素子４００ｂの順に積層して構成されている。これによって光電変換素子１ｂの形成は、高温を伴う光電変換部形成工程Ｓ２００で光電変換部２００を形成した後に、トランジスター形成工程Ｓ４００によってスイッチング素子４００ｂを形成することができ、スイッチング素子４００ｂが高温に晒されることを抑制することができる。また、スイッチング素子４００ｂは、いわゆる水素化アモルファスシリコン薄膜トランジスター構造を有し、そのトランジスター形成工程Ｓ４００は、光電変換素子１ａのスイッチング素子４００ａの形成と比して、低い温度でスイッチング素子４００ｂを形成することができる。従って、トランジスター形成工程Ｓ４００で光電変換部２００が加熱されても、第２半導体膜２２０に含まれるドナーとなる原子が第１半導体膜２１０に過剰に拡散し、光電変換部２００における光電変換効率が低下することをさらに抑制することができる。

＜実施例＞
次いで、本発明の一実施形態に係る光電変換素子１を適用した電子機器の実施例について、図８に基づき説明する。

［電子機器］
図８は、本発明の実施形態に係る光電変換素子１を備える電子機器としてのアルコール濃度測定装置１０００の概略を示す図である。図８に示すアルコール濃度測定装置１０００は、静脈に流れる血液に光を照射し、その反射する光を光電変換素子１で受光して血液中のアルコール濃度を測定する装置である。
この様なアルコール濃度測定装置１０００には、指１２００に光の照射をし、その反射した光を受光する撮像装置１１２０と、制御装置１１４０と、を備える。
撮像装置１１２０には、発光部１１２１と、受光部１１２２として光電変換素子１を備える。また、指１２００を乗せる検出面１１６０を備える。
制御装置１１４０には、発光部１１２１を制御する発光制御部１１４１と、受光部１１２２としての光電変換素子１から出力された電気信号を処理する受光処理部１１４２と、受光処理部１１４２で処理された信号に基づきアルコール濃度の測定を行う測定部１１４３と、を備える。
光電変換素子１を備える電子機器としてのアルコール濃度測定装置１０００は、受光部１１２２として本発明の実施形態に係る光電変換素子１が搭載されることで、血液に反射される光の受光の信頼性と、処理速度を高めることができる。

なお、本発明の実施形態に係る光電変換素子１は、図８のアルコール濃度測定装置１０００の他にも、例えば、生体認証装置、指紋撮像装置、静脈パターン撮像装置、太陽電池装置等に適用することができる。

１…光電変換素子、１１０…基板、１２０…第１電極膜、２００…光電変換部、２１０…第１半導体膜、２２０…第２半導体膜、３００…第２電極膜、３１０…透明導電膜、３３０…第１層間絶縁膜、４００…スイッチング素子、４１０ａ…多結晶珪素膜、４１０ｂ…水素化非晶質珪素膜、４２０…ゲート絶縁膜、４３０…ゲート電極、４４０ａ…第２層間絶縁膜、４４０ｂ…チャネル保護膜、５００…配線、５５０…コンタクトホール、１０００…アルコール濃度測定装置、１１２０…撮像装置、１１４０…制御装置、１２００…指。

Claims (5)

1. 第１電極膜を形成する第１電極形成工程と、
   第１半導体膜を形成し、さらに第２半導体膜を形成する光電変換部形成工程と、
   第２電極膜を形成する第２電極形成工程と、
   スイッチング素子を形成するトランジスター形成工程と、
   前記第２電極膜と前記スイッチング素子とを接続する配線を形成する配線形成工程とを含み、
   前記トランジスター形成工程及び前記配線形成工程に先んじて前記光電変換部形成工程を実行することを特徴とする光電変換素子の製造方法。
2. 請求項１に記載の光電変換素子の製造方法において、
   前記トランジスター形成工程は、多結晶珪素膜形成工程を含むことを特徴とする光電変換素子の製造方法。
3. 請求項１に記載の光電変換素子の製造方法において、
   前記トランジスター形成工程は、水素化非晶質珪素膜形成工程を含むことを特徴とする光電変換素子の製造方法。
4. 基板と、
   前記基板上に設けられた第１電極膜と、
   前記第１電極膜と接続して設けられた第１半導体膜と、
   前記第１半導体膜に対応して前記第１半導体膜と接続して設けられた第２半導体膜と、
   前記第２半導体膜に対応して前記第２半導体膜と接続して設けられた透明導電膜と、
   前記第１電極膜に対応して前記第１半導体膜と、前記第２半導体膜と、前記透明導電膜と、を覆う様に設けられた第１層間絶縁膜を備え、
   前記第１層間絶縁膜上にスイッチング素子が設けられ、前記スイッチング素子と、前記透明導電膜との間を配線で接続されていることを特徴とする光電変換素子。
5. 請求項４に記載の光電変換素子を搭載したことを特徴とする電子機器。

Images