JP2007123720A - 光電変換装置およびその製造方法 - Google Patents

Abstract

【課題】化合物半導体薄膜を用いた光電変換素子の暗電流を大幅に低減する。
【解決手段】基板上に下部電極層、光吸収層として機能するカルコパイライト構造の化合物半導体薄膜、透光性電極層が順次積層されて構成される光電変換装置であって、透光性電極層の端部の位置が、化合物半導体薄膜の側面よりも内側になるようにパターニングし、ＰＮ接合界面の端部が、パターニングされた化合物半導体薄膜の側面に達しないように、ＰＮ接合界面が化合物半導体薄膜の内部に埋め込まれた構造とすることによって、ＰＮ接合の界面の端部からのリーク電流を、さらに低減できる。
【選択図】図１

Description

本発明は、光電変換装置およびその製造方法に係り、特にカルコパイライト構造の半導体薄膜を用いた光電変換装置に関する。

Ｉｂ族元素とＩＩＩｂ族元素とＶＩｂ族元素とからなる、カルコパイライト構造の半導体薄膜であるＣｕＩｎＳｅ_２（ＣＩＳ系薄膜）、あるいは、これにＧａを固溶したＣｕ（Ｉｎ，Ｇａ）Ｓｅ_２（ＣＩＧＳ系薄膜）を光吸収層に用いた薄膜太陽電池は、高いエネルギー変換効率を示し、光照射等による効率の劣化が少ないという利点を有している。

図８（ａ）乃至（ｄ）は、従来の、ＣＩＧＳ系薄膜太陽電池のセルの製造方法を説明するためのデバイスの断面図である。

図８（ａ）に示されるように、まず、ＳＬＧ（ソーダライムガラス）基板１００上にプラス側の下部電極となるＭｏ（モリブデン）電極層２００が形成される。

次に、図８（ｂ）に示されるように、Ｍｏ電極層２００上に、組成制御されてｐ⁻型を示す、ＣＩＧＳ系薄膜からなる光吸収層３が形成される。

次に、図８（ｃ）に示すように、その光吸収層３上に、ＣｄＳからなるバッファ層４００を形成し、そのバッファ層４００上に、不純物がドーピングされてｎ⁺型を示す、マイナス側の上部電極となるＺｎＯ（酸化亜鉛）からなる透光性電極層５００を形成する。

次に、図８（ｄ）に示すように、メカニカルスクライブ装置によって、ＺｎＯからなる透光性電極層５００からＭｏ電極層２００までを、一括してスクライブ加工する。これによって、薄膜太陽電池の各セルが電気的に分離（すなわち、各セルが個別化）される。

このスクライビング工程は、レーザスクライビング（レーザ光を照射することによって薄膜を部分的に除去するスクライブ技術）を利用することもできる。

しかし、この場合には、レーザ光を集中的に照射するために、局部的に高熱が発生し、これによってセルの特性が劣化するという不都合が生じる。

したがって、太陽電池のセルは、一般に、メカニカルスクライビング装置によって電気的に分離される。

特許文献１に記載のメカニカルスクライブ装置では、所定のテーパー角度をもって先細りになり、かつ先端が平坦な刃を、所定の圧力をもって被加工面のスクライブ箇所に垂直に押し付け、その刃を被加工面に沿って移動させることによってスクライブ加工を行っている。
特開２００４−１１５３５６号公報

現在、ＣＩＳ系薄膜ならびにＣＩＧＳ系薄膜は、太陽電池としての利用が主流である。

一方、本発明の発明者らは、この化合物半導体薄膜材料の高い光吸収係数と、可視光から近赤外光までの広い波長域に渡って高い感度をもつ特性に着目し、この化合物半導体薄膜材料を、セキュリティカメラ（昼間は可視光をセンシングし、夜間は近赤外光をセンシングするカメラ）や、個人認証カメラ（外光の影響を受けない近赤外光で個人認証するためのカメラ）、あるいは、車載カメラ（夜間の視覚補助や遠方の視野確保等にために車に搭載されるカメラ）用のイメージセンサとして利用することについて検討した。

この結果として、ＣＩＳ系薄膜（ＣｕＩｎＳｅ_２）を例にとると、暗電流（逆バイアス時にＰＮ接合に流れる電流）が予想外に大きいことがわかった。

すなわち、例えば、−０．８Ｖの逆バイアス時に、１×１０^−３Ａ／ｃｍ^２程度の暗電流が流れ、この値は、シリコン系材料よりも６桁大きい。このままでは、１０００Ｌｕｘ（ルクス）以下の弱い光は、雑音に埋もれてしまい、検出できないことになる。

そこで、暗電流の大幅に低減する必要が生じた。本発明の発明者は、化合物半導体薄膜において暗電流が増大する要因を詳細に調べたが、その結果、メカニカルスクライビング時に化合物半導体材料の結晶にダメージや欠陥が生じ、これにより、ＰＮ接合の界面に複数のエネルギー準位が発生し、これが大きな暗電流の要因となることがわかった。

すなわち、図８（ｄ）において、ＰＮ接合の界面（空乏層の境界：点線で示される）の端部（図中、丸で囲んで示されるＡ，Ｂ部分）は、メカニカルスクライビングされて露出するＣＩＧＳ薄膜３００の側壁に到達している。メカニカルスクライビング面は、結晶のダメージが大きく、不要な界面順位が存在する。したがって、この部分で、ＰＮ接合のリーク電流が増大してしまう。

本発明は、このような考察に基づいてなされたものであり、化合物半導体薄膜を用いた光電変換素子の暗電流を大幅に低減することを目的とする。

本発明は、基板上に下部電極層、光吸収層として機能するカルコパイライト構造の化合物半導体薄膜、透光性電極層が順次積層されて構成される光電変換装置であって、前記カルコパイライト構造の化合物半導体薄膜の端部が前記透光性電極層の端部よりも外方に位置するように、前記透光性電極層のパターンが形成されている。

化合物半導体薄膜のパターンの端面は、ダングリングボンド（結合手）等が存在して不要なエネルギー準位が形成されることがあるが、この構成によれば、化合物半導体薄膜と透光性電極との界面に形成されるＰＮ接合界面の端部が、素子領域として機能しないように、透光性電極を除去しているため、リーク電流に起因する暗電流の低減をはかることができる。

本発明の光電変換装置は、複数の光電変換素子セルが集積化されたものを含む。

この構成により、集積化構造の光電変換装置においても暗電流の低減を図ることができる。

本発明の光電変換装置は、複数の光電変換素子セルが集積化されており、前記カルコパイライト構造の化合物半導体薄膜が基板表面に一体的に形成されたものを含む。

この構成により、透光性電極をパターニングするのみで、作業性よく、暗電流の低い光電変換装置を形成することができる。

本発明の光電変換装置は、複数の光電変換素子セルが集積化されており、前記カルコパイライト構造の化合物半導体薄膜が前記透光性電極のパターンエッジよりも外方にパターンエッジが位置するように形成されたものを含む。

この構成により、集積化構造の光電変換装置においても暗電流の低減を図ることができる。

本発明の光電変換装置は、前記化合物半導体薄膜は、前記透光性電極のパターンよりもパターン幅が大きくなるように配列されたものを含む。

この構成により、暗電流の低い、マトリックス型の光電変換装置を容易に形成することができる。一回のフォトリソグラフィで形成する場合には、エッチング条件を調整することにより、透光性電極のパターンエッジよりも前記カルコパイライト構造の化合物半導体薄膜のパターンエッジの方が外方に位置するように形成することができる。

本発明の光電変換装置は、前記カルコパイライト構造の化合物半導体薄膜は、Ｃｕ(Ｉｎ_x，Ｇａ_(1-x))Ｓｅ_２（０≦ｘ≦１）であるものを含む。

この構成によれば、Ｉｎ（インジウム）の一部をガリウムに置換したＣＩＧＳ系薄膜を用いることにより、ＣＩＳ系薄膜（ＣｕＩｎＳｅ_２）のバンドギャップの広幅化が有効となり、これにより、バンド幅を広げることによって、キャリアの再結合過程を減らすことができ、暗電流の低減をはかることができる。

本発明の光電変換装置は、前記透光性電極層は、前記化合物半導体薄膜との界面に設けられるノンドープのＺｎＯ膜と、前記ノンドープのＺｎＯ膜上に設けられるｎ⁺型のＺｎＯ膜とで構成されるものを含む。

この構成によれば、透光性電極層としてノンドープのＺｎＯ膜（ｉ−ＺｎＯ）を設けることにより、下地のＣＩＧＳ薄膜に生じるボイドやピンホールを半絶縁層で埋め込むと共に、ＣＩＧＳ薄膜とｉ−ｐ接合を形成し、導電性のＺｎＯ膜（ｎ⁺）をＣＩＧＳ薄膜と直接に接触させた場合に起こるトンネル電流によるリークを防ぐことができる。したがって、ノンドープのＺｎＯ膜（ｉ−ＺｎＯ）を厚膜化することによって、ＰＮ接合界面の暗電流を低減することができる。

本発明の光電変換装置は、前記光電変換装置は、近赤外光領域にも感度をもつフォトセンサであるものを含む。

本発明のセンサは、近赤外光にも高い感度を有するため、セキュリティカメラ（昼間は可視光をセンシングし、夜間は近赤外光をセンシングするカメラ）や、個人認証カメラ（外光の影響を受けない近赤外光で個人認証するためのカメラ）、あるいは、車載カメラ（夜間の視覚補助や遠方の視野確保等にために車に搭載されるカメラ）として、十分に利用可能である。

本発明の光電変換装置は、前記光電変換装置は、太陽電池であるものを含む。

本発明の光電変換装置は、ＰＮ接合の界面における光電変換ロスが、従来に比べて、十分に低減されているため、光により発生した電荷の収集効率が高く、光電変換効率が高い太陽電池を実現することができる。

本発明の方法は、基板上に下部電極層、光吸収層として機能するカルコパイライト構造の化合物半導体薄膜、透光性電極層が積層されて構成される光電変換装置の製造方法であって、前記カルコパイライト構造の化合物半導体薄膜の一部が露呈するように、前記透光性電極を前記カルコパイライト構造の化合物半導体薄膜に対して選択的に除去し、パターニングする工程を含む。

本発明の光電変換装置の製造方法は、前記透光性電極層をパターニングする工程が、前記透光性電極層と前記化合物半導体薄膜の接触によって構成されるＰＮ接合界面の端部が、前記化合物半導体薄膜の側面に達しないように、前記透光性電極層の端部の位置が、前記化合物半導体薄膜の側面よりも内側になるようにパターニングする工程であるものを含む。

本発明の光電変換装置の製造方法は、前記カルコパイライト構造の化合物半導体薄膜を形成する工程は、ＰＶＤ法により、Ｃｕ(Ｉｎ_x，Ｇａ_(1-x))Ｓｅ_２（０≦ｘ≦１）薄膜を成膜する工程を含み、前記透光性電極層を形成する工程は、前記化合物半導体薄膜上にノンドープのＺｎＯ膜を形成する工程と、前記ノンドープのＺｎＯ膜上にｎ+型のＺｎＯ膜とを形成する工程を含む。

メカニカルスクライビングに代えて、フォトリソグラフィによるエッチングを用いて、透光性電極層をパターニングするのが望ましい。これに伴い、下部電極層、光吸収層として機能するカルコパイライト構造の化合物半導体薄膜もＰＶＤ法による成膜後同様に、フォトリソグラフィによるエッチングによりパターニングすることになる。これによって、メカニカルスクライビングを行ったときのような、ダメージや欠陥が化合物半導体薄膜に生じず、暗電流の大幅な低減が可能となる。ここでＰＶＤ法とは、真空中で蒸発させた原材料を堆積させて成膜する方法をいうものとする。

また、フォトリソグラフィを用いてパターニングすることにより、メカニカルスクライビングを採用したときのような、ダメージや欠陥が化合物半導体の結晶に生じず、したがって、ＰＮ接合の界面に無用なエネルギー準位が生じず、暗電流の低減が可能である。また、ＺｎＯ膜のパターンを工夫して、ＰＮ接合界面を埋め込む構造とすることによって、ＰＮ接合界面の端部からのリーク電流を防止することもできる。すなわち、製造プロセスを変更し、光吸収層や透光性電極層のデバイス構造を最適化することによって、暗電流を１０^３のオーダで、改善することができる。また、Ｃｕ(Ｉｎx，Ｇａ(1-x))Ｓｅ_２でのバンドギャップコントロールによって、暗電流を１０^２のオーダで、低減することができる。

本発明によれば、透光性電極層の端部の位置が、化合物半導体薄膜の側面よりも内側になるようにパターニングし、ＰＮ接合界面の端部が、パターニングされた化合物半導体薄膜の側面に達しないようにする（すなわち、ＰＮ接合界面が化合物半導体薄膜の内部に埋め込まれた構造とする）ことによって、ＰＮ接合の界面の端部からのリーク電流を、さらに低減できる。

また、Ｉｎ（インジウム）の一部をガリウムに置換したＣＩＧＳ系薄膜を使用してバンド幅を広げることによって、キャリアの再結合過程を減らすことができ、暗電流を、さらに低減することができる。

また、Ｃｕ(Ｉｎx，Ｇａ(1-x))Ｓｅ_２でのバンドギャップコントロールによって、暗電流を１０^２のオーダで、低減することができる。

本発明のセンサは、近赤外光にも高い感度を有するため、セキュリティカメラ（昼間は可視光をセンシングし、夜間は近赤外光をセンシングするカメラ）や、個人認証カメラ（外光の影響を受けない近赤外光で個人認証するためのカメラ）、あるいは、車載カメラ（夜間の視覚補助や遠方の視野確保等にために車に搭載されるカメラ）として、十分に利用可能である。

また、本発明の光電変換装置は、ＰＮ接合の界面における光電変換ロスが、従来に比べて、十分に低減されているため、光により発生した電荷の収集効率が高く、光電変換効率が高い太陽電池を実現することができる。

次に、本発明の実施の形態について、図面を参照して説明する。
（実施の形態１）

図１は、本発明にかかる光電変換装置の製造方法の主要な工程の概要を示すフロー図である。図２は工程断面図である。
本発明の光電変換装置は、図２（ｊ）に示すように、基板１０上にＭｏ薄膜からなる下部電極層２０、光吸収（光電変換）層として機能するカルコパイライト構造のｐ型の化合物半導体薄膜（Ｃｕ(Ｉｎ_x，Ｇａ_(1-x))Ｓｅ_２（０≦ｘ≦１））３０、透光性電極層が順次積層されて構成され、前記カルコパイライト構造の化合物半導体薄膜の端部が前記透光性電極層の端部よりも外方に位置するように、前記透光性電極層のパターンが形成され、前記透光性電極層は、前記化合物半導体薄膜との界面に設けられるノンドープのＺｎＯ膜５０と、前記ノンドープのＺｎＯ膜上に設けられるｎ⁺型のＺｎＯ膜６０とで構成されたことを特徴とする。

この構成によれば、透光性電極層としてノンドープのＺｎＯ膜（ｉ−ＺｎＯ）を設けることにより、下地のＣＩＧＳ薄膜に生じるボイドやピンホールを半絶縁層で埋め込むと共に、ＣＩＧＳ薄膜とｉ−ｐ接合を形成し、導電性のＺｎＯ膜（ｎ⁺）をＣＩＧＳ薄膜と直接に接触させた場合に起こるトンネル電流によるリークを防ぐことができる。したがって、ノンドープのＺｎＯ膜（ｉ−ＺｎＯ）を厚膜化することによって、ＰＮ接合界面の暗電流を低減することができる。

本発明の光電変換装置の製造プロセスでは、積層形成される下部電極層、光吸収層として機能するカルコパイライト構造のｐ型の化合物半導体薄膜（以下、ＣＩＧＳ薄膜という）、透光性電極層（ノンドープの部分と、不純物がドープされてｎ⁺型を示す部分の双方を含んでいる）の各々を、フォトリソフラフィ技術を用いてパターニングし、ＣＩＧＳ薄膜の結晶に与えるダメージを最小限に抑える。

すなわち、本発明の光電変換装置の製造方法は、ガラス基板上に下部電極となるＭｏ（モリブデン）層をスパッタ法により成膜し（０．６μｍ程度）、その後、フォトリソグラフィ技術を用いてパターニングする（工程Ｓ１）。

次に、ＣＩＧＳ薄膜の成膜と、フォトリソグラフィを用いたパターニングを行う。すなわち、組成制御のなされたｐ⁻型のＣＩＧＳ薄膜（Ｃｕ(Ｉｎx，Ｇａ(1-x))Ｓｅ_２（０＜ｘ＜１））を、例えば、イオンビームスパッタ法によって成膜する（工程Ｓ２）。その厚みは、１．７μｍ程度である。

次に、そのＣＩＧＳ薄膜（ｐ⁻）を、ドライエッチングとウエットエッチングを併用した２段エッチングによってパターニングする（工程Ｓ３）。これにより、電気的に分離されたＣＩＧＳ薄膜（ｐ⁻）が得られる。

次に、バッファ層（窓層）としての、薄いＣｄＳ膜（５０ｎｍ程度）を溶液成長法により成膜する（工程Ｓ４）。

次に、透光性電極層としてのＺｎＯ膜を成膜する（工程Ｓ５）。この工程が、本発明の最も重要な特徴点となる。

すなわち、スパッタ法により、ノンドープのＺｎＯ膜（ｉ−ＺｎＯ）と、不純物がドープされた低抵抗のＺｎＯ（ｎ⁺）膜を連続的に成膜する（工程Ｓ５ａ）。ここで、ｉ−ＺｎＯは６０ｎｍ程度と薄く、一方、低抵抗化のＺｎＯ（ｎ⁺）は、１μｍ程度と十分な厚みがある。

ノンドープのＺｎＯ膜（ｉ−ＺｎＯ）は、下地のＣＩＧＳ薄膜に生じるボイドやピンホールを半絶縁層で埋め込むと共に、ＣＩＧＳ薄膜とｉ−ｐ接合を形成し、低抵抗のＺｎＯ膜（ｎ⁺）をＣＩＧＳ薄膜と直接に接触させた場合に起こるトンネル電流によるリークを防ぐ役割を果たす。

したがって、ノンドープのＺｎＯ膜（ｉ−ＺｎＯ）を厚膜化することによって、ＰＮ接合界面の暗電流を低減することができる（約１／５とする効果が確認された）。但し、厚膜化するといっても、その厚みは十分に薄いため（例えば、６０ｎｍ）、透光性電極層として機能する低抵抗のＺｎＯ（ｎ⁺）膜とＣＩＧＳ薄膜（ｐ⁻）との間で実質的なｐｎ接合が形成されると考えられる。

次に、ＺｎＯ膜（ｉ−ＺｎＯとＺｎＯ（ｎ⁺））をパターニングする（工程Ｓ５ｂ）。この工程Ｓ５ｂでは、ＺｎＯ膜の端部の位置が、パターニングされたＣＩＧＳ薄膜（ｐ⁻）の側面よりも内側になるようにパターニングする（すなわち、ＣＩＧＳ薄膜（ｐ⁻）の上に、このＣＩＧＳ薄膜（ｐ⁻）よりも横幅が狭いＺｎＯ膜が形成されて、親亀子亀構造が形成されることになる）。

これにより、ＺｎＯ（ｎ⁺）とＣＩＧＳ薄膜（ｐ⁻）とによって形成されるＰＮ接合の界面（空乏層の境界）の端部が、パターニングされたＣＩＧＳ薄膜（ｐ⁻）の側壁（エッチングにより露出している面）に達することがなく、これによって、ＰＮ接合界面の埋込み構造が実現される。

フォトリソグラフィによりパターニングされたＣＩＧＳ薄膜（ｐ⁻）の側面は、メカニカルスクライビングの場合に比べ、結晶欠陥やダメージは十分に少ないが、それでも、ダングリングボンド（結合手）等が存在して不要なエネルギー準位が形成されることがないとはいえない。したがって、ＰＮ接合界面の端部が、このパターニングされたＣＩＧＳ薄膜（ｐ⁻）の側面（エッチングにより露出している面）に達しないようにすることによって、ＰＮ接合の界面の端部からのリーク電流を、さらに低減できる。

最後に、引き出し電極を形成する（工程Ｓ６）。これによって光電変換デバイスが完成する。

次に、図２を参照して、本発明の光電変換装置の製造方法を具体的に説明する。

図２（ａ）乃至（ｊ）は、本発明の光電変換装置の製造方法を具体的に説明するための、主要な工程毎のデバイスの断面図である。

なお、以下の説明では、図３（ａ），（ｂ）ならびに図４を、参照する。ここで、図３は、ＣＩＧＳ薄膜のパターニング方法を説明するためのデバイスのＳＥＭ（走査顕微鏡）による１万倍の拡大写真を模式化して示す図であり、（ａ）は、ＣＩＧＳ薄膜のドライエッチング直後の状態を示す図であり、（ｂ）は、さらにウエットエッチングを行った後の状態を示す図である。

また、図４は、透光性電極層（ＺｎＯ膜）のパターニング後のデバイスのＳＥＭ（走査顕微鏡）の断面写真（２万倍の拡大写真）を模式化して示す図である。

まず、図２（ａ）に示すように、ソーダライムガラス基板（ＳＬＧ）１０上に、スパッタ法によりＭｏ（モリブデン）膜を０．６μｍの厚さで形成する。

図２（ｂ）に示すように、例えば、Ｃｕ：Ｉｎ：Ｇａ：Ｓｅ＝１：０．５：０．５：２の組成によってＣＩＧＳ薄膜３０を１．７μｍの厚さで形成する。

図２（ｃ）では、レジストパターン４０を用いて、ＣＩＧＳ薄膜３０を、ドライエッチングする。すなわち、塩素系ガスおよび臭素系ガスをエッチャントとして用いて、ＣＩＧＳ薄膜３０を垂直にエッチングしてパターニングを行う。この場合、高いレートで、サイドエッチがほとんどないエッチングが可能であるが、多数の残渣３５が残る（図３（ａ）からわかるように、多数のＭｏ膜上に多数の柱状の残渣が残存している）。

そこで、図２（ｄ）に示すように、臭素とメタノールの混合液、または、水とアンモニアの混合液で処理した後、塩酸と硝酸の混合液で処理して、残渣３５を完全に除去する。図３（ｂ）に示すように、残渣３５は完全に除去される。

このように、ドライエッチングのエッチャントとして塩素系ガスおよび臭素系ガスを用いることによって、光吸収層を構成するＣＩＧＳ薄膜３０を高レートで、アンダーカットを生じさせることなく高精度にエッチングできる。その後、短時間のウエットエッチングを実施して、柱状の残渣３５を完全に除去する。これによって、残渣を生じさせることなく、高精度のＣＩＧＳ薄膜のパターンニングが可能となる。この場合、メカニカルエッチングを採用したときのような、ダメージや欠陥がＣＩＧＳ薄膜３０の結晶に生じず、暗電流の大幅な低減が可能となる。

次に、レジストパターン４０を除去する。この状態のデバイス断面が図２（ｅ）に示される。

図２（ｆ）に示すように、バッファ層（窓層）としての、薄いＣｄＳ膜５０（５０ｎｍ程度）を溶液成長法により成膜し、続いて、スパッタ法により、ＺｎＯ膜６０を成膜する。

ＺｎＯ膜６０は、ノンドープのＺｎＯ膜（ｉ−ＺｎＯ）と、ｎ型不純物がドープされた、低抵抗のＺｎＯ（ｎ⁺）膜（図中、ｎ−ＺｎＯと表記されている）を、連続的に成膜することによって形成される。ここで、ｉ−ＺｎＯの厚みは６０ｎｍ程度であり、一方、低抵抗化のＺｎＯ（ｎ⁺）の厚みは、１μｍ程度である。

ノンドープのＺｎＯ膜（ｉ−ＺｎＯ）は、下地のＣＩＧＳ薄膜に生じるボイドやピンホールを半絶縁層で埋め込むと共に、ＣＩＧＳ薄膜３０とｉ−ｐ接合を形成し、トンネル電流によるリークを防ぐ役割を果たす。

したがって、ノンドープのＺｎＯ膜（ｉ−ＺｎＯ）を厚膜化することによって、ＰＮ接合界面の暗電流を低減することができる。但し、厚膜化するといっても、その厚みは十分に薄いため（例えば、６０ｎｍ）、透光性電極層として機能する低抵抗のＺｎＯ（ｎ⁺）膜とＣＩＧＳ薄膜（ｐ⁻）との間で実質的なｐｎ接合が形成されると考えられる。

次に、図２（ｇ）に示すように、レジストパターン７０を形成した後、ＺｎＯ膜（ｉ−ＺｎＯとＺｎＯ（ｎ⁺））３０をウエットエッチングする。

すなわち、例えば、塩酸：水＝１：１０の希酸を用いて、ウエットエッチングを行う。このとき、エッチング時間を調整し、意図的に、サイドエッチを生じさせ、レジストパターン７０の下にアンダーカットを生じさせる。これは、パターニングされたＺｎＯ膜６０の端部の位置が、パターニングされたＣＩＧＳ（ｐ⁻）薄膜６０の側面よりも内側になるようにするためである。

次に、レジストパターン７０を用いてドライエッチングを行い、ＣＩＧＳ薄膜３０の側壁上のＣｄＳ膜５０を除去する。この状態のデバイスの断面構造が図２（ｈ）に示されている。

次に、図２（ｉ）に示すよう、レジストパターン７０を除去する。図示されるように、ＺｎＯ膜６０の横幅Ｗ２は、ＣＩＧＳ（ｐ⁻）薄膜３０の横幅Ｗ１よりも狭く、これによって、親亀子亀構造が形成されている。図４から明らかなように、ＺｎＯ膜６０の端部の位置Ｐ２は、ＣＩＧＳ薄膜３０の側壁の位置Ｐ１よりも内側に位置している。

この結果、図２（ｉ）に示されるように、ＺｎＯ（ｎ⁺）膜６０とＣＩＧＳ（ｐ⁻）薄膜３０によって形成されるＰＮ接合の界面８０（空乏層の境界：図中、点線で示されている）の端部が、パターニングされたＣＩＧＳ（ｐ⁻）薄膜３０の側壁（エッチングにより露出した面）に達することがなく、これによって、ＰＮ接合界面の埋込み構造が実現される。

フォトリソグラフィによりパターニングされたＣＩＧＳ（ｐ⁻）薄膜の側壁（エッチングにより露出した面）は、メカニカルスクライビングの場合に比べ、結晶欠陥やダメージは十分に少ないが、それでも、ダングリングボンド（結合手）等が存在して不要なエネルギー準位が形成されることがないとはいえない。

したがって、ＰＮ接合界面８０の端部が、このパターニングされたＣＩＧＳ（ｐ⁻）薄膜３０の側壁に達しないようにすることによって、ＰＮ接合の界面の端部からのリーク電流を、さらに低減できる。

最後に、図２（ｊ）に示されるように、アルミニウム等からなる引き出し電極９０，９５を形成する。これによって光電変換装置が完成する。

この光電変換装置は、高効率の太陽電池として、そのまま使用することができる。
（実施の形態２）

本実施の形態では、本発明の光電変換装置を、近赤外光領域にも高い感度をもつフォトセンサとして使用する例について説明する。

図５は、ＣＩＳ薄膜（ＣＩＧＳ薄膜も同様である）の、光の波長に対する吸収係数を示す図である。図示されるように、ＣＩＳ膜（ＣＩＧＳ薄膜）は、可視光から近赤外光までの広範囲に渡り、高い感度をもつことがわかる。

この点に着目し、本実施の形態では、本発明の化合物半導体薄膜からなる光電変換装置を、ＣＭＯＳ回路の形成されたシリコン基板上に積層して、複合イメージセンサを形成する。

図６は、通例のシリコン基板に形成されるＣＭＯＳイメージセンサの概略断面図である。また、図７は、本発明の実施の形態のＣＭＯＳ回路の形成されたシリコン基板上に化合物半導体薄膜からなる光電変換装置（フォトセンサ）を積層してなる、本発明の複合イメージセンサの概略断面図である。

図６に示されるように、通例のＣＭＯＳイメージセンサは、Ｐ⁻型シリコン基板６００内に、フォトダイオード６１０（例えば、ｐｉｎ構造をもつ）と、ＭＯＳトランジスタを構成するｎ^＋拡散層６１６、６１８、６２０が形成され、また、Ｐ⁻型シリコン基板６００上に、ＭＯＳトランジスタのゲート層６１２，６１４と、配線層６２２と、保護膜（層間絶縁膜を含む）６２４が形成されている。

これに対し、本発明の複合イメージセンサは、Ｐ⁻型シリコン基板７００内に、ＭＯＳトランジスタを構成するｎ^＋拡散層７０２、７０４、７０６，７０８が形成され、また、Ｐ⁻型シリコン基板７００上に、ＭＯＳトランジスタのゲート層７０３，７０５と、配線層７１２，７１４と、層間絶縁膜７１０が形成されている。

そして、この層間絶縁膜７１０上に、化合物半導体薄膜からなる光電変換装置（フォトセンサ）が積層形成されている。

この光電変換装置（フォトセンサ）は、下部配線層７１６と、光吸収層として機能するＣＩＧＳ薄膜（ＰＤ）７１８（図中、電極層は省略している）と、上部配線層７２０と、によって構成されている。

前記実施の形態で説明したように、本発明のＣＩＧＳ薄膜は、フォトリソグラフィを用いた、ドライとウエットの２段エッチングによって残渣なく、高精度にパターニングされ、結晶へのダメージ、結晶欠陥が低減され、また、ＺｎＯ膜のフォトリソグラフィによるパターニングによって、ＰＮ接合界面の端部がＣＩＧＳ薄膜のエッチングされた側壁に達しないように埋め込まれており、暗電流が、従来デバイスに比べ、５桁程度、劇的に低減されている。

本発明のセンサは、近赤外光にも高い感度を有するため、セキュリティカメラ（昼間は可視光をセンシングし、夜間は近赤外光をセンシングするカメラ）や、個人認証カメラ（外光の影響を受けない近赤外光で個人認証するためのカメラ）、あるいは、車載カメラ（夜間の視覚補助や遠方の視野確保等にために車に搭載されるカメラ）として、十分に利用可能である。

なお、上記の実施の形態では、カルコパイライト構造をもつ化合物半導体薄膜（ＣＩＧＳ薄膜）としては、Ｃｕ(Ｉｎx，Ｇａ(1-x))Ｓｅ_２を用いているが、これに限定されるものではない。

ＣＩＧＳ薄膜としては、Ｃｕ(Ｉｎx，Ｇａ(1-x))(Ｓｅy，Ｓ(1-y))₂ ｘ＝０〜１，ｙ＝０〜１という組成のものも知られており、このような組成をもつＣＩＧＳ薄膜も利用可能である。

このＣＩＧＳ薄膜は、真空蒸着法やスパッタ法により基板上に形成可能である。真空蒸着法を用いる場合、化合物の各成分（Ｃｕ，Ｉｎ，Ｇａ，Ｓｅ，Ｓ）を蒸発源として基板上に別々に蒸着させる。スパッタ法では、カルコパイライト化合物をターゲットとして用いるか、あるいは、その各成分を別々にターゲットとして用いる。なお、カルコパイライト化合物半導体薄膜を金属基板又はガラス基板の上に形成する場合、基板を高温に加熱するため、カルコゲナイト元素（Ｓｅ，Ｓ）の加熱による再蒸発が起こる。このため、カルコゲナイト元素の離脱による組成ずれが起こる場合がある。この場合は、成膜後にＳｅ又はＳの蒸気雰囲気中で４００〜６００℃の温度で１〜数時間程度の熱処理を行うようことにより、Ｓｅ又はＳを補充するのが望ましい（セレン化処理又は硫化処理）。

以上説明したように、本発明によれば、メカニカルスクライビングの代わりに、フォトリソグラフィによるエッチングを用いて、透光性電極層をパターニングし、これに伴い、下部電極層、光吸収層として機能するカルコパイライト構造の化合物半導体薄膜も同様に、フォトリソグラフィによるエッチングによりパターニングし、これによって、メカニカルスクライビングを行ったときのようなダメージや欠陥が化合物半導体薄膜に生じず、暗電流の大幅な低減が可能となる。

また、透光性電極層の端部の位置が、化合物半導体薄膜の側面よりも内側になるようにパターニングし、ＰＮ接合界面の端部が、パターニングされた化合物半導体薄膜の側面に達しないようにする（すなわち、ＰＮ接合界面が化合物半導体薄膜の内部に埋め込まれた構造とする）ことによって、ＰＮ接合の界面の端部からのリーク電流を、さらに低減できる。

また、Ｉｎ（インジウム）の一部をガリウムに置換したＣＩＧＳ系薄膜を使用してバンド幅を広げることによって、キャリアの再結合過程を減らすことができ、暗電流を、さらに低減することができる。

また、透光性電極層としてノンドープのＺｎＯ膜（ｉ−ＺｎＯ）を設けることにより、下地のＣＩＧＳ薄膜に生じるボイドやピンホールを半絶縁層で埋め込むと共に、ＣＩＧＳ薄膜とｉ−ｐ接合を形成し、導電性のＺｎＯ膜（ｎ⁺）をＣＩＧＳ薄膜と直接に接触させた場合に起こるトンネル電流によるリークを防ぐことができる。したがって、ノンドープのＺｎＯ膜（ｉ−ＺｎＯ）を厚膜化することによって、ＰＮ接合界面の暗電流を、さらに低減することができる（約１／５に低減できる）。

また、本発明の光電変換装置は、フォトリソグラフィを用いてパターニングされており、メカニカルスクライビングを採用したときのような、ダメージや欠陥が化合物半導体の結晶に生じず、したがって、ＰＮ接合の界面に無用なエネルギー準位が生じず、暗電流の低減が可能である。

また、ＺｎＯ膜のパターンを工夫して、ＰＮ接合界面を埋め込む構造とすることによって、ＰＮ接合界面の端部からのリーク電流を防止することもできる。すなわち、製造プロセスを変更し、光吸収層や透光性電極層のデバイス構造を最適化することによって、暗電流を１０^３のオーダで、改善することができる。

また、Ｃｕ(Ｉｎx，Ｇａ(1-x))Ｓｅ_２でのバンドギャップコントロールによって、暗電流を１０^２のオーダで、低減することができる。

本発明のセンサは、近赤外光にも高い感度を有するため、セキュリティカメラ（昼間は可視光をセンシングし、夜間は近赤外光をセンシングするカメラ）や、個人認証カメラ（外光の影響を受けない近赤外光で個人認証するためのカメラ）、あるいは、車載カメラ（夜間の視覚補助や遠方の視野確保等にために車に搭載されるカメラ）として、十分に利用可能である。

また、本発明の光電変換は、ＰＮ接合の界面における光電変換ロスが、従来に比べて、十分に低減されているため、光により発生した電荷の収集効率が高く、光電変換効率が高い太陽電池を実現することができる。

本発明は、化合物半導体薄膜を用いた光電変換素子の暗電流を大幅に低減するという効果を奏し、したがって、セキュリティカメラや個人認証カメラ等に好適なフォトセンサ、固体撮像素子ならびに太陽電池、これらの光電変換装置の製造方法として有効である。

本発明にかかる光電変換装置の製造方法の主要な工程の概要を示すフロー図 （ａ）乃至（ｊ）は、本発明の光電変換装置の製造方法を具体的に説明するための、主要な工程毎のデバイスの断面図 ＣＩＧＳ薄膜のパターニング方法を説明するためのデバイスのＳＥＭ（走査顕微鏡）写真を模式化して示す図であり、（ａ）は、ＣＩＧＳ薄膜のドライエッチング直後の状態を示す図、（ｂ）は、さらにウエットエッチングを行った後の状態を示す図 透光性電極層（ＺｎＯ膜）のパターニング後のデバイスのＳＥＭ（走査顕微鏡）の断面写真を模式化して示す図 ＣＩＳ薄膜（ＣＩＧＳ薄膜）の、光の波長に対する吸収係数を示す図 シリコン基板に形成されるＣＭＯＳイメージセンサの概略断面図 ＣＭＯＳ回路を備えたシリコン基板上に化合物半導体薄膜からなる光電変換装置（フォトセンサ）を積層してなる、本発明の複合イメージセンサの概略断面図 （ａ）乃至（ｄ）は、従来の、ＣＩＧＳ系薄膜太陽電池のセルの製造方法を説明するためのデバイスの断面図

符号の説明

１０ ソーダライムガラス（ＳＬＧ）
２０ Ｍｏ（モリブデン）膜
３０ 光吸収層としてのＣＩＧＳ薄膜
３５ ドライエッチング後の残渣
４０ ＣＩＧＳ薄膜エッチング用のレジストパターン
５０ バッファ層としてのＣｄＳ膜
６０ ＺｎＯ膜（ｉ−ＺｎＯ，ｎ−ＺｎＯ）
７０ ＺｎＯ膜のエッチング用マスク（レジストパターン）
８０ ＰＮ接合界面（空乏層の境界）
８５，９０ 光電変換装置の引き出し電極

Claims (12)

1. 基板上に下部電極層、光吸収層として機能するカルコパイライト構造の化合物半導体薄膜、透光性電極層が順次積層されて構成される光電変換装置であって、
   前記カルコパイライト構造の化合物半導体薄膜の端部が前記透光性電極層の端部よりも外方に位置するように、前記透光性電極層のパターンが形成されている光電変換装置。
2. 請求項１記載の光電変換装置であって、
   複数の光電変換素子セルが集積化されている光電変換装置。
3. 請求項１または２に記載の光電変換装置であって、
   複数の光電変換素子セルが集積化されており、前記カルコパイライト構造の化合物半導体薄膜が基板表面に一体的に形成された光電変換装置。
4. 請求項１または２に記載の光電変換装置であって、
   複数の光電変換素子セルが集積化されており、前記カルコパイライト構造の化合物半導体薄膜が前記透光性電極のパターンエッジよりも外方にパターンエッジが位置するように形成された光電変換装置。
5. 請求項３または４に記載の光電変換装置であって、
   前記化合物半導体薄膜は、前記透光性電極のパターンよりもパターン幅が大きくなるように配列された光電変換装置。
6. 請求項１乃至５のいずれかに記載の光電変換装置であって、
   前記カルコパイライト構造の化合物半導体薄膜は、Ｃｕ(Ｉｎ_x，Ｇａ_(1-x))Ｓｅ_２（０≦ｘ≦１）である光電変換装置。
7. 請求項１乃至６のいずれかに記載の光電変換装置であって、
   前記透光性電極層は、前記化合物半導体薄膜との界面に設けられるノンドープのＺｎＯ膜と、前記ノンドープのＺｎＯ膜上に設けられるｎ⁺型のＺｎＯ膜とで構成される光電変換装置。
8. 請求項１乃至７のいずれかに記載の光電変換装置であって、
   前記光電変換装置は、近赤外光領域にも感度をもつフォトセンサである光電変換装置。
9. 請求項１乃至７のいずれかに記載の光電変換装置であって、
   前記光電変換装置は、太陽電池である光電変換装置。
10. 基板上に下部電極層、光吸収層として機能するカルコパイライト構造の化合物半導体薄膜、透光性電極層が積層されて構成される光電変換装置の製造方法であって、
    前記カルコパイライト構造の化合物半導体薄膜の一部が露呈するように、前記透光性電極を前記カルコパイライト構造の化合物半導体薄膜に対して選択的に除去し、パターニングする工程を含む光電変換装置の製造方法。
11. 請求項１０記載の光電変換装置の製造方法であって、
    前記透光性電極層をパターニングする工程は、前記透光性電極層と前記化合物半導体薄膜の接触によって構成されるＰＮ接合界面の端部が、前記化合物半導体薄膜の側面に達しないように、前記透光性電極層の端部の位置が、前記化合物半導体薄膜の側面よりも内側になるようにパターニングする工程である光電変換装置の製造方法。
12. 請求項１１または請求項１１記載の光電変換装置の製造方法であって、
    前記カルコパイライト構造の化合物半導体薄膜を形成する工程は、ＰＶＤ法により、Ｃｕ(Ｉｎ_x，Ｇａ_(1-x))Ｓｅ_２（０≦ｘ≦１）薄膜を成膜する工程を含み、
    前記透光性電極層を形成する工程は、前記化合物半導体薄膜上にノンドープのＺｎＯ膜を形成する工程と、前記ノンドープのＺｎＯ膜上にｎ⁺型のＺｎＯ膜とを形成する工程を含む光電変換装置の製造方法。

Images