JP2012004443A - 固体撮像装置、電子機器 - Google Patents

Abstract

【課題】小型化が容易に可能であって、ノイズの発生を防止して撮像画像の画像品質が低下するなどの不具合の発生を抑制する。
【解決手段】入射光Ｈを遮光するように形成された光電変換膜１３を、シリコン基板１１において、読出し回路５１，ｎ型不純物領域１２，４１１よりも入射光Ｈが入射する側に設ける。これにより、読出し回路５１，ｎ型不純物領域１２，４１１へ入射する入射光Ｈを光電変換膜１３で遮光させる。
【選択図】図３

Description

本発明は、固体撮像装置、電子機器に関する。

デジタルビデオカメラ、デジタルスチルカメラなどの電子機器は、固体撮像装置を含む。たとえば、固体撮像装置として、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｃｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型イメージセンサを含む。

固体撮像装置は、半導体基板の面に複数の画素が配列されている。各画素においては、光電変換部が設けられている。光電変換部は、たとえば、フォトダイオードであり、外付けの光学系を介して入射する光を受光面で受光し光電変換することによって、信号電荷を生成する。

固体撮像装置のうち、ＣＭＯＳ型イメージセンサは、光電変換部のほかに、読出し回路を含むように、画素が構成されている。読出し回路は、複数のトランジスタで構成されており、光電変換部において生成された信号電荷を読み出して、信号線へ電気信号として出力する。

ＣＭＯＳ型イメージセンサでは、画素ごと、または、複数の画素が並ぶ行ごとに、光電変換部から信号電荷を読み出す動作が実施される。この場合には、信号電荷を蓄積する露光時間が、全ての画素で一致させることが困難であるので、撮像した画像に歪みが生ずる場合がある。特に、被写体の動作が大きい場合には、この不具合の発生が顕著になる。

このような不具合の発生を防止するために、全ての画素において同時に露光を開始した後に同時に露光を終了する「グローバル露光」が実施されている。

「グローバル露光」は、たとえば、メカニカルシャッターを用いる「メカニカルシャッター方式」で実施される。具体的には、メカニカルシャッターを開けて全画素で露光を開始し、そのメカニカルシャッターを閉じることで露光を終了する。しかしながら、この「メカニカルシャッター方式」では、機械的な遮光手段を用いているので、装置の小型化が困難である。また、機械の駆動動作を高速化することが困難であるので、全画素において同時に露光をすることを、高精度に実施することが困難である。

「グローバル露光」は、「メカニカルシャッター方式」の他に、「グローバルシャッター方式」で実施される。具体的には、メカニカルシャッターを用いずに、電気的な制御で、全画素を同時に駆動することで、「グローバル露光」が実施される。このグローバルシャッター方式」では、機械的な遮光手段を用いていないので、装置の小型化が容易に実現可能である。また、駆動動作を高速化することが容易であるので、全画素において同時に露光をすることを、高精度に実施できる（たとえば、特許文献１〜３参照）。

ところで、固体撮像装置は、小型化と共に、画素数の増加が要求されている。この場合には、１つの画素のサイズが小さくなるので、各画素で十分な光量を受光することが困難になり、撮像画像の画像品質の向上が容易ではない。このため、固体撮像装置では、高感度化が必要とされる。

高感度化を実現するために、光吸収係数が高いＣｕＩｎＧａＳｅ_２膜などの「カルコパイライト系」の化合物半導体膜を、光電変換部で用いることが提案されている（たとえば、特許文献４参照）。

また、撮像面に沿った方向に各色の光を選択的に受光する光電変換部を配置せずに、撮像面に対して垂直な深さ方向に各色用の光電変換部を積層させて配置する「積層型」が提案されている。「積層型」は、各画素において、一色の光のみではなく、複数の色の光を受光する。このため、受光面を広く形成して、光の利用効率を向上可能であるために感度を向上させることができる（たとえば、特許文献５参照）。

また、半導体基板において回路や配線などが設けられた表面とは反対側の裏面側から入射する光を、光電変換部が受光する「裏面照射型」が提案されている。「裏面照射型」においては、入射する光を遮光または反射する回路や配線など光の入射側に設けられていないので、感度を向上させることができる（たとえば、特許文献６参照）。「裏面照射型」においては、光電変換部において受光面とは反対側に面に、コントロールゲート電極を設けて、電圧を光電変換部に印加してポテンシャルを制御し、信号電荷を効率良く転送させることが提案されている（たとえば、特許文献７参照）。

特開２００４−０５５５９０号公報 特開２００９−２６８０８３号公報 特開２００４−１４０１５２号公報 特開２００７−１２３７２０号公報 特開２００６−２４５０８８号公報 特開２００８−１８２１４２号公報 特開２００７−２５８６８４号公報

固体撮像装置では、光電変換部で生成された信号電荷を蓄積する蓄積部や、信号電荷を読み出す読出し回路に光が入射することによって、ノイズが発生して、撮像画像の画像品質が低下する場合がある。

このような不具合の発生を防止するために、遮光膜で蓄積部や読出し回路へ入射する光を遮るように構成することが考えられる。

しかしながら、光電変換部と蓄積部や読出し回路との間に遮光膜を設けた場合には、開口率が低下し受光面の面積が小さくなるので、感度が低下する場合がある。

また、遮光膜に起因して光の回折や散乱が生じ、その回折光や散乱光が蓄積部へ入射して、ノイズが発生し、撮像画像の画像品質が低下する場合がある。

「裏面照射型」の固体撮像装置の場合には、基板において光を受光する裏面側とは反対側の表面側に蓄積部や読出し回路が形成されるが、信号電荷の読出しのために基板が薄膜化されるため、上記と同様な不具合が発生する場合がある。

図６０は、「裏面照射型」の固体撮像装置を示す断面図である。

図６１は、「裏面照射型」の固体撮像装置において、光が伝達する様子をシミュレーションした結果を示している。ここでは、波長が６５０ｎｍである光を、シリコン基板１０１Ｊ（厚み３μｍ）の面に対して垂直に入射させた場合の結果を示している。

図６０に示すように、「裏面照射型」の固体撮像装置においては、シリコン基板１０１Ｊの裏面側に、オンチップレンズＭＬ，カラーフィルタＣＦなどの部材が設けられている。シリコン基板１０１Ｊの表面側には、配線層１１１が設けられている。配線層１１１は、シリコン基板１０１Ｊの表面側に設けられた読出し回路（図示なし）を被覆するように設けられている。

「裏面照射型」の固体撮像装置では、オンチップレンズＭＬ，カラーフィルタＣＦなどの各部を介して入射する光を、シリコン基板１０１Ｊの内部に設けられたフォトダイオード（図示なし）が受光する。そして、シリコン基板１０１Ｊの表面側に設けられた読出し回路（図示なし）が、フォトダイオード（図示なし）から信号電荷を読み出す。

図６１に示すように、「裏面照射型」の固体撮像装置では、オンチップレンズＭＬ，カラーフィルタＣＦなどの各部を介してシリコン基板１０１Ｊの裏面（図６０では、上面）に入射した光は、その表面（下面）まで到達する。具体的には、赤色フィルタ層ＣＦＲを透過した光は、緑色フィルタ層ＣＦＧの場合よりも多く、シリコン基板１０１Ｊの表面まで到達しており、２８％が、この表面まで到達していた。

このように、「裏面照射型」においても、裏面側から入射した光が遮光されずに、蓄積部が設けられた表面側まで到達するために、ノイズが発生し、撮像画像の画像品質が低下する場合がある。

特に、「グローバルシャッター方式」で撮像を実施する場合においては、全ての画素において同時に露光が実施され、蓄積部に一旦信号電荷が蓄積されるので、蓄積部に光が入射した場合には、ノイズの発生が顕著になる。

よって、固体撮像装置においては、小型化と、撮像画像の画像品質の向上とを両立させることが困難な場合がある。

したがって、本発明は、小型化が容易に可能であって、ノイズの発生を防止して撮像画像の画像品質を向上可能な、固体撮像装置、電子機器を提供する。

本発明の固体撮像装置は、複数の画素が配列されている画素領域を具備し、前記画素は、入射光を受光して光電変換することで信号電荷を生成する光電変換部と、前記光電変換部で生成された信号電荷を読み出す読出し回路と、前記光電変換部で生成された信号電荷を蓄積する蓄積部とを有し、前記光電変換部は、前記読出し回路および前記蓄積部よりも前記入射光が入射する側に設けられており、前記読出し回路および前記蓄積部へ入射する前記入射光を遮光するように形成されている。

本発明の電子機器は、複数の画素が配列されている画素領域を具備し、前記画素は、入射光を受光して光電変換することで信号電荷を生成する光電変換部と、前記光電変換部で生成された信号電荷を読み出す読出し回路と、前記光電変換部で生成された信号電荷を蓄積する蓄積部とを有し、前記光電変換部は、前記読出し回路および前記蓄積部よりも前記入射光が入射する側に設けられており、前記読出し回路および前記蓄積部へ入射する前記入射光を遮光するように形成されている。

本発明においては、読出し回路，蓄積部よりも入射光が入射する側に光電変換部が設けられており、読出し回路，蓄積部へ入射する入射光を光電変換部が遮光するように設けられている。

本発明によれば、小型化が容易に可能であって、ノイズの発生を防止して撮像画像の画像品質が低下するなどの不具合の発生を抑制可能な、固体撮像装置、電子機器を提供することができる。

図１は、本発明に係る実施形態１において、カメラ４０の構成を示す構成図である。 図２は、本発明に係る実施形態１において、固体撮像装置１の全体構成を示すブロック図である。 図３は、本発明に係る実施形態１において、固体撮像装置の要部を示す図である。 図４は、本発明に係る実施形態１において、固体撮像装置の要部を示す図である。 図５は、フォトンエネルギーと光吸収係数との関係を示す図である。 図６は、カルコパイライト材料について、格子定数とバンドギャップとの関係を示す図である。 図７は、カルコパイライト材料について、格子定数とバンドギャップとの関係を示す図である。 図８は、本発明に係る実施形態１において、固体撮像装置のバンド構造を示す図である。 図９は、本発明に係る実施形態１において、固体撮像装置の製造方法を示す図である。 図１０は、本発明に係る実施形態１において使用するＭＯＣＶＤ装置を示す図である。 図１１は、本発明に係る実施形態１において使用するＭＢＥ装置を示す図である。 図１２は、本発明に係る実施形態１において、固体撮像装置１の動作を示す図である。 図１３は、本発明に係る実施形態１において、固体撮像装置１の動作を示す図である。 図１４は、本発明に係る実施形態１において、固体撮像装置にて光が伝達する様子をシミュレーションした結果を示す図である。 図１５は、シリサイド材料について、フォトンエネルギー（ｅＶ）と、消衰係数ｋとの関係を示す図である。 図１６は、本発明に係る実施形態１の変形例１−２において、固体撮像装置を構成する画素の回路構成を示す図である。 図１７は、本発明に係る実施形態１の変形例１−２において、固体撮像装置の動作を示す図である。 図１８は、本発明に係る実施形態１の変形例１−２において、固体撮像装置の動作を示す図である。 図１９は、本発明に係る実施形態１の変形例１−３において、固体撮像装置を構成する画素の回路構成を示す図である。 図２０は、本発明に係る実施形態１の変形例１−３において、固体撮像装置の動作を示す図である。 図２１は、本発明に係る実施形態１の変形例１−３において、固体撮像装置の動作を示す図である。 図２２は、本発明に係る実施形態１の変形例１−４において、固体撮像装置を構成する画素の回路構成を示す図である。 図２３は、本発明に係る実施形態１の変形例１−４において、固体撮像装置の動作を示す図である。 図２４は、本発明に係る実施形態１の変形例１−４において、固体撮像装置の動作を示す図である。 図２５は、本発明に係る実施形態１の変形例１−５において、固体撮像装置の要部を示す図である。 本発明に係る実施形態１の変形例１−５において、固体撮像装置を構成する画素の回路構成を示す図である。 図２７は、本発明に係る実施形態１の変形例１−５において、固体撮像装置の動作を示す図である。 図２８は、本発明に係る実施形態１の変形例１−５において、固体撮像装置の要部を示す図である。 図２９は、本発明に係る実施形態１の変形例１−５において、固体撮像装置を構成する画素の回路構成を示す図である。 図３０は、本発明に係る実施形態１の変形例１−５において、固体撮像装置の動作を示す図である。 図３１は、本発明に係る実施形態１の変形例１−６において、固体撮像装置のバンド構造を示す図である。 図３２は、本発明に係る実施形態２において、固体撮像装置の要部を示す図である。 図３３は、本発明に係る実施形態２において、固体撮像装置のバンド構造を示す図である。 図３４は、本発明に係る実施形態２において、固体撮像装置の製造方法を示す図である。 図３５は、本発明に係る実施形態２において、固体撮像装置の製造方法を示す図である。 図３６は、本発明に係る実施形態２において、固体撮像装置の製造方法を示す図である。 図３７は、本発明に係る実施形態２において、固体撮像装置の製造方法を示す図である。 図３８は、本発明に係る実施形態３において、固体撮像装置の要部を示す図である。 図３９は、本発明に係る実施形態３において、固体撮像装置の製造方法を示す図である。 図４０は、本発明に係る実施形態３において、固体撮像装置の製造方法を示す図である。 図４１は、本発明に係る実施形態３において、固体撮像装置の製造方法を示す図である。 図４２は、本発明に係る実施形態４において、固体撮像装置の要部を示す図である。 図４３は、本発明に係る実施形態４において、固体撮像装置の製造方法を示す図である。 図４４は、本発明に係る実施形態４において、固体撮像装置の製造方法を示す図である。 図４５は、本発明に係る実施形態５において、固体撮像装置の要部を示す図である。 図４６は、本発明に係る実施形態６において、固体撮像装置の要部を示す図である。 図４７は、本発明に係る実施形態７において、オフ基板であるシリコン基板１１ｋ上に、光電変換膜１３ｋを形成した際の原子配列を示す図である。 図４８は、本発明に係る実施形態７において、オフ基板であるシリコン基板１１ｋ上に、光電変換膜１３ｋを形成した際の原子配列を示す図である。 図４９は、本発明に係る実施形態７において、オフ基板であるシリコン基板１１ｋ上に、光電変換膜１３ｋを形成した際の原子配列を示す図である。 図５０は、本発明に係る実施形態７において、シリコン基板１１ｋ上に、光電変換膜１３ｋを形成した際に、アンチフェーズドメインが生じた領域Ｂを拡大して示す斜視図である。 図５１は、本発明に係る実施形態８において、固体撮像装置の要部を示す図である。 図５２は、本発明に係る実施形態８において、赤色光電変換膜１３Ｒと緑色光電変換膜１３Ｇと青色光電変換膜１３Ｂを形成する際に用いる材料の一例を示す図である。 図５３は、本発明に係る実施形態８において、赤色光電変換膜１３Ｒと緑色光電変換膜１３Ｇと青色光電変換膜１３Ｂの特性を示す図である。 図５４は、本発明に係る実施形態９において、固体撮像装置の要部を示す図である。 図５５は、本発明に係る実施形態９において、赤色光電変換膜１３Ｒと緑色光電変換膜１３Ｇと青色光電変換膜１３Ｂの特性を示す図である。 図５６は、本発明に係る実施形態１０において、固体撮像装置の要部を示す図である。 図５７は、本発明に係る実施形態１１において、固体撮像装置の要部を示す図である。 図５８は、本発明に係る実施形態１１において、緑色光電変換膜１３Ｇと緑色フィルタ層ＣＦＧの特性を示す図である。 図５９は、本発明に係る実施形態１２において、固体撮像装置の要部を示す図である。 図６０は、「裏面照射型」の固体撮像装置を示す断面図である。 図６１は、「裏面照射型」の固体撮像装置において、光が伝達する様子をシミュレーションした結果を示している。

本発明の実施形態について、図面を参照して説明する。

なお、説明は、下記の順序で行う。
１．実施形態１（裏面照射型）
２．実施形態２（画素分離部あり（その１））
３．実施形態３（画素分離部あり（その２））
４．実施形態４（画素分離部あり（その３））
５．実施形態５（光電変換膜の下に電極あり）
６．実施形態６（光電変換膜の下に電極あり（表面照射型））
７．実施形態７（オフ基板を用いる場合）
８．実施形態８（光電変換膜を積層する場合（その１））
９．実施形態９（光電変換膜を積層する場合（その２））
１０．実施形態１０（光電変換膜を積層する場合（その３））
１１．実施形態１１（光電変換膜とカラーフィルタとの組み合わせで遮光（その１））
１２．実施形態１２（光電変換膜とカラーフィルタとの組み合わせで遮光（その２））
１３．その他

＜１．実施形態１（光電変換膜が遮光機能を有する場合）＞
（Ａ）装置構成
（Ａ−１）カメラの要部構成
図１は、本発明に係る実施形態１において、カメラ４０の構成を示す構成図である。

図１に示すように、カメラ４０は、固体撮像装置１と、光学系４２と、制御部４３と、信号処理回路４４とを有する。各部について、順次、説明する。

固体撮像装置１は、光学系４２を介して入射する光（被写体像）を撮像面ＰＳから受光して光電変換することによって、信号電荷を生成する。ここでは、固体撮像装置１は、制御部４３から出力される制御信号に基づいて駆動する。具体的には、信号電荷を読み出して、ローデータとして出力する。

光学系４２は、結像レンズや絞りなどの光学部材を含み、被写体像として入射する入射光Ｈを、固体撮像装置１の撮像面ＰＳへ集光するように配置されている。

制御部４３は、各種の制御信号を固体撮像装置１と信号処理回路４４とに出力し、固体撮像装置１と信号処理回路４４とを制御して駆動させる。

信号処理回路４４は、固体撮像装置１から出力された電気信号について信号処理を実施することによって、被写体像についてデジタル画像を生成するように構成されている。

（Ａ−２）固体撮像装置の要部構成
固体撮像装置１の全体構成について説明する。

図２は、本発明に係る実施形態１において、固体撮像装置１の全体構成を示すブロック図である。

固体撮像装置１は、たとえば、ＣＭＯＳ型イメージセンサとして構成されている。この固体撮像装置１は、図２に示すように、シリコン基板１１を含む。シリコン基板１１は、たとえば、単結晶シリコン半導体からなる半導体基板であり、図２に示すように、シリコン基板１１の面においては、撮像領域ＰＡと、周辺領域ＳＡとが設けられている。

撮像領域ＰＡは、図２に示すように、矩形形状であり、複数の画素Ｐが水平方向ｘと垂直方向ｙとのそれぞれに、配置されている。つまり、画素Ｐがマトリクス状に並んでいる。そして、この撮像領域ＰＡは、図１に示した撮像面ＰＳに相当する。画素Ｐの詳細については、後述する。

周辺領域ＳＡは、図２に示すように、撮像領域ＰＡの周囲に位置している。そして、この周辺領域ＳＡにおいては、周辺回路が設けられている。

具体的には、図２に示すように、垂直駆動回路３と、カラム回路４と、水平駆動回路５と、外部出力回路７と、タイミングジェネレータ８とが、周辺回路として設けられている。

垂直駆動回路３は、図２に示すように、周辺領域ＳＡにおいて、撮像領域ＰＡの側部に設けられており、撮像領域ＰＡにおいて、水平方向Ｈに並ぶ複数の画素Ｐの行ごとに電気的に接続されている。

カラム回路４は、図２に示すように、周辺領域ＳＡにおいて、撮像領域ＰＡの下端部に設けられており、列単位で画素Ｐから出力される信号について信号処理を実施する。ここでは、カラム回路４は、ＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ；相関二重サンプリング）回路（図示なし）を含み、固定パターンノイズを除去する信号処理を実施する。

水平駆動回路５は、図２に示すように、カラム回路４に電気的に接続されている。水平駆動回路５は、たとえば、シフトレジスタを含み、カラム回路４にて画素Ｐの列ごとに保持されている信号を、順次、外部出力回路７へ出力させる。

外部出力回路７は、図２に示すように、カラム回路４に電気的に接続されており、カラム回路４から出力された信号について信号処理を実施後、外部へ出力する。外部出力回路７は、ＡＧＣ（Ａｕｔｏｍａｔｉｃ Ｇａｉｎ Ｃｏｎｔｒｏｌ）回路７ａとＡＤＣ回路７ｂとを含む。外部出力回路７においては、ＡＧＣ回路７ａが信号にゲインをかけた後に、ＡＤＣ回路７ｂがアナログ信号からデジタル信号へ変換して、外部へ出力する。

タイミングジェネレータ８は、図２に示すように、垂直駆動回路３、カラム回路４、水平駆動回路５，外部出力回路７のそれぞれに電気的に接続されている。タイミングジェネレータ８は、各種パルス信号を生成し、垂直駆動回路３、カラム回路４、水平駆動回路５，外部出力回路７に出力することで、各部について駆動制御を行う。

詳細については後述するが、上記の各部は、「グローバルシャッター方式」で露光を実施するように動作する。つまり、全ての画素Ｐにて同時に入射光の受光を開始した後に、その受光を終了するグローバル露光を、機械的な遮光手段を用いずに実施する。そして、各画素Ｐから出力された電気信号が、画素ごとに、カラム回路４に読み出された後に、そのカラム回路４で蓄積された信号が、水平駆動回路５によって選択されて、外部出力回路７へ、順次、出力される。

（Ａ−３）固体撮像装置の詳細構成
本実施形態にかかる固体撮像装置の詳細構成について説明する。

図３，図４は、本発明に係る実施形態１において、固体撮像装置の要部を示す図である。

ここで、図３は、画素Ｐの断面を示している。また、図４は、画素Ｐの回路構成を示している。

図３に示すように、固体撮像装置１は、シリコン基板１１を含み、シリコン基板１１の一方の面（上面）には、光電変換膜１３が形成されている。また、このシリコン基板１１の上面には、オンチップレンズＭＬと、カラーフィルタＣＦとが設けられている。

これに対して、シリコン基板１１の他方の面（下面）には、図３に示すように、ゲートＭＯＳ４１が設けられている。また、図３では図示を省略しているが、図４に示すように、別のゲートＭＯＳ４２、および、読出し回路５１が、さらに設けられている。

読出し回路５１は、図４に示すように、ＰＤリセットトランジスタＭ１１と、増幅トランジスタＭ２１と、選択トランジスタＭ３１とを含む。

そして、図示を省略しているが、シリコン基板１１の他方の面（下面）には、ゲートＭＯＳ４１などの各部を覆うように、配線層（図示なし）が設けられている。

固体撮像装置１においては、裏面（上面）側からオンチップレンズＭＬとカラーフィルタＣＦとを介して入射する入射光Ｈを、光電変換膜１３が受光して信号電荷を生成する。そして、その光電変換膜１３で生成された信号電荷を、シリコン基板１１に設けられたｎ型不純物領域１２が蓄積する。その後、そのｎ型不純物領域１２で蓄積された信号電荷を、ゲートＭＯＳ４１が、ｎ型不純物領域４１１に転送し、ｎ型不純物領域４１１で蓄積される。そして、その信号電荷をゲートＭＯＳ４２が転送した後に、読出し回路５１が、その信号電荷を読み出して、垂直信号線２７へ電気信号として出力する。

つまり、固体撮像装置１は、「裏面照射型ＣＭＯＳイメージセンサ」として構成されている。

各部の詳細について、順次、説明する。

（Ａ−３−１）光電変換膜１３について
固体撮像装置１において、光電変換膜１３は、図３に示すように、たとえば、ｐ型シリコン半導体であるシリコン基板１１の一方の面（上面）に設けられている。光電変換膜１３は、図２に示した複数の画素Ｐの間において一体になるように形成されている。

ここでは、光電変換膜１３は、シリコン基板１１において、複数の画素Ｐに対応するように形成されたｎ型不純物領域１２の上面を被覆するように設けられている。ｎ型不純物領域１２は、光電変換膜１３で生成された信号電荷を蓄積する蓄積部として機能する。ｎ型不純物領域１２は、不純物濃度がシリコン基板１１の上面から下面に向かって高くなるように、不純物を分布させることが好適である。このようにすることで、光電変換膜１３から移動した信号電荷（ここでは電子）が、ｎ型不純物領域１２において、ゲートＭＯＳ４１の側へ自然に移動させることができる。

そして、図３に示すように、光電変換膜１３の上面には、透明電極１４が設けられている。透明電極１４は、グランドに接地され、正孔蓄積によるチャージを防ぐように構成されている。つまり、光電変換膜１３は、下部電極として機能するｎ型不純物領域１２と、上部電極として機能する透明電極１４とに挟まれるように形成されている。

光電変換膜１３は、各画素Ｐにおいて、入射光Ｈを受光し光電変換することによって信号電荷を生成するように構成されている。

図４に示すように、光電変換膜１３は、アノードが接地されており、蓄積した信号電荷（ここでは、電子）が、ゲートＭＯＳ４１，４２と、読出し回路５１で読み出され、電気信号として垂直信号線２７へ出力されるように構成されている。

具体的には、光電変換膜１３は、図４に示すように、ゲートＭＯＳ４１，４２を介して、増幅トランジスタＭ２１のゲートに接続されている。そして、光電変換膜１３においては、増幅トランジスタＭ２１のゲートに接続されているフローティングディフュージョンＦＤへ、その蓄積した信号電荷が、ゲートＭＯＳ４１，４２によって出力信号として転送される。

この光電変換膜１３は、光電変換を実施する他に、ｎ型不純物領域１２などのように信号電荷を蓄積する蓄積部へ進む入射光Ｈを、蓄積部に到達前に遮光する遮光膜として機能するように構成されている。これと共に、光電変換膜１３は、読出し回路５１へ進む入射光Ｈを、読出し回路５１に到達前に遮光する遮光膜として機能するように構成されている。

具体的には、光電変換膜１３は、カルコパイライト構造の化合物半導体を用いて形成されている。たとえば、光電変換膜１３は、カルコパイライト構造の化合物半導体であるＣｕＩｎＳｅ_２で形成されている。

図５は、フォトンエネルギーと光吸収係数との関係を示す図である。

図５に示すように、ＣｕＩｎＳｅ_２は、光吸収係数が他の材料よりも高く、特に、Ｓｉ単結晶（図では、ｘ−Ｓｉ）と比べて、約２桁高い。このため、ＣｕＩｎＳｅ_２は、光電変換膜としてだけでなく、可視光線を遮光する遮光膜として、好適に機能する。

光電変換膜１３は、可視光線の吸収係数がシリコン基板１１よりも高く、光電変換機能が発現する材料であれば、単結晶、多結晶、アモルファスのいずれの結晶構造であっても良い。

光電変換膜１３については、ＣｕＩｎＳｅ_２以外のカルコパイライト材料を用いて形成しても良い。

図６，図７は、カルコパイライト材料について、格子定数とバンドギャップとの関係を示す図である。

図６に示すように、さまざまなカルコパイライト材料がある。このうち、図７に示すように、たとえば、銅−アルミニウム−ガリウム−インジウム−イオウ−セレン系の混晶からなるカルコパイライト構造の化合物半導体で、光電変換膜１３を形成しても良い。銅−アルミニウム−ガリウム−インジウム−イオウ−セレン系の混晶は、シリコン（Ｓｉ）の格子定数に合わせるように組成を制御して形成可能であるので、結晶欠陥を減少可能なためである。つまり、シリコン基板１１上にて単結晶薄膜としてエピタキシャル成長させることが可能であり、ヘテロ界面で発生するミスフィット転移などの結晶欠陥を減少させることができるので、暗電流の発生を抑制し、ノイズを減少することができる。

また、上記の化合物半導体以外に、銅−アルミニウム−ガリウム−インジウム−亜鉛−イオウ−セレン系の混晶からなるカルコパイライト構造の化合物半導体を用いて、光電変換膜１３を形成しても好適である。

図８は、本発明に係る実施形態１において、固体撮像装置のバンド構造を示す図である。

図８は、光電変換膜１３とシリコン基板１１との部分のバンド構造を示している。つまり、光電変換膜１３およびシリコン基板１１の深さ方向ｚにおけるバンド構造を示している。

図８に示すように、深さ方向ｚにおいては、光電変換膜１３について、バンドが傾斜するように形成することが好適である。このようにすることで、蓄積された電子が、シリコン基板１１の側へ容易に移動する。

光電変換膜１３は、導電型が、たとえば、ｐ型である。光電変換膜１３は、ｐ型の他、ｉ型、ｎ型のいずれであっても良い。

（Ａ−３−２）ゲートＭＯＳ４１，４２について
固体撮像装置１において、ゲートＭＯＳ４１，４２は、図４に示すように、図２に示した複数の画素Ｐごとに設けられている。

ゲートＭＯＳ４１，４２は、生成された信号電荷を、増幅トランジスタＭ２１のゲートへ電気信号として出力するように構成されている。具体的には、ゲートＭＯＳ４１，４２は、図４に示すように、光電変換膜１３とフローティングディフュージョンＦＤとの間において介在するように設けられている。そして、ゲートＭＯＳ４１，４２は、読出し線Ｈ４１，Ｈ４２からゲートに読出し信号が与えられることによって、信号電荷をフローティングディフュージョンＦＤに出力信号として転送する。

ここでは、ゲートＭＯＳ４１は、図３に示すように、シリコン基板１１において、光電変換膜１３が設けられた面（裏面）とは反対側の面（表面）の側に設けられている。ゲートＭＯＳ４２については、図３に示していないが、ゲートＭＯＳ４１と同様に、シリコン基板１１において、光電変換膜１３が設けられた面（裏面）とは反対側の面（表面）の側に設けられている。

ゲートＭＯＳ４１，４２は、たとえば、シリコン基板１１に活性化領域（図示なし）が形成されており、各ゲートが導電材料で形成されている。

（Ａ−３−５）読出し回路５１について
固体撮像装置１において、読出し回路５１は、図２に示した複数の画素Ｐに対応するように複数が配置されている。

図４に示すように、読出し回路５１は、ＰＤリセットトランジスタＭ１１と、増幅トランジスタＭ２１と、選択トランジスタＭ３１とを含み、ゲートＭＯＳ４１を介して信号電荷を読み出すように構成されている。

読出し回路５１を構成する各トランジスタＭ１１，Ｍ２１，Ｍ３１は、図３では図示していないが、ゲートＭＯＳ４１と同様に、シリコン基板１１において、光電変換膜１３が設けられた面（裏面）とは反対側の面（表面）の側に設けられている。各トランジスタＭ１１，Ｍ２１，Ｍ３１は、たとえば、シリコン基板１１に活性化領域（図示なし）が形成されており、各ゲートが導電材料で形成されている。

読出し回路５１において、ＰＤリセットトランジスタＭ１１は、光電変換膜１３の電位をリセットするように構成されている。

具体的には、ＰＤリセットトランジスタＭ１１は、図４に示すように、ＰＤリセット信号が供給されるＰＤリセット線Ｈ１１にゲートが接続されている。また、ＰＤリセットトランジスタＭ１１は、一方の端子が接地され、他方の端子が、光電変換膜１３によって構成されるフォトダイオードに電気的に接続されている。そして、ＰＤリセットトランジスタＭ１１は、ＰＤリセット線Ｈ１１から入力されるＰＤリセット信号に基づいて、そのフォトダイオードの電位をリセットする。

読出し回路５１において、増幅トランジスタＭ２１は、信号電荷による電気信号を、増幅して出力するように構成されている。

具体的には、増幅トランジスタＭ２１は、図４に示すように、ゲートがフローティングディフュージョンＦＤに接続されている。また、増幅トランジスタＭ２１は、ドレインが電源電位供給線Ｖｄｄに接続され、ソースが選択トランジスタＭ３１に接続されている。増幅トランジスタＭ２１は、選択トランジスタＭ３１がオン状態になるように選択されたときには、定電流源（図示なし）から定電流が供給されて、ソースフォロアとして動作する。このため、増幅トランジスタＭ２１では、選択トランジスタＭ３１に選択信号が供給されることによって、フローティングディフュージョンＦＤから出力された出力信号が増幅される。

読出し回路５１において、選択トランジスタＭ３１は、選択信号が入力された際に、増幅トランジスタＭ２１によって出力された電気信号を、垂直信号線２７へ出力するように構成されている。

具体的には、選択トランジスタＭ３１は、図４に示すように、選択信号が供給される選択線Ｈ３１にゲートが接続されている。選択トランジスタＭ３１は、選択信号が供給された際にはオン状態になり、上記のように増幅トランジスタＭ２１によって増幅された出力信号を、垂直信号線２７に出力する。

（Ａ−３−６）その他
この他に、図３に示すように、シリコン基板１１の上面（裏面）側においては、カラーフィルタＣＦとオンチップレンズＭＬとが、画素Ｐに対応して設けられている。

ここでは、カラーフィルタＣＦは、たとえば、赤色フィルタ層（図示なし）と、緑色フィルタ層（図示なし）と、青色フィルタ層（図示なし）との３原色のフィルタを含む。そして、その３原色のフィルタが、たとえば、ベイヤー配列で画素Ｐごとに配置されている。各色のフィルタ層の配列は、ベイヤー配列に限らず、他の配列でも良い。

オンチップレンズＭＬは、図３に示すように、シリコン基板１１の上面において、光電変換膜１３、透明電極１４、および、カラーフィルタＣＦを介して設けられている。オンチップレンズＭＬは、シリコン基板１１の上方へ凸状に突き出るように設けられており、上方から入射する入射光Ｈを光電変換膜１３へ集光する。

また、図示を省略しているが、シリコン基板１１の下面（表面）においては、上記のゲートＭＯＳ４１等の各部を被覆するように、配線層（図示なし）が設けられている。この配線層においては、各回路素子に電気的に接続された配線（図示なし）が、絶縁層（図示なし）内に形成されている。具体的には、配線層を構成する各配線は、図４で示した、読出し線Ｈ４１などの配線として機能するように積層して形成されている。

（Ｂ）製造方法
上記の固体撮像装置１を製造する製造方法の要部について説明する。

図９は、本発明に係る実施形態１において、固体撮像装置の製造方法を示す図である。

ここで、図９は、図３と同様に、断面を示しており、図９に示す各工程を順次経て、図３等に示した固体撮像装置１について製造をする。

（Ｂ−１）光電変換膜１３の形成
まず、図９（ａ）に示すように、光電変換膜１３について形成する。

ここでは、光電変換膜１３の形成前に、シリコン基板１１の面に、ゲートＭＯＳ４１などの各部を形成する。そして、シリコン基板１１の面（表面）において、ゲートＭＯＳ４１等の各部を被覆するように、配線層（図示なし）を設ける。

本実施形態においては、いわゆるＳＯＩ基板のシリコン層（シリコン基板１１に相当）に、上記の各部を形成後、そのシリコン層を別のガラス基板（図示なし）の面に転写する。これにより、シリコン層であるシリコン基板１１の裏面側が現れ、（１００）面が露出する。そして、シリコン基板１１の内部に、ｎ型不純物領域１２を形成する。

この後、図９（ａ）に示すように、シリコン基板１１において、ゲートＭＯＳ４１などの各部が形成された面とは反対側の面（裏面）に、光電変換膜１３を成膜する。

光電変換膜１３については、たとえば、ＣｕＩｎＳｅ_２の混晶からなるカルコパイライト構造の化合物半導体で形成する。

この他に、銅−アルミニウム−ガリウム−インジウム−イオウ−セレン系の混晶からなるカルコパイライト構造の化合物半導体を、シリコン基板１１に格子整合させるように成膜することで、光電変換膜１３を形成しても良い。

この場合には、たとえば、ＭＢＥ法，ＭＯＣＶＤ法などのエピタキシャル成長法で、上記の化合物半導体をシリコン基板１１にエピタキシャル成長させることによって、光電変換膜１３を形成する。

シリコン（Ｓｉ）の格子定数は、５．４３１Åである。ＣｕＡｌＧａＩｎＳＳｅ系混晶は、この格子定数に対応した材料を含み、シリコン基板１１に格子整合するように形成可能である。このため、たとえば、ＣｕＧａ_０．５２Ｉｎ_０．４８Ｓ_２膜を、光電変換膜１３として、シリコン基板１１上に形成する。

たとえば、導電型がｐ型になるように、光電変換膜１３を形成する。ｐ型の他、ｉ型、ｎ型になるように、光電変換膜１３を形成しても良い。

本実施形態では、たとえば、ｎ型ドーパントである亜鉛（Ｚｎ）の濃度が結晶成長と共に低下するように、ｐ型のＣｕＧａ_０．５２Ｉｎ_０．４８Ｓ_２膜を成膜して、光電変換膜１３を設ける。これにより、深さ方向ｚにおいてバンドが傾斜するように、光電変換膜１３を形成することができる。

たとえば、不純物濃度が１０^１４〜１０^１６ｃｍ^−３になるように、光電変換膜１３を形成する。また、たとえば、膜厚が３００ｎｍになるように、光電変換膜１３を形成する。

光電変換膜１３については、シリコン基板上において画素分離部ＰＢを形成する部分についても被覆するように、上記の化合物半導体をエピタキシャル成長させて形成する。

なお、上記では、ｎ型ドーパントをｐ型のＣｕＧａ_０．５２Ｉｎ_０．４８Ｓ_２膜に含める場合について示したが、これに限定されない。たとえば、ＩＩＩ族とＩ族の各供給量を適宜制御することで、上記と同様に、深さ方向ｚにおいてバンドが傾斜するように、光電変換膜１３を形成することができる。

図１０は、本発明に係る実施形態１において使用するＭＯＣＶＤ装置を示す図である。

ＭＯＣＶＤ成長方法で、上記のような化合物半導体を結晶成長させる際には、たとえば、図１０に示すＭＯＣＶＤ装置を用いる。

基板（シリコン基板）上で上記の結晶を成長させる際には、図１０に示すように、基板がサセプター（カーボン製）の上に載せられる。サセプターは、高周波加熱装置（ＲＦコイル）で加熱され、基板の温度が制御される。たとえば、基板は、熱分解が可能となる４００℃〜１０００℃の温度範囲になるように加熱される。

そして、有機金属原料が水素でバブリングされて飽和蒸気圧状態にされ、各原料分子が反応管まで輸送される。ここでは、マスフローコントローラー（ＭＦＣ）で各原料に流す水素流量が制御され、原料の単位時間当たりに輸送されるモル量が調整される。そして、基板上で有機金属原料が熱分解されて結晶が成長する。輸送モル量比と結晶の組成比には、相関性がある。このため、結晶の組成比を任意に調整することができる。

原料ガスには、下記のような有機金属が用いられる。

具体的には、銅の有機金属としては、たとえば、アセチルアセトン銅（Ｃｕ（Ｃ_５Ｈ_７Ｏ_２）_２）を用いる。この他に、シクロペンタンジエニル銅トリエチルリン（ｈ５−（Ｃ_２Ｈ_５）Ｃｕ：Ｐ（Ｃ_２Ｈ_５）_３）を用いても良い。

ガリウム（Ｇａ）の有機金属としては、たとえば、トリメチルガリウム（Ｇａ（ＣＨ_３）_３）を用いる。この他に、トリエチルガリウム（Ｇａ（Ｃ_２Ｈ_５）_３）を用いても良い。

アルミニウム（Ａｌ）の有機金属としては、たとえば、トリメチルアルミニウム（Ａｌ（ＣＨ_３）_３）を用いる。この他に、トリエチルアルミニウム（Ａｌ（Ｃ_２Ｈ_５）_３）を用いても良い。

インジウム（Ｉｎ）の有機金属としては、たとえば、トリメチルインジウム（Ｉｎ（ＣＨ_３）_３）を用いる。この他に、トリエチルインジウム（Ｉｎ（Ｃ_２Ｈ_５）_３）を用いても良い。

セレン（Ｓｅ）の有機金属としては、たとえば、ジメチルセレン（Ｓｅ（ＣＨ_３）_２）を用いる。この他に、ジエチルセレン（Ｓｅ（Ｃ_２Ｈ_５）_２）を用いても良い。

イオウ（Ｓ）の有機金属としては、たとえば、ジメチルスルフィド（Ｓ（ＣＨ_３）_２）を用いる。この他に、ジエチルスルフィド（Ｓ（Ｃ_２Ｈ_５）_２）を用いても良い。

亜鉛（Ｚｎ）の有機金属としては、たとえば、ジメチルジンク（Ｚｎ（ＣＨ_３）_２）を用いる。この他に、ジエチルジンク（Ｚｎ（Ｃ_２Ｈ_５）_２）を用いても良い。

また、有機金属以外に、たとえば、Ｓｅ原料として、セレン化水素（Ｈ_２Ｓｅ）を用いても良い。その他、Ｓ原料として、硫化水素（Ｈ_２Ｓ）を用いても良い。

なお、シクロペンタジエニル銅トリエチルリン（ｈ５−（Ｃ_２Ｈ_５）Ｃｕ：Ｐ（Ｃ_２Ｈ_５）_３）や、アセチルアセトン銅（Ｃｕ（Ｃ_５Ｈ_７Ｏ_２）_２）やトリメチルインジウム（Ｉｎ（ＣＨ_３）_３）等の原料は、室温で固相状態である。この場合には、原料を加熱して液相状態にする。また、固相状態でも単に高温にして蒸気圧を高くした状態で使ってもよい。

図１１は、本発明に係る実施形態１において使用するＭＢＥ装置を示す図である。

ＭＢＥ成長方法で、上記のような化合物半導体を結晶成長させる際には、たとえば、図１１に示すＭＢＥ装置を用いる。

この場合には、銅の単体原料と、ガリウム（Ｇａ）、アルミニウム（Ａｌ）、インジウム（Ｉｎ）、セレン（Ｓｅ）およびイオウ（Ｓ）の各単体原料を、各クヌーセンセルに入れる。そして、これらの原料を適切な温度に加熱して、各分子線を基板上に照射させることによって、結晶成長を実施する。

このとき、イオウ（Ｓ）のように、蒸気圧が特に高い原料の場合には、分子線量の安定性が乏しいことがある。このため、このような場合には、バルブドクラッキングセルを用いて、分子線量を安定化させてもよい。さらに、ガスソースＭＢＥのように、一部の原料をガスソースにしてもよい。たとえば、Ｓｅ原料として、セレン化水素（Ｈ_２Ｓｅ）を使用しても良く、イオウ（Ｓ）原料として、硫化水素（Ｈ_２Ｓ）を使用しても良い。

（Ｂ−２）透明電極１４の形成
つぎに、図９（ｂ）に示すように、透明電極１４について形成する。

ここでは、光電変換膜１３の上面を被覆するように、透明電極１４を形成する。たとえば、インジウムスズオキサイド（ＩＴＯ）で透明電極１４を形成する。この他に、酸化亜鉛、インジウム亜鉛オキサイドなどの透明な導電材料で、透明電極１４を形成しても良い。

この透明電極１４については、図２に示した複数の画素Ｐの間において一体になるように形成する。

そして、図３に示したように、シリコン基板１１の上面（裏面）側に、カラーフィルタＣＦ、オンチップレンズＭＬなどの各部を設ける。このようにすることで、裏面照射型のＣＭＯＳ型イメージセンサを完成させる。

（Ｃ）動作
上記の固体撮像装置１の動作について説明する。

図１２，図１３は、本発明に係る実施形態１において、固体撮像装置１の動作を示す図である。

図１２は、断面図であって、入射光Ｈが光電変換膜１３に入射した際の電子、または、正孔の流れを示している。

また、図１３は、タイミングチャートを示している。図１３において、（ａ）は、光電変換膜１３で構成されるフォトダイオードの電圧を示している（図４参照）。（ｂ）は、ＰＤリセット線Ｈ１１を介してＰＤリセットトランジスタＭ１１のゲートに送信されるＰＤリセット信号を示している。（ｃ）は、読出し線Ｈ４１を介してゲートＭＯＳ４１のゲートに送信される第１の読出し信号を示している。（ｄ）は、読出し線Ｈ４２を介してゲートＭＯＳ４２のゲートに送信される第２の読出し信号を示している。（ｅ）は、選択線Ｈ３１を介して選択トランジスタＭ３１のゲートに送信される選択信号を示している。図１３では、横線から垂直に伸びた縦線部分において、信号がハイレベルとなり、各トランジスタが、オン状態にされることを示している。

上述したように、本実施形態においては、全ての画素Ｐにて同時に入射光の受光を開始した後に、その受光を終了するグローバル露光を、機械的な遮光手段を用いずに実施する。つまり、「グローバルシャッター方式」で露光を実施する。

具体的には、図１２に示すように、入射光Ｈは、シリコン基板１１の上方から光電変換膜１３へ各部を介して入射する。そして、入射光Ｈが入射した光電変換膜１３においては、生成した電子（信号電荷）が、シリコン基板１１のｎ型不純物領域１２（蓄積部１）へ移動し、正孔が透明電極１４へ移動する。

そして、図１２，図１３に示すように、ゲートＭＯＳ４１によって、ｎ型不純物領域１２（蓄積部１）で蓄積された信号電荷を、ｎ型不純物領域４１１（蓄積部２）に転送した直後に、ＰＤリセットを実施する。つまり、ＰＤリセットトランジスタＭ１１によって、ｎ型不純物領域１２（蓄積部１）がグランドにつなげられて、電圧０Ｖ（または、電源電圧Ｖｄｄ）に電位がリセットされる（図４参照）。そして、図１３に示すように、その直後に信号電荷の蓄積が開始される。

そして、ゲートＭＯＳ４２によって、その信号電荷がｎ型不純物領域４２１（ＦＤ）に転送されて蓄積される。

このような動作を、全ての画素Ｐにおいて実施する。そして、読出し回路５１が、その信号電荷を画素Ｐごとに読み出して、垂直信号線２７へ電気信号として出力する。

上記において、増幅トランジスタＭ２１の固定パターンノイズは、ＣＤＳ回路によって、リセット前後の信号を減算することで除去できる。しかし、ｎ型不純物領域１２（蓄積部１）で蓄積された信号電荷をｎ型不純物領域４１１（蓄積部２）に転送した直後に、ＰＤリセットを実施している。このため、ＣＤＳ処理の際に基準となるリセット信号電圧にバラツキが生ずることになるので、ｋＴＣノイズが含まれることになる。

本実施形態では、光電変換膜１３は、光電変換機能の他に、遮光膜として機能するように構成されている。このため、図１２に示すように、蓄積部として機能する各ｎ型不純物領域１２，４１１，４２１へ入射する入射光Ｈを、光電変換膜１３が遮光する。また、読出し回路５１や、フローティングディフュージョンとして機能するｎ型不純物領域（浮遊拡散層）４１２へ入射する入射光Ｈを、光電変換膜１３が遮光する。

図１４は、本発明に係る実施形態１において、固体撮像装置にて光が伝達する様子をシミュレーションした結果を示す図である。ここでは、厚みが０．３μｍのＣｕＩｎＧａＳ_２膜を、光電変換膜１３としてシリコン基板１１（厚み０．５μｍ）上に設けた場合において、図６０と同様に、波長が６５０ｎｍである光を入射させた場合の結果を示している。

図１４に示すように、本実施形態の固体撮像装置においては、光電変換膜１３で入射光が吸収されて遮光され、シリコン基板１１に入射しないことが判る。この場合において、シリコン基板１１の下面まで到達する光の割合を詳細に見積もると１．８×１０^−３％の光のみが到達するに過ぎず、ほぼ全ての光が遮光されることが判る。

このように、本実施形態では、上面（裏面）側から入射した入射光Ｈを遮光可能であって、蓄積部などの各部に光が到達しないために、ノイズの発生を防止し、撮像画像の画像品質を向上させることができる。

（Ｄ）まとめ
以上のように、本実施形態では、画素Ｐは、光電変換膜１３が入射光Ｈを受光して光電変換することで信号電荷を生成する。そして、その光電変換膜１３で生成された信号電荷を読出し回路５１が読み出す。また、その光電変換膜１３で生成された信号電荷を、（蓄積部であるｎ型不純物領域１２，４１１が蓄積する。ここでは、光電変換膜１３は、シリコン基板１１において、読出し回路５１，ｎ型不純物領域１２，４１１よりも入射光Ｈが入射する側に設けられており、読出し回路５１，ｎ型不純物領域１２，４１１へ入射する入射光Ｈを遮光する。

このため、本実施形態においては、小型化を実現可能であると共に、ノイズの発生を防止して撮像画像の画像品質を向上させることができる。

また、本実施形態においては、画素Ｐは、光電変換膜１３を含み、この光電変換膜１３は、カルコパイライト構造の化合物半導体で形成されている。そして、光電変換膜１３は、シリコン基板１１上において、当該シリコン基板１１に格子整合するように形成されている。この場合には、ヘテロ界面で発生するミスフィット転位を減少可能であるので、光電変換膜１３の結晶性が良好となる。よって、結晶欠陥が減少するために、暗電流の発生を抑制可能であって、白点による画質の劣化を防止できる。また、高感度化を実現することができるので、暗い撮像環境（例えば、夜間）であっても、高画質な撮影が可能になる。

なお、上記において、「格子整合」の定義は、光電変換膜の厚みが臨界膜厚以内の条件において、格子整合に近い状態を含む。
つまり、臨界膜厚以内であれば、完全に格子整合（Δａ／ａ＝０）しなくても、ミスフィット転位が入らない結晶性の良好な状態が可能となる。
また、「臨界膜厚」の定義は、「ＭａｔｔｈｅｗｓとＢｌａｋｅｓｌｅｅの式」（１）（たとえば、参考文献１を参照）または「ＰｅｏｐｌｅとＢｅａｎの式」（２）（たとえば、参考文献２を参照）で規定される。なお、下記式において、ａは格子定数、ｂは転位のバーガースベクトル、ｖはポワソン比、ｆは格子不整｜Δａ／ａ｜を示している。

（参考文献１）
Ｊ．Ｗ． Ｍａｔｈｅｗｓ ａｎｄ Ａ．Ｅ． Ｂｌａｋｅｓｌｅｅ， Ｊ． Ｃｒｙｓｔ． Ｇｒｏｗｔｈ ２７ （１９７４）１１８−１２５．
（参考文献２）
Ｒ． Ｐｅｏｐｌｅ ａｎｄ Ｊ．Ｃ． Ｂｅａｎ， Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ． ４７ （１９８５） ３２２−３２４．

（Ｅ）変形例
（Ｅ−１）変形例１−１
上記においては、カルコパイライト材料で光電変換膜１３を形成する場合について説明したが、これに限定されない。

シリサイド系材料を用いて、光電変換膜１３を形成しても良い。

図１５は、シリサイド材料について、フォトンエネルギー（ｅＶ）と、消衰係数ｋとの関係を示す図である。

光吸収係数αは、消衰係数ｋと波長λとについて、下記の関係を示す。

α＝４πｋ／λ

このため、図１５から判るように、ＣｏＳｉ，ＣｒＳｉ，ＨｆＳｉ，ＩｒＳｉ，ＭｏＳｉ，ＮｉＳｉ，ＰｄＳｉ，ＲｅＳｉ，ＴａＳｉ，ＴｉＳｉ，ＷＳｉ，ＺｒＳｉなどのシリサイド系材料は、Ｓｉよりも光吸収係数αが高い。

この他に、β−鉄シリサイド材料（β−ＦｅＳｉ_２）は、光吸収係数がＳｉよりも、２桁程度、高い（下記、参考文献を参照）。
［参考文献］Ｈ．Ｋａｔｓｕｍａｔａ，ｅｔ ａｌ．，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．８０（１０），５９５５（１９９６）

また、β−鉄シリサイド材料（β−ＦｅＳｉ_２）は、シリコン基板にエピタキシャル成長可能である（下記の参考文献を参照）。このため、β−鉄シリサイド材料（β−ＦｅＳｉ_２）を用いることで、光電変換機能と遮光機能との両者が発現するように、光電変換膜１３を形成できる。
［参考文献］Ｊｏｈｎ Ｅ．Ｍａｈａｎ，ｅｔ ａｌ．，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．５６（２１），２１２６（１９９０）

さらに、バリウムシリサイド系材料（ＢａＳｉ_２）やＢａ_１−_ｘＳｒ_ｘＳｉ_２についても、吸収係数がシリコン（Ｓｉ）よりも、約２桁高い（下記の参考文献を参照）。また、ＳｉＧｅやＭｇ_２ＳｉＧｅ，ＳｒＳｉ_２，ＭｎＳｉ_１．７，ＣｒＳｉ_２，Ｎｉ−Ｓｉ，Ｃｕ／Ｓｉ，Ｃｏ／Ｓｉ，Ｐｔ／Ｓｉ等のシリサイド材料も同様に、吸収係数が高い。

よって、シリサイド系材料を用いることで、遮光膜としても機能するように、光電変換膜１３を形成することができる。

上記のような無機材料の他に、有機材料を用いて光電変換膜１３を形成しても良い。

たとえば、キナクドリン系、クマリン系などの有機材料は、吸収係数がＳｉの２倍近い値であり、光電変換機能の他に、遮光機能を備えるように、光電変換膜１３を形成することができる。

（Ｅ−２）変形例１−２
上記の実施形態１においては、上述したように、ｋＴＣノイズが信号に含まれるが、下記に示すように、ｋＴＣノイズを除去するように構成しても良い。

図１６は、本発明に係る実施形態１の変形例１−２において、固体撮像装置を構成する画素の回路構成を示す図である。

図１７，図１８は、本発明に係る実施形態１の変形例１−２において、固体撮像装置の動作を示す図である。

図１７は、図１２と同様に、断面図であって、入射光Ｈが光電変換膜１３に入射した際の電子、または、正孔の流れを示している。

また、図１８は、図１３と同様に、タイミングチャートを示している。図１８において、（ａ）は、光電変換膜１３で構成されるフォトダイオードの電圧を示している（図１６参照）。（ｂ）は、フローティングディフュージョンとして機能するｎ型不純物領域４１１の電圧を示している。（ｃ）は、ＰＤリセット線Ｈ１１を介してＰＤリセットトランジスタＭ１１のゲートに送信されるＰＤリセット信号を示している。（ｄ）は、ＦＤリセット線Ｈ１２を介してＦＤリセットトランジスタＭ１２のゲートに送信されるＦＤリセット信号を示している。（ｅ）は、読出し線Ｈ４１を介してゲートＭＯＳ４１のゲートに送信される読出し信号を示している。（ｆ）は、選択線Ｈ３１を介して選択トランジスタＭ３１のゲートに送信される選択信号を示している。図１８では、横線から垂直に伸びた縦線部分において、信号がハイレベルとなり、各トランジスタが、オン状態にされることを示している。

図１６〜図１８に示すように、実施形態１のゲートＭＯＳ４２（図４参照）に代わって、フローティングディフュージョンＦＤの電位をリセットするＦＤリセットトランジスタＭ１２を設けてもよい。

具体的には、ＦＤリセットトランジスタＭ１２は、図１６に示すように、ＦＤリセット信号が供給されるＦＤリセット線Ｈ１２にゲートが接続されている。また、ＦＤリセットトランジスタＭ１２は、フローティングディフュージョンＦＤ（ｎ型不純物領域４１１）に接続され、他方の端子が、電源電位供給線Ｖｄｄに電気的に接続されている。そして、ＦＤリセットトランジスタＭ１２は、ＦＤリセット線Ｈ１２から入力されるＦＤリセット信号に基づいて、フローティングディフュージョンＦＤ（ｎ型不純物領域４１１）の電位をリセットする。

本変形例では、図１７に示すように、入射光Ｈは、シリコン基板１１の上方から光電変換膜１３へ各部を介して入射する。そして、入射光Ｈが入射した光電変換膜１３においては、生成した電子（信号電荷）が、シリコン基板１１のｎ型不純物領域１２（蓄積部１）へ移動し、正孔が透明電極１４へ移動する。光電変換膜１３で生成された光電荷は、シリコン基板１１のｎ型不純物領域１２（蓄積部１）では、ドーピング制御によって形成された内部電界が存在するために、光入射面に対して反対の面側に移動する。

そして、「ＦＤリセット」を行い、フローティングディフュージョンＦＤの電位をリセットする。

そして、所定の蓄積時間が経過した後に、「ＰＤリセット」の実施によって、ｎ型不純物領域１２（蓄積部１）の電位を、０Ｖ、または、電源電圧Ｖｄｄ（Ｖ）にリセットする（ここでは、Ｖｄｄ（Ｖ）にリセットした場合を示している）。そして、このリセット直後から、信号電荷の蓄積が開始される。つまり、ｎ型不純物領域１２（蓄積部１）においては、図１８に示すように、ＰＤリセットトランジスタＭ１１によって電位がリセットされた後に、電子（信号電荷）の蓄積が開始される。

そして、図１７、図１８に示すように、そのｎ型不純物領域１２（蓄積部１）で蓄積された信号電荷を、ゲートＭＯＳ４１がｎ型不純物領域４１１（ＦＤ兼蓄積部２）に転送し、蓄積させる。その後、読出し回路５１が、その信号電荷を読み出して、垂直信号線２７へ電気信号として出力する。

このような動作を、全ての画素Ｐにおいて実施する。

その後、各画素Ｐまたは画素Ｐの行ごとに、選択線Ｈ３１を用いて選択トランジスタＭ３１をオン状態にし、ｎ型不純物領域４１１（ＦＤ兼蓄積部２）の電圧変化を増幅トランジスタＭ２１で増幅して、順次、信号を読み出す。

このとき、ＣＤＳ回路によって、初期の電圧からの差分を信号として読み出す。

上記においては、図１８に示すように、信号電荷の蓄積によってＰＤの電圧が下がっていく。本変形例では、「ＰＤリセット」や「ＦＤリセット」の際には、電圧のバラツキが生じ、ｋＴＣノイズが発生する。しかし、このバラツキを相関二重サンプリング（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ；ＣＤＳ）処理の実施で、ｋＴＣノイズを除去できる。つまり、図１８に示すように、画素信号電圧とリセット信号電圧の差分でノイズ除去可能である（ＣＤＳ動作）。ただし、この場合、ｎ型不純物領域４１１（ＦＤ兼蓄積部２）が、直接、シリコン基板１１の表面に接しているために、表面準位で暗電流が発生する。

また、本実施形態においても、光電変換膜１３は、光電変換機能の他に、遮光膜として機能するように構成されている。このため、図１７に示すように、蓄積部として機能する各ｎ型不純物領域１２，４１１へ入射する入射光Ｈを、光電変換膜１３が遮光する。

よって、本変形例においても、上面（裏面）側から入射した入射光Ｈを光電変換膜１３が遮光可能であって、蓄積部に光が到達しないために、ノイズの発生を防止し、撮像画像の画像品質を向上させることができる。

（Ｅ−３）変形例１−３
図１９は、本発明に係る実施形態１の変形例１−３において、固体撮像装置を構成する画素の回路構成を示す図である。

図２０，図２１は、本発明に係る実施形態１の変形例１−３において、固体撮像装置の動作を示す図である。

図２０は、図１７と同様に、断面図であって、入射光Ｈが光電変換膜１３に入射した際の電子、または、正孔の流れを示している。

図２１は、本発明に係る実施形態１の変形例１−３において、固体撮像装置の動作を示す図である。図２１では、タイミングチャートを示している。図２１において、（ａ）は、光電変換膜１３で構成されるフォトダイオードの電圧を示している（図２０参照）。（ｂ）は、フローティングディフュージョンとして機能するｎ型不純物領域４１１の電圧を示している。（ｃ）は、ＰＤリセット線Ｈ１１を介してＰＤリセットトランジスタＭ１１のゲートに送信されるＰＤリセット信号を示している。（ｄ）は、ＦＤリセット線Ｈ１２を介してＦＤリセットトランジスタＭ１２のゲートに送信されるＦＤリセット信号を示している。（ｅ）は、透明電極１４に送信される信号（透明電極）を示している。（ｆ）は、読出し線Ｈ４１を介してゲートＭＯＳ４１のゲートに送信される読出し信号を示している。（ｇ）は、選択線Ｈ３１を介して選択トランジスタＭ３１のゲートに送信される選択信号を示している。図２１では、横線から垂直に伸びた縦線部分において、信号がハイレベルとなり、各トランジスタが、オン状態にされることを示している。

図２１では、図１８に示す信号の他に、（ｅ）において、透明電極１４に送信される信号（透明電極）を示している。

図１９〜図２１に示すように、実施形態１の変形例１−２に対して、透明電極１４に信号を印加して電位を制御するように構成してもよい。このようにすることで、蓄積部が１つでも、グローバルシャッター方式の露光が可能となる。

具体的には、まず、透明電極１４に、ゼロバイアスまたはマイナスバイアスの信号を印加する。これによって、生成された光電荷がｎ型不純物領域１２（蓄積部１）に移動し、蓄積が開始される。

次に、「ＰＤリセット」を実施する。これによって、ｎ型不純物領域１２（蓄積部１）を、電圧０（Ｖ）、または、Ｖｄｄ（Ｖ）にリセットし、その直後から、再度、蓄積が開始される。なお、図２１では、Ｖｄｄ（Ｖ）に印加した場合を示す。所定の蓄積時間の経過後、透明電極１４にプラスバイアスを印加する。これにより、新たに生成した光電荷が透明電極１４側に移動して、ｎ型不純物領域１２（蓄積部１）への蓄積が終了する。

次に、「ＦＤリセット」の実施直後に、読出し線Ｈ４１を用いて、ｎ型不純物領域４１１（ＦＤ）に光電荷を転送する。そして、その直後に、各画素または各行ごとに選択線Ｈ３１を用いて、そのｎ型不純物領域４１１（ＦＤ）の電圧変化を増幅トランジスタＭ２１で増幅して信号を読み出す。これを順次繰り返す。

このように、ｎ型不純物領域４１１（ＦＤ）における蓄積時間が短くすることで、暗電流の発生が抑えられる。また、このときＣＤＳ回路により画素信号電圧とリセット信号電圧の差分として読み出すことで、ｋＴＣノイズが除去できる。さらに、このような構造の場合、１画素あたりに必要なトランジスタ数が減るために微細画素に有効となる。

（Ｅ−４）変形例１−４
上記の変形例１−２においては、上述したように、ｎ型不純物領域４１１（ＦＤ兼蓄積部２）が、直接、シリコン基板１１の表面に接しているために、表面準位で暗電流が発生する。

しかし、表面準位からの暗電流を下げるために、下記のように構成しても良い。

図２２は、本発明に係る実施形態１の変形例１−４において、固体撮像装置を構成する画素の回路構成を示す図である。

図２３，図２４は、本発明に係る実施形態１の変形例１−４において、固体撮像装置の動作を示す図である。

図２３は、図１２と同様に、断面図であって、入射光Ｈが光電変換膜１３に入射した際の電子、または、正孔の流れを示している。

また、図２４は、図１３と同様に、タイミングチャートを示している。図２４において、（ａ）は、光電変換膜１３で構成されるフォトダイオードの電圧を示している（図２２参照）。（ｂ）は、フローティングディフュージョンとして機能するｎ型不純物領域４１１の電圧を示している。（ｃ）は、ＰＤリセット線Ｈ１１を介してＰＤリセットトランジスタＭ１１のゲートに送信されるＰＤリセット信号を示している。（ｄ）は、ＦＤリセット線Ｈ１２を介してＦＤリセットトランジスタＭ１２のゲートに送信されるＦＤリセット信号を示している。（ｅ）は、読出し線Ｈ４１を介してゲートＭＯＳ４１のゲートに送信される第１の読出し信号を示している。（ｆ）は、読出し線Ｈ４２を介してゲートＭＯＳ４２のゲートに送信される第２の読出し信号を示している。（ｇ）は、選択線Ｈ３１を介して選択トランジスタＭ３１のゲートに送信される選択信号を示している。図２４では、横線から垂直に伸びた縦線部分において、信号がハイレベルとなり、各トランジスタが、オン状態にされることを示している。

図２２〜図２４に示すように、実施形態１に対して、上記の変形例１−２で述べたＦＤリセットトランジスタＭ１２を、さらに加えてもよい。

具体的には、ＦＤリセットトランジスタＭ１２は、図２２に示すように、ＦＤリセット信号が供給されるＦＤリセット線Ｈ１２にゲートが接続されている。また、ＦＤリセットトランジスタＭ１２は、フローティングディフュージョンＦＤ（ｎ型不純物領域４２１）に接続され、他方の端子が、電源電位供給線Ｖｄｄに電気的に接続されている。そして、ＦＤリセットトランジスタＭ１２は、ＦＤリセット線Ｈ１２から入力されるＦＤリセット信号に基づいて、フローティングディフュージョンＦＤ（ｎ型不純物領域４２１）の電位をリセットする。

本変形例においても、図２３に示すように、入射光Ｈは、シリコン基板１１の上方から光電変換膜１３へ各部を介して入射する。そして、入射光Ｈが入射した光電変換膜１３においては、生成した電子（信号電荷）が、シリコン基板１１のｎ型不純物領域１２（蓄積部１）へ移動し、正孔が透明電極１４へ移動する。

そして、図２４に示すように、「ＰＤリセット」の実施によって、ｎ型不純物領域１２（蓄積部１）の電位を、０Ｖ、または、電源電圧Ｖｄｄ（Ｖ）にリセットする（ここでは、Ｖｄｄ（Ｖ）にリセットした場合を示している）。そして、このリセット直後から、信号電荷の蓄積が開始される。つまり、ｎ型不純物領域１２（蓄積部１）においては、図２４に示すように、ＰＤリセットトランジスタＭ１１によって電位がリセットされた後に、電子（信号電荷）の蓄積が開始される。

そして、所定の蓄積時間が経過した後に、ゲートＭＯＳ４１をオン状態にして、ｎ型不純物領域１２（蓄積部１）から信号電荷をｎ型不純物領域４１１（蓄積部２）に転送する（「読出し１」の実施）。

そして、「ＦＤリセット」を行うことによって、フローティングディフュージョンとして機能するｎ型不純物領域４２１（ＦＤ）の電位をリセットする。

そして、「ＦＤリセット」の直後に、図１７、図１８に示すように、そのｎ型不純物領域１２（蓄積部１）で蓄積された信号電荷を、ゲートＭＯＳ４１がｎ型不純物領域４２１（ＦＤ）に転送し蓄積させる（「読出し２」の実施）。

そして、その直後に、各画素Ｐまたは、画素Ｐの行ごとに、ｎ型不純物領域４２１（ＦＤ）の電圧変化を増幅トランジスタＭ２１が増幅し、読出し回路５１が信号を読み出して、垂直信号線２７へ電気信号として出力する。

上記した変形例１−２では、蓄積部であってＦＤとして機能するｎ型不純物領域４１１がシリコン基板１１の表面に形成されているために、その表面準位で発生する暗電流を抑制することが困難である。

しかしながら、本変形例では、ＦＤとして機能するｎ型不純物領域４２１（ＦＤ）を、別個に設けて、ｎ型不純物領域４１１（蓄積部２）をＦＤとして機能させていない。

そして、図示を省略しているが、ｎ型不純物領域４２１の表面に、ｐ型不純物が高濃度に拡散するｐ＋層を設けている。つまり、ｎ型不純物領域（蓄積部）４２１と異なる導電型の不純物拡散層であるｐ＋層が、シリコン基板１１の表層に設けられている。

また、ｎ型不純物領域４２１（ＦＤ）の蓄積時間を短くすることで暗電流の発生を抑制できる。さらに、このとき、ＣＤＳ回路によって画素信号電圧とリセット信号電圧の差分を信号として読み出すことで、ｋＴＣノイズを除去できる。

このため、本変形例では、変形例１−２と同様に、ｋＴＣノイズの発生を防止する他に、暗電流の発生を防止することができる。

（Ｅ−５）変形例１−５
図２５は、本発明に係る実施形態１の変形例１−５において、固体撮像装置の要部を示す図である。図２５は、図１２と同様に、画素Ｐの断面を示している。

図２６は、本発明に係る実施形態１の変形例１−５において、固体撮像装置を構成する画素の回路構成を示す図である。

図２７は、本発明に係る実施形態１の変形例１−５において、固体撮像装置の動作を示す図である。図２７では、タイミングチャートを示している。図２７においては、図１３に示す信号の他に、読出し線Ｈ４３を介して制御ゲート１５に送信される第３の読出し信号（読出し３）を示している。

図２５，図２６に示すように、実施形態１の場合（図１２参照）に対して、制御ゲート１５を更に設けても良い。

具体的には、シリコン基板１１の表面において、ｎ型不純物領域１２（蓄積部１）が設けられた部分を被覆するように、制御ゲート１５を設けても良い。

制御ゲート１５においては、光電変換膜１３で生成された信号電荷（ここでは、電子）が、ｎ型不純物領域１２へドリフトで移動するように、たとえば、常時、電界が印加される。

この他に、光電変換膜１３で信号電荷を一旦蓄積させた後に、ｎ型不純物領域１２（蓄積部１）へ移動するように、制御ゲート１５に電界を印加しても良い。

図２６に示すように、制御ゲート１５は、読出し線Ｈ４３に電気的に接続されている。そして、図２７に示すように、読出し線Ｈ４３を介して制御ゲート１５の電位を制御しても良い。

具体的には、図２５から図２７に示すように、光電変換膜１３から信号電荷がｎ型不純物領域１２（蓄積部１）へ移動するように、制御ゲート１５が、長時間、電界を印加する。そして、この状態の後に、制御ゲート１５が、短時間、電界を印加しない状態にする。そして、この電界を印加しない状態の時間の間に、ゲートＭＯＳ４１が信号電荷をｎ型不純物領域１２（蓄積部１）からｎ型不純物領域４１１（蓄積部２）へ移動させる。その後、「ＰＤリセット」を実施する。この後、再度、光電変換膜１３から信号電荷がｎ型不純物領域１２（蓄積部１）へ移動するように、制御ゲート１５が、長時間、電界を印加する。この間に、実施形態１と同様にして、増幅した信号を読み出す。

制御ゲート１５を設ける場合には、上記の構成に限定されない。

図２８は、本発明に係る実施形態１の変形例１−５において、固体撮像装置の要部を示す図である。図２８は、図２５と同様に、画素Ｐの断面を示している。

図２９は、本発明に係る実施形態１の変形例１−５において、固体撮像装置を構成する画素の回路構成を示す図である。

図３０は、本発明に係る実施形態１の変形例１−５において、固体撮像装置の動作を示す図である。図３０では、タイミングチャートを示している。

図２８〜図３０に示すように、ゲートＭＯＳ４２およびｎ型不純物領域４１１（蓄積部２）を設けずに、各部を駆動させても良い。すなわち、図３０に示すように、瞬時に、全ての画素Ｐの光電変換膜１３から信号電荷をｎ型不純物領域１２（蓄積部１）へ移動させる（「読出し３」参照）。その後、上述の場合と同様にして、「読出し１」，「選択」を実施し、増幅した信号を順次読み出す。

（Ｅ−６）変形例１−６
図３１は、本発明に係る実施形態１の変形例１−６において、固体撮像装置のバンド構造を示す図である。

図３１では、図８と同様に、光電変換膜１３およびシリコン基板１１の深さ方向ｚにおけるバンド構造を示している。図３１において、（ａ）は、図８の場合と異なったバンド構造で光電変換膜１３が形成された場合について示しており、（ｂ）は、その場合に好適な場合について示している。

格子整合したカルコパイライト材料は、必ずしもバンド構造が常に一定にならないことがある。つまり、図３１（ａ）に示すように、光電変換膜１３は、図８と比較して判るように、異なったバンド構造で形成される場合がある。

たとえば、下記の参考文献に記述されているように、成長条件によっては、ＣｕＡｕ型の規則相を作ることがあるために、これによって、バンド構造が変化して、電子親和力（伝導帯の底から真空準位までのエネルギー差）が変化することがある。

［参考文献］Ｄ．Ｓ．Ｓｕ ａｎｄ Ｗ．Ｎｅｕｍａｎｎ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．７３，７８５，（１９９８）．

このため、前述した図８のような、（シリコン基板１１の電子親和力）＞（光電変換膜１３の電子親和力）の関係にならない場合がある。

図３１（ａ）に示すように、（シリコン基板１１の電子親和力）＜（光電変換膜１３の電子親和力）になった場合は、シリコン基板１１と光電変換膜１３との間にポテンシャル障壁が存在することになる。このため、光電変換膜１３で蓄積された電子が、シリコン基板１１の側に移動することが困難になる場合がある。

このような不具合の発生を防止するために、図３１（ｂ）に示すように、シリコン基板１１と光電変換膜１３との間に、中間層ＩＴを介在させても良い。

中間層ＩＴは、シリコン基板１１と光電変換膜１３との間のポテンシャル障壁を低くするために、電子親和力がシリコン基板１１の電子親和力と光電変換膜１３の電子親和力の間になるように形成されている。つまり、中間層ＩＴは、電子親和力が下記の関係になるように形成されている。

（シリコン基板１１の電子親和力）＜（中間層ＩＴの電子親和力）＜（光電変換膜１３の電子親和力）

中間層ＩＴは、シリコン基板１１の電子親和力と、光電変換膜１３の電子親和力とのちょうど半分の電子親和力になるように形成されることが、最も好適である。

たとえば、中間層ＩＴについては、下記の材料、膜厚などの条件で形成することが好適である。
・材料（組成）：ＣｕＧａ_０．６４Ｉｎ_０．３６Ｓ_２
・膜厚：５ｎｍ
なお、中間層ＩＴは、臨界膜厚以内であれば、必ずしもシリコン基板１１と格子整合させる必要はない。
たとえば、この中間層ＩＴ（ＣｕＧａ_０．６４Ｉｎ_０．３６Ｓ_２）の場合、Ｓｉ基板との格子不整はΔａ／ａ＝５．１２×１０^−３となる。このとき、膜厚５ｎｍであれば、「ＭａｔｔｈｅｗｓとＢｌａｋｅｓｌｅｅの式」（参考文献１）または「Ｐｅｏｐｌｅ と Ｂｅａｎの式」（参考文献２）で規定される臨界膜厚より小さくなる。

＜２．実施形態２（イオン注入でドーピングされた画素分離を形成する場合＞
（Ａ）装置構成など
図３２は、本発明に係る実施形態２において、固体撮像装置の要部を示す図である。

ここで、図３２は、図３と同様に、画素Ｐの断面を示している。

図３２に示すように、本実施形態においては、画素分離部ＰＢが設けられている。そして、透明電極１４に代わって、ｐ＋層１４ｐが設けられている。この点を除き、本実施形態は、実施形態１と同様である。このため、重複する部分については、記載を省略する。

画素分離部ＰＢは、図３２に示すように、図２に示した複数の画素Ｐの間に介在して、画素Ｐの間を互いに分離するように設けられている。つまり、撮像面（ｘｙ面）において複数の画素Ｐの間に介在するように、水平方向ｘと垂直方向ｙとに格子状に延在するように設けられている。

ここでは、画素分離部ＰＢは、図３２に示すように、シリコン基板１１の一方の面上において、画素Ｐごとに形成された光電変換膜１３の側面に設けられている。

本実施形態においては、画素分離部ＰＢは、ｐ型の不純物を含む半導体で形成されている。たとえば、高濃度のｐ型の不純物を含むカルコパイライト系化合物半導体で、画素分離部ＰＢが形成されている。

つまり、画素分離部ＰＢは、光電変換膜１３と同様に、蓄積部として機能する各ｎ型不純物領域１２，４１１，４２１へ入射する入射光Ｈを遮光するように形成されている、

ｐ＋層１４ｐは、図３２に示すように、光電変換膜１３の上面において、ｐ型の不純物を含む半導体で形成されている。

ここでは、ｐ＋層１４ｐは、光電変換膜１３で生じた正孔が、ｐ＋層１４ｐに入って横方向に流れるように、高い不純物濃度で形成されている。たとえば、ｐ＋層１４ｐは、光電変換膜１３，画素分離部ＰＢと同様に、カルコパイライト構造の化合物半導体で形成されている。

図３３は、本発明に係る実施形態２において、固体撮像装置のバンド構造を示す図である。

図３３において、図３２にて一点鎖線で示したＸ１−Ｘ２部分のバンド構造を示している。つまり、シリコン基板１１の面に沿った方向ｘにおいて、光電変換膜１３，画素分離部ＰＢが形成された部分のバンド構造を示している。

図３３に示すように、シリコン基板１１の面に沿った方向ｘにおいては、光電変換膜１３と画素分離部ＰＢとの間に、ポテンシャル障壁が形成されている。このため、蓄積された電子が画素Ｐの間で移動することが遮られる。

（Ｂ）製造方法
上記の固体撮像装置を製造する製造方法の要部について説明する。

図３４〜図３７は、本発明に係る実施形態２において、固体撮像装置の製造方法を示す図である。

ここで、図３４〜図３７は、図３と同様に、断面を示しており、図３４〜図３７に示す各工程を順次経て、図３２等に示した固体撮像装置について製造をする。

（Ｂ−１）光電変換膜１３，ｐ＋層１４ｐの形成
まず、図３４に示すように、光電変換膜１３，ｐ＋層１４ｐについて形成する。

ここでは、光電変換膜１３，ｐ＋層１４ｐの形成前に、実施形態１の場合と同様にして、シリコン基板１１の面（表面）に、ゲートＭＯＳ４１などの各部を形成する。そして、シリコン基板１１の面（表面）において、ゲートＭＯＳ４１などの各部を被覆するように、配線層（図示なし）を設ける。

この後、図３４に示すように、シリコン基板１１において、ゲートＭＯＳ４１などの各部が形成された面とは反対側の面（裏面）に、光電変換膜１３と、ｐ＋層１４ｐとを順次成膜する。

光電変換膜１３については、実施形態１と同様にして、カルコパイライト構造の化合物半導体で形成する。本実施形態では、シリコン基板１１の上面において画素分離部ＰＢを形成する部分についても被覆するように、光電変換膜１３を形成する。

そして、光電変換膜１３の上面を被覆するように、ｐ＋層１４ｐを形成する。ｐ＋層１４ｐについても、カルコパイライト構造の化合物半導体で形成する。

たとえば、ＭＯＣＶＤ法、ＭＢＥ法などの方法で、Ｇａ，Ｉｎ，Ａｓ，Ｐなどの不純物が多く含まれる条件にてカルコパイライト構造の化合物半導体を結晶成長させることによって、ｐ＋層１４ｐを形成する。ここでは、正孔がｐ＋層１４ｐに入って横方向に流れるように、高い不純物濃度でｐ＋層１４ｐを形成する。

たとえば、不純物濃度が１０^１７〜１０^１９ｃｍ^−３になるように、ｐ＋層１４ｐを形成する。また、たとえば、膜厚が１０〜１００ｎｍになるように、ｐ＋層１４ｐを形成する。

（Ｂ−２）レジストパターンＰＲの形成
つぎに、図３５に示すように、レジストパターンＰＲについて形成する。

ここでは、図３５に示すように、ｐ＋層１４ｐの面上に、レジストパターンＰＲを形成する。

本実施形態では、ｐ＋層１４ｐの上面のうち、下部に画素分離部ＰＢを形成する部分の面が露出し、この部分以外の部分の面が被覆されるように開口が設けられたレジストパターンＰＲを形成する。

具体的には、ｐ＋層１４ｐの上面に、フォトレジスト膜（図示なし）を塗布で成膜後、リソグラフィで、そのフォトレジスト膜をパターン加工することで、レジストパターンＰＲを形成する。

（Ｂ−３）イオン注入の実施
つぎに、図３６に示すように、イオン注入を実施する。

ここでは、図３６に示すように、レジストパターンＰＲをマスクとして用いて、光電変換膜１３に不純物をイオン注入する。これにより、レジストパターンＰＲの開口から、光電変換膜１３にて画素分離部ＰＢを形成する部分に、不純物がイオン注入される。

本実施形態では、Ｇａ，Ｉｎ，Ａｓ，Ｐなどのｐ型不純物を、光電変換膜１３にて画素分離部ＰＢを形成する部分にイオン注入して、ｐ型不純物を高濃度に含有させる。

たとえば、画素分離部ＰＢを形成する部分におけるｐ型の不純物濃度が１０^１７〜１０^１９ｃｍ^−３になるように、イオン注入を実施する。

そして、レジストパターンＰＲをｐ＋層１４ｐの上面から除去する。

（Ｂ−４）画素分離部ＰＢの形成
つぎに、図３７に示すように、画素分離部ＰＢを形成する。

ここでは、アニールを実施して活性化させることで、画素分離部ＰＢを形成する。

具体的には、４００℃以上の温度条件でアニールを実施して、画素分離部ＰＢを形成する。

このように、シリコン基板１０１の面上にて画素分離部ＰＢを形成する部分を含むように形成された光電変換膜１３のうち、その画素分離部ＰＢの形成部分に対して選択的にドーピングすることで、画素分離部ＰＢを形成する。

そして、図３２に示したように、シリコン基板１１の上面（裏面）側に、カラーフィルタＣＦ、オンチップレンズＭＬなどの各部を設ける。このようにすることで、裏面照射型のＣＭＯＳ型イメージセンサを完成させる。

（Ｃ）まとめ
本実施形態においては、実施形態１と同様に、光電変換膜１３は、シリコン基板１１において、ｎ型不純物領域１２，４１１などの各部よりも入射光Ｈが入射する側に設けられており、ｎ型不純物領域１２，４１１などへ入射する入射光Ｈを遮光する（図３２参照）。このため、本実施形態では、実施形態１と同様に、小型化を実現可能であると共に、ノイズの発生を防止して撮像画像の画像品質を向上させることができる。

この他に、本実施形態では、画素分離部ＰＢが複数の画素Ｐの間に介在するように形成されている。画素分離部ＰＢは、複数の画素Ｐに対応して形成された光電変換膜１３の間においてポテンシャル障壁になるように、ドーピングの濃度制御がされた化合物半導体によって形成されている。

このため、本実施形態では、画素分離部ＰＢによって、混色の発生を防止することができる。画素分離部ＰＢが存在しない従来型であれば、光電変換で生成された電子が、自由に画素間を移動できることになる。あらゆる方向に等価に移動できるとすると、１．５μｍ画素で３０％程度の電子が、隣の画素に入ることになる。この画素分離部ＰＢを画素Ｐの間に設けることで、それがほとんど無くなる。

また、本実施形態では、光電変換膜１３において入射光が入射する側の面上に、高濃度不純物拡散層として、ｐ＋層１４ｐが形成されている。このため、暗電流の発生が抑えられる。

また、本実施形態では、ｐ＋層１４ｐは、複数の画素Ｐの間において連結されるように形成されている。このため、正孔が光電変換膜１３からｐ＋層１４ｐに入って横方向の画素Ｐの間で流れ、光電変換膜１３で生成された電子は、シリコン基板１１の側に流れる。よって、透明電極を光電変換膜１３の上面に設ける必要がなくなる。

＜３．実施形態３（ラテラル成長でドーピングされた画素分離を形成する場合）＞
（Ａ）装置構成など
図３８は、本発明に係る実施形態３において、固体撮像装置の要部を示す図である。

ここで、図３８は、図３２と同様に、画素Ｐの断面を示している。

図３８に示すように、本実施形態においては、絶縁膜８０が設けられている。この点を除き、本実施形態は、実施形態２と同様である。このため、重複する部分については、記載を省略する。

絶縁膜８０は、図３８に示すように、シリコン基板１１の一方の面上に設けられている。

ここでは、シリコン基板１１において、ゲートＭＯＳ４１などの各部が設けられた面（表面）とは反対側の面（裏面）の側で画素分離部ＰＢが形成される部分に、絶縁膜８０が設けられている。たとえば、シリコン酸化膜が、この絶縁膜８０として設けられている。この他に、シリコン窒化膜などの材料で、この絶縁膜８０として形成してもよい。

詳細については後述するが、絶縁膜８０は、シリコン基板１１の面（裏面）において光電変換膜１３を選択的に結晶成長させるために、光電変換膜１３の形成部分以外の部分の面上に設けられている。

そして、シリコン基板１１においては、絶縁膜８０を介して、画素分離部ＰＢが設けられている。

（Ｂ）製造方法
上記の固体撮像装置を製造する製造方法の要部について説明する。

図３９〜図４１は、本発明に係る実施形態３において、固体撮像装置の製造方法を示す図である。

ここで、図３９〜図４１は、図３８と同様に、断面を示しており、図３９〜図４１に示す各工程を順次経て、図３８に示した固体撮像装置について製造をする。

（Ｂ−１）絶縁膜８０の形成
まず、図３９に示すように、絶縁膜８０を形成する。

ここでは、絶縁膜８０の形成前に、実施形態１の場合と同様にして、シリコン基板１１の面に、ゲートＭＯＳ４１などの各部を形成する。そして、シリコン基板１１の面（表面）において、ゲートＭＯＳ４１などの各部を被覆するように、配線層（図示なし）を設ける。

この後、図３９に示すように、シリコン基板１１において、ゲートＭＯＳ４１などの各部が設けられた面（表面）とは反対側の面（裏面）の側で画素分離部ＰＢが形成される部分に、絶縁膜８０を設ける。つまり、複数の画素Ｐの間を区画するように、絶縁膜８０を形成する。

具体的には、シリコン基板１１の裏面（上面）を被覆するように、たとえば、シリコン酸化膜（図示なし）を成膜する。その後、そのシリコン酸化膜をフォトリソグラフィ技術でパターン加工することによって、絶縁膜８０を形成する。
たとえば、膜厚が５０〜１００ｎｍになるように、この絶縁膜８０を形成する。

（Ｂ−２）光電変換膜１３の形成
つぎに、図４０に示すように、光電変換膜１３を形成する。

ここでは、図４０に示すように、シリコン基板１１において、ゲートＭＯＳ４１などの各部が形成された面とは反対側の面（裏面）に、光電変換膜１３を成膜する。実施形態２と同様にして、カルコパイライト構造の化合物半導体で光電変換膜１３を形成する。

たとえば、実施形態２の場合と同様にして、ＭＯＣＶＤ法、ＭＢＥ法などの方法で、上記の化合物半導体をシリコン基板１１にエピタキシャル成長させることで、光電変換膜１３を形成する。

本実施形態では、実施形態１の場合と異なり、シリコン基板１１の上面において、光電変換膜を形成する部分を選択的に被覆するように、上記の化合物半導体がエピタキシャル成長して、光電変換膜１３が形成される。

図３９に示したように、シリコン基板１１には複数の画素Ｐの間を区画するように絶縁膜８０が形成されている。このため、シリコン基板１１の面において、絶縁膜８０の形成部分以外の露出部分に、光電変換膜１３が選択的に結晶成長する。ここでは、絶縁膜８０の膜厚よりも厚い膜厚になるように光電変換膜１３を形成する。これにより、各画素Ｐに対応するように形成された光電変換膜１３の間には、トレンチＴＲが設けられる。

（Ｂ−３）画素分離部ＰＢ，ｐ＋層１４ｐの形成
つぎに、図４１に示すように、画素分離部ＰＢ，ｐ＋層１４ｐを形成する。

ここでは、図４１に示すように、シリコン基板１１において、ゲートＭＯＳ４１などの各部が形成された面とは反対側の面（裏面）に、画素分離部ＰＢ，ｐ＋層１４ｐを形成する。つまり、シリコン基板１１の裏面において、画素分離部ＰＢが絶縁膜８０を被覆すると共に、ｐ＋層１４ｐが光電変換膜１３を被覆するように、画素分離部ＰＢ，ｐ＋層１４ｐを形成する。

たとえば、カルコパイライト構造の化合物半導体で、画素分離部ＰＢ，ｐ＋層１４ｐのそれぞれを形成する。

具体的には、Ｇａ，Ｉｎ，Ａｓ，Ｐなどのｐ型の不純物が多く含まれる条件で、上記の化合物半導体をラテラル成長させる。これにより、光電変換膜１３の間のトレンチＴＲに上記の化合物半導体が埋め込まれて、画素分離部ＰＢが形成されると共に、光電変換膜１３の上面に、ｐ＋層１４ｐが形成される。

たとえば、不純物濃度が１０^１７〜１０^１９ｃｍ^−３になるように、画素分離部ＰＢ，ｐ＋層１４ｐを形成する。

このように、シリコン基板１１上において、画素分離部ＰＢを形成する部分を被覆するように、化合物半導体を結晶成長させることによって、画素分離部ＰＢを形成する。そして、これと共に、光電変換膜１３の上面を被覆するように、化合物半導体を結晶成長させることによって、ｐ＋層１４ｐを形成する。

そして、図３８に示したように、シリコン基板１１の上面（裏面）側に、カラーフィルタＣＦ、オンチップレンズＭＬなどの各部を設ける。このようにすることで、裏面照射型のＣＭＯＳ型イメージセンサを完成させる。

（Ｃ）まとめ
以上のように、本実施形態においては、実施形態２と同様に、光電変換膜１３は、シリコン基板１１において、ｎ型不純物領域１２，４１１などの各部よりも入射光Ｈが入射する側に設けられており、ｎ型不純物領域１２，４１１などへ入射する入射光Ｈを遮光する（図３８参照）。このため、本実施形態では、実施形態２と同様に、小型化を実現可能であると共に、ノイズの発生を防止して撮像画像の画像品質を向上させることができる。

また、本実施形態では、実施形態２と同様に、画素分離部ＰＢが複数の画素Ｐの間に介在するように形成されている。画素分離部ＰＢは、複数の画素Ｐに対応して形成された光電変換膜１３の間においてポテンシャル障壁になるように形成されている。このため、本実施形態では、画素分離部ＰＢによって、混色の発生を防止することができる。

本実施形態の場合、上記の実施形態に比べてイオン注入やアニールなどプロセス工程数が減ることで、製造コスト的に好適な効果がある。また、イオン注入やアニールを必要としないので、それらのプロセスによるダメージがない（たとえば、イオン注入時のダメージや、アニール時の配線層への悪影響など）。

＜４．実施形態４（組成制御で画素分離（ノンドープ）を形成した場合）＞
（Ａ）装置構成など
図４２は、本発明に係る実施形態４において、固体撮像装置の要部を示す図である。

ここで、図４２は、図３８と同様に、画素Ｐの断面を示している。

図４２に示すように、本実施形態においては、画素分離部ＰＢｃが実施形態３と異なる。この点を除き、本実施形態は、実施形態３と同様である。このため、重複する部分については、記載を省略する。

画素分離部ＰＢｃは、図４２に示すように、画素Ｐに対応するように形成された複数の光電変換膜１３の間において、絶縁膜８０を被覆するように、設けられている。

本実施形態では、画素分離部ＰＢｃは、実施形態２と異なり、ｐ型の不純物を含まない半導体で形成されている。たとえば、バンドギャップが広いカルコパイライト系化合物半導体で、画素分離部ＰＢｃが形成されている。たとえば、バンドギャップ差が、ｋＴ＝２７ｍｅＶ以上になるように、画素分離部ＰＢｃが形成されている。このようにすることで、画素Ｐに対応するように形成された複数の光電変換膜１３の間に、ポテンシャル障壁が形成されるので、画素Ｐの間が画素分離部ＰＢｃで分離される。

（Ｂ）製造方法
上記の固体撮像装置を製造する製造方法の要部について説明する。

図４３〜図４４は、本発明に係る実施形態４において、固体撮像装置の製造方法を示す図である。

ここで、図４３〜図４４は、図４２と同様に、断面を示しており、図４３〜図４４に示す各工程を順次経て、図４２に示した固体撮像装置について製造をする。

（Ｂ−１）画素分離部ＰＢｃの形成
まず、図４３に示すように、画素分離部ＰＢｃを形成する。

ここでは、画素分離部ＰＢｃの形成に先立って、実施形態２の場合と同様にして、絶縁膜８０，光電変換膜１３を形成する（図３９，図４０参照）。

この後、図４３に示すように、画素Ｐに対応するように形成された複数の光電変換膜１３の間において、絶縁膜８０を被覆するように、画素分離部ＰＢｃを形成する。

本工程では、たとえば、バンドギャップの広いカルコパイライト系化合物半導体で、画素分離部ＰＢｃを形成する。

具体的には、実施形態３と異なり、ｐ型の不純物を含まない条件で、上記の化合物半導体をラテラル成長させる。これにより、光電変換膜１３の間のトレンチＴＲに上記の化合物半導体が埋め込まれて、画素分離部ＰＢｃが形成される。

たとえば、銅−アルミニウム−ガリウム−インジウム−イオウ−セレンの組成比が、１．０：０．３６：０．６４：０：１．２８：０．７２、あるいは、１．０：０．２４：０．２３：０．５３：２．０：０になるように、画素分離部ＰＢｃを形成する。
つまり、ＣｕＡｌ_０．３６Ｇａ_０．６４Ｓ_１．２８Ｓｅ_０．７２、あるいは、ＣｕＡｌ_０．２４Ｇａ_０．２３Ｉｎ_０．５３Ｓ_２になるように、画素分離部ＰＢｃを形成する。

（Ｂ−２）ｐ＋層１４ｐの形成
つぎに、図４４に示すように、ｐ＋層１４ｐを形成する。

ここでは、図４４に示すように、シリコン基板１１の裏面（上面）側において、光電変換膜１３と、画素分離部ＰＢｃとの上面を被覆するように、ｐ＋層１４ｐを設ける。

たとえば、実施形態２と同様にして、カルコパイライト構造の化合物半導体で、ｐ＋層１４ｐを形成する。

具体的には、Ｇａ，Ｉｎ，Ａｓ，Ｐなどの不純物が多く含まれる条件で、上記の化合物半導体を結晶成長させて、ｐ＋層１４ｐを形成する。

そして、図４２に示したように、シリコン基板１１の上面（裏面）側に、カラーフィルタＣＦ、オンチップレンズＭＬなどの各部を設ける。このようにすることで、裏面照射型のＣＭＯＳ型イメージセンサを完成させる。

（Ｃ）まとめ
以上のように、本実施形態においては、実施形態２と同様に、光電変換膜１３は、シリコン基板１１において、ｎ型不純物領域１２，４１１などの各部よりも入射光Ｈが入射する側に設けられており、ｎ型不純物領域１２，４１１などへ入射する入射光Ｈを遮光する（図４２参照）。このため、本実施形態では、実施形態２と同様に、小型化を実現可能であると共に、ノイズの発生を防止して撮像画像の画像品質を向上させることができる。

そして、本実施形態では、画素分離部ＰＢｃは、複数の画素Ｐに対応して形成された光電変換膜１３の間においてポテンシャル障壁になるように、組成が制御された化合物半導体によって形成されている。このため、本実施形態では、画素分離部ＰＢｃによって、混色の発生を防止することができる。

本実施形態では、組成を制御してポテンシャル障壁を形成し、ドーピングしていないため、他の実施形態に比べて、画素分離部ＰＢｃの結晶性が良い。さらに、他の実施形態に比べてイオン注入やアニールなどプロセス工程数が減ることで、製造コスト的に好適な効果がある。

＜５．実施形態５（メタル電極を介して信号電荷が読み出される場合（裏面照射型））＞
（Ａ）装置構成など
図４５は、本発明に係る実施形態５において、固体撮像装置の要部を示す図である。

ここで、図４５は、図３と同様に、画素Ｐの断面を示している。

図４５に示すように、本実施形態においては、電極５１１，５３１と、コンタクト５２１とが更に設けられている点が、実施形態１の変形例１−５と異なる。この点を除き、本実施形態は、実施形態１の変形例１−５と同様である。このため、重複する部分については、記載を省略する。

電極５１１，５３１と、コンタクト５２１の組は、図４５に示すように、各画素Ｐに対応するように形成されている。ここでは、シリコン基板１１において、画素Ｐごとに形成されたｎ型不純物領域１２の上面に設けられている。そして、画素Ｐの間において絶縁されるように、周囲に絶縁層５４が設けられている。

電極５１１，５３１と、コンタクト５２１は、光電変換膜１３とｎ型不純物領域１２とを電気的に接続しており、光電変換膜１３で生成された信号電荷が、電極５１１，５３１とコンタクト５２１を介して、ｎ型不純物領域１２へ移動するように構成されている。

電極５１１，５３１は、たとえば、金属材料であって、上方から入射する光を遮光するように構成されている。

（Ｂ）まとめ
本実施形態においては、実施形態１と同様に、光電変換膜１３は、シリコン基板１１において、ｎ型不純物領域１２，４１１などの各部よりも入射光Ｈが入射する側に設けられており、ｎ型不純物領域１２，４１１などへ入射する入射光Ｈを遮光する（図４５参照）。また、光電変換膜１３の下方に、金属で形成された電極５１１，５３１を下部電極として設けており、電極５１１，５３１がｎ型不純物領域１２，４１１などへ入射する入射光Ｈを遮光する（図４５参照）。つまり、本実施形態では、光電変換膜１３と下部電極５３１との組み合わせによって、入射光Ｈを遮光するように形成されている。

このため、本実施形態では、実施形態１と同様に、小型化を実現可能であると共に、ノイズの発生を防止して撮像画像の画像品質を向上させることができる。

なお、上記においては、光電変換膜１３が遮光機能を有する場合について示したが、これに限定されない。光電変換膜１３と電極５１１，５３１とを組み合わせて、ｎ型不純物領域１２へ入射する光を遮光するように構成しても良い。つまり、光電変換膜１３と、下部電極として機能する電極５１１，５３１とを含む光電変換部の全体で、遮光機能が発現されるように、構成しても良い。

＜６．実施形態６（メタル電極を介して信号電荷が読み出される場合（表面照射型））＞
（Ａ）装置構成など
図４６は、本発明に係る実施形態６において、固体撮像装置の要部を示す図である。

ここで、図４６は、図４５と同様に、画素Ｐの断面を示している。

図４６に示すように、本実施形態においては、ゲートＭＯＳ４１の位置が異なる。また、ｎ型不純物領域１２が異なる。この点およびこれに関連する点を除き、本実施形態は、実施形態５と同様である。このため、重複する部分については、記載を省略する。

図４６に示すように、本実施形態では、シリコン基板１１の上面には、実施形態５と同様に、電極５１１，５３１と、コンタクト５２１とが設けられている。そして、実施形態５と異なり、シリコン基板１１の上面には、さらに、ゲートＭＯＳ４１が設けられている。図示を省略しているが、このゲートＭＯＳ４１以外に、実施形態１で示した他のゲートＭＯＳ４２や読出し回路５１が別途設けられている。そして、ゲートＭＯＳ４１などの各部に接続する配線が、このシリコン基板１１の一方の面に設けられている。

シリコン基板１１の内部には、ｎ型不純物領域１２が実施形態５と同様に設けられている。しかし、ｎ型不純物領域１２は、実施形態５と異なり、シリコン基板１１の上面側に設けられており、下面の近傍まで設けられていない。

シリコン基板１１の上面には、実施形態５と異なり、配線層（図示なし）が設けられていない。

本実施形態では、シリコン基板１１にて光電変換膜１３等の各部が設けられた上面（表面）から入射した入射光Ｈを、光電変換膜１３が受光するように構成されている。つまり、本実施形態の固体撮像装置は、「表面照射型ＣＭＯＳイメージセンサ」である。

（Ｂ）まとめ
本実施形態においては、実施形態５と同様に、光電変換膜１３は、シリコン基板１１において、ｎ型不純物領域１２，４１１などの各部よりも入射光Ｈが入射する側に設けられており、ｎ型不純物領域１２，４１１などへ入射する入射光Ｈを遮光する（図４６参照）。また、光電変換膜１３の下方に、金属で形成された電極５１１，５３１を下部電極として設けており、電極５１１，５３１がｎ型不純物領域１２，４１１などへ入射する入射光Ｈを遮光する（図４６参照）。つまり、本実施形態では、光電変換膜１３と下部電極５３１との組み合わせによって、入射光Ｈを遮光するように形成されている。

このため、本実施形態では、実施形態５と同様に、小型化を実現可能であると共に、ノイズの発生を防止して撮像画像の画像品質を向上させることができる。

なお、上記においては、光電変換膜１３が遮光機能を有する場合について示したが、これに限定されない。光電変換膜１３と電極５１１，５３１とを組み合わせて、ｎ型不純物領域１２へ入射する光を遮光するように構成しても良い。つまり、光電変換膜１３と、下部電極として機能する電極５１１，５３１とを含む光電変換部の全体で、遮光機能が発現されるように、構成しても良い。

＜７．実施形態７（オフ基板を用いる場合）＞
（Ａ）構成など
上記の実施形態では、主面が（１００）面であるシリコン基板を用いており、その主面に上記の化合物半導体をエピタキシャル成長させて、光電変換膜を形成する場合について示している。つまり、｛１００｝基板を用いる場合について説明している。しかし、これに限定されない。

イオン性がない無極性なシリコン基板の上に、イオン性元素を材料として上記の化合物半導体をエピタキシャル成長させた場合には、アンチフェーズドメインと呼ばれる欠陥が発生する場合がある。つまり、局所的にカチオンとアニオンが逆フェーズになって成長し、アンチフェーズドメインが生ずる。

このため、シリコン基板として、オフ基板を用いてもよい。オフ基板上にエピタキシャル成長をさせることによって、アンチフェーズドメインの発生を抑制可能である（たとえば、下記の参考文献を参照）。

［参考文献］
川辺光央，高杉英利，上田登志雄，横山 新，板東義雄：ＧａＡｓ ｏｎ Ｓｉ の初期成長過程；応用物理学会結晶工学分科会第４回結晶工学シンポジウムテキスト（１９８７．７．１７） ｐｐ．１−８．

図４７，図４８，図４９は、本発明に係る実施形態７において、オフ基板であるシリコン基板１１ｋ上に、光電変換膜１３ｋを形成した際の原子配列を示す図である。図４７，図４８，図４９のそれぞれは、結晶を＜０ −１ １＞方向に見た断面を示している。

図４７，図４８，図４９では、たとえば、Ｉ族原子は、銅（Ｃｕ）原子であり、ＩＩＩ族原子は、ガリウム（Ｇａ）原子、または、インジウム（Ｉｎ）原子であり、ＶＩ族原子は、硫黄（Ｓ）原子、セレン（Ｓｅ）原子などである。図４７，図４８，図４９において、白色の四角形のマークで表示している「Ｉ族またはＩＩＩ族原子列」は、紙面に垂直な方向にて、Ｉ族原子とＩＩＩ族原子が交互に並んでいることを示している。また、図４９において、黒色の四角形のマークで表示している「Ｉ族またはＩＩＩ族原子の逆位相の配列」は、「Ｉ族またはＩＩＩ族原子列」に対して、Ｉ族原子とＩＩＩ族原子とが逆に配置されていることを示している。具体的には、＜０ −１ １＞方向では、Ｉ族原子（たとえば、Ｃｕ）とＩＩＩ族原子（たとえば、Ｉｎ）がＶＩ族原子を介して交互に配列されているが、この位置関係が、逆になっている。

これらの図のうち、図４７は、シリコン基板１１ｋ上において、ＶＩ族原子から成長が開始した場合を示している。また、図４８は、Ｉ族またはＩＩＩ族原子から成長が開始した場合を示している。図４７，図４８は、Ｉ族またはＩＩＩ族のカチオン（プラスイオン性原子）と、ＶＩ族のアニオン（マイナスイオン性原子）の間のアンチフェーズドメインが、消滅する場合を示している。これに対して、図４９は、Ｉ族とＩＩＩ族の原子間のアンチフェーズドメインが、消滅する場合を示している。

図４７，図４８，図４９に示すように、本実施形態では、たとえば、主表面が（１００）面から＜０１１＞方向に所定の傾斜角度（オフ角）θ_１で傾斜したオフ基板を、シリコン基板１１ｋとして用いる。つまり、｛１００｝基板を＜０１１＞方向にオフしたオフ基板を、シリコン基板１１ｋとして用いる。たとえば、傾斜角度（オフ角）θ_１＝約６°のオフ基板を用いる。

オフ基板であるシリコン基板１１ｋ上には、Ｉ族またはＩＩＩ族のカチオン（プラスイオン性原子）と、ＶＩ族のアニオン（マイナスイオン性原子）が規則的に配列されて、光電変換膜１３ｋが形成される。

この場合においては、領域Ｂ（一点鎖線で区画する領域）のように、カチオンとアニオンとが局所的に逆位相になって成長し、アンチフェーズドメインが生じる場合がある。

しかしながら、図４７，図４８，図４９に示すように、オフ基板の主表面に結晶成長させているので、アンチフェーズドメインが生じた領域Ｂが三角形状で閉じる。

図５０は、本発明に係る実施形態７において、シリコン基板１１ｋ上に、光電変換膜１３ｋを形成した際に、アンチフェーズドメインが生じた領域Ｂを拡大して示す斜視図である。

図５０に示すように、領域Ｂでは、断面が三角形状のアンチフェーズドメインは、奥行き方向（＜０ −１ １＞方向）において連続的に延在するように形成されている。つまり、三角柱を横に倒した形状になるようにアンチフェーズドメインが形成される。

そして、図４７，図４８，図４９に示したように、領域Ｂの上方では、アンチフェーズドメインが生じない領域Ａのみとなるように、エピタキシャル成長が進行する。

このため、本実施形態では、アンチフェーズドメインの発生を抑制可能である。

図４７，図４８，図４９では、傾斜角度θ_１＝約６°の場合を示したが、これに限定されない。傾斜が少しでもあることで、上述のような三角形に閉じることによる作用と効果が生ずる。傾斜角度θ_１が大きくなるほど、領域Ｂは小さくなるが、傾斜角度θ_１が２°以上にすることが好適である。このようにすることで、領域Ｂは、図４７，図４８で３倍程度の大きさで収まるので、十分な効果が得られることになる。
たとえば、領域Ｂの三角形の高さが約５ｎｍとなる。現在、光電変換膜として必要な厚みは、吸収係数〜１０^５ｃｍ^−１から約１２０ｎｍ以上である（このとき７０％以上の光を吸収）。傾斜角度θ_１＝２°の場合、この領域Ｂの三角形の高さは１５ｎｍ程度で収まる。この場合、アンチフェーズドメインの欠陥のない領域が、最低でも表面から１００ｎｍ以上存在するために、暗電流低減の効果が十分となる。
さらに上限値としては、階段状の基板構造が維持できるまでの角度となる。具体的にはθ_１＝９０°までとなる。

（Ｂ）まとめ
以上のように、本実施形態においては、他の実施形態と異なり、オフ基板であるシリコン基板１１ｋに、上記の化合物半導体をエピタキシャル成長させることで、光電変換膜１３ｋを形成している。このため、上記したように、アンチフェーズドメインの発生を抑制可能である。

＜８．実施形態８（積層タイプの場合）＞
（Ａ）構成など
図５１は、本発明に係る実施形態８において、固体撮像装置の要部を示す図である。

ここで、図５１は、画素Ｐの断面を模式的に示している。

図５１に示すように、本実施形態においては、光電変換膜１３として、赤色光電変換膜１３Ｒと緑色光電変換膜１３Ｇと青色光電変換膜１３Ｂとが設けられている。そして、赤色光電変換膜１３Ｒと緑色光電変換膜１３Ｇと青色光電変換膜１３Ｂとのそれぞれにおいては、上部電極１４Ｒ，１４Ｇ，１４Ｂと下部電極５３Ｒ，５３Ｇ，５３Ｂとが設けられている。また、ｎ型不純物領域１２が、蓄積部１２Ｒ，１２Ｇ，１２Ｂとして、赤色光電変換膜１３Ｒと緑色光電変換膜１３Ｇと青色光電変換膜１３Ｂとのそれぞれに対して設けられている。また、カラーフィルタＣＦが設けられていない。この点およびこれに関連する点を除き、本実施形態は、実施形態６と同様である。このため、重複する部分については、記載を省略する。

図５１に示すように、光電変換膜１３は、赤色光電変換膜１３Ｒと緑色光電変換膜１３Ｇと青色光電変換膜１３Ｂとを含み、それぞれが、シリコン基板１１の表面上で、順次、積層されている。

光電変換膜１３のうち、赤色光電変換膜１３Ｒは、図５１に示すように、シリコン基板１１の面の上方に設けられている。赤色光電変換膜１３Ｒは、上方から入射する入射光Ｈのうち、赤色光を選択的に分光して光電変換するように構成されている。つまり、赤色光電変換膜１３Ｒは、各部を透過した光のうち、赤色の波長帯の光を高感度に受光して光電変換し電荷を生成するように設けられている。

光電変換膜１３のうち、緑色光電変換膜１３Ｇは、図５１に示すように、シリコン基板１１の面の上方において、赤色光電変換膜１３Ｒを介在して設けられている。緑色光電変換膜１３Ｇは、上方から入射する入射光Ｈのうち、緑色光を選択的に分光して光電変換するように構成されている。つまり、緑色光電変換膜１３Ｇは、各部を透過した光のうち、緑色の波長帯の光を高感度に受光して光電変換し電荷を生成するように設けられている。

光電変換膜１３のうち、青色光電変換膜１３Ｂは、図５１に示すように、シリコン基板１１の面の上方において、赤色光電変換膜１３Ｒおよび緑色光電変換膜１３Ｇを介在して設けられている。青色光電変換膜１３Ｂは、上方から入射する入射光Ｈのうち、青色光を選択的に分光して光電変換するように構成されている。つまり、青色光電変換膜１３Ｂは、各部を透過した光のうち、青色の波長帯の光を高感度に受光して光電変換し電荷を生成するように設けられている。

そして、赤色光電変換膜１３Ｒと緑色光電変換膜１３Ｇと青色光電変換膜１３Ｂとのそれぞれは、上部電極１４Ｒ，１４Ｇ，１４Ｂと下部電極５３Ｒ，５３Ｇ，５３Ｂとがシリコン基板１１の深さ方向ｚにて挟むように設けられている。

ここでは、図５１に示すように、上部電極１４Ｒ，１４Ｇ，１４Ｂは、赤色光電変換膜１３Ｒと緑色光電変換膜１３Ｇと青色光電変換膜１３Ｂとの各上面に設けられており、グランドに電気的に接続されている。

また、図５１に示すように、下部電極５３Ｒ，５３Ｇ，５３Ｂは、赤色光電変換膜１３Ｒと緑色光電変換膜１３Ｇと青色光電変換膜１３Ｂとの各下面に設けられており、シリコン基板１１において蓄積部１２Ｒ，１２Ｇ，１２Ｂとして設けられたｎ型不純物領域１２に電気的に接続されている。

図示を省略しているが、赤色光電変換膜１３Ｒと緑色光電変換膜１３Ｇと青色光電変換膜１３Ｂとのそれぞれと、上部電極１４Ｒ，１４Ｇ，１４Ｂおよび下部電極５３Ｒ，５３Ｇ，５３Ｂとの組み合わせの間には、絶縁膜（図示なし）が介在している。

上記において、赤色光電変換膜１３Ｒと緑色光電変換膜１３Ｇと青色光電変換膜１３Ｂとのそれぞれは、たとえば、有機材料を用いて形成されている。

図５２は、本発明に係る実施形態８において、赤色光電変換膜１３Ｒと緑色光電変換膜１３Ｇと青色光電変換膜１３Ｂを形成する際に用いる材料の一例を示す図である。図５２において、（ａ）は、赤色光電変換膜１３Ｒを形成する際に用いる材料の一例である。（ｂ）は、緑色光電変換膜１３Ｇを形成する際に用いる材料の一例である。（ｃ）は、青色光電変換膜１３Ｂを形成する際に用いる材料の一例である。

図５２（ａ）に示すように、赤色光電変換膜１３Ｒについては、たとえば、ＺｎＰｃを用いて形成する。図５２（ｂ）に示すように、緑色光電変換膜１３Ｇについては、たとえば、キナクドリンを用いて形成する。図５２（ｃ）に示すように、青色光電変換膜１３Ｂについては、たとえば、ＢＣｚＶＢｉを用いて形成する。赤色光電変換膜１３Ｒと緑色光電変換膜１３Ｇと青色光電変換膜１３Ｂとのそれぞれについては、膜厚が１００ｎｍ以上になるように形成する。

上部電極１４Ｒ，１４Ｇ，１４Ｂと下部電極５３Ｒ，５３Ｇ，５３Ｂとのそれぞれは、透明電極であって、光が透過するように構成されている。たとえば、たとえば、インジウム・スズ酸化物（ＩＴＯ）などの金属酸化物を、スパッタリング法などの成膜法で成膜することで形成されている。

このように、本実施形態において、固体撮像装置は、「光電変換膜積層型」のイメージセンサであって、入射光Ｈを、深さ方向ｚで、赤色，緑色，青色の各色の光に分光して光電変換するように構成されている。

そして、この積層された複数の光電変換膜１３Ｂ，１３Ｇ，１３Ｒの組み合わせによって、シリコン基板１１へ入射する入射光Ｈを遮光するように形成されている。

図５３は、本発明に係る実施形態８において、赤色光電変換膜１３Ｒと緑色光電変換膜１３Ｇと青色光電変換膜１３Ｂの特性を示す図である。図５３において、（ａ）は、赤色光電変換膜１３Ｒと緑色光電変換膜１３Ｇと青色光電変換膜１３Ｂのそれぞれについて、入射光の波長と、光電変換効率との関係を示している。（ｂ）は、赤色光電変換膜１３Ｒと緑色光電変換膜１３Ｇと青色光電変換膜１３Ｂのそれぞれについて、入射光の波長と、光透過率との関係を示している。図５３では、一点鎖線が赤色光電変換膜１３Ｒの場合を示し、実線が緑色光電変換膜１３Ｇの場合を示し、破線が青色光電変換膜１３Ｂの場合を示している。

図５３（ａ）に示すように、赤色光電変換膜１３Ｒと緑色光電変換膜１３Ｇと青色光電変換膜１３Ｂとを組み合わせた場合には、可視領域の全体に渡って、高い光電変換効率で光電変換が実施される。

このため、図５３（ｂ）に示すように、赤色光電変換膜１３Ｒと緑色光電変換膜１３Ｇと青色光電変換膜１３Ｂとを組み合わせた場合には、可視領域の全体に渡って、光透過率がほぼゼロとなり低くなる。

よって、光電変換膜１３の下部に設けられた蓄積部１２Ｒ，１２Ｇ，１２Ｂへ可視光線が入射せず、光電変換膜１３で遮光される。なお、赤外領域の光については、赤外線カットフィルタを光電変換膜１３の上方に設けることで、カットされる。そして、紫外領域の光については、紫外線カットフィルタを光電変換膜１３の上方に設けることで、カットされる。

（Ｂ）まとめ
以上のように、本実施形態では、吸収スペクトルが異なる複数の光電変換膜１３Ｂ，１３Ｇ，１３Ｒを含み、この複数の光電変換膜１３Ｂ，１３Ｇ，１３Ｒが積層している。そして、この積層された複数の光電変換膜１３Ｂ，１３Ｇ，１３Ｒの組み合わせによって、シリコン基板１１へ入射する入射光Ｈを遮光するように形成されている。

このため、本実施形態では、ｎ型不純物領域１２などへ入射する入射光Ｈを、複数の光電変換膜１３Ｂ，１３Ｇ，１３Ｒで遮光するので、他の実施形態と同様に、小型化を実現可能であって、ノイズの発生を防止して撮像画像の画像品質を向上できる。

＜９．実施形態９（積層タイプの場合）＞
（Ａ）構成など
図５４は、本発明に係る実施形態９において、固体撮像装置の要部を示す図である。

ここで、図５４は、図４５と同様に、画素Ｐの断面を示している。

図５４に示すように、本実施形態においては、光電変換膜１３の構成が、実施形態５と異なる。この点を除き、本実施形態は、実施形態５と同様である。光電変換膜１３は、実施形態８の場合と同様に構成されている。このため、重複する部分については、適宜、記載を省略する。

図５４に示すように、光電変換膜１３は、赤色光電変換膜１３Ｒと緑色光電変換膜１３Ｇと青色光電変換膜１３Ｂとを含み、それぞれが、シリコン基板１１の表面上で、順次、積層されている。

図５４に示すように、赤色光電変換膜１３Ｒは、シリコン基板１１の面の上方に設けられており、上方から入射する入射光Ｈのうち、赤色光を選択的に分光して光電変換する。緑色光電変換膜１３Ｇは、シリコン基板１１の面の上方において、赤色光電変換膜１３Ｒを介在して設けられており、上方から入射する入射光Ｈのうち、緑色光を選択的に分光して光電変換する。青色光電変換膜１３Ｂは、シリコン基板１１の面の上方において、赤色光電変換膜１３Ｒおよび緑色光電変換膜１３Ｇを介在して設けられており、上方から入射する入射光Ｈのうち、青色光を選択的に分光して光電変換する。

本実施形態においては、光電変換膜１３の上方にカラーフィルタＣＦが設けられている。このため、このカラーフィルタＣＦを透過した光を、赤色光電変換膜１３Ｒと緑色光電変換膜１３Ｇと青色光電変換膜１３Ｂとが受光する。たとえば、カラーフィルタＣＦにおいて、赤色フィルタ層（図示なし）を透過した赤色光を、赤色光電変換膜１３Ｒが受光し、光電変換する。また、カラーフィルタＣＦにおいて、緑色フィルタ層（図示なし）を透過した緑色光を、緑色光電変換膜１３Ｇが受光し、光電変換する。また、カラーフィルタＣＦにおいて、青色フィルタ層（図示なし）を透過した青色光を、青色光電変換膜１３Ｂが受光し、光電変換する。

上記において、赤色光電変換膜１３Ｒと緑色光電変換膜１３Ｇと青色光電変換膜１３Ｂとのそれぞれは、実施形態８の場合と同様に、たとえば、有機材料で形成されている。この他に、カルコパイライト系材料などの材料を用いて形成してもよい。

このように、本実施形態では、固体撮像装置は、「光電変換膜積層型」のイメージセンサであって、入射光Ｈを、深さ方向ｚで、赤色，緑色，青色の各色の光に分光して光電変換するように構成されている。

そして、この積層された複数の光電変換膜１３Ｂ，１３Ｇ，１３Ｒの組み合わせによって、シリコン基板１１へ入射する入射光Ｈを遮光するように形成されている。

図５５は、本発明に係る実施形態９において、赤色光電変換膜１３Ｒと緑色光電変換膜１３Ｇと青色光電変換膜１３Ｂの特性を示す図である。図５５においては、赤色光電変換膜１３Ｒと緑色光電変換膜１３Ｇと青色光電変換膜１３Ｂのそれぞれについて、入射光の波長と、吸収係数との関係を示している。図５５では、一点鎖線が赤色光電変換膜１３Ｒの場合を示し、実線が緑色光電変換膜１３Ｇの場合を示し、破線が青色光電変換膜１３Ｂの場合を示している。

図５５に示すように、赤色光電変換膜１３Ｒと緑色光電変換膜１３Ｇと青色光電変換膜１３Ｂとを組み合わせた場合には、可視領域の全体に渡って光が吸収される。よって、光電変換膜１３の下部に設けられたｎ型不純物領域１２へ可視光線が入射せず、光電変換膜１３で遮光される。

特に、本実施形態では、カラーフィルタＣＦを透過した光を、赤色光電変換膜１３Ｒと緑色光電変換膜１３Ｇと青色光電変換膜１３Ｂとが吸収するので、効果的に遮光が行われる。

（Ｂ）まとめ
以上のように、本実施形態では、吸収スペクトルが異なる複数の光電変換膜１３Ｂ，１３Ｇ，１３Ｒを含み、この複数の光電変換膜１３Ｂ，１３Ｇ，１３Ｒが積層している。そして、この積層された複数の光電変換膜１３Ｂ，１３Ｇ，１３Ｒの組み合わせによって、シリコン基板１１へ入射する入射光Ｈを遮光するように形成されている。

このため、本実施形態では、ｎ型不純物領域１２などへ入射する入射光Ｈを、複数の光電変換膜１３Ｂ，１３Ｇ，１３Ｒで遮光するので、他の実施形態と同様に、小型化を実現可能であって、ノイズの発生を防止して撮像画像の画像品質を向上できる。

＜１０．実施形態１０（積層タイプの場合）＞
（Ａ）構成など
図５６は、本発明に係る実施形態１０において、固体撮像装置の要部を示す図である。

ここで、図５６は、図４６と同様に、画素Ｐの断面を示している。

図５６に示すように、本実施形態においては、光電変換膜１３の構成が、実施形態６と異なる。この点を除き、本実施形態は、実施形態６と同様である。光電変換膜１３は、実施形態９の場合と同様に構成されている。このため、重複する部分については、適宜、記載を省略する。

図５６に示すように、本実施形態では、実施形態６と同様に、シリコン基板１１にてゲートＭＯＳ４１等の各部が設けられた上面（表面）から入射した入射光Ｈを、光電変換膜１３が受光するように構成されている。つまり、本実施形態の固体撮像装置は、「表面照射型ＣＭＯＳイメージセンサ」である。

また、図５６に示すように、光電変換膜１３は、実施形態９と同様に、赤色光電変換膜１３Ｒと緑色光電変換膜１３Ｇと青色光電変換膜１３Ｂとを含み、それぞれが、シリコン基板１１の表面上で、順次、積層されている（図５４参照）。

つまり、本実施形態では、固体撮像装置は、「光電変換膜積層型」のイメージセンサであって、入射光Ｈを、深さ方向ｚで、赤色，緑色，青色の各色の光に分光して光電変換するように構成されている。

そして、実施形態９と同様に、この積層された複数の光電変換膜１３Ｂ，１３Ｇ，１３Ｒの組み合わせによって、シリコン基板１１へ入射する入射光Ｈを遮光するように形成されている。

このため、赤色光電変換膜１３Ｒと緑色光電変換膜１３Ｇと青色光電変換膜１３Ｂとを組み合わせた場合には、可視領域の全体に渡って光が吸収される。よって、光電変換膜１３の下部に設けられたｎ型不純物領域１２へ可視光線が入射せず、光電変換膜１３で遮光される。

（Ｂ）まとめ
以上のように、本実施形態では、実施形態９と同様に、吸収スペクトルが異なる複数の光電変換膜１３Ｂ，１３Ｇ，１３Ｒを含み、この複数の光電変換膜１３Ｂ，１３Ｇ，１３Ｒが積層している。そして、この積層された複数の光電変換膜１３Ｂ，１３Ｇ，１３Ｒの組み合わせによって、シリコン基板１１へ入射する入射光Ｈを遮光するように形成されている。

このため、本実施形態では、ｎ型不純物領域１２などへ入射する入射光Ｈを、複数の光電変換膜１３Ｂ，１３Ｇ，１３Ｒで遮光するので、他の実施形態と同様に、小型化を実現可能であって、ノイズの発生を防止して撮像画像の画像品質を向上できる。

＜１１．実施形態１１＞
（Ａ）構成など
図５７は、本発明に係る実施形態１１において、固体撮像装置の要部を示す図である。

ここで、図５７は、図４５と同様に、画素Ｐの断面を示している。

図５７に示すように、本実施形態においては、光電変換膜１３の構成が、実施形態５と異なる。この点を除き、本実施形態は、実施形態５と同様である。重複する部分については、適宜、記載を省略する。

図５７に示すように、光電変換膜１３は、赤色光電変換膜１３Ｒと緑色光電変換膜１３Ｇを含み、それぞれが、シリコン基板１１の表面に沿って並ぶように設けられている。図５７では図示していないが、光電変換膜１３は、赤色光電変換膜１３Ｒ、緑色光電変換膜１３Ｇの他に、青色光電変換膜１３Ｂをさらに含み、赤色光電変換膜１３Ｒと緑色光電変換膜１３Ｇとに対して並ぶように設けられている。

本実施形態では、光電変換膜１３は、赤色光電変換膜１３Ｒ，緑色光電変換膜１３Ｇ，青色光電変換膜１３Ｂと、赤色フィルタ層ＣＦＲ、緑色フィルタ層ＣＦＧ、青色フィルタ層ＣＦＢとの組み合わせによって、入射光Ｈを遮光するように形成されている。

具体的には、図５７に示すように、赤色光電変換膜１３Ｒの上面には、カラーフィルタＣＦとして赤色フィルタ層ＣＦＲが設けられており、赤色フィルタ層ＣＦＲを透過した赤色光が、赤色光電変換膜１３Ｒに入射する。

また、図５７に示すように、緑色光電変換膜１３Ｇの上面には、カラーフィルタＣＦとして緑色フィルタ層ＣＦＧが設けられており、緑色フィルタ層ＣＦＧを透過した緑色光が、緑色光電変換膜１３Ｇに入射する。

図５７では図示していないが、青色光電変換膜１３Ｂの上面には、カラーフィルタＣＦとして青色フィルタ層ＣＦＢが設けられており、青色フィルタ層ＣＦＢを透過した青色光が、青色光電変換膜１３Ｂに入射する。

このように、カラーフィルタＣＦを構成する赤色フィルタ層ＣＦＲ、緑色フィルタ層ＣＦＧ、青色フィルタ層ＣＦＢと同様に、ベイヤー配列で、赤色光電変換膜１３Ｒと緑色光電変換膜１３Ｇと青色光電変換膜１３Ｂとが配列されている。

図５８は、本発明に係る実施形態１１において、緑色光電変換膜１３Ｇと緑色フィルタ層ＣＦＧの特性を示す図である。図５８においては、緑色光電変換膜１３Ｇと緑色フィルタ層ＣＦＧのそれぞれについて、入射光の波長と、吸収係数との関係を示している。図５８では、実線が緑色光電変換膜１３Ｇの場合を示し、破線が緑色フィルタ層ＣＦＧの場合を示している。

図５８に示すように、緑色光電変換膜１３Ｇにおいては、緑色に対応する波長領域の光について、吸収係数が高い。これに対して、緑色フィルタ層ＣＦＧにおいては、緑色に対応する波長領域以外の可視領域の光について、吸収係数が高い。

このため、図５８に示すように、緑色光電変換膜１３Ｇと緑色フィルタ層ＣＦＧとを組み合わせた場合には、可視領域の全体に渡って光が吸収される。よって、緑色光電変換膜１３Ｇの下部に設けられたｎ型不純物領域１２へ可視光線が入射せず、光電変換膜１３で遮光される。

緑色光電変換膜１３Ｇと緑色フィルタ層ＣＦＧとを組み合わせの場合と同様に、赤色光電変換膜１３Ｒと赤色フィルタ層ＣＦＲとを組み合わせた場合においても、可視領域の全体に渡って光が吸収される。よって、赤色光電変換膜１３Ｒの下部に設けられたｎ型不純物領域１２へ可視光線が入射せず、光電変換膜１３で遮光される。

同様に、青色光電変換膜１３Ｂと青色フィルタ層ＣＦＢとを組み合わせた場合においても、可視領域の全体に渡って光が吸収される。よって、青色光電変換膜１３Ｂの下部に設けられたｎ型不純物領域１２へ可視光線が入射せず、光電変換膜１３で遮光される。

（Ｂ）まとめ
以上のように、本実施形態では、光電変換膜１３は、赤色光電変換膜１３Ｒ，緑色光電変換膜１３Ｇ，青色光電変換膜１３Ｂと、赤色フィルタ層ＣＦＲ、緑色フィルタ層ＣＦＧ、青色フィルタ層ＣＦＢとの組み合わせによって、入射光Ｈを遮光するように形成されている。

このため、本実施形態では、ｎ型不純物領域１２などへ入射する入射光Ｈを光電変換膜１３で遮光するので、他の実施形態と同様に、小型化を実現可能であって、ノイズの発生を防止して撮像画像の画像品質を向上できる。

＜１２．実施形態１２＞
（Ａ）構成など
図５９は、本発明に係る実施形態１２において、固体撮像装置の要部を示す図である。

ここで、図５９は、図４６と同様に、画素Ｐの断面を示している。

図５９に示すように、本実施形態においては、光電変換膜１３の構成が、実施形態６と異なる。この点を除き、本実施形態は、実施形態６と同様である。光電変換膜１３は、実施形態１１の場合と同様に構成されている。このため、重複する部分については、適宜、記載を省略する。

図５９に示すように、本実施形態では、実施形態６と同様に、シリコン基板１１にてゲートＭＯＳ４１等の各部が設けられた上面（表面）から入射した入射光Ｈを、光電変換膜１３が受光するように構成されている。つまり、本実施形態の固体撮像装置は、「表面照射型ＣＭＯＳイメージセンサ」である。

また、図５９に示すように、光電変換膜１３は、実施形態１１の場合と同様に、赤色光電変換膜１３Ｒと緑色光電変換膜１３Ｇを含み、それぞれが、シリコン基板１１の表面に沿って並ぶように設けられている。図５９では図示していないが、光電変換膜１３は、赤色光電変換膜１３Ｒ、緑色光電変換膜１３Ｇの他に、青色光電変換膜１３Ｂをさらに含み、赤色光電変換膜１３Ｒと緑色光電変換膜１３Ｇとに対して並ぶように設けられている。

光電変換膜１３は、実施形態１１の場合と同様に、赤色光電変換膜１３Ｒ，緑色光電変換膜１３Ｇ，青色光電変換膜１３Ｂと、赤色フィルタ層ＣＦＲ、緑色フィルタ層ＣＦＧ、青色フィルタ層ＣＦＢとの組み合わせによって、入射光Ｈを遮光するように形成されている。

つまり、カラーフィルタＣＦを構成する赤色フィルタ層ＣＦＲ、緑色フィルタ層ＣＦＧ、青色フィルタ層ＣＦＢと同様に、ベイヤー配列で、赤色光電変換膜１３Ｒと緑色光電変換膜１３Ｇと青色光電変換膜１３Ｂとが配列されている。

（Ｂ）まとめ
以上のように、本実施形態では、光電変換膜１３は、赤色光電変換膜１３Ｒ，緑色光電変換膜１３Ｇ，青色光電変換膜１３Ｂと、赤色フィルタ層ＣＦＲ、緑色フィルタ層ＣＦＧ、青色フィルタ層ＣＦＢとの組み合わせによって、入射光Ｈを遮光するように形成されている。

このため、本実施形態では、ｎ型不純物領域１２などへ入射する入射光Ｈを光電変換膜１３で遮光するので、他の実施形態と同様に、小型化を実現可能であって、ノイズの発生を防止して撮像画像の画像品質を向上できる。

＜１３．その他＞
本発明の実施に際しては、上記した実施形態に限定されるものではなく、種々の変形例を採用することができる。

上記の実施形態においては、カメラに本発明を適用する場合について説明したが、これに限定されない。スキャナーやコピー機などのように、固体撮像装置を備える他の電子機器に、本発明を適用しても良い。

また、上記の実施形態では、固体撮像装置がＣＭＯＳイメージセンサである場合について説明したが、これに限定されない。必要ならば、ＣＭＯＳイメージセンサの他に、ＣＣＤ型イメージセンサの場合に、本発明を適用しても良い。

上記の実施形態では、１つの光電変換部に対して、読出し回路を１つずつ設ける場合について説明したが、これに限定されない。たとえば、複数の光電変換部に対して、読出し回路を１つずつ設ける場合に適用しても良い。つまり、複数画素でトランジスタを共有して、トランジスタ数を減らしてもよい。これにより、さらなる微細画素が可能となる。

また、上記の実施形態では、第１導電型（たとえば、ｐ型）のシリコン基板に、第２導電型（たとえば、ｎ型）の不純物領域を形成する場合について例示したが（図３などを参照）、これに限定されない。第２導電型（たとえば、ｎ型）のシリコン基板に、第１導電型（たとえば、ｐ型）のウェルを形成し、そのウェルに第２導電型（たとえば、ｎ型）の不純物領域を形成するように構成しても良い。

上記の実施形態においては、「電子」を信号として読み出す場合について示したが、これに限定されない。「正孔」を信号として読み出すように構成しても良い。この場合には、各実施形態において示した各部の導電型を、逆にすることで、「正孔」を信号として読み出すことができる。

また、特許文献２（特開２００９−２６８０８３号公報）などの文献に記載の構造や動作を、適宜、適用しても良い。たとえば、特許文献２（特開２００９−２６８０８３号公報）の図４５に示されているように、ＰＤリセットトランジスタＭ１１（本願の図１２などを参照）を設けない場合に、本発明を適用しても良い。
具体的には、まず、電荷排出動作を全ての画素Ｐについて同時に実行し、同時に露光を開始する。これにより、発生した光電荷がｎ型不純物領域１２（本願の図１２などを参照）に蓄積される。そして、全ての画素Ｐについて同時にゲートＭＯＳ４１をＯＮとし、その蓄積された光電荷をｎ型不純物領域４１１へ転送する。そして、リセットトランジスタをＯＮとし、ＦＤとして機能するｎ型不純物領域４２１の電荷を排出する。そして、そのｎ型不純物領域４２１からリセットレベルの信号を、増幅トランジスタを介して読み出す（Ｐ期間）。つぎに、ゲートＭＯＳ４２をオンとして、その電荷をＦＤとして機能するｎ型不純物領域４２１へ転送する。そして、ＦＤの電荷Ｑｐｄに応じた信号レベルＶｐｄを、増幅トランジスタを介して読み出す（Ｄ期間）。相関二重サンプリング（ＣＤＳ）処理の実施によって、リセットレベルＶｒｓｔと信号レベルＶｐｄとの間で差分することで、信号レベルＶｐｄに含まれるノイズが除去される。このとき、信号レベルに含まれるリセットノイズは、リセットレベルの読み出しで読み出されたリセットノイズと一致するため、ｋＴＣノイズも含めたノイズ低減処理が可能となる。

また、通常のＣＤＳ駆動の他に、ＤＤＳ駆動で動作を実施しても良い。特に、有機光電変換膜などを用いた場合のように、光電変換部がＨＡＤ構造でない場合には、信号電荷の蓄積を実施後に、ＦＤをリセットした方が、ノイズの発生を抑制可能であるので、好適である。つまり、信号レベルの読み出し後にリセットレベルを読み出す駆動を実施することで、リセット時のランダムノイズや面内ムラを低減した上で、リセット動作時の残像現象による画質劣化を低減できる。

その他、上記の各実施形態について、適宜、組み合わせても良い。

なお、上記の実施形態において、固体撮像装置１は、本発明の固体撮像装置に相当する。また、上記の実施形態において、画素Ｐは、本発明の画素に相当する。また、上記の実施形態において、撮像領域ＰＡは、本発明の画素領域に相当する。また、上記の実施形態において、光電変換膜１３は、本発明の光電変換部，光電変換膜に相当する。また、上記の実施形態において、読出し回路５１は、本発明の読出し回路に相当する。また、上記の実施形態において、ｎ型不純物領域１２，４１１，４２１は、本発明の蓄積部に相当する。また、上記の実施形態において、中間層ＩＴは、本発明の中間層に相当する。また、上記の実施形態において、ｎ型不純物領域４１１，４２１は、本発明の浮遊拡散層に相当する。また、上記の実施形態において、画素分離部ＰＢは、本発明の画素分離部に相当する。また、上記の実施形態において、カラーフィルタＣＦは、本発明のカラーフィルタに相当する。また、上記の実施形態において、カメラ４０は、本発明の電子機器に相当する。

１：固体撮像装置、３：垂直駆動回路、４：カラム回路、５：水平駆動回路、７：外部出力回路、７ａ：ＡＧＣ回路、７ｂ：ＡＤＣ回路、８：タイミングジェネレータ、１１：シリコン基板、１１ｋ：シリコン基板、１２：ｎ型不純物領域、１３：光電変換膜、１３Ｂ：青色光電変換膜、１３Ｇ：緑色光電変換膜、１３Ｒ：赤色光電変換膜、１３ｋ：光電変換膜、１４：透明電極、１４Ｒ：上部電極、１４ｐ：ｐ＋層、１５：制御ゲート、２７：垂直信号線、４０：カメラ、４２：光学系、４３：制御部、４４：信号処理回路、５１１，５３１：電極、５１：読出し回路、５２：コンタクト、５３Ｒ：下部電極、５４：絶縁層、８０：絶縁膜、１０１：シリコン基板、１０１Ｊ：シリコン基板、１１１：配線層、４１１：ｎ型不純物領域、４１２：ｎ型不純物領域、４２１：ｎ型不純物領域、ＣＦ：カラーフィルタ、ＣＦＢ：青色フィルタ層、ＣＦＧ：緑色フィルタ層、ＣＦＲ：赤色フィルタ層、ＦＤ：フローティングディフュージョン、Ｈ１１：ＰＤリセット線、Ｈ１２：ＦＤリセット線、Ｈ３１：選択線、Ｈ４１：読出し線、Ｈ４２：読出し線、Ｈ４３：読出し線、ＩＴ：中間層、Ｍ１１：ＰＤリセットトランジスタ、Ｍ１２：ＦＤリセットトランジスタ、Ｍ２１：増幅トランジスタ、Ｍ３１：選択トランジスタ、ＭＬ：オンチップレンズ、Ｐ：画素、ＰＡ：撮像領域、ＰＢ：画素分離部、ＰＢｃ：画素分離部、ＰＲ：レジストパターン、ＰＳ：撮像面、ＳＡ：周辺領域

Claims (17)

1. 複数の画素が配列されている画素領域
   を具備し、
   前記画素は、
   入射光を受光して光電変換することで信号電荷を生成する光電変換部と、
   前記光電変換部で生成された信号電荷を読み出す読出し回路と、
   前記光電変換部で生成された信号電荷を蓄積する蓄積部と
   を有し、
   前記光電変換部は、前記読出し回路および前記蓄積部よりも前記入射光が入射する側に設けられており、前記読出し回路および前記蓄積部へ入射する前記入射光を遮光するように形成されている、
   固体撮像装置。
2. 前記複数の画素の全てにおいて同時に前記光電変換部での信号電荷の蓄積を開始させた後に同時に終了する露光を、グローバルシャッター方式で実施する、
   請求項１に記載の固体撮像装置。
3. 前記光電変換部は、カルコパイライト構造の化合物半導体で形成された光電変換膜を有する、
   請求項２に記載の固体撮像装置。
4. 前記光電変換膜は、銅−アルミニウム−ガリウム−インジウム−イオウ−セレン系混晶からなるカルコパイライト構造の化合物半導体で形成されている、
   請求項３に記載の固体撮像装置。
5. 前記光電変換部は、シリサイド系材料で形成された光電変換膜を有する、
   請求項２に記載の固体撮像装置。
6. 前記光電変換膜は、シリコン基板上において、当該シリコン基板に格子整合するように形成されている、
   請求項３に記載の固体撮像装置。
7. 前記シリコン基板は、オフ基板である、
   請求項６に記載の固体撮像装置。
8. 前記光電変換膜と前記シリコン基板との間に介在する中間層
   を更に有し、
   前記光電変換膜は、前記シリコン基板よりも電子親和力が大きく、
   前記中間層は、電子親和力が前記シリコン基板の電子親和力と前記光電変換膜の電子親和力の間になるように形成されている、
   請求項６記載の固体撮像装置。
9. 前記光電変換部は、有機材料で形成された光電変換膜を有する、
   請求項２に記載の固体撮像装置。
10. 前記読出し回路に電気的に接続されており、フローティングディフュージョンとして機能する浮遊拡散層
    を有し、
    前記光電変換部は、前記浮遊拡散層よりも前記入射光が入射する側に設けられており、前記浮遊拡散層へ入射する前記入射光を遮光するように形成されている、
    請求項２に記載の固体撮像装置。
11. 前記蓄積部は、当該蓄積部と異なる導電型の不純物拡散層が、シリコン基板の表層に設けられている、
    請求項２に記載の固体撮像装置。
12. 前記画素領域において前記複数の画素の間を分離するように、前記複数の画素の間に介在している画素分離部
    を含み、
    前記画素分離部は、前記複数の画素に対応して形成された前記光電変換部の間においてポテンシャル障壁になるように、ドーピングの濃度制御または組成制御がされた化合物半導体によって形成されている
    請求項２に記載の固体撮像装置。
13. 前記光電変換部は、光電変換膜と、下部電極とを含み、前記下部電極を介して、前記読出し回路が前記光電変換膜から信号電荷を読み出すように設けられており、当該光電変換膜と当該下部電極との組み合わせによって、前記入射光を遮光するように形成されている、
    請求項２に記載の固体撮像装置。
14. 前記光電変換部は、吸収スペクトルが異なる複数の光電変換膜を含み、当該複数の光電変換膜が積層しており、当該複数の光電変換膜の組み合わせによって、前記入射光を遮光するように形成されている、
    請求項２に記載の固体撮像装置。
15. 前記光電変換部は、カラーフィルタを介して入射する前記入射光を受光する光電変換膜を含み、当該光電変換膜と当該カラーフィルタとの組み合わせによって、前記入射光を遮光するように形成されている、
    請求項２に記載の固体撮像装置。
16. 前記読出し回路は、シリコン基板の表面側に形成されており、
    前記光電変換部は、前記シリコン基板において前記読出し回路が設けられた表面側とは反対の裏面側から入射する前記入射光を受光して光電変換するように設けられている、
    請求項２に記載の固体撮像装置。
17. 複数の画素が配列されている画素領域
    を具備し、
    前記画素は、
    入射光を受光して光電変換することで信号電荷を生成する光電変換部と、
    前記光電変換部で生成された信号電荷を読み出す読出し回路と、
    前記光電変換部で生成された信号電荷を蓄積する蓄積部と
    を有し、
    前記光電変換部は、前記読出し回路および前記蓄積部よりも前記入射光が入射する側に設けられており、前記読出し回路および前記蓄積部へ入射する前記入射光を遮光するように形成されている、
    電子機器。