KR101947173B1 - 고체 촬상 장치 및 전자 기기 - Google Patents

고체 촬상 장치 및 전자 기기 Download PDF

Info

Publication number
KR101947173B1
KR101947173B1 KR1020110056114A KR20110056114A KR101947173B1 KR 101947173 B1 KR101947173 B1 KR 101947173B1 KR 1020110056114 A KR1020110056114 A KR 1020110056114A KR 20110056114 A KR20110056114 A KR 20110056114A KR 101947173 B1 KR101947173 B1 KR 101947173B1
Authority
KR
South Korea
Prior art keywords
photoelectric conversion
conversion film
solid
charge accumulation
region
Prior art date
Application number
KR1020110056114A
Other languages
English (en)
Other versions
KR20110138159A (ko
Inventor
아츠시 토다
테루오 히라야마
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20110138159A publication Critical patent/KR20110138159A/ko
Application granted granted Critical
Publication of KR101947173B1 publication Critical patent/KR101947173B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/032—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312
    • H01L31/0322—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312 comprising only AIBIIICVI chalcopyrite compounds, e.g. Cu In Se2, Cu Ga Se2, Cu In Ga Se2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H01L27/14647—Multicolour imagers having a stacked pixel-element structure, e.g. npn, npnpn or MQW elements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/541—CuInSe2 material PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making

Landscapes

  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Facsimile Heads (AREA)

Abstract

고체 촬상 장치는 기판과 광전 변환 영역을 포함한다. 기판은 전하 축적 영역을 구비한다. 광전 변환 영역은 기판 상에 마련된다. 광전 변환 영역은 상기 전하 축적 영역에 축적될 신호 전하를 생성하도록 구성된다. 광전 변환 영역은 투명하지 않은 재료를 포함한다.

Description

고체 촬상 장치 및 전자 기기{SOLID-STATE IMAGING DEVICE AND ELECTRONIC DEVICE}
본 발명은, 고체 촬상 장치 및 전자 기기에 관한 것이다.
디지털 비디오 카메라, 디지털 스틸 카메라 등의 전자 기기는, 고체 촬상 장치를 포함한다. 예를 들면, 고체 촬상 장치로서, CMOS(Complementary Metal Oxide Semiconductor)형 이미지 센서를 포함한다.
고체 촬상 장치는, 반도체 기판의 면에 복수의 화소가 배열되어 있다. 각 화소에서는, 광전 변환부가 마련되어 있다. 광전 변환부는, 예를 들면, 포토 다이오드이고, 외장의 광학계를 통하여 입사하는 광을 수광면에서 수광하고 광전변환함에 의해, 신호 전하를 생성한다.
고체 촬상 장치 중, CMOS형 이미지 센서는, 광전 변환부 외에, 판독 회로를 포함하도록, 화소가 구성되어 있다. 판독 회로는, 복수의 트랜지스터로 구성되어 있고, 광전 변환부에서 생성된 신호 전하를 판독하고, 신호선에 전기 신호로서 출력한다.
CMOS형 이미지 센서에서는, 화소마다, 또는, 복수의 화소가 나열한 행마다, 광전 변환부로부터 신호 전하를 판독하는 동작이 실시된다. 이 경우에는, 신호 전하를 축적하는 노광 시간이, 모든 화소에서 일치시키는 것이 곤란하기 때문에, 촬상한 화상에 왜곡이 생기는 경우가 있다. 특히, 피사체의 동작이 큰 경우에는, 이 부적합함의 발생이 현저해진다.
이와 같은 부적합함의 발생을 방지하기 위해, 모든 화소에서 동시에 노광을 시작한 후에 동시에 노광을 종료하는 "글로벌 노광"이 실시되고 있다.
"글로벌 노광"은, 예를 들면, 메커니컬 셔터를 이용하는 "메커니컬 셔터 방식"으로 실시된다. 구체적으로는, 메커니컬 셔터를 열어서 전(全) 화소에서 노광을 시작하고, 그 메커니컬 셔터를 닫음으로써 노광을 종료한다. 그러나, 이 "메커니컬 셔터 방식"에서는, 기계적인 차광 수단을 이용하고 있기 때문에, 장치의 소형화가 곤란하다. 또한, 기계의 구동 동작을 고속화하는 것이 곤란하기 때문에, 전 화소에서 동시에 노광을 하는 것을, 고정밀도로 실시하는 것이 곤란하다.
"글로벌 노광"은, "메커니컬 셔터 방식" 외에, "글로벌 셔터 방식"으로 실시된다. 구체적으로는, 메커니컬 셔터를 이용하지 않고서, 전기적인 제어로, 전 화소를 동시에 구동함으로써, "글로벌 노광"이 실시된다. 이 "글로벌 셔터 방식"에서는, 기계적인 차광 수단을 이용하지 않기 때문에, 장치의 소형화가 용이하게 실현 가능하다. 또한, 구동 동작을 고속화하는 것이 용이하기 때문에, 전 화소에서 동시에 노광을 하는 것을, 고정밀도로 실시할 수 있다(예를 들면, 일본 특개 2004-055590호 공보, 일본 특개2009-268083호 공보, 일본 특개2004-140152호 공보 참조).
그런데, 고체 촬상 장치는, 소형화와 함께, 화소수의 증가가 요구되고 있다. 이 경우에는, 하나의 화소의 사이즈가 작아지기 때문에, 각 화소에서 충분한 광량을 수광하는 것이 곤란해지고, 촬상 화상의 화상 품질의 향상이 용이하지 않다. 이 때문에, 고체 촬상 장치에서는, 고감도화가 필요하게 된다.
고감도화를 실현하기 위해, 광흡수 계수가 높은 CuInGaSe2막 등의 "칼코파이라이트계"의 화합물 반도체막을, 광전 변환부에서 이용하는 것이 제안되어 있다(예를 들면, 일본 특개2007-123720호 공보 참조).
또한, 촬상면에 따른 방향으로 각 색의 광을 선택적으로 수광하는 광전 변환부를 배치하지 않고, 촬상면에 대해 수직한 깊이 방향으로 각 색용의 광전 변환부를 적층시켜서 배치하는 "적층형"이 제안되어 있다. "적층형"은, 각 화소에서, 1색의 광뿐만 아니라, 복수의 색의 광을 수광한다. 이 때문에, 수광면을 넓게 형성하고, 광의 이용 효율을 향상 가능하기 때문에 감도를 향상시킬 수 있다(예를 들면, 일본 특개2006-245088호 공보 참조).
또한, 반도체 기판에 있어서 회로나 배선 등이 마련된 표면과는 반대측의 이면측부터 입사하는 광을, 광전 변환부가 수광하는 "이면 조사형"이 제안되어 있다. "이면 조사형"에서는, 입사하는 광을 차광 또는 반사하는 회로나 배선 등 광의 입사측에 마련되어 있지 않기 때문에, 감도를 향상시킬 수 있다(예를 들면, 일본 특개2008-182142호 공보 참조). "이면 조사형"에서는, 광전 변환부에서 수광면과는 반대측에 면에, 컨트롤 게이트 전극을 마련하여, 전압을 광전 변환부에 인가하여 포텐셜을 제어하고, 신호 전하를 효율 좋게 전송시키는 것이 제안되어 있다(예를 들면, 일본 특개2007-258684호 공보 참조).
고체 촬상 장치에서는, 광전 변환부에서 생성된 신호 전하를 축적하는 축적부나, 신호 전하를 판독하는 판독 회로에 광이 입사함에 의해, 노이즈가 발생하여, 촬상 화상의 화상 품질이 저하되는 경우가 있다.
이와 같은 부적합함의 발생을 방지하기 위해 차광막으로 축적부나 판독 회로에 입사하는 광을 차단하도록 구성하는 것이 생각된다.
그러나, 광전 변환부와 축적부나 판독 회로 사이에 차광막을 마련한 경우에는, 개구율이 저하되고 수광면의 면적이 작아지기 때문에, 감도가 저하되는 경우가 있다.
또한, 차광막에 기인하여 광의 회절이나 산란이 생기고, 그 회절광이나 산란광이 축적부에 입사하여, 노이즈가 발생하고, 촬상 화상의 화상 품질이 저하되는 경우가 있다.
이면 조사형의 고체 촬상 장치의 경우에는, 기판에서 광을 수광하는 이면측과는 반대측의 표면측에 축적부나 판독 회로가 형성되는데, 신호 전하의 판독을 위해 기판이 박막화되기 때문에, 상기한 바와 마찬가지의 부적합함이 발생하는 경우가 있다.
도 60은, "이면 조사형"의 고체 촬상 장치를 도시하는 단면도이다.
도 61은, "이면 조사형"의 고체 촬상 장치에서, 광이 전달되는 양상을 시뮬레이션한 결과를 도시하고 있다. 여기서는, 파장이 650㎚인 광을, 실리콘 기판(101J)(두께 3㎛)의 면에 대해 수직하게 입사시킨 경우의 결과를 도시하고 있다.
도 60에 도시하는 바와 같이, "이면 조사형"의 고체 촬상 장치에서는, 실리콘 기판(101J)의 이면측에, 온 칩 렌즈(ML), 컬러 필터(CF) 등의 부재가 마련되어 있다. 실리콘 기판(101J)의 표면측에는, 배선층(111)이 마련되어 있다. 배선층(111)은, 실리콘 기판(101J)의 표면측에 마련된 판독 회로(도시 생략)를 피복하도록 마련되어 있다.
"이면 조사형"의 고체 촬상 장치에서는, 온 칩 렌즈(ML), 컬러 필터(CF) 등의 각 부분을 통하여 입사하는 광을, 실리콘 기판(101J)의 내부에 마련된 포토 다이오드(도시 생략)가 수광한다. 그리고, 실리콘 기판(101J)의 표면측에 마련된 판독 회로가(도시 생략), 포토 다이오드(도시 생략)로부터 신호 전하를 판독한다.
도 61에 도시하는 바와 같이, "이면 조사형"의 고체 촬상 장치에서는, 온 칩 렌즈(ML), 컬러 필터(CF) 등의 각 부분을 통하여 실리콘 기판(101J)의 이면(도 60에서는, 윗면)에 입사한 광은, 그 표면(하면)까지 도달한다. 구체적으로는, 적색 필터층(CFR)을 투과한 광은, 녹색 필터층(CFG)의 경우보다도 많이, 실리콘 기판(101J)의 표면까지 도달하고 있고, 28%가, 이 표면까지 도달하고 있다.
이와 같이, "이면 조사형"에서도, 이면측부터 입사한 광이 차광되지 않고, 축적부가 마련된 표면측까지 도달하기 때문에, 노이즈가 발생하고, 촬상 화상의 화상 품질이 저하되는 경우가 있다.
특히, "글로벌 셔터 방식"으로 촬상을 실시하는 경우에서는, 모든 화소에서 동시에 노광이 실시되고, 축적부에 일단 신호 전하가 축적되기 때문에, 축적부에 광이 입사한 경우에는, 노이즈의 발생이 현저해진다.
따라서, 고체 촬상 장치에서는, 소형화와, 촬상 화상의 화상 품질의 향상을 양립시키는 것이 곤란한 경우가 있다.
따라서 본 발명은, 소형화가 용이하게 가능하고, 노이즈의 발생을 방지하여 촬상 화상의 화상 품질을 향상 가능한, 고체 촬상 장치 및 전자 기기를 제공한다.
실시 형태에 따르면, 고체 촬상 장치는 기판과 광전 변환 영역을 포함한다. 기판은 전하 축적 영역을 구비한다. 광전 변환 영역은 기판 상에 마련된다. 광전 변환 영역은 상기 전하 축적 영역에 축적될 신호 전하를 생성하도록 구성된다. 광전 변환 영역은 투명하지 않은 재료를 포함한다.
실시 형태에 따르면, 전자 기기는 고체 촬상 장치를 포함한다. 고체 촬상 장치는 (a) 기판과, (b) 신호 전하를 생성하도록 구성된 광전 변환 영역을 포함한다. 광전 변환 영역은 기판 상에 마련된다. 신호 처리 유닛은 고체 촬상 장치의 출력을 처리하도록 구성된다. 광전 변환 영역은 투명하지 않은 재료를 포함한다.
실시 형태에 따르면, 고체 촬상 장치 제조 방법은, 기판 내에 전하 축적 영역을 형성하는 단계; 및 상기 전하 축적 영역에 전기적으로 연결된 광전 변환 영역을 형성하는 단계를 포함한다. 상기 전하 축적 영역은 상기 광전 변환 영역에 의해 생성된 신호 전하를 축적하도록 구성된다. 상기 광전 변환 영역은 투명하지 않은 재료를 포함한다.
따라서, 소형화가 용이하게 가능하고, 노이즈의 발생을 방지하여 촬상 화상의 화상 품질이 저하되는 등의 부적합함의 발생을 억제 가능한, 고체 촬상 장치 및 전자 기기를 제공할 수 있다.
도 1은, 본 발명에 관한 실시형태1에서, 카메라(40)의 구성을 도시하는 구성도.
도 2는, 본 발명에 관한 실시형태1에서, 고체 촬상 장치(1)의 전체 구성을 도시하는 블록도.
도 3은, 본 발명에 관한 실시형태1에서, 고체 촬상 장치의 주요부를 도시하는 도면.
도 4는, 본 발명에 관한 실시형태1에서, 고체 촬상 장치의 주요부를 도시하는 도면.
도 5는, 포톤 에너지와 광흡수 계수와의 관계를 도시하는 도면.
도 6은, 칼코파이라이트 재료에 관해, 격자 정수와 밴드 갭과의 관계를 도시하는 도면.
도 7은, 칼코파이라이트 재료에 관해, 격자 정수와 밴드 갭과의 관계를 도시하는 도면.
도 8은, 본 발명에 관한 실시형태1에서, 고체 촬상 장치의 밴드 구조를 도시하는 도면.
도 9는, 본 발명에 관한 실시형태1에서, 고체 촬상 장치의 제조 방법을 도시하는 도면.
도 10은, 본 발명에 관한 실시형태1에서 사용하는 MOCVD 장치를 도시하는 도면.
도 11은, 본 발명에 관한 실시형태1에서 사용하는 MBE 장치를 도시하는 도면.
도 12는, 본 발명에 관한 실시형태1에서, 고체 촬상 장치(1)의 동작을 도시하는 도면.
도 13은, 본 발명에 관한 실시형태1에서, 고체 촬상 장치(1)의 동작을 도시하는 도면.
도 14는, 본 발명에 관한 실시형태1에서, 고체 촬상 장치에 광이 전달되는 양상을 시뮬레이션한 결과를 도시하는 도면.
도 15는, 실리사이드 재료에 관해, 포톤 에너지(eV)와, 소쇠 계수(k)와의 관계를 도시하는 도면.
도 16은, 본 발명에 관한 실시형태1의 변형예1-2에서, 고체 촬상 장치를 구성하는 화소의 회로 구성을 도시하는 도면.
도 17은, 본 발명에 관한 실시형태1의 변형예1-2에서, 고체 촬상 장치의 동작을 도시하는 도면.
도 18은, 본 발명에 관한 실시형태1의 변형예1-2에서, 고체 촬상 장치의 동작을 도시하는 도면.
도 19는, 본 발명에 관한 실시형태1의 변형예1-3에서, 고체 촬상 장치를 구성하는 화소의 회로 구성을 도시하는 도면.
도 20은, 본 발명에 관한 실시형태1의 변형예1-3에서, 고체 촬상 장치의 동작을 도시하는 도면.
도 21은, 본 발명에 관한 실시형태1의 변형예1-3에서, 고체 촬상 장치의 동작을 도시하는 도면.
도 22는, 본 발명에 관한 실시형태1의 변형예1-4에서, 고체 촬상 장치를 구성하는 화소의 회로 구성을 도시하는 도면.
도 23은, 본 발명에 관한 실시형태1의 변형예1-4에서, 고체 촬상 장치의 동작을 도시하는 도면.
도 24는, 본 발명에 관한 실시형태1의 변형예1-4에서, 고체 촬상 장치의 동작을 도시하는 도면.
도 25는, 본 발명에 관한 실시형태1의 변형예1-5에서, 고체 촬상 장치의 주요부를 도시하는 도면.
도 26은 본 발명에 관한 실시형태1의 변형예1-5에서, 고체 촬상 장치를 구성하는 화소의 회로 구성을 도시하는 도면.
도 27은, 본 발명에 관한 실시형태1의 변형예1-5에서, 고체 촬상 장치의 동작을 도시하는 도면.
도 28은, 본 발명에 관한 실시형태1의 변형예1-5에서, 고체 촬상 장치의 주요부를 도시하는 도면.
도 29는, 본 발명에 관한 실시형태1의 변형예1-5에서, 고체 촬상 장치를 구성하는 화소의 회로 구성을 도시하는 도면.
도 30은, 본 발명에 관한 실시형태1의 변형예1-5에서, 고체 촬상 장치의 동작을 도시하는 도면.
도 31은, 본 발명에 관한 실시형태1의 변형예1-6에서, 고체 촬상 장치의 밴드 구조를 도시하는 도면.
도 32는, 본 발명에 관한 실시형태2에서, 고체 촬상 장치의 주요부를 도시하는 도면.
도 33은, 본 발명에 관한 실시형태2에서, 고체 촬상 장치의 밴드 구조를 도시하는 도면.
도 34는, 본 발명에 관한 실시형태2에서, 고체 촬상 장치의 제조 방법을 도시하는 도면.
도 35는, 본 발명에 관한 실시형태2에서, 고체 촬상 장치의 제조 방법을 도시하는 도면.
도 36은, 본 발명에 관한 실시형태2에서, 고체 촬상 장치의 제조 방법을 도시하는 도면.
도 37은, 본 발명에 관한 실시형태2에서, 고체 촬상 장치의 제조 방법을 도시하는 도면.
도 38은, 본 발명에 관한 실시형태3에서, 고체 촬상 장치의 주요부를 도시하는 도면.
도 39는, 본 발명에 관한 실시형태3에서, 고체 촬상 장치의 제조 방법을 도시하는 도면.
도 40은, 본 발명에 관한 실시형태3에서, 고체 촬상 장치의 제조 방법을 도시하는 도면.
도 41은, 본 발명에 관한 실시형태3에서, 고체 촬상 장치의 제조 방법을 도시하는 도면.
도 42는, 본 발명에 관한 실시형태4에서, 고체 촬상 장치의 주요부를 도시하는 도면.
도 43은, 본 발명에 관한 실시형태4에서, 고체 촬상 장치의 제조 방법을 도시하는 도면.
도 44는, 본 발명에 관한 실시형태4에서, 고체 촬상 장치의 제조 방법을 도시하는 도면.
도 45는, 본 발명에 관한 실시형태5에서, 고체 촬상 장치의 주요부를 도시하는 도면.
도 46은, 본 발명에 관한 실시형태6에서, 고체 촬상 장치의 주요부를 도시하는 도면.
도 47은, 본 발명에 관한 실시형태7에서, 오프 기판인 실리콘 기판(11k)상에, 광전변환막(13k)을 형성한 때의 원자 배열을 도시하는 도면.
도 48은, 본 발명에 관한 실시형태7에서, 오프 기판인 실리콘 기판(11k)상에, 광전변환막(13k)을 형성한 때의 원자 배열을 도시하는 도면.
도 49는, 본 발명에 관한 실시형태7에서, 오프 기판인 실리콘 기판(11k)상에, 광전변환막(13k)을 형성한 때의 원자 배열을 도시하는 도면.
도 50은, 본 발명에 관한 실시형태7에서, 실리콘 기판(11k)상에, 광전변환막(13k)을 형성한 때에, 역위상 도메인(antiphase domain)이 생긴 영역(B)을 확대하여 도시하는 사시도.
도 51은, 본 발명에 관한 실시형태8에서, 고체 촬상 장치의 주요부를 도시하는 도면.
도 52는, 본 발명에 관한 실시형태8에서, 적색 광전변환막(13R)과 녹색 광전변환막(13G)과 청색 광전변환막(13B)을 형성할 때에 이용하는 재료의 한 예를 도시하는 도면.
도 53은, 본 발명에 관한 실시형태8에서, 적색 광전변환막(13R)과 녹색 광전변환막(13G)과 청색 광전변환막(13B)의 특성을 도시하는 도면.
도 54는, 본 발명에 관한 실시형태9에서, 고체 촬상 장치의 주요부를 도시하는 도면.
도 55는, 본 발명에 관한 실시형태9에서, 적색 광전변환막(13R)과 녹색 광전변환막(13G)과 청색 광전변환막(13B)의 특성을 도시하는 도면.
도 56은, 본 발명에 관한 실시형태10에서, 고체 촬상 장치의 주요부를 도시하는 도면.
도 57은, 본 발명에 관한 실시형태11에서, 고체 촬상 장치의 주요부를 도시하는 도면.
도 58은, 본 발명에 관한 실시형태11에서, 녹색 광전변환막(13G)과 녹색 필터층(CFG)의 특성을 도시하는 도면.
도 59는, 본 발명에 관한 실시형태12에서, 고체 촬상 장치의 주요부를 도시하는 도면.
도 60은, 이면 조사형의 고체 촬상 장치를 도시하는 단면도.
도 61은, 이면 조사형의 고체 촬상 장치에서, 광이 전달되는 양상을 시뮬레이션한 결과를 도시하는 도면.
본 발명의 실시 형태에 관해, 도면을 참조하여 설명한다. 또한, 설명은, 하기한 순서로 행한다.
1. 실시형태1(이면 조사형)
2. 실시형태2(화소 분리부 있음(그 1))
3. 실시형태3(화소 분리부 있음(그 2))
4. 실시형태4(화소 분리부 있음(그 3))
5.실시형태5(광전변환막의 아래에 전극 있음)
6. 실시형태6(광전변환막의 아래에 전극 있음(표면 조사형))
7. 실시형태7(오프 기판을 이용하는 경우)
8. 실시형태8(광전변환막을 적층하는 경우(그 1))
9. 실시형태9(광전변환막을 적층하는 경우(그 2))
10. 실시형태10(광전변환막을 적층하는 경우(그 3))
11. 실시형태11(광전변환막과 컬러 필터의 조합으로 차광(그 1))
12. 실시형태12(광전변환막과 컬러 필터의 조합으로 차광(그 2))
13. 기타
<1. 실시형태1(광전변환막이 차광 기능을 갖는 경우)>
(A) 장치 구성
(A-1) 카메라의 주요부 구성
도 1은, 본 발명에 관한 실시형태1에서, 카메라(40)의 구성을 도시하는 구성도이다.
도 1에 도시하는 바와 같이, 카메라(40)는, 고체 촬상 장치(1)와, 광학계(42)와, 제어부(43)와, 신호 처리 회로(44)를 갖는다. 각 부분에 관해, 순차적으로, 설명한다.
고체 촬상 장치(1)는, 광학계(42)를 통하여 입사하는 광(피사체상)을 촬상면(PS)으로부터 수광하여 광전변환함에 의해, 신호 전하를 생성한다. 여기서는, 고체 촬상 장치(1)는, 제어부(43)로부터 출력된 제어 신호에 의거하여 구동한다. 구체적으로는, 신호 전하를 판독하여, 로(raw) 데이터로서 출력한다.
광학계(42)는, 결상 렌즈나 조리개 등의 광학 부재를 포함하고, 피사체상으로서 입사하는 입사광(H)을, 고체 촬상 장치(1)의 촬상면(PS)에 집광하도록 배치되어 있다.
제어부(43)는, 각종의 제어 신호를 고체 촬상 장치(1)와 신호 처리 회로(44)에 출력하고, 고체 촬상 장치(1)와 신호 처리 회로(44)를 제어하여 구동시킨다.
신호 처리 회로(44)는, 고체 촬상 장치(1)로부터 출력된 전기 신호에 관해 신호 처리를 실시함에 의해, 피사체상에 관해 디지털 화상을 생성하도록 구성되어 있다.
(A-2) 고체 촬상 장치의 주요부 구성
고체 촬상 장치(1)의 전체 구성에 관해 설명한다.
도 2는, 본 발명에 관한 실시형태1에서, 고체 촬상 장치(1)의 전체 구성을 도시하는 블록도이다.
고체 촬상 장치(1)는, 예를 들면, CMOS형 이미지 센서로서 구성되어 있다. 이 고체 촬상 장치(1)는, 도 2에 도시하는 바와 같이, 실리콘 기판(11)을 포함한다. 실리콘 기판(11)은, 예를 들면, 단결정 실리콘 반도체로 이루어지는 반도체 기판이고, 도 2에 도시하는 바와 같이, 실리콘 기판(11)의 면에서는, 촬상 영역(PA)과, 주변 영역(SA)이 마련되어 있다.
촬상 영역(PA)은, 도 2에 도시하는 바와 같이, 사각형 형상이고, 복수의 화소(P)가 수평 방향(x)과 수직 방향(y)의 각각에, 배치되어 있다. 즉, 화소(P)가 매트릭스형상으로 나열하여 있다. 그리고, 이 촬상 영역(PA)은, 도 1에 도시한 촬상면(PS)에 상당한다. 화소(P)의 상세에 관해서는, 후술한다.
주변 영역(SA)은, 도 2에 도시하는 바와 같이, 촬상 영역(PA)의 주위에 위치하고 있다. 그리고, 이 주변 영역(SA)에서는, 주변 회로가 마련되어 있다.
구체적으로는, 도 2에 도시하는 바와 같이, 수직 구동 회로(3)와, 칼럼 회로(4)와, 수평 구동 회로(5)와, 외부 출력 회로(7)와, 타이밍 제너레이터(8)가, 주변 회로로서 마련되어 있다.
수직 구동 회로(3)는, 도 2에 도시하는 바와 같이, 주변 영역(SA)에서, 촬상 영역(PA)의 측부에 마련되어 있고, 촬상 영역(PA)에서, 수평 방향(H)으로 나열하는 복수의 화소(P)의 행마다 전기적으로 접속되어 있다.
칼럼 회로(4)는, 도 2에 도시하는 바와 같이, 주변 영역(SA)에서, 촬상 영역(PA)의 하단부에 마련되어 있고, 열 단위로 화소(P)로부터 출력되는 신호에 관해 신호 처리를 실시한다. 여기서는, 칼럼 회로(4)는, CDS(Correlated Double Sampling ; 상관 이중 샘플링) 회로(도시 생략)를 포함하고, 고정 패턴 노이즈를 제거하는 신호 처리를 실시한다.
수평 구동 회로(5)는, 도 2에 도시하는 바와 같이, 칼럼 회로(4)에 전기적으로 접속되어 있다. 수평 구동 회로(5)는, 예를 들면, 시프트 레지스터를 포함하고, 칼럼 회로(4)에서 화소(P)의 열마다 보존되어 있는 신호를, 순차적으로, 외부 출력 회로(7)에 출력시킨다.
외부 출력 회로(7)는, 도 2에 도시하는 바와 같이, 칼럼 회로(4)에 전기적으로 접속되어 있고, 칼럼 회로(4)로부터 출력된 신호에 관해 신호 처리를 실시 후, 외부에 출력한다. 외부 출력 회로(7)는, AGC(Automatic Gain Control) 회로(7a)와 ADC 회로(7b)를 포함한다. 외부 출력 회로(7)에서는, AGC 회로(7a)가 신호에 게인을 부여한 후에, ADC 회로(7b)가 아날로그 신호로부터 디지털 신호로 변환하고, 외부에 출력한다.
타이밍 제너레이터(8)는, 도 2에 도시하는 바와 같이, 수직 구동 회로(3), 칼럼 회로(4), 수평 구동 회로(5), 외부 출력 회로(7)의 각각에 전기적으로 접속되어 있다. 타이밍 제너레이터(8)는, 각종 펄스 신호를 생성하고, 수직 구동 회로(3), 칼럼 회로(4), 수평 구동 회로(5), 외부 출력 회로(7)에 출력함으로써, 각 부분에 관해 구동 제어를 행한다.
상세에 관해서는 후술하지만, 상기한 각 부분은, "글로벌 셔터 방식"으로 노광을 실시하도록 동작한다. 즉, 모든 화소(P)에 동시에 입사광의 수광을 시작한 후에, 그 수광을 종료하는 글로벌 노광을, 기계적인 차광 수단을 이용하지 않고 실시한다. 그리고, 각 화소(P)로부터 출력된 전기 신호가, 화소마다, 칼럼 회로(4)에 판독된 후에, 그 칼럼 회로(4)에서 축적된 신호가, 수평 구동 회로(5)에 의해 선택되고, 외부 출력 회로(7)에, 순차적으로, 출력된다.
(A-3) 고체 촬상 장치의 상세 구성
본 실시 형태에 관한 고체 촬상 장치의 상세 구성에 관해 설명한다.
도 3, 도 4는, 본 발명에 관한 실시형태1에서, 고체 촬상 장치의 주요부를 도시하는 도면이다.
여기서, 도 3은, 화소(P)의 단면을 도시하고 있다. 또한, 도 4는, 화소(P)의 회로 구성을 도시하고 있다.
도 3에 도시하는 바와 같이, 고체 촬상 장치(1)는, 실리콘 기판(11)을 포함하고, 실리콘 기판(11)의 한쪽의 면(윗면)에는, 광전변환막(13)이 형성되어 있다. 또한, 이 실리콘 기판(11)의 윗면에는, 온 칩 렌즈(ML)와, 컬러 필터(CF)가 마련되어 있다.
이에 대해, 실리콘 기판(11)의 다른쪽의 면(하면)에는, 도 3에 도시하는 바와 같이, 게이트 MOS(41)가 마련되어 있다. 또한, 도 3에서는 도시를 생략하고 있지만, 도 4에 도시하는 바와 같이, 다른 게이트 MOS(42), 및, 판독 회로(51)가, 또한 마련되어 있다.
판독 회로(51)는, 도 4에 도시하는 바와 같이, PD 리셋 트랜지스터(M11)와, 증폭 트랜지스터(M21)와, 선택 트랜지스터(M31)를 포함한다.
그리고, 도시를 생략하고 있지만, 실리콘 기판(11)의 다른쪽의 면(하면)에는, 게이트 MOS(41) 등의 각 부분을 덮도록, 배선층(도시 생략)이 마련되어 있다.
고체 촬상 장치(1)에서는, 이면(윗면)측부터 온 칩 렌즈(ML)와 컬러 필터(CF)를 통하여 입사하는 입사광(H)을, 광전변환막(13)이 수광하여 신호 전하를 생성한다. 그리고, 그 광전변환막(13)에서 생성된 신호 전하를, 실리콘 기판(11)에 마련된 n형 불순물 영역(12)이 축적한다. 그 후, 그 n형 불순물 영역(12)에서 축적된 신호 전하를, 게이트 MOS(41)가, n형 불순물 영역(411)에 전송하고, n형 불순물 영역(411)에서 축적된다. 그리고, 그 신호 전하를 게이트 MOS(42)가 전송한 후에, 판독 회로(51)가, 그 신호 전하를 판독하고, 수직 신호선(27)에 전기 신호로서 출력한다.
즉, 고체 촬상 장치(1)는, "이면 조사형 CMOS 이미지 센서"로서 구성되어 있다.
각 부분의 상세에 관해, 순차적으로, 설명한다.
(A-3-1) 광전변환막(13)에 관해
고체 촬상 장치(1)에서, 광전변환막(13)은, 도 3에 도시하는 바와 같이, 예를 들면, p형 실리콘 반도체인 실리콘 기판(11)의 한쪽의 면(윗면)에 마련되어 있다. 광전변환막(13)은, 도 2에 도시한 복수의 화소(P)의 사이에서 일체가 되도록 형성되어 있다.
여기서는, 광전변환막(13)은, 실리콘 기판(11)에서, 복수의 화소(P)에 대응하도록 형성된 n형 불순물 영역(12)의 윗면을 피복하도록 마련되어 있다. n형 불순물 영역(12)은, 광전변환막(13)에서 생성된 신호 전하를 축적하는 축적부로서 기능한다. n형 불순물 영역(12)은, 불순물 농도가 실리콘 기판(11)의 윗면부터 하면을 향하여 높아지도록, 불순물을 분포시키는 것이 알맞다. 이와 같이 함으로써, 광전변환막(13)으로부터 이동한 신호 전하(여기서는 전자)가, n형 불순물 영역(12)에서, 게이트 MOS(41)의 측으로 자연스럽게 이동시킬 수 있다.
그리고, 도 3에 도시하는 바와 같이, 광전변환막(13)의 윗면에는, 투명 전극(14)이 마련되어 있다. 투명 전극(14)은, 그라운드에 접지되고, 정공(正孔) 축적에 의한 충전을 막도록 구성되어 있다. 즉, 광전변환막(13)은, 하부 전극으로서 기능하는 n형 불순물 영역(12)과, 상부 전극으로서 기능하는 투명 전극(14)에 끼이도록 형성되어 있다.
광전변환막(13)은, 각 화소(P)에서, 입사광(H)을 수광하여 광전변환함에 의해 신호 전하를 생성하도록 구성되어 있다.
도 4에 도시하는 바와 같이, 광전변환막(13)은, 애노드가 접지되어 있고, 축적한 신호 전하(여기서는, 전자)가, 게이트 MOS(41, 42)와, 판독 회로(51)에서 판독되고, 전기 신호로서 수직 신호선(27)에 출력되도록 구성되어 있다.
구체적으로는, 광전변환막(13)은, 도 4에 도시하는 바와 같이, 게이트 MOS(41, 42)를 통하여, 증폭 트랜지스터(M21)의 게이트에 접속되어 있다. 그리고, 광전변환막(13)에서는, 증폭 트랜지스터(M21)의 게이트에 접속되어 있는 플로팅 디퓨전(FD)에, 그 축적한 신호 전하가, 게이트 MOS(41, 42)에 의해 출력 신호로서 전송된다.
이 광전변환막(13)은, 광전변환을 실시하는 외에, n형 불순물 영역(12) 등과 같이 신호 전하를 축적하는 축적부에 진행하는 입사광(H)을, 축적부에 도달 전에 차광하는 차광막으로서 기능하도록 구성되어 있다. 이와 함께, 광전변환막(13)은, 판독 회로(51)에 진행하는 입사광(H)을, 판독 회로(51)에 도달 전에 차광하는 차광막으로서 기능하도록 구성되어 있다.
구체적으로는, 광전변환막(13)은, 칼코파이라이트 구조의 화합물 반도체를 이용하여 형성되어 있다. 예를 들면, 광전변환막(13)은, 칼코파이라이트 구조의 화합물 반도체인 CuInSe2로 형성되어 있다.
도 5는, 포톤 에너지와 광흡수 계수와의 관계를 도시하는 도면이다.
도 5에 도시하는 바와 같이, CuInSe2는, 광흡수 계수가 다른 재료보다도 높고, 특히, Si 단결정(도면에서는, x-Si)에 비하여, 약 2자리수 높다. 이 때문에, CuInSe2는, 광전변환막으로서만이 아니고, 가시 광선을 차광하는 차광막으로서, 알맞게 기능한다.
광전변환막(13)은, 가시 광선의 흡수 계수가 실리콘 기판(11)보다도 높고, 광전변환 기능을 발현하는 재료이라면, 단결정, 다결정, 어모퍼스의 어느 결정 구조라도 좋다.
광전변환막(13)에 관해서는, CuInSe2 이외의 칼코파이라이트 재료를 이용하여 형성하여도 좋다.
도 6, 도 7은, 칼코파이라이트 재료에 관해, 격자 정수와 밴드 갭과의 관계를 도시하는 도면이다.
도 6에 도시하는 바와 같이, 다양한 칼코파이라이트 재료가 있다. 이 중, 도 7에 도시하는 바와 같이, 예를 들면, 구리-알루미늄-갈륨-인듐-유황-셀렌계의 혼정으로 이루어지는 칼코파이라이트 구조의 화합물 반도체로, 광전변환막(13)을 형성하여도 좋다. 구리-알루미늄-갈륨-인듐-유황-셀렌계의 혼정은, 실리콘(Si)의 격자 정수에 맞추도록 조성을 제어하여 형성 가능하기 때문에, 결정 결함을 감소 가능하기 때문에이다. 즉, 실리콘 기판(11)상에 단결정 박막으로서 에피택셜 성장시키는 것이 가능하고, 헤테로 계면에서 발생하는 미스피트 전이(misfit dislocation) 등의 결정 결함을 감소시킬 수 있기 때문에, 암전류의 발생을 억제하고, 노이즈를 감소할 수 있다.
또한, 상기한 화합물 반도체 이외에, 구리-알루미늄-갈륨-인듐-아연-유황-셀렌계의 혼정으로 이루어지는 칼코파이라이트 구조의 화합물 반도체를 이용하여, 광전변환막(13)을 형성하여도 알맞다.
도 8은, 본 발명에 관한 실시형태1에서, 고체 촬상 장치의 밴드 구조를 도시하는 도면이다.
도 8은, 광전변환막(13)과 실리콘 기판(11)과의 부분의 밴드 구조를 도시하고 있다. 즉, 광전변환막(13) 및 실리콘 기판(11)의 깊이 방향(z)에서의 밴드 구조를 도시하고 있다.
도 8에 도시하는 바와 같이, 깊이 방향(z)에서는, 광전변환막(13)에 관해, 밴드가 경사하도록 형성하는 것이 알맞다. 이와 같이 함으로써, 축적된 전자가, 실리콘 기판(11)의 측으로 용이하게 이동한다.
광전변환막(13)은, 도전형이, 예를 들면, p형이다. 광전변환막(13)은, p형 외에, i 형, n형의 어느 것이라도 좋다.
(A-3-2) 게이트 MOS(41, 42)에 관해
고체 촬상 장치(1)에서, 게이트 MOS(41, 42)는, 도 4에 도시하는 바와 같이, 도 2에 도시한 복수의 화소(P)마다 마련되어 있다.
게이트 MOS(41, 42)는, 생성된 신호 전하를, 증폭 트랜지스터(M21)의 게이트에 전기 신호로서 출력하도록 구성되어 있다. 구체적으로는, 게이트 MOS(41, 42)는, 도 4에 도시하는 바와 같이, 광전변환막(13)과 플로팅 디퓨전(FD) 사이에서 개재하도록 마련되어 있다. 그리고, 게이트 MOS(41, 42)는, 판독선(H41, H42)으로부터 게이트에 판독 신호가 주어짐에 의해, 신호 전하를 플로팅 디퓨전(FD)에 출력 신호로서 전송한다.
여기서는, 게이트 MOS(41)는, 도 3에 도시하는 바와 같이, 실리콘 기판(11)에서, 광전변환막(13)이 마련된 면(이면)과는 반대측의 면(표면)의측에 마련되어 있다. 게이트 MOS(42)에 관해서는, 도 3에 도시하고 있지 않지만, 게이트 MOS(41)와 마찬가지로, 실리콘 기판(11)에서, 광전변환막(13)이 마련된 면(이면)과는 반대측의 면(표면)의 측에 마련되어 있다.
게이트 MOS(41, 42)는, 예를 들면, 실리콘 기판(11)에 활성화 영역(도시 생략)이 형성되어 있고, 각 게이트가 도전 재료로 형성되어 있다.
(A-3-5) 판독 회로(51)에 관해
고체 촬상 장치(1)에서, 판독 회로(51)는, 도 2에 도시한 복수의 화소(P)에 대응하도록 복수가 배치되어 있다.
도 4에 도시하는 바와 같이, 판독 회로(51)는, PD 리셋 트랜지스터(M11)와, 증폭 트랜지스터(M21)와, 선택 트랜지스터(M31)를 포함하고, 게이트 MOS(41)를 통하여 신호 전하를 판독하도록 구성되어 있다.
판독 회로(51)를 구성하는 각 트랜지스터(M11, M21, M31)는, 도 3에서는 도시하지 않지만, 게이트 MOS(41)와 마찬가지로, 실리콘 기판(11)에서, 광전변환막(13)이 마련된 면(이면)과는 반대측의 면(표면)의 측에 마련되어 있다. 각 트랜지스터(M11, M21, M31)는, 예를 들면, 실리콘 기판(11)에 활성화 영역(도시 생략)이 형성되어 있고, 각 게이트가 도전 재료로 형성되어 있다.
판독 회로(51)에서, PD 리셋 트랜지스터(M11)는, 광전변환막(13)의 전위를 리셋하도록 구성되어 있다.
구체적으로는, PD 리셋 트랜지스터(M11)는, 도 4에 도시하는 바와 같이, PD 리셋 신호가 공급되는 PD 리셋선(H11)에 게이트가 접속되어 있다. 또한, PD 리셋 트랜지스터(M11)는, 한쪽의 단자가 접지되고, 다른쪽의 단자가, 광전변환막(13)에 의해 구성된 포토 다이오드에 전기적으로 접속되어 있다. 그리고, PD 리셋 트랜지스터(M11)는, PD 리셋선(H11)으로부터 입력되는 PD 리셋 신호에 의거하여, 그 포토 다이오드의 전위를 리셋한다.
판독 회로(51)에서, 증폭 트랜지스터(M21)는, 신호 전하에 의한 전기 신호를, 증폭하여 출력하도록 구성되어 있다.
구체적으로는, 증폭 트랜지스터(M21)는, 도 4에 도시하는 바와 같이, 게이트가 플로팅 디퓨전(FD)에 접속되어 있다. 또한, 증폭 트랜지스터(M21)는, 드레인이 전원 전위 공급선(Vdd)에 접속되고, 소스가 선택 트랜지스터(M31)에 접속되어 있다. 증폭 트랜지스터(M21)는, 선택 트랜지스터(M31)가 온 상태가 되도록 선택된 때에는, 정전류원(도시 생략)으로부터 정전류가 공급되어, 소스 폴로워로서 동작한다. 이 때문에, 증폭 트랜지스터(M21)에서는, 선택 트랜지스터(M31)에 선택 신호가 공급됨에 의해, 플로팅 디퓨전(FD)으로부터 출력된 출력 신호가 증폭된다.
판독 회로(51)에서, 선택 트랜지스터(M31)는, 선택 신호가 입력된 때에, 증폭 트랜지스터(M21)에 의해 출력된 전기 신호를, 수직 신호선(27)에 출력하도록 구성되어 있다.
구체적으로는, 선택 트랜지스터(M31)는, 도 4에 도시하는 바와 같이, 선택 신호가 공급되는 선택선(H31)에 게이트가 접속되어 있다. 선택 트랜지스터(M31)는, 선택 신호가 공급된 때에는 온 상태가 되고, 상기한 바와 같이 증폭 트랜지스터(M21)에 의해 증폭된 출력 신호를, 수직 신호선(27)에 출력한다.
(A-3-6) 기타
이 밖에, 도 3에 도시하는 바와 같이, 실리콘 기판(11)의 윗면(이면)측에서는, 컬러 필터(CF)와 온 칩 렌즈(ML)가, 화소(P)에 대응하여 마련되어 있다.
여기서는, 컬러 필터(CF)는, 예를 들면, 적색 필터층과(도시 생략), 녹색 필터층과(도시 생략), 청색 필터층과(도시 생략)의 3원색의 필터를 포함한다. 그리고, 그 3원색의 필터가, 예를 들면, 베이어 배열로 화소(P)마다 배치되어 있다. 각 색의 필터층의 배열은, 베이어 배열로 한하지 않고, 다른 배열이라도 좋다.
온 칩 렌즈(ML)는, 도 3에 도시하는 바와 같이, 실리콘 기판(11)의 윗면에서, 광전변환막(13), 투명 전극(14), 및, 컬러 필터(CF)를 통하여 마련되어 있다. 온 칩 렌즈(ML)는, 실리콘 기판(11)의 상방에 볼록형상으로 돌출하도록 마련되어 있고, 상방부터 입사하는 입사광(H)을 광전변환막(13)에 집광한다.
또한, 도시를 생략하고 있지만, 실리콘 기판(11)의 하면(표면)에서는, 상기한 게이트 MOS(41) 등의 각 부분을 피복하도록, 배선층(도시 생략)이 마련되어 있다. 이 배선층에서는, 각 회로 소자에 전기적으로 접속된 배선(도시 생략)이, 절연층(도시 생략) 안에 형성되어 있다. 구체적으로는, 배선층을 구성하는 각 배선은, 도 4에서 도시한, 판독선(H41) 등의 배선으로서 기능하도록 적층하여 형성되어 있다.
(B) 제조 방법
상기한 고체 촬상 장치(1)를 제조하는 제조 방법의 주요부에 관해 설명한다.
도 9는, 본 발명에 관한 실시형태1에서, 고체 촬상 장치의 제조 방법을 도시하는 도면이다.
여기서, 도 9는, 도 3과 마찬가지로, 단면을 도시하고 있고, 도 9에 도시하는 각 공정을 순차적으로 경유하여, 도 3 등에 도시한 고체 촬상 장치(1)에 관해 제조를 한다.
(B-1) 광전변환막(13)의 형성
우선, 도 9의 A에 도시하는 바와 같이, 광전변환막(13)에 관해 형성한다.
여기서는, 광전변환막(13)의 형성 전에, 실리콘 기판(11)의 면에, 게이트 MOS(41) 등의 각 부분을 형성한다. 그리고, 실리콘 기판(11)의 면(표면)에서, 게이트 MOS(41) 등의 각 부분을 피복하도록, 배선층(도시 생략)을 마련한다.
본 실시 형태에서는, 이른바 SOI 기판의 실리콘층(실리콘 기판(11)에 상당)에, 상기한 각 부분을 형성 후, 그 실리콘층을 다른 유리 기판(도시 생략)의 면에 전사한다. 이에 의해, 실리콘층인 실리콘 기판(11)의 이면측이 나타나고, (100)면이 노출한다. 그리고, 실리콘 기판(11)의 내부에, n형 불순물 영역(12)을 형성한다.
이 후, 도 9의 A에 도시하는 바와 같이, 실리콘 기판(11)에서, 게이트 MOS(41) 등의 각 부분이 형성된 면과는 반대측의 면(이면)에, 광전변환막(13)을 성막한다.
광전변환막(13)에 관해서는, 예를 들면, CuInSe2의 혼정으로 이루어지는 칼코파이라이트 구조의 화합물 반도체로 형성한다.
이 밖에, 구리-알루미늄-갈륨-인듐-유황-셀렌계의 혼정으로 이루어지는 칼코파이라이트 구조의 화합물 반도체를, 실리콘 기판(11)에 격자 정합시키도록 성막함으로써, 광전변환막(13)을 형성하여도 좋다.
이 경우에는, 예를 들면, MBE법, MOCVD법 등의 에피택셜 성장법으로, 상기한 화합물 반도체를 실리콘 기판(11)에 에피택셜 성장시킴에 의해, 광전변환막(13)을 형성한다.
실리콘(Si)의 격자 정수는, 5.431Å이다. CuAlGaInSSe계 혼정은, 이 격자 정수에 대응한 재료를 포함하여, 실리콘 기판(11)에 격자 정합하도록 형성 가능하다. 이 때문에, 예를 들면, CuGa0 .52In0 .48S2막을, 광전변환막(13)으로서, 실리콘 기판(11)상에 형성한다.
예를 들면, 도전형이 p형이 되도록, 광전변환막(13)을 형성한다. p형 외에, i형, n형이 되도록, 광전변환막(13)을 형성하여도 좋다.
본 실시 형태에서는, 예를 들면, n형 불순물인 아연(Zn)의 농도가 결정 성장과 함께 저하되도록, p형의 CuGa0 .52In0 .48S2막을 성막하여, 광전변환막(13)을 마련한다. 이에 의해, 깊이 방향(z)에서 밴드가 경사하도록, 광전변환막(13)을 형성할 수 있다.
예를 들면, 불순물 농도가 1014 내지 1016㎝-3가 되도록, 광전변환막(13)을 형성한다. 또한, 예를 들면, 막두께가 300㎚가 되도록, 광전변환막(13)을 형성한다.
광전변환막(13)에 관해서는, 실리콘 기판상에 있어서 화소 분리부(PB)를 형성하는 부분에 대해서도 피복하도록, 상기한 화합물 반도체를 에피택셜 성장시켜서 형성한다.
또한, 상기에서는, n형 도펀트를 p형의 CuGa0 .52In0 .48S2막에 포함하는 경우에 관해 나타냈지만, 이것으로 한정되지 않는다. 예를 들면, Ⅲ족과 I족의 각 공급량을 적절히 제어함으로써, 상기한 바와 마찬가지로, 깊이 방향(z)에서 밴드가 경사하도록, 광전변환막(13)을 형성할 수 있다.
도 10은, 본 발명에 관한 실시형태1에서 사용하는 MOCVD 장치를 도시하는 도면이다.
MOCVD 성장 방법으로, 상기한 바와 같은 화합물 반도체를 결정 성장시킬 때에는, 예를 들면, 도 10에 도시하는 MOCVD 장치를 이용한다.
기판(실리콘 기판)상에서 상기한 결정을 성장시킬 때에는, 도 10에 도시하는 바와 같이, 기판이 서셉터(카본제)의 위에 실려진다. 서셉터는, 고주파 가열 장치(RF 코일)로 가열되고, 기판의 온도가 제어된다. 예를 들면, 기판은, 열분해가 가능해지는 400℃ 내지 1000℃의 온도 범위가 되도록 가열된다.
그리고, 유기 금속 원료가 수소로 버블링되어 포화 증기압 상태에 되고, 각 원료 분자가 반응관까지 수송된다. 여기서는, 매스 플로 콘트롤러(MFC)에서 각 원료에 흘리는 수소 유량이 제어되고, 원료의 단위시간당 수송되는 몰량(量)이 조정된다. 그리고, 기판상에서 유기 금속 원료가 열분해되어 결정이 성장한다. 수송 몰 량비와 결정의 조성비에는, 상관성이 있다. 이 때문에, 결정의 조성비를 임의로 조정할 수 있다.
원료 가스로는, 하기한 유기 금속이 사용된다.
구체적으로는, 구리의 유기 금속으로서는, 예를 들면, 아세틸아세톤구리(Cu(C5H7O2)2)를 이용한다. 이 밖에, 시클로펜탄티엔일구리트리에틸인(h5-(C2H5)Cu : P(C2H5)3)을 이용하여도 좋다.
갈륨(Ga)의 유기 금속으로서는, 예를 들면, 트리메틸갈륨(Ga(CH3)3)을 이용한다. 이 밖에, 트리에틸갈륨(Ga(C2H5)3)을 이용하여도 좋다.
알루미늄(Al)의 유기 금속으로서는, 예를 들면, 트리메틸알루미늄(Al(CH3)3)을 이용한다. 이 밖에, 트리에틸알루미늄(Al(C2H5)3)을 이용하여도 좋다.
인듐(In)의 유기 금속으로서는, 예를 들면, 트리메틸인듐(In(CH3)3)을 이용한다. 이 밖에, 트리에틸인듐(In(C2H5)3)을 이용하여도 좋다.
셀렌(Se)의 유기 금속으로서는, 예를 들면, 디메틸셀렌(Se(CH3)2)을 이용한다. 이 밖에, 디에틸셀렌(Se(C2H5)2)을 이용하여도 좋다.
유황(S)의 유기 금속으로서는, 예를 들면, 디메틸술피드(S(CH3)3)를 이용한다. 이 밖에, 디에틸술피드(S(C2H5)2)를 이용하여도 좋다.
아연(Zn)의 유기 금속으로서는, 예를 들면, 디메틸징크(Zn(CH3)2)를 이용한다. 이 밖에, 디에틸징크(Zn(C2H5)2)를 이용하여도 좋다.
또한, 유기 금속 이외에, 예를 들면, Se 원료로서, 셀렌화 수소(H2Se)를 이용하여도 좋다. 기타, S 원료로서, 황화 수소(H2S)를 이용하여도 좋다.
또한, 시클로펜타디엔일구리트리에틸인(h5-(C2H5)Cu : P(C2H5)3)이나, 아세틸아세톤구리(Cu(C5H7O2)2)나 트리메틸인듐(In(CH3)3) 등의 원료는, 실온에서 고상 상태이다. 이 경우에는, 원료를 가열하여 액상 상태로 한다. 또한, 고상 상태라도 단지 고온으로 하여 증기압을 높게 한 상태에서 사용하여도 좋다.
도 11은, 본 발명에 관한 실시형태1에서 사용하는 MBE 장치를 도시하는 도면이다.
MBE 성장 방법으로, 상기한 바와 같은 화합물 반도체를 결정 성장시킬 때에는, 예를 들면, 도 11에 도시하는 MBE 장치를 이용한다.
이 경우에는, 구리의 단체(單體) 원료와, 갈륨(Ga), 알루미늄(Al), 인듐(In), 셀렌(Se) 및 유황(S)의 각 단체 원료를, 각 크누센 셀(Knudsen cell)에 넣는다. 그리고, 이들의 원료를 적절한 온도로 가열하여, 각 분자선을 기판상에 조사시킴에 의해, 결정 성장을 실시한다.
이 때, 유황(S)과 같이, 증기압이 특히 높은 원료인 경우에는, 분자선량의 안정성이 부족한 것이 있다. 이 때문에, 이와 같은 경우에는, 밸브드 크래킹 셀(valved cracking cell)을 이용하여, 분자선량을 안정화시켜도 좋다. 또한, 가스 소스 MBE와 같이, 일부의 원료를 가스 소스로 하여도 좋다. 예를 들면, Se 원료로서, 셀렌화 수소(H2Se)를 사용하여도 좋고, 유황(S)원료로서, 황화 수소(H2S)를 사용하여도 좋다.
(B-2) 투명 전극(14)의 형성
다음에, 도 9의 B에 도시하는 바와 같이, 투명 전극(14)에 관해 형성한다.
여기서는, 광전변환막(13)의 윗면을 피복하도록, 투명 전극(14)을 형성한다. 예를 들면, 인듐주석옥사이드(ITO)로 투명 전극(14)을 형성한다. 이 밖에, 산화 아연, 인듐아연옥사이드 등의 투명한 도전 재료로, 투명 전극(14)을 형성하여도 좋다.
이 투명 전극(14)에 관해서는, 도 2에 도시한 복수의 화소(P)의 사이에서 일체가 되도록 형성한다.
그리고, 도 3에 도시한 바와 같이, 실리콘 기판(11)의 윗면(이면)측에, 컬러 필터(CF), 온 칩 렌즈(ML) 등의 각 부분을 마련한다. 이와 같이 함으로써, 이면 조사형의 CMOS형 이미지 센서를 완성시킨다.
(C) 동작
상기한 고체 촬상 장치(1)의 동작에 관해 설명한다.
도 12, 도 13은, 본 발명에 관한 실시형태1에서, 고체 촬상 장치(1)의 동작을 도시하는 도면이다.
도 12는, 단면도이고, 입사광(H)이 광전변환막(13)에 입사한 때의 전자, 또는, 정공의 흐름을 나타내고 있다.
또한, 도 13은, 타이밍 차트를 도시하고 있다. 도 13의 A는, 광전변환막(13)으로 구성되는 포토 다이오드의 전압을 도시하고 있다(도 4 참조). 도 13의 B는, PD 리셋선(H11)을 통하여 PD 리셋 트랜지스터(M11)의 게이트에 송신되는 PD 리셋 신호를 도시하고 있다. 도 13의 C는, 판독선(H41)을 통하여 게이트 MOS(41)의 게이트에 송신되는 제 1의 판독 신호를 도시하고 있다. 도 13의 D는, 판독선(H42)을 통하여 게이트 MOS(42)의 게이트에 송신되는 제 2의 판독 신호를 도시하고 있다. 도 13의 E는, 선택선(H31)을 통하여 선택 트랜지스터(M31)의 게이트에 송신되는 선택 신호를 도시하고 있다. 도 13에서는, 횡선으로부터 수직하게 신장한 종선 부분에서, 신호가 하이 레벨이 되고, 각 트랜지스터가, 온 상태가 되는 것을 나타내고 있다.
상술한 바와 같이, 본 실시 형태에서는, 모든 화소(P)에 동시에 입사광의 수광을 시작한 후에, 그 수광을 종료하는 글로벌 노광을, 기계적인 차광 수단을 이용하지 않고 실시한다. 즉, 글로벌 셔터 방식으로 노광을 실시한다.
구체적으로는, 도 12에 도시하는 바와 같이, 입사광(H)은, 실리콘 기판(11)의 상방부터 광전변환막(13)에 각 부분을 통하여 입사한다. 그리고, 입사광(H)이 입사한 광전변환막(13)에서는, 생성한 전자(신호 전하)가, 실리콘 기판(11)의 n형 불순물 영역(12)(축적부(1))으로 이동하고, 정공이 투명 전극(14)으로 이동한다.
그리고, 도 12, 도 13에 도시하는 바와 같이, 게이트 MOS(41)에 의해, n형 불순물 영역(12)(축적부(1))에서 축적된 신호 전하를, n형 불순물 영역(411)(축적부(2))에 전송한 직후에, PD 리셋을 실시한다. 즉, PD 리셋 트랜지스터(M11)에 의해, n형 불순물 영역(12)(축적부(1))이 그라운드에 연결되고, 전압 0V(또는, 전원 전압(Vdd))로 전위가 리셋된다(도 4 참조). 그리고, 도 13에 도시하는 바와 같이, 그 직후에 신호 전하의 축적이 시작된다.
그리고, 게이트 MOS(42)에 의해, 그 신호 전하가 n형 불순물 영역(421)(FD)에 전송되고 축적된다.
이와 같은 동작을, 모든 화소(P)에서 실시한다. 그리고, 판독 회로(51)가, 그 신호 전하를 화소(P)마다 판독하여, 수직 신호선(27)에 전기 신호로서 출력한다.
상기에서, 증폭 트랜지스터(M21)의 고정 패턴 노이즈는, CDS 회로에 의해, 리셋 전후의 신호를 감산함으로써 제거할 수 있다. 그러나, n형 불순물 영역(12)(축적부(1))에서 축적된 신호 전하를 n형 불순물 영역(411)(축적부(2))에 전송한 직후에, PD 리셋을 실시하고 있다. 이 때문에, CDS 처리할 때에 기준이 되는 리셋 신호 전압에 편차가 생기게 되기 때문에, kTC 노이즈가 포함되게 된다.
본 실시 형태에서는, 광전변환막(13)은, 광전변환 기능 외에, 차광막으로서 기능하도록 구성되어 있다. 이 때문에, 도 12에 도시하는 바와 같이, 축적부로서 기능하는 각 n형 불순물 영역(12, 411, 421)에 입사하는 입사광(H)을, 광전변환막(13)이 차광한다. 또한, 판독 회로(51) 나, 플로팅 디퓨전으로서 기능하는 n형 불순물 영역(부유 확산층)(412)에 입사하는 입사광(H)을, 광전변환막(13)이 차광한다.
도 14는, 본 발명에 관한 실시형태1에서, 고체 촬상 장치에서 광이 전달되는 양상을 시뮬레이션한 결과를 도시하는 도면이다. 여기서는, 두께가 0.3㎛의 CuInGaS2막을, 광전변환막(13)으로서 실리콘 기판(11)(두께 0.5㎛)상에 마련한 경우에 있어서, 도 60과 마찬가지로, 파장이 650㎚인 광을 입사시킨 경우의 결과를 도시하고 있다.
도 14에 도시하는 바와 같이, 본 실시 형태의 고체 촬상 장치에서는, 광전변환막(13)에서 입사광이 흡수되고 차광되고, 실리콘 기판(11)에 입사하지 않는 것을 알 수 있다. 이 경우에 있어서, 실리콘 기판(11)의 하면까지 도달하는 광의 비율을 상세히 평가하면 1.8×10-3%의 광만이 도달하는데 지나지 않고, 거의 모든 광이 차광되는 것을 알 수 있다.
이와 같이, 본 실시 형태에서는, 윗면(이면)측부터 입사한 입사광(H)을 차광 가능하여, 축적부 등의 각 부분에 광이 도달하지 않기 때문에, 노이즈의 발생을 방지하고, 촬상 화상의 화상 품질을 향상시킬 수 있다.
(D) 정리
이상과 같이, 본 실시 형태에서는, 화소(P)는, 광전변환막(13)이 입사광(H)을 수광하여 광전변환함으로써 신호 전하를 생성한다. 그리고, 그 광전변환막(13)에서 생성된 신호 전하를 판독 회로(51)가 판독한다. 또한, 그 광전변환막(13)에서 생성된 신호 전하를, 축적부인 n형 불순물 영역(12, 411)이 축적한다. 여기서는, 광전변환막(13)은, 실리콘 기판(11)에서, 판독 회로(51), n형 불순물 영역(12, 411)보다도 입사광(H)이 입사하는 측에 마련되어 있고, 판독 회로(51), n형 불순물 영역(12, 411)에 입사하는 입사광(H)을 차광한다.
이 때문에, 본 실시 형태에서는, 소형화를 실현 가능함과 함께, 노이즈의 발생을 방지하여 촬상 화상의 화상 품질을 향상시킬 수 있다.
또한, 본 실시 형태에서는, 화소(P)는, 광전변환막(13)을 포함하고, 이 광전변환막(13)은, 칼코파이라이트 구조의 화합물 반도체로 형성되어 있다. 그리고, 광전변환막(13)은, 실리콘 기판(11)상에서, 당해 실리콘 기판(11)에 격자 정합하도록 형성되어 있다. 이 경우에는, 헤테로 계면에서 발생한 미스피트 전위를 감소 가능하기 때문에, 광전변환막(13)의 결정성이 양호해진다. 따라서, 결정 결함이 감소하기 때문에, 암전류의 발생을 억제 가능하고, 백점에 의한 화질의 열화를 방지할 수 있다. 또한, 고감도화를 실현할 수 있기 때문에, 어두운 촬상 환경(예를 들면, 야간)이라도, 고화질의 촬영이 가능해진다.
또한, 상기에서, "격자 정합"의 정의(定義)는, 광전변환막의 두께가 임계 막두께 이내의 조건에서, 격자 정합에 가까운 상태를 포함한다.
즉, 임계 막두께 이내라면, 완전하게 격자 정합하지 않아도, 미스피트 전위가 들어가지 않는 결정성의 양호한 상태가 가능해진다.
또한, "임계 막두께"의 정의는, "Matthews와 Blakeslee"의 식(1)(예를 들면, J. W. Mathews and A. E. Blakeslee, J. Cryst. Growth 27(1974) 118-125 참조) 또는 "People and Bean"의 식(2)(예를 들면, R. People and J. C. Bean, Appl. Phys. Lett. 47(1985) 322-324 참조)로 규정된다. 또한, 하기 식에서, a는 격자 정수, b는 전위의 버거스(Burgers) 벡터, v는 푸아송비, f는 격자 부정(|△a/a|)을 나타내고 있다.
Figure 112011043730856-pat00001
Figure 112011043730856-pat00002
(E) 변형예
(E-1) 변형예1-1
상기에서는, 칼코파이라이트 재료로 광전변환막(13)을 형성하는 경우에 관해 설명하였지만, 이것으로 한정되지 않는다.
실리사이드계 재료를 이용하여, 광전변환막(13)을 형성하여도 좋다.
도 15는, 실리사이드 재료에 관해, 포톤 에너지(eV)와, 소쇠(消衰) 계수(k)와의 관계를 도시하는 도면이다.
광흡수 계수(α)는, 소쇠 계수(k)와 파장(λ)에 대해, 하기한 관계를 나타낸다.
α=4πk/λ
이 때문에, 도 15로부터 알 수 있는 바와 같이, CoSi, CrSi, HfSi, IrSi, MoSi, NiSi, PdSi, ReSi, TaSi, TiSi, WSi, ZrSi 등의 실리사이드계 재료는, Si보다도 광흡수 계수(α)가 높다.
이 밖에, β-철실리사이드 재료(β-FeSi2)는, 광흡수 계수가 Si보다도, 2자리수 정도, 높다(H. Katsumata, etal. , J. Appl. Phys. 80 (10), 5955 (1996) 참조).
또한, β-철실리사이드 재료(β-FeSi2)는, 실리콘 기판에 에피택셜 성장 가능하다(John E. Mahan, et al. , Appl. Phys. Lett. 56 (21), 2126 (1990) 참조). 이 때문에, β-철실리사이드 재료(β-FeSi2)를 이용함으로써, 광전변환 기능과 차광 기능의 양자가 발현하도록, 광전변환막(13)을 형성할 수 있다.
또한, 바륨실리사이드계 재료(BaSi2)나 Ba1 - xSrxSi2에 대해서도, 흡수 계수가 실리콘(Si)보다도, 약 2자리수 높다(하기한 참고문헌을 참조). 또한, SiGe나 Mg2SiGe, SrSi2, MnSi1 .7, CrSi2, Ni-Si, Cu/Si, Co/Si, Pt/Si 등의 실리사이드 재료도 마찬가지로, 흡수 계수가 높다.
따라서, 실리사이드계 재료를 이용함으로써, 차광막으로서도 기능하도록, 광전변환막(13)을 형성할 수 있다.
상기한 바와 같은 무기 재료 외에, 유기 재료를 이용하여 광전변환막(13)을 형성하여도 좋다.
예를 들면, 퀴나크리돈계, 쿠마린계 등의 유기 재료는, 흡수 계수가 Si의 2배 가까운 값이고, 광전변환 기능 외에, 차광 기능을 구비하도록, 광전변환막(13)을 형성할 수 있다.
(E-2) 변형예1-2
상기한 실시형태1에서는, 상술한 바와 같이, kTC 노이즈가 신호에 포함되지만, 하기에 나타내는 바와 같이, kTC 노이즈를 제거하도록 구성하여도 좋다.
도 16은, 본 발명에 관한 실시형태1의 변형예1-2에서, 고체 촬상 장치를 구성하는 화소의 회로 구성을 도시하는 도면이다.
도 17, 도 18은, 본 발명에 관한 실시형태1의 변형예1-2에서, 고체 촬상 장치의 동작을 도시하는 도면이다.
도 17은, 도 12와 마찬가지로, 단면도이고, 입사광(H)이 광전변환막(13)에 입사한 때의 전자, 또는, 정공의 흐름을 도시하고 있다.
또한, 도 18은, 도 13과 마찬가지로, 타이밍 차트를 도시하고 있다. 도 18에서, A는, 광전변환막(13)으로 구성되는 포토 다이오드의 전압을 도시하고 있다(도 16 참조). B는, 플로팅 디퓨전으로서 기능하는 n형 불순물 영역(411)의 전압을 도시하고 있다. C는, PD 리셋선(H11)을 통하여 PD 리렛 트랜지스터(M11)의 게이트에 송신되는 PD 리셋 신호를 도시하고 있다. D는, FD 리셋선(H12)을 통해 FD 리셋 트랜지스터(M12)의 게이트에 송신되는 FD 리셋 신호를 도시하고 있다. E는, 판독선(H41)을 통하여 게이트 MOS(41)의 게이트에 송신되는 판독 신호를 도시하고 있다. F는, 선택선(H31)을 통하여 선택 트랜지스터(M31)의 게이트에 송신되는 선택 신호를 도시하고 있다. 도 18에서는, 횡선으로부터 수직하게 신장한 종선 부분에서, 신호가 하이 레벨이 되고, 각 트랜지스터가, 온 상태가 되는 것을 도시하고 있다.
도 16 내지 도 18에 도시하는 바와 같이, 실시형태1의 게이트 MOS(42)(도 4 참조)에 대신하여, 플로팅 디퓨전(FD)의 전위를 리셋하는 FD 리셋 트랜지스터(M12)를 마련하여도 좋다.
구체적으로는, FD 리셋 트랜지스터(M12)는, 도 16에 도시하는 바와 같이, FD 리셋 신호가 공급되는 FD 리셋선(H12)에 게이트가 접속되어 있다. 또한, FD 리셋 트랜지스터(M12)는, 플로팅 디퓨전(FD)(n형 불순물 영역(411))에 접속되고, 다른쪽의 단자가, 전원 전위 공급선(Vdd)에 전기적으로 접속되어 있다. 그리고, FD 리셋 트랜지스터(M12)는, FD 리셋선(H12)으로부터 입력되는 FD 리셋 신호에 의거하여, 플로팅 디퓨전(FD)(n형 불순물 영역(411))의 전위를 리셋한다.
본 변형예에서는, 도 17에 도시하는 바와 같이, 입사광(H)은, 실리콘 기판(11)의 상방에서 광전변환막(13)에 각 부분을 통하여 입사한다. 그리고, 입사광(H)이 입사한 광전변환막(13)에서는, 생성하는 전자(신호 전하)가, 실리콘 기판(11)의 n형 불순물 영역(12)(축적부(1))으로 이동하고, 정공이 투명 전극(14)으로 이동한다. 광전변환막(13)에서 생성된 광전하는, 실리콘 기판(11)의 n형 불순물 영역(12)(축적부(1))에서는, 도핑 제어에 의해 형성된 내부 전계가 존재하기 때문에, 광입사면에 대해 반대의 면측으로 이동한다.
그리고, "FD 리셋"을 행하고, 플로팅 디퓨전(FD)의 전위를 리셋한다.
그리고, 소정의 축적 시간이 경과한 후에, "PD 리셋"의 실시에 의해, n형 불순물 영역(12)(축적부(1))의 전위를, 0V, 또는, 전원 전압(Vdd)(V)으로 리셋한다(여기서는, Vdd(V)로 리셋하는 경우를 도시하고 있다). 그리고, 이 리셋 직후부터, 신호 전하의 축적이 시작된다. 즉, n형 불순물 영역(12)(축적부(1))에서는, 도 18에 도시하는 바와 같이, PD 리셋 트랜지스터(M11)에 의해 전위가 리셋된 후에, 전자(신호 전하)의 축적이 시작된다.
그리고, 도 17, 도 18에 도시하는 바와 같이, 그 n형 불순물 영역(12)(축적부(1))에서 축적된 신호 전하를, 게이트 MOS(41)가 n형 불순물 영역(411)(FD겸 축적부(2))에 전송하고, 축적시킨다. 그 후, 판독 회로(51)가, 그 신호 전하를 판독하여, 수직 신호선(27)에 전기 신호로서 출력한다.
이와 같은 동작을, 모든 화소(P)에서 실시한다.
그 후, 각 화소(P) 또는 화소(P)의 행마다, 선택선(H31)을 통하여 선택 트랜지스터(M31)를 온 상태로 하고, n형 불순물 영역(411)(FD겸 축적부(2))의 전압 변화를 증폭 트랜지스터(M21)에서 증폭하여, 순차적으로, 신호를 판독한다.
이때, CDS 회로에 의해, 초기의 전압부터의 차분을 신호로서 판독한다.
상기에서는, 도 18에 도시하는 바와 같이, 신호 전하의 축적에 의해 PD의 전압이 내려간다. 본 변형예에서는, "PD 리셋"이나 "FD 리셋"일 때에는, 전압의 편차가 생기고, kTC 노이즈가 발생한다. 그러나, 이 편차를 상관 이중 샘플링(Correlated Double Sampling ; CDS) 처리의 실시로, kTC 노이즈를 제거할 수 있다. 즉, 도 18에 도시하는 바와 같이, 화소 신호 전압과 리셋 신호 전압의 차분으로 노이즈 제거 가능하다(CDS 동작). 단, 이 경우, n형 불순물 영역(411)(FD겸 축적부(2))가, 직접, 실리콘 기판(11)의 표면에 접하여 있기 때문에, 표면 준위에서 암전류가 발생한다.
또한, 본 실시 형태에서도, 광전변환막(13)은, 광전변환 기능 외에, 차광막으로서 기능하도록 구성되어 있다. 이 때문에, 도 17에 도시하는 바와 같이, 축적부로서 기능하는 각 n형 불순물 영역(12, 411)에 입사하는 입사광(H)을, 광전변환막(13)이 차광한다.
따라서, 본 변형예에서도, 윗면(이면)측부터 입사하는 입사광(H)을 광전변환막(13)이 차광 가능하고, 축적부에 광이 도달하지 않기 때문에, 노이즈의 발생을 방지하고, 촬상 화상의 화상 품질을 향상시킬 수 있다.
(E-3) 변형예1-3
도 19는, 본 발명에 관한 실시형태1의 변형예1-3에서, 고체 촬상 장치를 구성하는 화소의 회로 구성을 도시하는 도면이다.
도 20, 도 21은, 본 발명에 관한 실시형태1의 변형예1-3에서, 고체 촬상 장치의 동작을 도시하는 도면이다.
도 20은, 도 17과 마찬가지로, 단면도이고, 입사광(H)이 광전변환막(13)에 입사한 때의 전자, 또는, 정공의 흐름을 도시하고 있다.
도 21은, 본 발명에 관한 실시형태1의 변형예1-3에서, 고체 촬상 장치의 동작을 도시하는 도면이다. 도 21에서는, 타이밍 차트를 도시하고 있다. 도 21에서, A는, 광전변환막(13)으로 구성되는 포토 다이오드의 전압을 도시하고 있다(도 20 참조). B는, 플로팅 디퓨전으로서 기능하는 n형 불순물 영역(411)의 전압을 도시하고 있다. C는, PD 리셋선(H11)을 통하여 PD 리셋 트랜지스터(M11)의 게이트에 송신되는 PD 리셋 신호를 도시하고 있다. D는, FD 리셋선(H12)을 통하여 FD 리셋 트랜지스터(M12)의 게이트에 송신되는 FD 리셋 신호를 도시하고 있다. E는, 투명 전극(14)에 송신되는 신호(투명 전극)를 도시하고 있다. F는, 판독선(H41)을 통하여 게이트 MOS(41)의 게이트에 송신되는 판독 신호를 도시하고 있다. G는, 선택선(H31)을 통하여 선택 트랜지스터(M31)의 게이트에 송신되는 선택 신호를 도시하고 있다. 도 21에서는, 횡선으로부터 수직하게 신장한 종선 부분에서, 신호가 하이 레벨이 되고, 각 트랜지스터가, 온 상태가 되는 것을 도시하고 있다.
도 21에서는, 도 18에 도시하는 신호 외에, E에서, 투명 전극(14)에 송신되는 신호(투명 전극)를 도시하고 있다.
도 19 내지 도 21에 도시하는 바와 같이, 실시형태1의 변형예1-2에 대해, 투명 전극(14)에 신호를 인가하여 전위를 제어하도록 구성하여도 좋다. 이와 같이 함으로써, 축적부가 하나라도, 글로벌 셔터 방식의 노광이 가능해진다.
구체적으로는, 우선, 투명 전극(14)에, 제로 바이어스 또는 마이너스 바이어스의 신호를 인가한다. 이에 의해, 생성된 광전하가 n형 불순물 영역(12)(축적부(1))으로 이동하고, 축적이 시작된다.
다음에, "PD 리셋"을 실시한다. 이에 의해, n형 불순물 영역(12)(축적부(1))을, 전압 0(V), 또는, Vdd(V)로 리셋하고, 그 직후부터, 재차, 축적이 시작된다. 또한, 도 21에서는, Vdd(V)로 인가한 경우를 나타낸다. 소정의 축적 시간의 경과 후, 투명 전극(14)에 플러스 바이어스를 인가한다. 이에 의해, 새롭게 생성한 광전하가 투명 전극(14)측으로 이동하여, n형 불순물 영역(12)(축적부(1))에의 축적이 종료된다.
다음에, "FD 리셋"의 실시 직후에, 판독선(H41)을 이용하여, n형 불순물 영역(411)(FD)에 광전하를 전송한다. 그리고, 그 직후에, 각 화소 또는 각 행마다 선택선(H31)을 이용하여, 그 n형 불순물 영역(411)(FD)의 전압 변화를 증폭 트랜지스터(M21)에서 증폭하여 신호를 판독한다. 이것을 순차적으로 반복한다.
이와 같이, n형 불순물 영역(411)(FD)에서의 축적 시간이 단축함으로써, 암전류의 발생이 억제된다. 또한, 이 때 CDS 회로에 의해 화소 신호 전압과 리셋 신호 전압의 차분으로서 판독함으로써, kTC 노이즈를 제거할 수 있다. 또한, 이와 같은 구조의 경우, 1화소당에 필요한 트랜지스터 수가 감소하기 때문에 미세 화소에 유효해진다.
(E-4) 변형예1-4
상기한 변형예1-2에서는, 상술한 바와 같이, n형 불순물 영역(411)(FD겸 축적부(2))가, 직접, 실리콘 기판(11)의 표면에 접하여 있기 때문에, 표면 준위에서 암전류가 발생한다.
그러나, 표면 준위에서의 암전류를 줄이기 위해, 아래와 같이 구성하여도 좋다.
도 22는, 본 발명에 관한 실시형태1의 변형예1-4에서, 고체 촬상 장치를 구성하는 화소의 회로 구성을 도시하는 도면이다.
도 23, 도 24는, 본 발명에 관한 실시형태1의 변형예1-4에서, 고체 촬상 장치의 동작을 도시하는 도면이다.
도 23은, 도 12와 마찬가지로, 단면도이고, 입사광(H)이 광전변환막(13)에 입사한 때의 전자, 또는, 정공의 흐름을 도시하고 있다.
또한, 도 24는, 도 13과 마찬가지로, 타이밍 차트를 도시하고 있다. 도 24에서, A는, 광전변환막(13)으로 구성되는 포토 다이오드의 전압을 도시하고 있다(도 22 참조). B는, 플로팅 디퓨전으로서 기능하는 n형 불순물 영역(411)의 전압을 도시하고 있다. C는, PD 리셋선(H11)을 통하여 PD 리셋 트랜지스터(M11)의 게이트에 송신되는 PD 리셋 신호를 도시하고 있다. D는, FD 리셋선(H12)을 통하여 FD 리셋 트랜지스터(M12)의 게이트에 송신되는 FD 리셋 신호를 도시하고 있다. E는, 판독선(H41)을 통하여 게이트 MOS(41)의 게이트에 송신되는 제 1의 판독 신호를 도시하고 있다. F는, 판독선(H42)을 통하여 게이트 MOS(42)의 게이트에 송신되는 제 2의 판독 신호를 도시하고 있다. G는, 선택선(H31)을 통하여 선택 트랜지스터(M31)의 게이트에 송신되는 선택 신호를 도시하고 있다. 도 24에서는, 횡선으로부터 수직하게 신장한 종선 부분에서, 신호가 하이 레벨이 되고, 각 트랜지스터가, 온 상태가 되는 것을 도시하고 있다.
도 22 내지 도 24에 도시하는 바와 같이, 실시형태1에 대해, 상기한 변형예1-2에서 기술한 FD 리셋 트랜지스터(M12)를, 또한 더하여도 좋다.
구체적으로는, FD 리셋 트랜지스터(M12)는, 도 22에 도시하는 바와 같이, FD 리셋신호가 공급되는 FD 리셋선(H12)에 게이트가 접속되어 있다. 또한, FD 리셋 트랜지스터(M12)는, 플로팅 디퓨전(FD)(n형 불순물 영역(421))에 접속되고, 다른쪽의 단자가, 전원 전위 공급선(Vdd)에 전기적으로 접속되어 있다. 그리고, FD 리셋 트랜지스터(M12)는, FD 리셋선(H12)으로부터 입력되는 FD 리셋 신호에 의거하여, 플로팅 디퓨전(FD)(n형 불순물 영역(421))의 전위를 리셋한다.
본 변형예에서도, 도 23에 도시하는 바와 같이, 입사광(H)은, 실리콘 기판(11)의 상방에서 광전변환막(13)에 각 부분을 통하여 입사한다. 그리고, 입사광(H)이 입사한 광전변환막(13)에서는, 생성한 전자(신호 전하)가, 실리콘 기판(11)의 n형 불순물 영역(12)(축적부(1))으로 이동하고, 정공이 투명 전극(14)으로 이동한다.
그리고, 도 24에 도시하는 바와 같이, PD 리셋의 실시에 의해, n형 불순물 영역(12)(축적부(1))의 전위를, 0V, 또는, 전원 전압(Vdd)(V)으로 리셋한다(여기서는, Vdd(V)로 리셋한 경우를 도시하고 있다). 그리고, 이 리셋 직후부터, 신호 전하의 축적이 시작된다. 즉, n형 불순물 영역(12)(축적부(1))에서는, 도 24에 도시하는 바와 같이, PD 리셋 트랜지스터(M11)에 의해 전위가 리셋된 후에, 전자(신호 전하)의 축적이 시작된다.
그리고, 소정의 축적 시간이 경과한 후에, 게이트 MOS(41)를 온 상태로 하여, n형 불순물 영역(12)(축적부(1))으로부터 신호 전하를 n형 불순물 영역(411)(축적부(2))에 전송한다(판독1의 실시).
그리고, "FD 리셋"을 행함에 의해, 플로팅 디퓨전으로서 기능하는 n형 불순물 영역(421)(FD)의 전위를 리셋한다.
그리고, "FD 리셋"의 직후에, 도 17, 도 18에 도시하는 바와 같이, 그 n형 불순물 영역(12)(축적부(1))에서 축적된 신호 전하를, 게이트 MOS(41)가 n형 불순물 영역(421)(FD)에 전송하고 축적시킨다(판독2의 실시).
그리고, 그 직후에, 각 화소(P) 또는, 화소(P)의 행마다, n형 불순물 영역(421)(FD)의 전압 변화를 증폭 트랜지스터(M21)가 증폭하고, 판독 회로(51)가 신호를 판독하여, 수직 신호선(27)에 전기 신호로서 출력한다.
상기한 변형예1-2에서는, 축적부이며 FD로서 기능하는 n형 불순물 영역(411)이 실리콘 기판(11)의 표면에 형성되어 있기 때문에, 그 표면 준위에서 발생하는 암전류를 억제하는 것이 곤란하다.
그러나, 본 변형예에서는, FD로서 기능하는 n형 불순물 영역(421)(FD)을, 별개로 마련하여, n형 불순물 영역(411)(축적부(2))을 FD로서 기능시키지 않는다.
그리고, 도시를 생략하고 있지만, n형 불순물 영역(421)의 표면에, p형 불순물이 고농도로 확산하는 p+층을 마련하고 있다. 즉, n형 불순물 영역(축적부)(421)과 다른 도전형의 불순물 확산 층인 p+층이, 실리콘 기판(11)의 표층에 마련되어 있다.
또한, n형 불순물 영역(421)(FD)의 축적 시간을 단축함으로써 암전류의 발생을 억제할 수 있다. 또한, 이 때, CDS 회로에 의해 화소 신호 전압과 리셋 신호 전압의 차분을 신호로서 판독함으로써, kTC 노이즈를 제거할 수 있다.
이 때문에, 본 변형예에서는, 변형예1-2와 마찬가지로, kTC 노이즈의 발생을 방지하는 외에, 암전류의 발생을 방지할 수 있다.
(E-5) 변형예1-5
도 25는, 본 발명에 관한 실시형태1의 변형예1-5에서, 고체 촬상 장치의 주요부를 도시하는 도면이다. 도 25는, 도 12와 마찬가지로, 화소(P)의 단면을 도시하고 있다.
도 26은, 본 발명에 관한 실시형태1의 변형예1-5에서, 고체 촬상 장치를 구성하는 화소의 회로 구성을 도시하는 도면이다.
도 27은, 본 발명에 관한 실시형태1의 변형예1-5에서, 고체 촬상 장치의 동작을 도시하는 도면이다. 도 27에서는, 타이밍 차트를 도시하고 있다. 도 27에서는, 도 13에 도시하는 신호 외에, 판독선(H43)을 통하여 제어 게이트(15)에 송신되는 제 3의 판독 신호(판독3)를 도시하고 있다.
도 25, 도 26에 도시하는 바와 같이, 실시형태1의 경우(도 12 참조)에 대해, 제어 게이트(15)를 또한 마련하여도 좋다.
구체적으로는, 실리콘 기판(11)의 표면에서, n형 불순물 영역(12)(축적부(1))이 마련된 부분을 피복하도록, 제어 게이트(15)를 마련하여도 좋다.
제어 게이트(15)에서는, 광전변환막(13)에서 생성된 신호 전하(여기서는, 전자)가, n형 불순물 영역(12)에 드리프트로 이동하도록, 예를 들면, 평상시, 전계가 인가된다.
이 밖에, 광전변환막(13)에서 신호 전하를 일단 축적시킨 후에, n형 불순물 영역(12)(축적부(1))으로 이동하도록, 제어 게이트(15)에 전계를 인가하여도 좋다.
도 26에 도시하는 바와 같이, 제어 게이트(15)는, 판독선(H43)에 전기적으로 접속되어 있다. 그리고, 도 27에 도시하는 바와 같이, 판독선(H43)을 통하여 제어 게이트(15)의 전위를 제어하여도 좋다.
구체적으로는, 도 25부터 도 27에 도시하는 바와 같이, 광전변환막(13)으로부터 신호 전하가 n형 불순물 영역(12)(축적부(1))으로 이동하도록, 제어 게이트(15)가, 장시간, 전계를 인가한다. 그리고, 이 상태의 후에, 제어 게이트(15)가, 단시간, 전계를 인가하지 않는 상태로 한다. 그리고, 이 전계를 인가하지 않는 상태의 시간의 사이에, 게이트 MOS(41)가 신호 전하를 n형 불순물 영역(12)(축적부(1))으로부터 n형 불순물 영역(411)(축적부(2))으로 이동시킨다. 그 후, "PD 리셋"을 실시한다. 이 후, 재차, 광전변환막(13)으로부터 신호 전하가 n형 불순물 영역(12)(축적부(1))으로 이동하도록, 제어 게이트(15)가, 장시간, 전계를 인가한다. 이 사이에, 실시형태1과 마찬가지로 하여, 증폭한 신호를 판독한다.
제어 게이트(15)를 마련하는 경우에는, 상기한 구성으로 한정되지 않는다.
도 28은, 본 발명에 관한 실시형태1의 변형예1-5에서, 고체 촬상 장치의 주요부를 도시하는 도면이다. 도 28은, 도 25와 마찬가지로, 화소(P)의 단면을 도시하고 있다.
도 29는, 본 발명에 관한 실시형태1의 변형예1-5에서, 고체 촬상 장치를 구성하는 화소의 회로 구성을 도시하는 도면이다.
도 30은, 본 발명에 관한 실시형태1의 변형예1-5에서, 고체 촬상 장치의 동작을 도시하는 도면이다. 도 30에서는, 타이밍 차트를 도시하고 있다.
도 28 내지 도 30에 도시하는 바와 같이, 게이트 MOS(42) 및 n형 불순물 영역(411)(축적부(2))을 마련하지 않고서, 각 부분을 구동시켜도 좋다. 즉, 도 30에 도시하는 바와 같이, 순식간에, 모든 화소(P)의 광전변환막(13)으로부터 신호 전하를 n형 불순물 영역(12)(축적부(1))으로 이동시킨다("판독3" 참조). 그 후, 상술한 경우와 마찬가지로 하여, "판독1", "선택"을 실시하고, 증폭한 신호를 순차적으로 판독한다.
(E-6) 변형예1-6
도 31은, 본 발명에 관한 실시형태1의 변형예1-6에서, 고체 촬상 장치의 밴드 구조를 도시하는 도면이다.
도 31에서는, 도 8과 마찬가지로, 광전변환막(13) 및 실리콘 기판(11)의 깊이 방향(z)에서의 밴드 구조를 도시하고 있다. 도 31에서, A는, 도 8의 경우와 다른 밴드 구조로 광전변환막(13)이 형성된 경우에 관해 도시하고 있고, B는, 그 경우에 알맞은 경우에 관해 도시하고 있다.
격자 정합한 칼코파이라이트 재료는, 반드시 밴드 구조가 항상 일정하게 되지 않는 일이 있다. 즉, 도 31의 A에 도시하는 바와 같이, 광전변환막(13)은, 도 8과 비교하여 알 수 있는 바와 같이, 다른 밴드 구조로 형성되는 경우가 있다.
예를 들면, D. S. Su and W. Neumann, Appl. Phys. Lett. 73, 785, (1998)에에 기술되어 있는 바와 같이, 성장 조건에 의해서는, CuAu형의 규칙상(regular phase)을 만드는 일이 있기 때문에, 이에 의해, 밴드 구조가 변화하여, 전자 친화력(전도대의 바닥부터 진공 준위까지의 에너지 차(差))이 변화하는 일이 있다.
이 때문에, 전술한 도 8과 달리, (실리콘 기판(11)의 전자 친화력) > (광전변환막(13)의 전자 친화력)의 관계가 되지 않는 경우가 있다.
도 31의 A에 도시하는 바와 같이, (실리콘 기판(11)의 전자 친화력) < (광전변환막(13)의 전자 친화력)이 된 경우는, 실리콘 기판(11)과 광전변환막(13) 사이에 포텐셜 장벽이 존재하게 된다. 이 때문에, 광전변환막(13)에서 축적된 전자가, 실리콘 기판(11)의 측으로 이동하는 것이 곤란해지는 경우가 있다.
이와 같은 부적합함의 발생을 방지하기 위해 도 31의 B에 도시하는 바와 같이, 실리콘 기판(11)과 광전변환막(13) 사이에, 중간층(IT)을 개재시켜도 좋다.
중간층(IT)은, 실리콘 기판(11)과 광전변환막(13) 사이의 포텐셜 장벽을 낮게 하기 위해, 전자 친화력이 실리콘 기판(11)의 전자 친화력과 광전변환막(13)의 전자 친화력의 사이가 되도록 형성되어 있다. 즉, 중간층(IT)은, 전자 친화력이 하기한 관계가 되도록 형성되어 있다.
(실리콘 기판(11)의 전자 친화력) < (중간층(IT)의 전자 친화력) < (광전변환막(13)의 전자 친화력)
중간층(IT)은, 실리콘 기판(11)의 전자 친화력과, 광전변환막(13)의 전자 친화력과의 정확하게 반분의 전자 친화력이 되도록 형성되는 것이, 가장 알맞다.
예를 들면, 중간층(IT)에 관해서는, 하기한 재료, 막두께 등의 조건으로 형성하는 것이 알맞다.
·재료(조성) : CuGa0 .64In0 .36S2
·막두께 : 5㎚
또한, 중간층(IT)은, 임계 막두께 이내라면, 반드시 실리콘 기판(11)과 격자 정합시킬 필요는 없다.
예를 들면, 이 중간층(IT)(CuGa0 .64In0 .36S2)의 경우, Si 기판과의 격자 부정(不整)은 △a/a=5.12×10-3이 된다. 이 때, 막두께 5㎚라면, "Matthews and Blakeslee"에 의한 식(1)(J. W. Mathews and A. E. Blakeslee, J. Cryst. Growth 27(1974) 118-125) 또는 "People and Bean"에 의한 식(2)(R. People and J. C. Bean, Appl. Phys. Lett. 47(1985) 322-324)으로 규정되는 임계 막두께보다 작아진다.
<2. 실시형태2(이온 주입으로 도핑된 화소 분리를 형성하는 경우>
(A) 장치 구성 등
도 32는, 본 발명에 관한 실시형태2에서, 고체 촬상 장치의 주요부를 도시하는 도면이다.
여기서, 도 32는, 도 3과 마찬가지로, 화소(P)의 단면을 도시하고 있다.
도 32에 도시하는 바와 같이, 본 실시 형태에서는, 화소 분리부(PB)가 마련되어 있다. 그리고, 투명 전극(14)에 대신하여, p+층(14p)이 마련되어 있다. 이 점을 제외하고, 본 실시 형태는, 실시형태1과 마찬가지이다. 이 때문에, 중복되는 부분에 관해서는, 기재를 생략한다.
화소 분리부(PB)는, 도 32에 도시하는 바와 같이, 도 2에 도시한 복수의 화소(P)의 사이에 개재하여, 화소(P)의 사이를 서로 분리하도록 마련되어 있다. 즉, 촬상면(xy면)에서 복수의 화소(P)의 사이에 개재하도록, 수평 방향(x)과 수직 방향(y)에 격자형상으로 연재되도록 마련되어 있다.
여기서는, 화소 분리부(PB)는, 도 32에 도시하는 바와 같이, 실리콘 기판(11)의 한쪽의 면상에서, 화소(P)마다 형성된 광전변환막(13)의 측면에 마련되어 있다.
본 실시 형태에서는, 화소 분리부(PB)는, p형의 불순물을 포함하는 반도체로 형성되어 있다. 예를 들면, 고농도의 p형의 불순물을 포함하는 칼코파이라이트계 화합물 반도체로, 화소 분리부(PB)가 형성되어 있다.
즉, 화소 분리부(PB)는, 광전변환막(13)과 마찬가지로, 축적부로서 기능하는 각 n형 불순물 영역(12, 411, 421)에 입사하는 입사광(H)을 차광하도록 형성되어 있다.
p+층(14p)은, 도 32에 도시하는 바와 같이, 광전변환막(13)의 윗면에서, p형의 불순물을 포함하는 반도체로 형성되어 있다.
여기서는, p+층(14p)은, 광전변환막(13)에서 생긴 정공이, p+층(14p)에 들어가 횡방향으로 흐르도록, 높은 불순물 농도로 형성되어 있다. 예를 들면, p+층(14p)은, 광전변환막(13), 화소 분리부(PB)와 마찬가지로, 칼코파이라이트 구조의 화합물 반도체로 형성되어 있다.
도 33은, 본 발명에 관한 실시형태2에서, 고체 촬상 장치의 밴드 구조를 도시하는 도면이다.
도 33에어서, 도 32에 1점쇄선으로 도시한 X1-X2 부분의 밴드 구조를 도시하고 있다. 즉, 실리콘 기판(11)의 면에 따른 방향(x)에서, 광전변환막(13), 화소 분리부(PB)가 형성된 부분의 밴드 구조를 도시하고 있다.
도 33에 도시하는 바와 같이, 실리콘 기판(11)의 면에 따른 방향(x)에서는, 광전변환막(13)과 화소 분리부(PB) 사이에, 포텐셜 장벽이 형성되어 있다. 이 때문에, 축적된 전자가 화소(P)의 사이에서 이동하는 것이 차단된다.
(B) 제조 방법
상기한 고체 촬상 장치를 제조하는 제조 방법의 주요부에 관해 설명한다.
도 34 내지 도 37은, 본 발명에 관한 실시형태2에서, 고체 촬상 장치의 제조 방법을 도시하는 도면이다.
여기서, 도 34 내지 도 37은, 도 3과 마찬가지로, 단면을 도시하고 있고, 도 34 내지 도 37에 도시하는 각 공정을 순차적으로 경유하여, 도 32 등에 도시한 고체 촬상 장치에 관해 제조를 한다.
(B-1) 광전변환막(13), p+층(14p)의 형성
우선, 도 34에 도시하는 바와 같이, 광전변환막(13), p+층(14p)에 관해 형성한다.
여기서는, 광전변환막(13), p+층(14p)의 형성 전에, 실시형태1의 경우와 마찬가지로 하여, 실리콘 기판(11)의 면(표면)에, 게이트 MOS(41) 등의 각 부분을 형성한다. 그리고, 실리콘 기판(11)의 면(표면)에서, 게이트 MOS(41) 등의 각 부분을 피복하도록, 배선층(도시 생략)을 마련한다.
이 후, 도 34에 도시하는 바와 같이, 실리콘 기판(11)에서, 게이트 MOS(41) 등의 각 부분이 형성된 면과는 반대측의 면(이면)에, 광전변환막(13)과, p+층(14p)을 순차적으로 성막한다.
광전변환막(13)에 관해서는, 실시형태1과 마찬가지로 하여, 칼코파이라이트 구조의 화합물 반도체로 형성한다. 본 실시 형태에서는, 실리콘 기판(11)의 윗면에서 화소 분리부(PB)를 형성하는 부분에 대해서도 피복하도록, 광전변환막(13)을 형성한다.
그리고, 광전변환막(13)의 윗면을 피복하도록, p+층(14p)을 형성한다. p+층(14p)에 대해서도, 칼코파이라이트 구조의 화합물 반도체로 형성한다.
예를 들면, MOCVD법, MBE법 등의 방법으로, Ga, In, As, P 등의 불순물이 많이 포함되는 조건으로 칼코파이라이트 구조의 화합물 반도체를 결정 성장시킴에 의해, p+층(14p)을 형성한다. 여기서는, 정공이 p+층(14p)에 들어가서 횡방향으로 흐르도록, 높은 불순물 농도로 p+층(14p)을 형성한다.
예를 들면, 불순물 농도가 1017 내지 1019㎝-3가 되도록, p+층(14p)을 형성한다. 또한, 예를 들면, 막두께가 10 내지 100㎚가 되도록, p+층(14p)을 형성한다.
(B-2) 레지스트 패턴(PR)의 형성
다음에, 도 35에 도시하는 바와 같이, 레지스트 패턴(PR)에 관해 형성한다.
여기서는, 도 35에 도시하는 바와 같이, p+층(14p)의 면상에, 레지스트 패턴(PR)을 형성한다.
본 실시 형태에서는, p+층(14p)의 윗면중, 하부에 화소 분리부(PB)를 형성하는 부분의 면이 노출하고, 이 부분 이외의 부분의 면이 피복되도록 개구가 마련된 레지스트 패턴(PR)을 형성한다.
구체적으로는, p+층(14p)의 윗면에, 포토레지스트막(도시 생략)을 도포로 성막 후, 리소그래피로, 그 포토레지스트막을 패턴 가공함으로써, 레지스트 패턴(PR)을 형성한다.
(B-3) 이온 주입의 실시
다음에, 도 36에 도시하는 바와 같이, 이온 주입을 실시한다.
여기서는, 도 36에 도시하는 바와 같이, 레지스트 패턴(PR)을 마스크로서 이용하여, 광전변환막(13)에 불순물을 이온 주입한다. 이에 의해, 레지스트 패턴(PR)의 개구로부터, 광전변환막(13)에 화소 분리부(PB)를 형성하는 부분에, 불순물이 이온 주입된다.
본 실시 형태에서는, Ga, In, As, P 등의 p형 불순물을, 광전변환막(13)으로 화소 분리부(PB)를 형성하는 부분에 이온 주입하여, p형 불순물을 고농도로 함유시킨다.
예를 들면, 화소 분리부(PB)를 형성한 부분에서의 p형의 불순물 농도가 1017 내지 1019㎝-3가 되도록, 이온 주입을 실시한다.
그리고, 레지스트 패턴(PR)을 p+층(14p)의 윗면에서 제거한다.
(B-4) 화소 분리부(PB)의 형성
다음에, 도 37에 도시하는 바와 같이, 화소 분리부(PB)를 형성한다.
여기서는, 어닐을 실시하여 활성화시킴으로써, 화소 분리부(PB)를 형성한다.
구체적으로는, 400℃ 이상의 온도 조건으로 어닐을 실시하고, 화소 분리부(PB)를 형성한다.
이와 같이, 실리콘 기판(101)의 면상에 화소 분리부(PB)를 형성하는 부분을 포함하도록 형성된 광전변환막(13)중, 그 화소 분리부(PB)의 형성 부분에 대해 선택적으로 도핑함으로써, 화소 분리부(PB)를 형성한다.
그리고, 도 32에 도시한 바와 같이, 실리콘 기판(11)의 윗면(이면)측에, 컬러 필터(CF), 온 칩 렌즈(ML) 등의 각 부분을 마련한다. 이와 같이 함으로써, 이면 조사형의 CMOS형 이미지 센서를 완성시킨다.
(C) 정리
본 실시 형태에서는, 실시형태1과 마찬가지로, 광전변환막(13)은, 실리콘 기판(11)에서, n형 불순물 영역(12, 411) 등의 각 부분보다도 입사광(H)이 입사하는 측에 마련되어 있고, n형 불순물 영역(12, 411) 등에 입사하는 입사광(H)을 차광한다(도 32 참조). 이 때문에, 본 실시 형태에서는, 실시형태1과 마찬가지로, 소형화를 실현 가능함과 함께, 노이즈의 발생을 방지하여 촬상 화상의 화상 품질을 향상시킬 수 있다.
이 밖에, 본 실시 형태에서는, 화소 분리부(PB)가 복수의 화소(P)의 사이에 개재하도록 형성되어 있다. 화소 분리부(PB)는, 복수의 화소(P)에 대응하여 형성된 광전변환막(13)의 사이에서 포텐셜 장벽이 되도록, 도핑의 농도 제어가 된 화합물 반도체에 의해 형성되어 있다.
이 때문에, 본 실시 형태에서는, 화소 분리부(PB)에 의해, 혼색의 발생을 방지할 수 있다. 화소 분리부(PB)가 존재하지 않는 종래형이라면, 광전변환에서 생성된 전자가, 자유롭게 화소 사이를 이동할 수 있게 된다. 모든 방향으로 등가(等價)로 이동할 수 있으면, 1.5㎛ 화소에서 30% 정도의 전자가, 옆의 화소에 들어가게 된다. 이 화소 분리부(PB)를 화소(P)의 사이에 마련함으로써, 그것이 거의 없어진다.
또한, 본 실시 형태에서는, 광전변환막(13)에서 입사광이 입사하는 측의 면상에, 고농도 불순물 확산층으로서, p+층(14p)이 형성되어 있다. 이 때문에, 암전류의 발생이 억제된다.
또한, 본 실시 형태에서는, p+층(14p)은, 복수의 화소(P)의 사이에서 연결되도록 형성되어 있다. 이 때문에, 정공이 광전변환막(13)으로부터 p+층(14p)에 들어가 횡방향의 화소(P)의 사이에서 흐르고, 광전변환막(13)에서 생성된 전자는, 실리콘 기판(11)의 측으로 흐른다. 따라서, 투명 전극을 광전변환막(13)의 윗면에 마련할 필요가 없어진다.
<3. 실시형태3(래터럴 성장으로 도핑된 화소 분리를 형성하는 경우)>
(A) 장치 구성 등
도 38은, 본 발명에 관한 실시형태3에서, 고체 촬상 장치의 주요부를 도시하는 도면이다.
여기서, 도 38은, 도 32와 마찬가지로, 화소(P)의 단면을 도시하고 있다.
도 38에 도시하는 바와 같이, 본 실시 형태에서는, 절연막(80)이 마련되어 있다. 이 점을 제외하고, 본 실시 형태는, 실시형태2와 마찬가지이다. 이 때문에, 중복되는 부분에 관해서는, 기재를 생략한다.
절연막(80)은, 도 38에 도시하는 바와 같이, 실리콘 기판(11)의 한쪽의 면상에 마련되어 있다.
여기서는, 실리콘 기판(11)에서, 게이트 MOS(41) 등의 각 부분이 마련된 면(표면)과는 반대측의 면(이면)의 측에서 화소 분리부(PB)가 형성된 부분에, 절연막(80)이 마련되어 있다. 예를 들면, 실리콘 산화막이, 이 절연막(80)으로서 마련되어 있다. 이 밖에, 실리콘 질화막 등의 재료로, 이 절연막(80)으로서 형성하여도 좋다.
상세에 관해서는 후술하지만, 절연막(80)은, 실리콘 기판(11)의 면(이면)에서 광전변환막(13)을 선택적으로 결정 성장시키기 위해, 광전변환막(13)의 형성 부분 이외의 부분의 면상에 마련되어 있다.
그리고, 실리콘 기판(11)에서는, 절연막(80)을 통하여, 화소 분리부(PB)가 마련되어 있다.
(B) 제조 방법
상기한 고체 촬상 장치를 제조하는 제조 방법의 주요부에 관해 설명한다.
도 39 내지 도 41은, 본 발명에 관한 실시형태3에서, 고체 촬상 장치의 제조 방법을 도시하는 도면이다.
여기서, 도 39 내지 도 41은, 도 38과 마찬가지로, 단면을 도시하고 있고, 도 39 내지 도 41에 도시하는 각 공정을 순차적으로 경유하여, 도 38에 도시한 고체 촬상 장치에 관해 제조를 한다.
(B-1) 절연막(80)의 형성
우선, 도 39에 도시하는 바와 같이, 절연막(80)을 형성한다.
여기서는, 절연막(80)의 형성 전에, 실시형태1의 경우와 마찬가지로 하여, 실리콘 기판(11)의 면에, 게이트 MOS(41) 등의 각 부분을 형성한다. 그리고, 실리콘 기판(11)의 면(표면)에서, 게이트 MOS(41) 등의 각 부분을 피복하도록, 배선층(도시 생략)을 마련한다.
이 후, 도 39에 도시하는 바와 같이, 실리콘 기판(11)에서, 게이트 MOS(41) 등의 각 부분이 마련된 면(표면)과는 반대측의 면(이면)의 측에서 화소 분리부(PB)가 형성된 부분에, 절연막(80)을 마련한다. 즉, 복수의 화소(P)의 사이를 구획하도록, 절연막(80)을 형성한다.
구체적으로는, 실리콘 기판(11)의 이면(윗면)을 피복하도록, 예를 들면, 실리콘 산화막(도시 생략)을 성막한다. 그 후, 그 실리콘 산화막을 포토 리소그래피 기술로 패턴 가공함에 의해, 절연막(80)을 형성한다. 예를 들면, 막두께가 50 내지 100㎚가 되도록, 이 절연막(80)을 형성한다.
(B-2) 광전변환막(13)의 형성
다음에, 도 40에 도시하는 바와 같이, 광전변환막(13)을 형성한다.
여기서는, 도 40에 도시하는 바와 같이, 실리콘 기판(11)에서, 게이트 MOS(41) 등의 각 부분이 형성된 면과는 반대측의 면(이면)에, 광전변환막(13)을 성막한다. 실시형태2와 마찬가지로 하여, 칼코파이라이트 구조의 화합물 반도체로 광전변환막(13)을 형성한다.
예를 들면, 실시형태2의 경우와 마찬가지로 하여, MOCVD법, MBE법 등의 방법으로, 상기한 화합물 반도체를 실리콘 기판(11)에 에피택셜 성장시킴으로써, 광전변환막(13)을 형성한다.
본 실시 형태에서는, 실시형태1의 경우와 달리, 실리콘 기판(11)의 윗면에서, 광전변환막을 형성한 부분을 선택적으로 피복하도록, 상기한 화합물 반도체가 에피택셜 성장하여, 광전변환막(13)이 형성된다.
도 39에 도시한 바와 같이, 실리콘 기판(11)에는 복수의 화소(P)의 사이를 구획하도록 절연막(80)이 형성되어 있다. 이 때문에, 실리콘 기판(11)의 면에서, 절연막(80)의 형성 부분 이외의 노출 부분에, 광전변환막(13)이 선택적으로 결정 성장한다. 여기서는, 절연막(80)의 막두께보다도 두꺼운 막두께가 되도록 광전변환막(13)을 형성한다. 이에 의해, 각 화소(P)에 대응하도록 형성된 광전변환막(13)의 사이에는, 트렌치(TR)가 마련된다.
(B-3) 화소 분리부(PB), p+층(14p)의 형성
다음에, 도 41에 도시하는 바와 같이, 화소 분리부(PB), p+층(14p)을 형성한다.
여기서는, 도 41에 도시하는 바와 같이, 실리콘 기판(11)에서, 게이트 MOS(41) 등의 각 부분이 형성된 면과는 반대측의 면(이면)에, 화소 분리부(PB), p+층(14p)을 형성한다. 즉, 실리콘 기판(11)의 이면에서, 화소 분리부(PB)가 절연막(80)을 피복함과 함께, p+층(14p)이 광전변환막(13)을 피복하도록, 화소 분리부(PB), p+층(14p)을 형성한다.
예를 들면, 칼코파이라이트 구조의 화합물 반도체로, 화소 분리부(PB), p+층(14p)의 각각을 형성한다.
구체적으로는, Ga, In, As, P 등의 p형의 불순물이 많이 포함되는 조건으로, 상기한 화합물 반도체를 래터럴 성장시킨다. 이에 의해, 광전변환막(13)의 사이의 트렌치(TR)에 상기한 화합물 반도체가 매입되고, 화소 분리부(PB)가 형성됨과 함께, 광전변환막(13)의 윗면에, p+층(14p)이 형성된다.
예를 들면, 불순물 농도가 1017 내지 1019㎝-3가 되도록, 화소 분리부(PB), p+층(14p)을 형성한다.
이와 같이, 실리콘 기판(11)상에서, 화소 분리부(PB)를 형성하는 부분을 피복하도록, 화합물 반도체를 결정 성장시킴에 의해, 화소 분리부(PB)를 형성한다. 그리고, 이와 함께, 광전변환막(13)의 윗면을 피복하도록, 화합물 반도체를 결정 성장시킴에 의해, p+층(14p)을 형성한다.
그리고, 도 38에 도시한 바와 같이, 실리콘 기판(11)의 윗면(이면)측에, 컬러 필터(CF), 온 칩 렌즈(ML) 등의 각 부분을 마련한다. 이와 같이 함으로써, 이면 조사형의 CMOS형 이미지 센서를 완성시킨다.
(C) 정리
이상과 같이, 본 실시 형태에서는, 실시형태2와 마찬가지로, 광전변환막(13)은, 실리콘 기판(11)에서, n형 불순물 영역(12, 411) 등의 각 부분보다도 입사광(H)이 입사하는 측에 마련되어 있고, n형 불순물 영역(12, 411) 등에 입사하는 입사광(H)을 차광한다(도 38 참조). 이 때문에, 본 실시 형태에서는, 실시형태2와 마찬가지로, 소형화를 실현 가능함과 함께, 노이즈의 발생을 방지하여 촬상 화상의 화상 품질을 향상시킬 수 있다.
또한, 본 실시 형태에서는, 실시형태2와 마찬가지로, 화소 분리부(PB)가 복수의 화소(P)의 사이에 개재하도록 형성되어 있다. 화소 분리부(PB)는, 복수의 화소(P)에 대응하여 형성된 광전변환막(13)의 사이에서 포텐셜 장벽이 되도록 형성되어 있다. 이 때문에, 본 실시 형태에서는, 화소 분리부(PB)에 의해, 혼색의 발생을 방지할 수 있다.
본 실시 형태의 경우, 상기한 실시 형태에 비하여 이온 주입이나 어닐 등 프로세스 공정수가 감소함으로써, 제조 비용적으로 알맞은 효과가 있다. 또한, 이온 주입이나 어닐을 필요로 하지 않기 때문에, 그들의 프로세스에 의한 데미지가 없다(예를 들면, 이온 주입시의 데미지나, 어닐시의 배선층에의 악영향 등).
<4. 실시형태4(조성 제어로 화소 분리(논 도프)를 형성한 경우)>
(A) 장치 구성 등
도 42는, 본 발명에 관한 실시형태4에서, 고체 촬상 장치의 주요부를 도시하는 도면이다.
여기서, 도 42는, 도 38과 마찬가지로, 화소(P)의 단면을 도시하고 있다.
도 42에 도시하는 바와 같이, 본 실시 형태에서는, 화소 분리부(PBc)가 실시형태3과 다르다. 이 점을 제외하고, 본 실시 형태는, 실시형태3과 마찬가지이다. 이 때문에, 중복되는 부분에 관해서는, 기재를 생략한다.
화소 분리부(PBc)는, 도 42에 도시하는 바와 같이, 화소(P)에 대응하도록 형성된 복수의 광전변환막(13)의 사이에서, 절연막(80)을 피복하도록, 마련되어 있다.
본 실시 형태에서는, 화소 분리부(PBc)는, 실시형태2와 달리, p형의 불순물을 포함하지 않는 반도체로 형성되어 있다. 예를 들면, 밴드 갭이 넓은 칼코파이라이트계 화합물 반도체로, 화소 분리부(PBc)가 형성되어 있다. 예를 들면, 밴드 갭 차가, kT=27meV 이상이 되도록, 화소 분리부(PBc)가 형성되어 있다. 이와 같이 함으로써, 화소(P)에 대응하도록 형성된 복수의 광전변환막(13)의 사이에, 포텐셜 장벽이 형성되기 때문에, 화소(P)의 사이가 화소 분리부(PBc)로 분리된다.
(B) 제조 방법
상기한 고체 촬상 장치를 제조하는 제조 방법의 주요부에 관해 설명한다.
도 43 내지 도 44는, 본 발명에 관한 실시형태4에서, 고체 촬상 장치의 제조 방법을 도시하는 도면이다.
여기서, 도 43 내지 도 44는, 도 42와 마찬가지로, 단면을 도시하고 있고, 도 43 내지 도 44에 도시하는 각 공정을 순차적으로 경유하여, 도 42에 도시한 고체 촬상 장치에 관해 제조를 한다.
(B-1) 화소 분리부(PBc)의 형성
우선, 도 43에 도시하는 바와 같이, 화소 분리부(PBc)를 형성한다.
여기서는, 화소 분리부(PBc)의 형성에 앞서서, 실시형태2의 경우와 마찬가지로 하여, 절연막(80), 광전변환막(13)을 형성한다(도 39, 도 40 참조).
이 후, 도 43에 도시하는 바와 같이, 화소(P)에 대응하도록 형성된 복수의 광전변환막(13)의 사이에서, 절연막(80)을 피복하도록, 화소 분리부(PBc)를 형성한다.
본 공정에서는, 예를 들면, 밴드 갭이 넓은 칼코파이라이트계 화합물 반도체로, 화소 분리부(PBc)를 형성한다.
구체적으로는, 실시형태3과 달리, p형의 불순물을 포함하지 않는 조건으로, 상기한 화합물 반도체를 래터럴 성장시킨다. 이에 의해, 광전변환막(13)의 사이의 트렌치(TR)에 상기한 화합물 반도체가 매입되고, 화소 분리부(PBc)가 형성된다.
예를 들면, 구리-알루미늄-갈륨-인듐-유황-셀렌의 조성비가, 1.0 : 0.36 : 0.64 : 0 : 1.28 : 0.72, 또는, 1.0 : 0.24 : 0.23 : 0.53 : 2.0 : 0이 되도록, 화소 분리부(PBc)를 형성한다. 즉, CuAl0 .36Ga0 .64S1 .28Se0 .72, 또는, CuAl0 .24Ga0 .23In0 .53S2가 되도록, 화소 분리부(PBc)를 형성한다.
(B-2) p+층(14p)의 형성
다음에, 도 44에 도시하는 바와 같이, p+층(14p)을 형성한다.
여기서는, 도 44에 도시하는 바와 같이, 실리콘 기판(11)의 이면(윗면)측에서, 광전변환막(13)과, 화소 분리부(PBc)와의 윗면을 피복하도록, p+층(14p)을 마련한다.
예를 들면, 실시형태2와 마찬가지로 하여, 칼코파이라이트 구조의 화합물 반도체로, p+층(14p)을 형성한다.
구체적으로는, Ga, In, As, P 등의 불순물이 많이 포함되는 조건으로, 상기한 화합물 반도체를 결정 성장시켜서, p+층(14p)을 형성한다.
그리고, 도 42에 도시한 바와 같이, 실리콘 기판(11)의 윗면(이면)측에, 컬러 필터(CF), 온 칩 렌즈(ML) 등의 각 부분을 마련한다. 이와 같이 함으로써, 이면 조사형의 CMOS형 이미지 센서를 완성시킨다.
(C) 정리
이상과 같이, 본 실시 형태에서는, 실시형태2와 마찬가지로, 광전변환막(13)은, 실리콘 기판(11)에서, n형 불순물 영역(12, 411) 등의 각 부분보다도 입사광(H)이 입사하는 측에 마련되어 있고, n형 불순물 영역(12, 411) 등에 입사하는 입사광(H)을 차광한다(도 42 참조). 이 때문에, 본 실시 형태에서는, 실시형태2와 마찬가지로, 소형화를 실현 가능함과 함께, 노이즈의 발생을 방지하여 촬상 화상의 화상 품질을 향상시킬 수 있다.
그리고, 본 실시 형태에서는, 화소 분리부(PBc)는, 복수의 화소(P)에 대응하여 형성된 광전변환막(13)의 사이에서 포텐셜 장벽이 되도록, 조성이 제어된 화합물 반도체에 의해 형성되어 있다. 이 때문에, 본 실시 형태에서는, 화소 분리부(PBc)에 의해, 혼색의 발생을 방지할 수 있다.
본 실시 형태에서는, 조성을 제어하여 포텐셜 장벽을 형성하고, 도핑하지 않기 때문에, 다른 실시 형태에 비하여, 화소 분리부(PBc)의 결정성이 좋다. 또한, 다른 실시 형태에 비하여 이온 주입이나 어닐 등 프로세스 공정수가 감소함으로써, 제조 비용적으로 알맞은 효과가 있다.
<5. 실시형태5(메탈 전극을 통하여 신호 전하가 판독되는 경우(이면 조사형))>
(A) 장치 구성 등
도 45는, 본 발명에 관한 실시형태5에서, 고체 촬상 장치의 주요부를 도시하는 도면이다.
여기서, 도 45는, 도 3과 마찬가지로, 화소(P)의 단면을 도시하고 있다.
도 45에 도시하는 바와 같이, 본 실시 형태에서는, 전극(511, 531)과, 콘택트(521)가 또한 마련되어 있는 점이, 실시형태1의 변형예1-5와 다르다. 이 점을 제외하고, 본 실시 형태는, 실시형태1의 변형예1-5와 마찬가지이다. 이 때문에, 중복되는 부분에 관해서는, 기재를 생략한다.
전극(511, 531)과, 콘택트(521)의 조(組)는, 도 45에 도시하는 바와 같이, 각 화소(P)에 대응하도록 형성되어 있다. 여기서는, 실리콘 기판(11)에서, 화소(P)마다 형성된 n형 불순물 영역(12)의 윗면에 마련되어 있다. 그리고, 화소(P)의 사이에서 절연되도록, 주위에 절연층(54)이 마련되어 있다.
전극(511, 531)과, 콘택트(521)는, 광전변환막(13)과 n형 불순물 영역(12)을 전기적으로 접속하고 있고, 광전변환막(13)에서 생성된 신호 전하가, 전극(511, 531)과 콘택트(521)를 통하여, n형 불순물 영역(12)에 이동하도록 구성되어 있다.
전극(511, 531)은, 예를 들면, 금속 재료이고, 상방부터 입사하는 광을 차광하도록 구성되어 있다.
(B) 정리
본 실시 형태에서는, 실시형태1과 마찬가지로, 광전변환막(13)은, 실리콘 기판(11)에서, n형 불순물 영역(12, 411) 등의 각 부분보다도 입사광(H)이 입사하는 측에 마련되어 있고, n형 불순물 영역(12, 411) 등에 입사하는 입사광(H)을 차광한다(도 45 참조). 또한, 광전변환막(13)의 하방에, 금속으로 형성된 전극(511, 531)을 하부 전극으로서 마련하고 있고, 전극(511, 531)이 n형 불순물 영역(12, 411) 등에 입사하는 입사광(H)을 차광한다(도 45 참조). 즉, 본 실시 형태에서는, 광전변환막(13)과 하부 전극(531)의 조합에 의해, 입사광(H)을 차광하도록 형성되어 있다.
이 때문에, 본 실시 형태에서는, 실시형태1과 마찬가지로, 소형화를 실현 가능함과 함께, 노이즈의 발생을 방지하여 촬상 화상의 화상 품질을 향상시킬 수 있다.
또한, 상기에서는, 광전변환막(13)이 차광 기능을 갖는 경우에 관해 나타냈지만, 이것으로 한정되지 않는다. 광전변환막(13)과 전극(511, 531)을 조합시켜서, n형 불순물 영역(12)에 입사하는 광을 차광하도록 구성하여도 좋다. 즉, 광전변환막(13)과, 하부 전극으로서 기능하는 전극(511, 531)을 포함하는 광전 변환부의 전체에서, 차광 기능이 발현되도록, 구성하여도 좋다.
<6. 실시형태6(메탈 전극을 통하여 신호 전하가 판독되는 경우(표면 조사형))>
(A) 장치 구성 등
도 46은, 본 발명에 관한 실시형태6에서, 고체 촬상 장치의 주요부를 도시하는 도면이다.
여기서, 도 46은, 도 45와 마찬가지로, 화소(P)의 단면을 도시하고 있다.
도 46에 도시하는 바와 같이, 본 실시 형태에서는, 게이트 MOS(41)의 위치가 다르다. 또한, n형 불순물 영역(12)이 다르다. 이 점 및 이에 연관되는 점을 제외하고, 본 실시 형태는, 실시형태5와 마찬가지이다. 이 때문에, 중복되는 부분에 관해서는, 기재를 생략한다.
도 46에 도시하는 바와 같이, 본 실시 형태에서는, 실리콘 기판(11)의 윗면에는, 실시형태5와 마찬가지로, 전극(511, 531)과, 콘택트(521)가 마련되어 있다. 그리고, 실시형태5와 달리, 실리콘 기판(11)의 윗면에는, 또한, 게이트 MOS(41)가 마련되어 있다. 도시를 생략하고 있지만, 이 게이트 MOS(41) 이외에, 실시형태1에서 나타냈던 다른 게이트 MOS(42)나 판독 회로(51)가 별도 마련되어 있다. 그리고, 게이트 MOS(41) 등의 각 부분에 접속한 배선이, 이 실리콘 기판(11)의 한쪽의 면에 마련되어 있다.
실리콘 기판(11)의 내부에는, n형 불순물 영역(12)이 실시형태5와 마찬가지로 마련되어 있다. 그러나, n형 불순물 영역(12)은, 실시형태5와 달리, 실리콘 기판(11)의 윗면측에 마련되어 있고, 하면의 부근까지 마련되어 있지 않다.
실리콘 기판(11)의 윗면에는, 실시형태5와 달리, 배선층(도시 생략)이 마련되어 있지 않다.
본 실시 형태에서는, 실리콘 기판(11)에 광전변환막(13) 등의 각 부분이 마련된 윗면(표면)으로부터 입사하는 입사광(H)을, 광전변환막(13)이 수광하도록 구성되어 있다. 즉, 본 실시 형태의 고체 촬상 장치는, "표면 조사형 CMOS 이미지 센서"이다.
(B) 정리
본 실시 형태에서는, 실시형태5와 마찬가지로, 광전변환막(13)은, 실리콘 기판(11)에서, n형 불순물 영역(12, 411) 등의 각 부분보다도 입사광(H)이 입사하는 측에 마련되어 있고, n형 불순물 영역(12, 411) 등에 입사하는 입사광(H)을 차광한다(도 46 참조). 또한, 광전변환막(13)의 하방에, 금속으로 형성된 전극(511, 531)을 하부 전극으로서 마련하고 있고, 전극(511, 531)이 n형 불순물 영역(12, 411) 등에 입사하는 입사광(H)을 차광한다(도 46 참조). 즉, 본 실시 형태에서는, 광전변환막(13)과 하부 전극(531)의 조합에 의해, 입사광(H)을 차광하도록 형성되어 있다.
이 때문에, 본 실시 형태에서는, 실시형태5와 마찬가지로, 소형화를 실현 가능함과 함께, 노이즈의 발생을 방지하여 촬상 화상의 화상 품질을 향상시킬 수 있다.
또한, 상기에서는, 광전변환막(13)이 차광 기능을 갖는 경우에 관해 나타냈지만, 이것으로 한정되지 않는다. 광전변환막(13)과 전극(511, 531)을 조합시켜서, n형 불순물 영역(12)에 입사하는 광을 차광하도록 구성하여도 좋다. 즉, 광전변환막(13)과, 하부 전극으로서 기능하는 전극(511, 531)을 포함하는 광전 변환부의 전체로, 차광 기능이 발현되도록, 구성하여도 좋다.
<7. 실시형태7(오프 기판을 이용하는 경우)>
(A) 구성 등
상기한 실시 형태에서는, 주면(主面)이 (100)면인 실리콘 기판을 이용하고 있고, 그 주면에 상기한 화합물 반도체를 에피택셜 성장시켜서, 광전변환막을 형성하는 경우에 관해 나타내고 있다. 즉, {100}기판을 이용하는 경우에 관해 설명하고 있다. 그러나, 이것으로 한정되지 않는다.
이온성이 없는 무극성의 실리콘 기판의 위에, 이온성 원소를 재료로 하여 상기한 화합물 반도체를 에피택셜 성장시킨 경우에는, 역위상 도메인(antiphase domain)이라고 불리는 결함이 발생하는 경우가 있다. 즉, 국소적으로 카티온과 아니온이 역위상이 되어 성장하고, 역위상 도메인이 생긴다.
이 때문에, 실리콘 기판으로서, 오프 기판을 이용하여도 좋다. 오프 기판상에 에피택셜 성장을 시킴에 의해, 역위상 도메인의 발생을 억제 가능하다(예를 들면, Mitsuhisa Kawabe, Hidetoshi Takasugi, Toshio Ueda, and Akira Yokoyama, and Yoshio Bando: Initial Growth Process of GaAs on Si; Division of Crystals Science and Technology, 4th Crystal Engineering Symposium Text(1987. 7. 17) pp. 1-8 참조).
도 47, 도 48, 도 49는, 본 발명에 관한 실시형태7에서, 오프 기판인 실리콘 기판(11k)상에, 광전변환막(13k)을 형성한 때의 원자 배열을 도시하는 도면이다. 도 47, 도 48, 도 49의 각각은, 결정을 <0 -1 1>방향에서 본 단면을 도시하고 있다.
도 47, 도 48, 도 49에서는, 예를 들면, I족 원자는, 구리(Cu) 원자이고, Ⅲ족 원자는, 갈륨(Ga) 원자, 또는, 인듐(In) 원자이고, Ⅵ족 원자는, 유황(S) 원자, 셀렌(Se) 원자 등이다. 도 47, 도 48, 도 49에서, 백색의 사각형의 마크로 표시하고 있는 "I족 또는 Ⅲ족 원자열"은, 지면(紙面)에 수직한 방향에서, I족 원자와 Ⅲ족 원자가 교대로 나열하여 있는 것을 나타내고 있다. 또한, 도 49에서, 흑색의 사각형의 마크로 표시하고 있는 "I족 또는 Ⅲ족 원자의 역위상의 배열"은, "I족 또는 Ⅲ족 원자열"에 대해, I족 원자와 Ⅲ족 원자가 역으로 배치되어 있는 것을 나타내고 있다. 구체적으로는, <0 -1 1>방향에서는, I족 원자(예를 들면, Cu)와 Ⅲ족 원자(예를 들면, In)가 Ⅵ족 원자를 통하여 교대로 배열되어 있지만, 이 위치 관계가, 역으로 되어 있다.
이들의 도면 중, 도 47은, 실리콘 기판(11k)상에서, Ⅵ족 원자로부터 성장이 시작한 경우를 도시하고 있다. 또한, 도 48은, I족 또는 Ⅲ족 원자로부터 성장이 시작한 경우를 도시하고 있다. 도 47, 도 48은, I족 또는 Ⅲ족의 카티온(플러스 이온성 원자)과, Ⅵ족의 아니온(마이너스 이온성 원자) 사이의 역위상 도메인이, 소멸하는 경우를 도시하고 있다. 이에 대해, 도 49는, I족과 Ⅲ족의 원자 사이의 역위상 도메인이, 소멸하는 경우를 도시하고 있다.
도 47, 도 48, 도 49에 도시하는 바와 같이, 본 실시 형태에서는, 예를 들면, 주 표면이 (100)면부터 <011>방향으로 소정의 경사각도(오프각)(θ1)로 경사한 오프 기판을, 실리콘 기판(11k)으로서 이용한다. 즉, {100}기판을 <011>방향으로 오프 한 오프 기판을, 실리콘 기판(11k)으로서 이용한다. 예를 들면, 경사각도(오프각)(θ1)=약 6°의 오프 기판을 이용한다.
오프 기판인 실리콘 기판(11k)상에는, I족 또는 Ⅲ족의 카티온(플러스 이온성 원자)와, Ⅵ족의 아니온(마이너스 이온성 원자)이 규칙적으로 배열되어, 광전변환막(13k)이 형성된다.
이 경우에서는, 영역(B)(1점쇄선으로 구획하는 영역)과 같이, 카티온과 아니온이 국소적으로 역위상이 되어 성장하고, 역위상 도메인이 생기는 경우가 있다.
그러나, 도 47, 도 48, 도 49에 도시하는 바와 같이, 오프 기판의 주표면에 결정 성장시키고 있기 때문에, 역위상 도메인이 생긴 영역(B)이 삼각형 형상으로 닫힌다.
도 50은, 본 발명에 관한 실시형태7에서, 실리콘 기판(11k)상에, 광전변환막(13k)을 형성한 때에, 역위상 도메인이 생긴 영역(B)을 확대하여 도시하는 사시도이다.
도 50에 도시하는 바와 같이, 영역(B)에서는, 단면이 삼각형 형상의 역위상 도메인은, 깊이(奧行) 방향(<0 -1 1>방향)에서 연속적으로 연재되도록 형성되어 있다. 즉, 삼각주(三角柱)를 옆에 쓰러뜨린 형상이 되도록 역위상 도메인이 형성된다.
그리고, 도 47, 도 48, 도 49에 도시한 바와 같이, 영역(B)의 상방에서는, 역위상 도메인이 생기지 않는 영역(A)만이 되도록, 에피택셜 성장이 진행한다.
이 때문에, 본 실시 형태에서는, 역위상 도메인의 발생을 억제 가능하다.
도 47, 도 48, 도 49에서는, 경사각도(θ1)=약 6°의 경우를 나타냈지만, 이것으로 한정되지 않는다. 경사가 조금이라도 있는 것으로, 상술한 바와 같은 삼각형에 닫힘에 의한 작용과 효과가 생긴다. 경사각도(θ1)가 커질수록, 영역(B)은 작아지는데, 경사각도(θ1)가 2°이상으로 한 것이 알맞다. 이와 같이 함으로써, 영역(B)은, 도 47, 도 48에서 3배 정도의 크기로 수속되기 때문에, 충분한 효과를 얻을 수 있게 된다.
예를 들면, 영역(B)의 삼각형의 높이가 약 5㎚가 된다. 현재, 광전변환막으로서 필요한 두께는, 105㎝-1의 흡수 계수에서 약 120㎚ 이상이다(이때 70% 이상의 광을 흡수). 경사각도(θ1)=2°의 경우, 이 영역(B)의 삼각형의 높이는 15㎚ 정도로 수속된다. 이 경우, 역위상 도메인의 결함이 없는 영역이, 최저라도 표면부터 100㎚ 이상 존재하기 때문에, 암전류 저감의 효과가 충분하게 된다.
또한 상한치로서는, 계단형상의 기판 구조를 유지할 수 있을 때까지의 각도가 된다. 구체적으로는 θ1=90°까지가 된다.
(B) 정리
이상과 같이, 본 실시 형태에서는, 다른 실시 형태와 달리, 오프 기판인 실리콘 기판(11k)에, 상기한 화합물 반도체를 에피택셜 성장시킴으로써, 광전변환막(13k)을 형성하고 있다. 이 때문에, 상기한 바와 같으, 역위상 도메인의 발생을 억제 가능하다.
<8. 실시형태8(적층 타입의 경우)>
(A) 구성 등
도 51은, 본 발명에 관한 실시형태8에서, 고체 촬상 장치의 주요부를 도시하는 도면이다.
여기서, 도 51은, 화소(P)의 단면을 모식적으로 도시하고 있다.
도 51에 도시하는 바와 같이, 본 실시 형태에서는, 광전변환막(13)으로서, 적색 광전변환막(13R)과 녹색 광전변환막(13G)과 청색 광전변환막(13B)이 마련되어 있다. 그리고, 적색 광전변환막(13R)과 녹색 광전변환막(13G)과 청색 광전변환막(13B)의 각각에서는, 상부 전극(14R, 14G, 14B)과 하부 전극(53R, 53G, 53B)이 마련되어 있다. 또한, n형 불순물 영역(12)이, 축적부(12R, 12G, 12B)로서, 적색 광전변환막(13R)과 녹색 광전변환막(13G)과 청색 광전변환막(13B)의 각각에 대해 마련되어 있다. 또한, 컬러 필터(CF)가 마련되어 있지 않다. 이 점 및 이에 관련되는 점을 제외하고, 본 실시 형태는, 실시형태6과 마찬가지이다. 이 때문에, 중복되는 부분에 관해서는, 기재를 생략한다.
도 51에 도시하는 바와 같이, 광전변환막(13)은, 적색 광전변환막(13R)과 녹색 광전변환막(13G)과 청색 광전변환막(13B)을 포함하고, 각각이, 실리콘 기판(11)의 표면상에서, 순차적으로, 적층되어 있다.
광전변환막(13) 중, 적색 광전변환막(13R)은, 도 51에 도시하는 바와 같이, 실리콘 기판(11)의 면의 상방에 마련되어 있다. 적색 광전변환막(13R)은, 상방부터 입사하는 입사광(H)중, 적색광을 선택적으로 분광하여 광전변환하도록 구성되어 있다. 즉, 적색 광전변환막(13R)은, 각 부분을 투과한 광 중, 적색의 파장대의 광을 고감도로 수광하여 광전변환하여 전하를 생성하도록 마련되어 있다.
광전변환막(13)중, 녹색 광전변환막(13G)은, 도 51에 도시하는 바와 같이, 실리콘 기판(11)의 면의 상방에서, 적색 광전변환막(13R)을 개재하여 마련되어 있다. 녹색 광전변환막(13G)은, 상방부터 입사하는 입사광(H)중, 녹색광을 선택적으로 분광하여 광전변환하도록 구성되어 있다. 즉, 녹색 광전변환막(13G)은, 각 부분을 투과한 광 중, 녹색의 파장대의 광을 고감도로 수광하여 광전변환하여 전하를 생성하도록 마련되어 있다.
광전변환막(13)중, 청색 광전변환막(13B)은, 도 51에 도시하는 바와 같이, 실리콘 기판(11)의 면의 상방에서, 적색 광전변환막(13R) 및 녹색 광전변환막(13G)을 개재하여 마련되어 있다. 청색 광전변환막(13B)은, 상방부터 입사하는 입사광(H)중, 청색광을 선택적으로 분광하여 광전변환하도록 구성되어 있다. 즉, 청색 광전변환막(13B)은, 각 부분을 투과한 광 중, 청색의 파장대의 광을 고감도로 수광하여 광전변환하여 전하를 생성하도록 마련되어 있다.
그리고, 적색 광전변환막(13R)과 녹색 광전변환막(13G)과 청색 광전변환막(13B)의 각각은, 상부 전극(14R, 14G, 14B)과 하부 전극(53R, 53G, 53B)이 실리콘 기판(11)의 깊이 방향(z)으로 끼우도록 마련되어 있다.
여기서는, 도 51에 도시하는 바와 같이, 상부 전극(14R, 14G, 14B)은, 적색 광전변환막(13R)과 녹색 광전변환막(13G)과 청색 광전변환막(13B)의 각 윗면에 마련되어 있고, 그라운드에 전기적으로 접속되어 있다.
또한, 도 51에 도시하는 바와 같이, 하부 전극(53R, 53G, 53B)은, 적색 광전변환막(13R)과 녹색 광전변환막(13G)과 청색 광전변환막(13B)의 각 하면에 마련되어 있고, 실리콘 기판(11)에서 축적부(12R, 12G, 12B)로서 마련된 n형 불순물 영역(12)에 전기적으로 접속되어 있다.
도시를 생략하고 있지만, 적색 광전변환막(13R)과 녹색 광전변환막(13G)과 청색 광전변환막(13B)의 각각과, 상부 전극(14R, 14G, 14B) 및 하부 전극(53R, 53G, 53B)의 조합의 사이에는, 절연막(도시 생략)이 개재하여 있다.
상기에서, 적색 광전변환막(13R)과 녹색 광전변환막(13G)과 청색 광전변환막(13B)의 각각은, 예를 들면, 유기 재료를 이용하여 형성되어 있다.
도 52는, 본 발명에 관한 실시형태8에서, 적색 광전변환막(13R)과 녹색 광전변환막(13G)과 청색 광전변환막(13B)을 형성할 때에 이용하는 재료의 한 예를 도시하는 도면이다. 도 52에서, A는, 적색 광전변환막(13R)을 형성할 때에 이용하는 재료의 한 예이다. B는, 녹색 광전변환막(13G)을 형성할 때에 이용하는 재료의 한 예이다. C는, 청색 광전변환막(13B)을 형성할 때에 이용하는 재료의 한 예이다.
도 52의 A에 도시하는 바와 같이, 적색 광전변환막(13R)에 관해서는, 예를 들면, ZnPc를 이용하여 형성한다. 도 52의 B에 도시하는 바와 같이, 녹색 광전변환막(13G)에 관해서는, 예를 들면, 퀴나크리돈을 이용하여 형성한다. 도 52의 C에 도시하는 바와 같이, 청색 광전변환막(13B)에 관해서는, 예를 들면, BCzVBi를 이용하여 형성한다. 적색 광전변환막(13R)과 녹색 광전변환막(13G)과 청색 광전변환막(13B)의 각각에 관해서는, 막두께가 100㎚ 이상이 되도록 형성한다.
상부 전극(14R, 14G, 14B)과 하부 전극(53R, 53G, 53B)의 각각은, 투명 전극이고, 광이 투과하도록 구성되어 있다. 예를 들면, 인듐·주석 산화물(ITO) 등의 금속 산화물을, 스패터링법 등의 성막법으로 성막함으로써 형성되어 있다.
이와 같이, 본 실시 형태에서, 고체 촬상 장치는, "광전변환막 적층형"의 이미지 센서로서, 입사광(H)을, 깊이 방향(z)으로, 적색, 녹색, 청색의 각 색의 광으로 분광하여 광전변환하도록 구성되어 있다.
그리고, 이 적층된 복수의 광전변환막(13B, 13G, 13R)의 조합에 의해, 실리콘 기판(11)에 입사하는 입사광(H)을 차광하도록 형성되어 있다.
도 53은, 본 발명에 관한 실시형태8에서, 적색 광전변환막(13R)과 녹색 광전변환막(13G)과 청색 광전변환막(13B)의 특성을 도시하는 도면이다. 도 53에서, A는, 적색 광전변환막(13R)과 녹색 광전변환막(13G)과 청색 광전변환막(13B)의 각각에 관해, 입사광의 파장과, 광전변환 효율과의 관계를 도시하고 있다. B는, 적색 광전변환막(13R)과 녹색 광전변환막(13G)과 청색 광전변환막(13B)의 각각에 관해, 입사광의 파장과, 광투과율과의 관계를 도시하고 있다. 도 53에서는, 1점쇄선이 적색 광전변환막(13R)의 경우를 도시하고, 실선이 녹색 광전변환막(13G)의 경우를 도시하고, 파선이 청색 광전변환막(13B)의 경우를 도시하고 있다.
도 53의 A에 도시하는 바와 같이, 적색 광전변환막(13R)과 녹색 광전변환막(13G)과 청색 광전변환막(13B)을 조합시킨 경우에는, 가시 영역의 전체에 걸쳐서, 높은 광전변환 효율로 광전변환이 실시된다.
이 때문에, 도 53의 B에 도시하는 바와 같이, 적색 광전변환막(13R)과 녹색 광전변환막(13G)과 청색 광전변환막(13B)을 조합시킨 경우에는, 가시 영역의 전체에 걸쳐서, 광투과율이 거의 제로가 되고 낮아진다.
따라서, 광전변환막(13)의 하부에 마련된 축적부(12R, 12G, 12B)에 가시 광선이 입사하지 않고, 광전변환막(13)에서 차광된다. 또한, 적외 영역의 광에 관해서는, 적외선 컷트 필터를 광전변환막(13)의 상방에 마련함으로써, 컷트된다. 그리고, 자외 영역의 광에 관해서는, 자외선 컷트 필터를 광전변환막(13)의 상방에 마련함으로써, 컷트된다.
(B) 정리
이상과 같이, 본 실시 형태에서는, 흡수 스펙트럼이 다른 복수의 광전변환막(13B, 13G, 13R)을 포함하고, 이 복수의 광전변환막(13B, 13G, 13R)이 적층하고 있다. 그리고, 이 적층된 복수의 광전변환막(13B, 13G, 13R)의 조합에 의해, 실리콘 기판(11)에 입사하는 입사광(H)을 차광하도록 형성되어 있다.
이 때문에, 본 실시 형태에서는, n형 불순물 영역(12) 등에 입사하는 입사광(H)을, 복수의 광전변환막(13B, 13G, 13R)에서 차광하기 때문에, 다른 실시 형태와 마찬가지로, 소형화를 실현 가능하고, 노이즈의 발생을 방지하여 촬상 화상의 화상 품질을 향상할 수 있다.
<9. 실시형태9(적층 타입의 경우)>
(A) 구성 등
도 54는, 본 발명에 관한 실시형태9에서, 고체 촬상 장치의 주요부를 도시하는 도면이다.
여기서, 도 54는, 도 45와 마찬가지로, 화소(P)의 단면을 도시하고 있다.
도 54에 도시하는 바와 같이, 본 실시 형태에서는, 광전변환막(13)의 구성이, 실시형태5와 다르다. 이 점을 제외하고, 본 실시 형태는, 실시형태5와 마찬가지이다. 광전변환막(13)은, 실시형태8의 경우와 마찬가지로 구성되어 있다. 이 때문에, 중복되는 부분에 관해서는, 적절히, 기재를 생략한다.
도 54에 도시하는 바와 같이, 광전변환막(13)은, 적색 광전변환막(13R)과 녹색 광전변환막(13G)과 청색 광전변환막(13B)을 포함하고, 각각이, 실리콘 기판(11)의 표면상에서, 순차적으로, 적층되어 있다.
도 54에 도시하는 바와 같이, 적색 광전변환막(13R)은, 실리콘 기판(11)의 면의 상방에 마련되어 있고, 상방부터 입사하는 입사광(H)중, 적색광을 선택적으로 분광하여 광전변환한다. 녹색 광전변환막(13G)은, 실리콘 기판(11)의 면의 상방에서, 적색 광전변환막(13R)을 개재하여 마련되어 있고, 상방부터 입사하는 입사광(H) 중, 녹색광을 선택적으로 분광하여 광전변환한다. 청색 광전변환막(13B)은, 실리콘 기판(11)의 면의 상방에서, 적색 광전변환막(13R) 및 녹색 광전변환막(13G)을 개재하여 마련되어 있고, 상방부터 입사하는 입사광(H)중, 청색광을 선택적으로 분광하여 광전변환한다.
본 실시 형태에서는, 광전변환막(13)의 상방에 컬러 필터(CF)가 마련되어 있다. 이 때문에, 이 컬러 필터(CF)를 투과한 광을, 적색 광전변환막(13R)과 녹색 광전변환막(13G)과 청색 광전변환막(13B)이 수광한다. 예를 들면, 컬러 필터(CF)에서, 적색 필터층(도시 생략)을 투과한 적색광을, 적색 광전변환막(13R)이 수광하고, 광전변환한다. 또한, 컬러 필터(CF)에서, 녹색 필터층(도시 생략)을 투과한 녹색광을, 녹색 광전변환막(13G)이 수광하고, 광전변환한다. 또한, 컬러 필터(CF)에서, 청색 필터층(도시 생략)을 투과한 청색광을, 청색 광전변환막(13B)이 수광하고, 광전변환한다.
상기에서, 적색 광전변환막(13R)과 녹색 광전변환막(13G)과 청색 광전변환막(13B)의 각각은, 실시형태8의 경우와 마찬가지로, 예를 들면, 유기 재료로 형성되어 있다. 이 밖에, 칼코파이라이트계 재료 등의 재료를 이용하여 형성하여도 좋다.
이와 같이, 본 실시 형태에서는, 고체 촬상 장치는, "광전변환막 적층형"의 이미지 센서로서, 입사광(H)을, 깊이 방향(z)으로, 적색, 녹색, 청색의 각 색의 광으로 분광하여 광전변환하도록 구성되어 있다.
그리고, 이 적층된 복수의 광전변환막(13B, 13G, 13R)의 조합에 의해, 실리콘 기판(11)에 입사하는 입사광(H)을 차광하도록 형성되어 있다.
도 55는, 본 발명에 관한 실시형태9에서, 적색 광전변환막(13R)과 녹색 광전변환막(13G)과 청색 광전변환막(13B)의 특성을 도시하는 도면이다. 도 55에서는, 적색 광전변환막(13R)과 녹색 광전변환막(13G)과 청색 광전변환막(13B)의 각각에 관해, 입사광의 파장과, 광흡수 계수와의 관계를 도시하고 있다. 도 55에서는, 1점쇄선이 적색 광전변환막(13R)의 경우를 도시하고, 실선이 녹색 광전변환막(13G)의 경우를 도시하고, 파선이 청색 광전변환막(13B)의 경우를 도시하고 있다.
도 55에 도시하는 바와 같이, 적색 광전변환막(13R)과 녹색 광전변환막(13G)과 청색 광전변환막(13B)을 조합시킨 경우에는, 가시 영역의 전체에 걸쳐서 광이 흡수된다. 따라서, 광전변환막(13)의 하부에 마련된 n형 불순물 영역(12)에 가시 광선이 입사하지 않고, 광전변환막(13)에서 차광된다.
특히, 본 실시 형태에서는, 컬러 필터(CF)를 투과한 광을, 적색 광전변환막(13R)과 녹색 광전변환막(13G)과 청색 광전변환막(13B)이 흡수하기 때문에, 효과적으로 차광이 행해진다.
(B) 정리
이상과 같이, 본 실시 형태에서는, 흡수 스펙트럼이 다른 복수의 광전변환막(13B, 13G, 13R)을 포함하고, 이 복수의 광전변환막(13B, 13G, 13R)이 적층하고 있다. 그리고, 이 적층된 복수의 광전변환막(13B, 13G, 13R)의 조합에 의해, 실리콘 기판(11)에 입사하는 입사광(H)을 차광하도록 형성되어 있다.
이 때문에, 본 실시 형태에서는, n형 불순물 영역(12) 등에 입사하는 입사광(H)을, 복수의 광전변환막(13B, 13G, 13R)에서 차광하기 때문에, 다른 실시 형태와 마찬가지로, 소형화를 실현 가능하고, 노이즈의 발생을 방지하여 촬상 화상의 화상 품질을 향상할 수 있다.
<10. 실시형태10(적층 타입의 경우)>
(A) 구성 등
도 56은, 본 발명에 관한 실시형태10에서, 고체 촬상 장치의 주요부를 도시하는 도면이다.
여기서, 도 56은, 도 46과 마찬가지로, 화소(P)의 단면을 도시하고 있다.
도 56에 도시하는 바와 같이, 본 실시 형태에서는, 광전변환막(13)의 구성이, 실시형태6과 다르다. 이 점을 제외하고, 본 실시 형태는, 실시형태6과 마찬가지이다. 광전변환막(13)은, 실시형태9의 경우와 마찬가지로 구성되어 있다. 이 때문에, 중복되는 부분에 관해서는, 적절히, 기재를 생략한다.
도 56에 도시하는 바와 같이, 본 실시 형태에서는, 실시형태6과 마찬가지로, 실리콘 기판(11)에 게이트 MOS(41) 등의 각 부분이 마련된 윗면(표면)으로부터 입사하는 입사광(H)을, 광전변환막(13)이 수광하도록 구성되어 있다. 즉, 본 실시 형태의 고체 촬상 장치는, "표면 조사형 CMOS 이미지 센서"이다.
또한, 도 56에 도시하는 바와 같이, 광전변환막(13)은, 실시형태9와 마찬가지로, 적색 광전변환막(13R)과 녹색 광전변환막(13G)과 청색 광전변환막(13B)을 포함하고, 각각이, 실리콘 기판(11)의 표면상에서, 순차적으로, 적층되어 있다(도 54 참조).
즉, 본 실시 형태에서는, 고체 촬상 장치는, "광전변환막 적층형"의 이미지 센서로서, 입사광(H)을, 깊이 방향(z)으로, 적색, 녹색, 청색의 각 색의 광으로 분광하여 광전변환하도록 구성되어 있다.
그리고, 실시형태9와 마찬가지로, 이 적층된 복수의 광전변환막(13B, 13G, 13R)의 조합에 의해, 실리콘 기판(11)에 입사하는 입사광(H)을 차광하도록 형성되어 있다.
이 때문에, 적색 광전변환막(13R)과 녹색 광전변환막(13G)과 청색 광전변환막(13B)을 조합시킨 경우에는, 가시 영역의 전체에 걸쳐서 광이 흡수된다. 따라서, 광전변환막(13)의 하부에 마련된 n형 불순물 영역(12)에 가시 광선이 입사하지 않고, 광전변환막(13)에서 차광된다.
(B) 정리
이상과 같이, 본 실시 형태에서는, 실시형태9와 마찬가지로, 흡수 스펙트럼이 다른 복수의 광전변환막(13B, 13G, 13R)을 포함하고, 이 복수의 광전변환막(13B, 13G, 13R)이 적층하고 있다. 그리고, 이 적층된 복수의 광전변환막(13B, 13G, 13R)의 조합에 의해, 실리콘 기판(11)에 입사하는 입사광(H)을 차광하도록 형성되어 있다.
이 때문에, 본 실시 형태에서는, n형 불순물 영역(12) 등에 입사하는 입사광(H)을, 복수의 광전변환막(13B, 13G, 13R)에서 차광하기 때문에, 다른 실시 형태와 마찬가지로, 소형화를 실현 가능하고, 노이즈의 발생을 방지하여 촬상 화상의 화상 품질을 향상할 수 있다.
<11. 실시형태11>
(A) 구성 등
도 57은, 본 발명에 관한 실시형태11에서, 고체 촬상 장치의 주요부를 도시하는 도면이다.
여기서, 도 57은, 도 45와 마찬가지로, 화소(P)의 단면을 도시하고 있다.
도 57에 도시하는 바와 같이, 본 실시 형태에서는, 광전변환막(13)의 구성이, 실시형태5와 다르다. 이 점을 제외하고, 본 실시 형태는, 실시형태5와 마찬가지이다. 중복되는 부분에 관해서는, 적절히, 기재를 생략한다.
도 57에 도시하는 바와 같이, 광전변환막(13)은, 적색 광전변환막(13R)과 녹색 광전변환막(13G)을 포함하고, 각각이, 실리콘 기판(11)의 표면에 따라 나열하도록 마련되어 있다. 도 57에서는 도시하지 않지만, 광전변환막(13)은, 적색 광전변환막(13R), 녹색 광전변환막(13G) 외에, 청색 광전변환막(13B)을 또한 포함하고, 적색 광전변환막(13R)과 녹색 광전변환막(13G)에 대해 나열하도록 마련되어 있다.
본 실시 형태에서는, 광전변환막(13)은, 적색 광전변환막(13R), 녹색 광전변환막(13G), 청색 광전변환막(13B)과, 적색 필터층(CFR), 녹색 필터층(CFG), 청색 필터층(CFB)의 조합에 의해, 입사광(H)을 차광하도록 형성되어 있다.
구체적으로는, 도 57에 도시하는 바와 같이, 적색 광전변환막(13R)의 윗면에는, 컬러 필터(CF)로서 적색 필터층(CFR)이 마련되어 있고, 적색 필터층(CFR)을 투과한 적색광이, 적색 광전변환막(13R)에 입사한다.
또한, 도 57에 도시하는 바와 같이, 녹색 광전변환막(13G)의 윗면에는, 컬러 필터(CF)로서 녹색 필터층(CFG)이 마련되어 있고, 녹색 필터층(CFG)을 투과한 녹색광이, 녹색 광전변환막(13G)에 입사한다.
도 57에서는 도시하지 않지만, 청색 광전변환막(13B)의 윗면에는, 컬러 필터(CF)로서 청색 필터층(CFB)이 마련되어 있고, 청색 필터층(CFB)을 투과한 청색광이, 청색 광전변환막(13B)에 입사한다.
이와 같이, 컬러 필터(CF)를 구성하는 적색 필터층(CFR), 녹색 필터층(CFG), 청색 필터층(CFB)과 마찬가지로, 베이어 배열로, 적색 광전변환막(13R)과 녹색 광전변환막(13G)과 청색 광전변환막(13B)이 배열되어 있다.
도 58은, 본 발명에 관한 실시형태11에서, 녹색 광전변환막(13G)과 녹색 필터층(CFG)의 특성을 도시하는 도면이다. 도 58에서는, 녹색 광전변환막(13G)과 녹색 필터층(CFG)의 각각에 관해, 입사광의 파장과, 광흡수 계수와의 관계를 도시하고 있다. 도 58에서는, 실선이 녹색 광전변환막(13G)의 경우를 도시하고, 파선이 녹색 필터층(CFG)의 경우를 도시하고 있다.
도 58에 도시하는 바와 같이, 녹색 광전변환막(13G)에서는, 녹색에 대응하는 파장 영역의 광에 관해, 흡수 계수가 높다. 이에 대해, 녹색 필터층(CFG)에서는, 녹색에 대응하는 파장 영역 이외의 가시 영역의 광에 관해, 흡수 계수가 높다.
이 때문에, 도 58에 도시하는 바와 같이, 녹색 광전변환막(13G)과 녹색 필터층(CFG)을 조합시킨 경우에는, 가시 영역의 전체에 걸쳐서 광이 흡수된다. 따라서, 녹색 광전변환막(13G)의 하부에 마련된 n형 불순물 영역(12)에 가시 광선이 입사하지 않고, 광전변환막(13)에서 차광된다.
녹색 광전변환막(13G)과 녹색 필터층(CFG)을 조합의 경우와 마찬가지로, 적색 광전변환막(13R)과 적색 필터층(CFR)을 조합시킨 경우에도, 가시 영역의 전체에 걸쳐서 광이 흡수된다. 따라서, 적색 광전변환막(13R)의 하부에 마련된 n형 불순물 영역(12)에 가시 광선이 입사하지 않고, 광전변환막(13)에서 차광된다.
마찬가지로, 청색 광전변환막(13B)과 청색 필터층(CFB)을 조합시킨 경우에도, 가시 영역의 전체에 걸쳐서 광이 흡수된다. 따라서, 청색 광전변환막(13B)의 하부에 마련된 n형 불순물 영역(12)에 가시 광선이 입사하지 않고, 광전변환막(13)에서 차광된다.
(B) 정리
이상과 같이, 본 실시 형태에서는, 광전변환막(13)은, 적색 광전변환막(13R), 녹색 광전변환막(13G), 청색 광전변환막(13B)과, 적색 필터층(CFR), 녹색 필터층(CFG), 청색 필터층(CFB)의 조합에 의해, 입사광(H)을 차광하도록 형성되어 있다.
이 때문에, 본 실시 형태에서는, n형 불순물 영역(12) 등에 입사하는 입사광(H)을 광전변환막(13)에서 차광하기 때문에, 다른 실시 형태와 마찬가지로, 소형화를 실현 가능하고, 노이즈의 발생을 방지하여 촬상 화상의 화상 품질을 향상할 수 있다.
<12. 실시형태12>
(A) 구성 등
도 59는, 본 발명에 관한 실시형태12에서, 고체 촬상 장치의 주요부를 도시하는 도면이다.
여기서, 도 59는, 도 46과 마찬가지로, 화소(P)의 단면을 도시하고 있다.
도 59에 도시하는 바와 같이, 본 실시 형태에서는, 광전변환막(13)의 구성이, 실시형태6과 다르다. 이 점을 제외하고, 본 실시 형태는, 실시형태6과 마찬가지이다. 광전변환막(13)은, 실시형태11의 경우와 마찬가지로 구성되어 있다. 이 때문에, 중복되는 부분에 관해서는, 적절히, 기재를 생략한다.
도 59에 도시하는 바와 같이, 본 실시 형태에서는, 실시형태6과 마찬가지로, 실리콘 기판(11)에 게이트 MOS(41) 등의 각 부분이 마련된 윗면(표면)으로부터 입사하는 입사광(H)을, 광전변환막(13)이 수광하도록 구성되어 있다. 즉, 본 실시 형태의 고체 촬상 장치는, "표면 조사형 CMOS 이미지 센서"이다.
또한, 도 59에 도시하는 바와 같이, 광전변환막(13)은, 실시형태11의 경우와 마찬가지로, 적색 광전변환막(13R)과 녹색 광전변환막(13G)을 포함하고, 각각이, 실리콘 기판(11)의 표면에 따라 나열하도록 마련되어 있다. 도 59에서는 도시하지 않지만, 광전변환막(13)은, 적색 광전변환막(13R), 녹색 광전변환막(13G) 외에, 청색 광전변환막(13B)을 또한 포함하고, 적색 광전변환막(13R)과 녹색 광전변환막(13G)에 대해 나열하도록 마련되어 있다.
광전변환막(13)은, 실시형태11의 경우와 마찬가지로, 적색 광전변환막(13R), 녹색 광전변환막(13G), 청색 광전변환막(13B)과, 적색 필터층(CFR), 녹색 필터층(CFG), 청색 필터층(CFB)의 조합에 의해, 입사광(H)을 차광하도록 형성되어 있다.
즉, 컬러 필터(CF)를 구성하는 적색 필터층(CFR), 녹색 필터층(CFG), 청색 필터층(CFB)과 마찬가지로, 베이어 배열로, 적색 광전변환막(13R)과 녹색 광전변환막(13G)과 청색 광전변환막(13B)이 배열되어 있다.
(B) 정리
이상과 같이, 본 실시 형태에서는, 광전변환막(13)은, 적색 광전변환막(13R), 녹색 광전변환막(13G), 청색 광전변환막(13B)과, 적색 필터층(CFR), 녹색 필터층(CFG), 청색 필터층(CFB)의 조합에 의해, 입사광(H)을 차광하도록 형성되어 있다.
이 때문에, 본 실시 형태에서는, n형 불순물 영역(12) 등에 입사하는 입사광(H)을 광전변환막(13)에서 차광하기 때문에, 다른 실시 형태와 마찬가지로, 소형화를 실현 가능하고, 노이즈의 발생을 방지하여 촬상 화상의 화상 품질을 향상할 수 있다.
<13. 기타>
본 발명의 실시에 즈음하여서는, 상기한 실시 형태로 한정되는 것이 아니고, 여러가지의 변형예를 채용할 수 있다.
상기한 실시 형태에서는, 카메라에 본 발명을 적용하는 경우에 관해 설명하였지만, 이것으로 한정되지 않는다. 스캐너나 카피기 등과 같이, 고체 촬상 장치를 구비하는 다른 전자 기기에, 본 발명을 적용하여도 좋다.
또한, 상기한 실시 형태에서는, 고체 촬상 장치가 CMOS 이미지 센서인 경우에 관해 설명하였지만, 이것으로 한정되지 않는다. 필요하다면, CMOS 이미지 센서 외에, CCD형 이미지 센서의 경우에, 본 발명을 적용하여도 좋다.
상기한 실시 형태에서는, 하나의 광전 변환부에 대해, 판독 회로를 하나씩 마련하는 경우에 관해 설명하였지만, 이것으로 한정되지 않는다. 예를 들면, 복수의 광전 변환부에 대해, 판독 회로를 하나씩 마련하는 경우에 적용하여도 좋다. 즉, 복수 화소에서 트랜지스터를 공유하여, 트랜지스터 수를 줄여도 좋다. 이에 의해, 더한층의 미세 화소가 가능해진다.
또한, 상기한 실시 형태에서는, 제 1 도전형(예를 들면, p형)의 실리콘 기판에, 제 2 도전형(예를 들면, n형)의 불순물 영역을 형성하는 경우에 관해 예시하였지만(도 3 등을 참조), 이것으로 한정되지 않는다. 제 2 도전형(예를 들면, n형)의 실리콘 기판에, 제 1 도전형(예를 들면, p형)의 웰을 형성하고, 그 웰에 제 2 도전형(예를 들면, n형)의 불순물 영역을 형성하도록 구성하여도 좋다.
상기한 실시 형태에서는, "전자"를 신호로서 판독하는 경우에 관해 나타냈지만, 이것으로 한정되지 않는다. "정공"을 신호로서 판독하도록 구성하여도 좋다. 이 경우에는, 각 실시 형태에서 나타낸 각 부분의 도전형을, 역으로 함으로써, "정공"을 신호로서 판독할 수 있다.
또한, 일본 특개2009-268083호 공보 등의 문헌에 기재된 구조나 동작을, 적절히, 적용하여도 좋다. 예를 들면, 일본 특개2009-268083호 공보의 도 45에 도시되어 있는 바와 같이, PD 리셋 트랜지스터(M11)(본원의 도 12 등을 참조)를 마련하지 않은 경우에, 본 발명을 적용하여도 좋다. 구체적으로는, 우선, 전하 배출 동작을 모든 화소(P)에 관해 동시에 실행하고, 동시에 노광을 시작한다. 이에 의해, 발생한 광전하가 n형 불순물 영역(12)(본원의 도 12 등을 참조)에 축적된다. 그리고, 모든 화소(P)에 관해 동시에 게이트 MOS(41)를 ON으로 하여, 그 축적된 광전하를 n형 불순물 영역(411)에 전송한다. 그리고, 리셋 트랜지스터를 ON으로 하여, FD로서 기능하는 n형 불순물 영역(421)의 전하를 배출한다. 그리고, 그 n형 불순물 영역(421)으로부터 리셋 레벨의 신호를, 증폭 트랜지스터를 통하여 판독한다(P기간). 다음에, 게이트 MOS(42)를 온으로 하여, 그 전하를 FD로서 기능하는 n형 불순물 영역(421)에 전송한다. 그리고, FD의 전하(Qpd)에 응한 신호 레벨(Vpd)을, 증폭 트랜지스터를 통하여 판독한다(D기간). 상관 이중 샘플링(CDS) 처리의 실시에 의해, 리셋 레벨(Vrst)과 신호 레벨(Vpd)의 사이에서 차분(差分)함으로써, 신호 레벨(Vpd)에 포함되는 노이즈가 제거된다. 이 때, 신호 레벨에 포함되는 리셋 노이즈는, 리셋 레벨의 판독으로 판독된 리셋 노이즈와 일치하기 때문에, kTC 노이즈도 포함한 노이즈 저감 처리가 가능해진다.
또한, 통상의 CDS 구동 외에, DDS 구동으로 동작을 실시하여도 좋다. 특히, 유기 광전변환막 등을 이용한 경우와 같이, 광전 변환부가 HAD 구조가 아닌 경우에는, 신호 전하의 축적을 실시 후에, FD를 리셋한 편이, 노이즈의 발생을 억제 가능하기 때문에, 알맞다. 즉, 신호 레벨의 판독 후에 리셋 레벨을 판독하는 구동을 실시함으로써, 리셋시의 랜덤 노이즈나 면내 얼룩을 저감하여서, 리셋 동작시의 잔상 현상에 의한 화질 열화를 저감할 수 있다.
기타, 상기한 각 실시 형태에 관해, 적절히, 조합하여도 좋다.
당업자라면, 하기의 특허청구범위 또는 그 등가의 범위 내에서, 설계상의 필요 또는 다른 요인에 따라, 상기 실시 형태에 대한 여러 가지 수정예, 조합예, 부분 조합예, 및 변경예를 실시할 수 있을 것이다.
당업자에 의해 변형예와 변경예가 제안될 수 있지만, 본 발명자는, 본원에 의해 보호되는 모든 권리 범위 내에서, 모든 변형예와 변경예를 포괄할 것을 의도한다.
1 : 고체 촬상 장치 3 : 수직 구동 회로
4 : 칼럼 회로 5 : 수평 구동 회로
7 : 외부 출력 회로 7a : AGC 회로
7b : ADC 회로 8 : 타이밍 제너레이터
11 : 실리콘 기판 11k : 실리콘 기판
12 : n형 불순물 영역 13 : 광전변환막
13B : 청색 광전변환막 13G : 녹색 광전변환막
13R : 적색 광전변환막 13k : 광전변환막
14 : 투명 전극 14R : 상부 전극
14p : p+층 15 : 제어 게이트
27 : 수직 신호선 40 : 카메라
42 : 광학계 43 : 제어부
44 : 신호 처리 회로 511, 531 : 전극
51 : 판독 회로 52 : 콘택트
53R : 하부 전극 54 : 절연층
80 : 절연막 101 : 실리콘 기판
101J : 실리콘 기판 111 : 배선층
411 : n형 불순물 영역 412 : n형 불순물 영역
421 : n형 불순물 영역 CF : 컬러 필터
CFB : 청색 필터층 CFG : 녹색 필터층
CFR : 적색 필터층 FD : 플로팅 디퓨전
H11 : PD 리셋선 H12 : FD 리셋선
H31 : 선택선 H41 : 판독선
H42 : 판독선 H43 : 판독선
IT : 중간층 M11 : PD 리셋 트랜지스터
M12 : FD 리셋 트랜지스터 M21 : 증폭 트랜지스터
M31 : 선택 트랜지스터 ML : 온 칩 렌즈
P : 화소 PA : 촬상 영역
PB : 화소 분리부 PBc : 화소 분리부
PR : 레지스트 패턴 PS : 촬상면
SA : 주변 영역

Claims (18)

  1. 제1의 전하 축적 영역을 형성하는 제1의 불순물 영역 및, 제2의 전하 축적 영역을 형성하는 제2의 불순물 영역을 포함하는 기판;
    상기 기판의 제1의 면에 인접하며, 입사광을 전기 신호로 변환함에 의해 전기 신호를 생성하도록 구성되는 광전 변환막; 및
    상기 기판의 상기 제1의 면에 대해 반대쪽의 상기 기판의 제2의 면에 형성된 판독 회로를 포함하고,
    상기 판독 회로는, 상기 전기 신호를 판독하도록 구성되고,
    상기 판독 회로는, 플로팅 디퓨전을 포함하고,
    상기 광전 변환막은 상기 제1의 불순물 영역 위에 배치되며, 투명하지 않은 재료를 포함하고,
    상기 제1의 전하 축적 영역은 상기 전기 신호를 축적하도록 구성되고,
    상기 제1의 불순물 영역은 상기 광전 변환막에 직접 접하여 있고,
    상기 제2의 전하 축적 영역은, 상기 제1의 전하 축적 영역에 의해 축적되며 상기 제1의 전하 축적 영역으로부터 상기 제2의 전하 축적 영역에 전송된 상기 전기 신호를 축적하도록 구성되고,
    상기 플로팅 디퓨전은, 상기 제2의 전하 축적 영역에 의해 축적되며 상기 제2의 전하 축적 영역으로부터 상기 플로팅 디퓨전에 전송된 상기 전기 신호를 축적하도록 구성되고,
    상기 기판의 제2의 면의 상기 제1의 불순물 영역이 마련된 부분을 피복하는 제어 게이트를 더 구비하는 것을 특징으로 하는 고체 촬상 장치.
  2. 제1항에 있어서,
    상기 재료는 칼코파이라이트 구조를 갖는 화합물 반도체를 포함하는 것을 특징으로 하는 고체 촬상 장치.
  3. 제1항에 있어서,
    상기 제1의 전하 축적 영역은 상기 기판 내에 형성된 제1의 도전형의 영역을 포함하고, 상기 제1의 도전형의 영역은 상기 광전 변환막에 의해 생성된 신호 전하를 축적하도록 구성되는 것을 특징으로 하는 고체 촬상 장치.
  4. 제1항에 있어서,
    상기 기판 상에 형성된 투명 전극을 더 포함하고,
    상기 광전 변환막은 상기 투명 전극과 상기 기판 사이에 있는 것을 특징으로 하는 고체 촬상 장치.
  5. 제1항에 있어서,
    상기 광전 변환막은 상기 판독 회로로부터의 입사광을 차단하는데 효과적인 것을 특징으로 하는 고체 촬상 장치.
  6. 제1항에 있어서,
    상기 광전 변환막은 복수의 전하 축적 영역 위에 놓여 있는 것을 특징으로 하는 고체 촬상 장치.
  7. 제1항에 있어서,
    상기 고체 촬상 장치는 이면 조사형 이미지 센서인 것을 특징으로 하는 고체 촬상 장치.
  8. 고체 촬상 장치와,
    상기 고체 촬상 장치의 출력을 처리하는 신호 처리 유닛을 포함하고,
    상기 고체 촬상 장치는,
    제1의 전하 축적 영역을 형성하는 제1의 불순물 영역 및, 제2의 전하 축적 영역을 형성하는 제2의 불순물 영역을 포함하는 기판;
    상기 기판의 제1의 면에 인접하며, 입사광을 전기 신호로 변환함에 의해 전기 신호를 생성하도록 구성되는 광전 변환막; 및
    상기 기판의 상기 제1의 면에 대해 반대쪽의 상기 기판의 제2의 면에 형성된 판독 회로를 포함하고,
    상기 판독 회로는, 상기 전기 신호를 판독하도록 구성되고,
    상기 판독 회로는, 플로팅 디퓨전을 포함하고,
    상기 광전 변환막은 상기 제1의 불순물 영역 위에 배치되며, 투명하지 않은 재료를 포함하고,
    상기 제1의 전하 축적 영역은 상기 전기 신호를 축적하도록 구성되고,
    상기 제1의 불순물 영역은 상기 광전 변환막에 직접 접하여 있고,
    상기 제2의 전하 축적 영역은, 상기 제1의 전하 축적 영역에 의해 축적되며 상기 제1의 전하 축적 영역으로부터 상기 제2의 전하 축적 영역에 전송된 상기 전기 신호를 축적하도록 구성되고,
    상기 플로팅 디퓨전은, 상기 제2의 전하 축적 영역에 의해 축적되며 상기 제2의 전하 축적 영역으로부터 상기 플로팅 디퓨전에 전송된 상기 전기 신호를 축적하도록 구성되고,
    상기 기판의 제2의 면의 상기 제1의 불순물 영역이 마련된 부분을 피복하는 제어 게이트를 더 구비하는 것을 특징으로 하는 전자 기기.
  9. 제8항에 있어서,
    상기 재료는 칼코파이라이트 구조를 갖는 화합물 반도체 또는 실리사이드를 포하하는 것을 특징으로 하는 전자 기기.
  10. 제8항에 있어서,
    상기 광전 변환막은 복수의 전하 축적 영역 위에 놓여 있는 것을 특징으로 하는 전자 기기.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
KR1020110056114A 2010-06-18 2011-06-10 고체 촬상 장치 및 전자 기기 KR101947173B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2010-139689 2010-06-18
JP2010139689A JP5585232B2 (ja) 2010-06-18 2010-06-18 固体撮像装置、電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020190011760A Division KR102091966B1 (ko) 2010-06-18 2019-01-30 고체 촬상 장치 및 전자 기기

Publications (2)

Publication Number Publication Date
KR20110138159A KR20110138159A (ko) 2011-12-26
KR101947173B1 true KR101947173B1 (ko) 2019-02-12

Family

ID=44763702

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020110056114A KR101947173B1 (ko) 2010-06-18 2011-06-10 고체 촬상 장치 및 전자 기기
KR1020190011760A KR102091966B1 (ko) 2010-06-18 2019-01-30 고체 촬상 장치 및 전자 기기
KR1020200031212A KR102237320B1 (ko) 2010-06-18 2020-03-13 고체 촬상 장치 및 전자 기기
KR1020210041979A KR102383187B1 (ko) 2010-06-18 2021-03-31 고체 촬상 장치 및 전자 기기

Family Applications After (3)

Application Number Title Priority Date Filing Date
KR1020190011760A KR102091966B1 (ko) 2010-06-18 2019-01-30 고체 촬상 장치 및 전자 기기
KR1020200031212A KR102237320B1 (ko) 2010-06-18 2020-03-13 고체 촬상 장치 및 전자 기기
KR1020210041979A KR102383187B1 (ko) 2010-06-18 2021-03-31 고체 촬상 장치 및 전자 기기

Country Status (6)

Country Link
US (4) US9570495B2 (ko)
EP (2) EP2398054B1 (ko)
JP (1) JP5585232B2 (ko)
KR (4) KR101947173B1 (ko)
CN (1) CN102290424B (ko)
TW (1) TWI601275B (ko)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4984634B2 (ja) * 2005-07-21 2012-07-25 ソニー株式会社 物理情報取得方法および物理情報取得装置
JP6026102B2 (ja) * 2011-12-07 2016-11-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
JPWO2013111637A1 (ja) * 2012-01-23 2015-05-11 ソニー株式会社 固体撮像装置、及び、固体撮像装置の製造方法、電子機器
JP2014011304A (ja) 2012-06-29 2014-01-20 Toshiba Corp 固体撮像装置
JP2015228388A (ja) * 2012-09-25 2015-12-17 ソニー株式会社 固体撮像装置、電子機器
JP2014127519A (ja) 2012-12-25 2014-07-07 Sony Corp 固体撮像素子、及び、電子機器
JP5925713B2 (ja) * 2013-02-26 2016-05-25 株式会社東芝 固体撮像装置
US11322533B2 (en) 2013-03-14 2022-05-03 Sony Semiconductor Solutions Corporation Solid state image sensor tolerant to misalignment and having a high photoelectric conversion efficiency
JP2014203961A (ja) * 2013-04-04 2014-10-27 ソニー株式会社 固体撮像装置およびその製造方法、ならびに電子機器
JP2015012059A (ja) * 2013-06-27 2015-01-19 ソニー株式会社 固体撮像素子及びその製造方法、並びに撮像装置
JP6260139B2 (ja) 2013-08-15 2018-01-17 ソニー株式会社 撮像素子および撮像装置
JP6186205B2 (ja) * 2013-08-15 2017-08-23 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置
CN103442185B (zh) * 2013-09-02 2018-06-22 上海集成电路研发中心有限公司 一种cmos图像像素阵列
US9191637B2 (en) 2013-09-10 2015-11-17 Kabushiki Kaisha Toshiba Solid-state imaging apparatus
KR20150055663A (ko) 2013-11-13 2015-05-22 에스케이하이닉스 주식회사 이미지센서 및 그의 제조 방법
TWI709235B (zh) 2013-11-29 2020-11-01 日商索尼半導體解決方案公司 固體攝像元件、其製造方法及電子機器
JP2015106621A (ja) * 2013-11-29 2015-06-08 ソニー株式会社 固体撮像素子および製造方法、並びに電子機器
JP2015119018A (ja) * 2013-12-18 2015-06-25 ソニー株式会社 固体撮像素子および電子機器
JP2015153962A (ja) 2014-02-18 2015-08-24 ソニー株式会社 固体撮像素子および製造方法、並びに電子機器
JP6451059B2 (ja) * 2014-02-28 2019-01-16 セイコーエプソン株式会社 光電変換装置、光電変換装置の製造方法及び電子機器
TWI676280B (zh) * 2014-04-18 2019-11-01 日商新力股份有限公司 固體攝像裝置及具備其之電子機器
KR102282493B1 (ko) * 2014-08-12 2021-07-26 삼성전자주식회사 이미지 센서 및 이를 포함하는 전자 장치
TWI700824B (zh) 2015-02-09 2020-08-01 日商索尼半導體解決方案公司 攝像元件及電子裝置
CN114420712A (zh) 2015-04-14 2022-04-29 索尼公司 光检测装置
US10541260B2 (en) * 2015-06-05 2020-01-21 Canon Kabushiki Kaisha Organic photoelectric conversion element, optical area sensor, imaging device, and imaging apparatus
JP6530664B2 (ja) * 2015-07-22 2019-06-12 ソニーセミコンダクタソリューションズ株式会社 撮像装置及びその製造方法
CN105979177A (zh) * 2016-04-29 2016-09-28 努比亚技术有限公司 一种实现全局曝光的cmos装置及其终端、曝光控制方法
JP2018037479A (ja) * 2016-08-30 2018-03-08 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および電子装置
WO2018173754A1 (ja) * 2017-03-24 2018-09-27 ソニーセミコンダクタソリューションズ株式会社 積層型撮像素子及び固体撮像装置
EP3716618B1 (en) 2017-11-22 2023-08-09 Sony Semiconductor Solutions Corporation Solid-state imaging element and electronic device
JP6540780B2 (ja) * 2017-12-12 2019-07-10 ソニー株式会社 撮像素子および撮像装置
KR102666282B1 (ko) * 2017-12-12 2024-05-14 르파운드리 에스.알.엘. 가시광선 및 자외선 검출을 위한 반도체 광학 센서 및 그 제조 공정
JP6693537B2 (ja) * 2018-04-20 2020-05-13 ソニー株式会社 撮像素子および撮像装置
CN112514074A (zh) * 2018-07-31 2021-03-16 索尼半导体解决方案公司 摄像元件和摄像装置
JP7176917B2 (ja) * 2018-10-02 2022-11-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び撮像装置
US11152421B2 (en) * 2018-11-06 2021-10-19 Omnivision Technologies, Inc. Small-pitch image sensor
KR102611171B1 (ko) * 2018-12-28 2023-12-08 에스케이하이닉스 주식회사 수직 판형 캐패시터 및 이를 포함하는 이미지 센싱 장치
JPWO2021095494A1 (ko) * 2019-11-15 2021-05-20
CN111479209B (zh) * 2020-03-16 2021-06-25 东莞市古川胶带有限公司 一种扬声器振膜复合材料
CN115552609A (zh) * 2020-06-24 2022-12-30 索尼半导体解决方案公司 半导体装置和电子装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008093834A1 (ja) * 2007-02-02 2008-08-07 Rohm Co., Ltd. 固体撮像装置およびその製造方法
JP2010092988A (ja) * 2008-10-06 2010-04-22 Toshiba Corp 半導体基板およびその製造方法、固体撮像装置の製造方法

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5213984A (en) * 1975-07-23 1977-02-02 Kataoka Kikai Seisakusho:Kk Method and device for packing the end of rolls
JPS6118183A (ja) * 1984-07-04 1986-01-27 Fuji Photo Film Co Ltd 固体光検出デバイス
JPH07118527B2 (ja) * 1990-10-18 1995-12-18 富士ゼロックス株式会社 イメージセンサの製造方法
JPH08139997A (ja) * 1994-11-08 1996-05-31 Nikon Corp 冷却固体撮像装置システム
JP4123415B2 (ja) * 2002-05-20 2008-07-23 ソニー株式会社 固体撮像装置
JP4304927B2 (ja) 2002-07-16 2009-07-29 ソニー株式会社 固体撮像素子及びその製造方法
US7038288B2 (en) * 2002-09-25 2006-05-02 Microsemi Corporation Front side illuminated photodiode with backside bump
JP4470364B2 (ja) 2002-10-17 2010-06-02 ソニー株式会社 固体撮像素子及びカメラ装置
DE10318440B3 (de) * 2003-04-15 2005-02-03 Hahn-Meitner-Institut Berlin Gmbh Elektrochemisches Verfahren zur direkten nanostrukturierbaren Materialabscheidung auf einem Substrat und mit dem Verfahren hergestelltes Halbleiterbauelement
JP4046067B2 (ja) * 2003-11-04 2008-02-13 ソニー株式会社 固体撮像素子の製造方法
US20050205879A1 (en) * 2004-03-17 2005-09-22 Fuji Photo Film Co., Ltd. Photoelectric converting film stack type solid-state image pickup device
JP4751576B2 (ja) * 2004-03-18 2011-08-17 富士フイルム株式会社 光電変換膜積層型固体撮像装置
JP2005268479A (ja) * 2004-03-18 2005-09-29 Fuji Film Microdevices Co Ltd 光電変換膜積層型固体撮像装置
JP4379295B2 (ja) * 2004-10-26 2009-12-09 ソニー株式会社 半導体イメージセンサー・モジュール及びその製造方法
JP5369362B2 (ja) * 2005-03-01 2013-12-18 ソニー株式会社 物理情報取得装置およびその製造方法
TW201101476A (en) * 2005-06-02 2011-01-01 Sony Corp Semiconductor image sensor module and method of manufacturing the same
JP4911445B2 (ja) * 2005-06-29 2012-04-04 富士フイルム株式会社 有機と無機のハイブリッド光電変換素子
JP2007123720A (ja) 2005-10-31 2007-05-17 Rohm Co Ltd 光電変換装置およびその製造方法
JP4992446B2 (ja) 2006-02-24 2012-08-08 ソニー株式会社 固体撮像装置及びその製造方法、並びにカメラ
JP4130211B2 (ja) * 2006-05-31 2008-08-06 三洋電機株式会社 撮像装置
JP2008182142A (ja) 2007-01-26 2008-08-07 Sony Corp 固体撮像装置およびその製造方法、および撮像装置
JP4637196B2 (ja) * 2007-03-16 2011-02-23 富士フイルム株式会社 固体撮像素子
JP5087304B2 (ja) * 2007-03-30 2012-12-05 富士フイルム株式会社 固体撮像素子の製造方法
US8362527B2 (en) * 2007-12-19 2013-01-29 Rohm Co., Ltd. Solid-state imaging device and fabrication method thereof
JP4609497B2 (ja) * 2008-01-21 2011-01-12 ソニー株式会社 固体撮像装置とその製造方法、及びカメラ
US7875949B2 (en) 2008-02-28 2011-01-25 Visera Technologies Company Limited Image sensor device with submicron structure
JP5155696B2 (ja) * 2008-03-05 2013-03-06 富士フイルム株式会社 撮像素子
JP5173496B2 (ja) 2008-03-06 2013-04-03 キヤノン株式会社 撮像装置及び撮像システム
JP5568880B2 (ja) 2008-04-03 2014-08-13 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および電子機器
TWI504256B (zh) * 2008-04-07 2015-10-11 Sony Corp 固態成像裝置，其訊號處理方法，及電子設備
JP2009259872A (ja) 2008-04-11 2009-11-05 Rohm Co Ltd 光電変換装置およびその製造方法、および固体撮像装置
JP5444899B2 (ja) * 2008-09-10 2014-03-19 ソニー株式会社 固体撮像装置の製造方法、および固体撮像装置の製造基板
JP5521312B2 (ja) * 2008-10-31 2014-06-11 ソニー株式会社 固体撮像装置及びその製造方法、並びに電子機器
KR20100064699A (ko) * 2008-12-05 2010-06-15 삼성전자주식회사 후면 조명 구조의 이미지 센서
JP5239811B2 (ja) 2008-12-11 2013-07-17 パナソニック株式会社 プラズマディスプレイ装置の駆動方法
JP2010161321A (ja) * 2009-01-09 2010-07-22 Panasonic Corp 光学デバイスおよびその製造方法
TWI416716B (zh) 2009-01-21 2013-11-21 Sony Corp 固態影像裝置，其製造方法，及攝像設備
US9543356B2 (en) * 2009-03-10 2017-01-10 Globalfoundries Inc. Pixel sensor cell including light shield
JP5251736B2 (ja) 2009-06-05 2013-07-31 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および電子機器
US8916947B2 (en) * 2010-06-08 2014-12-23 Invisage Technologies, Inc. Photodetector comprising a pinned photodiode that is formed by an optically sensitive layer and a silicon diode

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008093834A1 (ja) * 2007-02-02 2008-08-07 Rohm Co., Ltd. 固体撮像装置およびその製造方法
JP2010092988A (ja) * 2008-10-06 2010-04-22 Toshiba Corp 半導体基板およびその製造方法、固体撮像装置の製造方法

Also Published As

Publication number Publication date
US20160172395A1 (en) 2016-06-16
JP5585232B2 (ja) 2014-09-10
EP2398054A2 (en) 2011-12-21
KR102091966B1 (ko) 2020-03-20
KR20110138159A (ko) 2011-12-26
CN102290424A (zh) 2011-12-21
KR102237320B1 (ko) 2021-04-07
KR20200031589A (ko) 2020-03-24
US10497727B2 (en) 2019-12-03
TWI601275B (zh) 2017-10-01
US9570495B2 (en) 2017-02-14
EP3301719A1 (en) 2018-04-04
US11037969B2 (en) 2021-06-15
US9679928B2 (en) 2017-06-13
TW201210004A (en) 2012-03-01
KR20190015435A (ko) 2019-02-13
CN102290424B (zh) 2015-11-25
US20110310282A1 (en) 2011-12-22
EP2398054A3 (en) 2013-06-12
KR102383187B1 (ko) 2022-04-08
US20180097026A1 (en) 2018-04-05
KR20210040336A (ko) 2021-04-13
JP2012004443A (ja) 2012-01-05
EP3301719B1 (en) 2022-07-27
US20200144317A1 (en) 2020-05-07
EP2398054B1 (en) 2017-10-25

Similar Documents

Publication Publication Date Title
KR102383187B1 (ko) 고체 촬상 장치 및 전자 기기
US10903257B2 (en) Solid-state imaging device, driving method for solid-state imaging device, and electronic appliance
US9728579B2 (en) Solid-state image pickup unit and electronic apparatus for achieving high sensitivity and high saturation charge amount
KR101672556B1 (ko) 고체촬상장치, 및, 그 제조 방법, 전자 기기
KR20150099724A (ko) 고체 촬상 소자 및 전자 기기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
A107 Divisional application of patent
GRNT Written decision to grant