KR20150058155A - 고체 촬상 장치, 전자기기 - Google Patents

고체 촬상 장치, 전자기기 Download PDF

Info

Publication number
KR20150058155A
KR20150058155A KR1020157003690A KR20157003690A KR20150058155A KR 20150058155 A KR20150058155 A KR 20150058155A KR 1020157003690 A KR1020157003690 A KR 1020157003690A KR 20157003690 A KR20157003690 A KR 20157003690A KR 20150058155 A KR20150058155 A KR 20150058155A
Authority
KR
South Korea
Prior art keywords
photoelectric conversion
substrate
charge
light
pixel
Prior art date
Application number
KR1020157003690A
Other languages
English (en)
Other versions
KR102145642B1 (ko
Inventor
아츠시 토다
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20150058155A publication Critical patent/KR20150058155A/ko
Application granted granted Critical
Publication of KR102145642B1 publication Critical patent/KR102145642B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
    • H01L27/14818—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

기판의 광 입사측의 위에 형성된 광전변환부와, 이 광전변환부에서 생성된 신호 전하를 축적하는 제1 전하 축적부와, 광 입사측과는 반대의 측의 기판 내의, 입사광이 집광되는 집광 영역 이외의 영역에 형성되고, 제1 전하 축적부와 기판의 깊이 방향으로 적층되어 형성된, 제2 전하 축적부와, 광 입사측과는 반대의 측의 기판 내의, 집광 영역 이외의 영역에 형성되고, 신호 전하를 전압으로 변환하는 플로팅 디퓨전부를 구비한 고체 촬상 장치를 구성한다.

Description

고체 촬상 장치, 전자기기{SOLID STATE IMAGING APPARATUS AND ELECTRONIC DEVICE}
본 기술은, 고체 촬상 장치에 관한 것이다. 또한, 본 기술은, 고체 촬상 장치를 구비한 전자기기에 관한 것이다.
고체 촬상 장치로서, 예를 들면, 광전변환 소자인 포토 다이오드의 pn 접합 용량에 축적한 광전하를, MOS 트랜지스터를 통하여 판독하는, CMOS(Complementary Metal Oxide Semiconductor)형 이미지 센서가 있다.
이 CMOS형 이미지 센서에서는, 화소마다, 행마다 등에서 포토 다이오드에 축적한 광전하를 판독하는 동작을 실행한다. 그 때문에, 광전하를 축적하는 노광 기간이 모든 화소에서 일치시킬 수가 없어서, 피사체가 작동하고 있는 경우 등에서는, 촬상시에 왜곡이 발생한다.
그래서, 전 화소에서 동일한 노광 시간에 촬상을 행하는, 글로벌 노광이 실시되고 있다.
그리고, 글로벌 노광을 실현하는 방법의 하나로서, 기계적인 차광 수단을 이용하는 메커니컬 셔터 방식이 널리 사용되고 있다.
메커니컬 셔터 방식에서는, 기계적으로 메커니컬 셔터를 개폐함에 의해, 노광 기간을 전 화소에서 일치시켜서 있다. 그리고, 메커니컬 셔터가 닫혀서 실질적으로 광전하가 축적되지 않는 상태가 되고 나서, 신호를 순차적으로 판독한다.
단, 메커니컬 셔터 방식에서는, 기계적인 차광 수단이 필요해지기 때문에, 소형화가 어렵다. 또한, 기계 구동 속도에 한계가 있기 때문에, 전기적인 방법보다도 동시성에 뒤떨어진다.
또한, 메커니컬 셔터 방식을 채용하지 않고, 전기적인 제어에 의해 전 화소를 동시에 구동하여 글로벌 노광을 실현하는, 글로벌 셔터 방식도 사용되고 있다. 구체적으로는, 화소 어레이의 포토 다이오드를 전 화소 행에서 동시에 리셋 구동함에 의해, 화소 어레이 전체에서 신호 전하의 축적을 동시에 시작한다. 그리고, 플로팅 디퓨전 등의 전하 축적부에 전 화소 행에서 동시에 전송 구동함에 의해, 화소 어레이 전체에서 신호 전하의 축적을 동시에 종료시킨다.
또한, 전하 축적부에 축적된 신호 전하의 판독은, 행순차주사(行順次走査)로 행하여진다.
이 글로벌 셔터 방식을 채용하는 경우에는, 전하 축적부의 상층에 차광막 등을
마련할 필요가 있다. 이것은, 순차적으로 신호를 판독하는 기간의 동안에 광이 전하 축적부에 입사하면, 그것이 노이즈로서 신호에 부가되기 때문에, 이것을 막기 위해서이다.
단, 차광막을 마련한 경우에는, 포토 다이오드의 개구면적이 작아지고, 감도 저하를 초래함과 함께, 포화 감도도 저하된다. 또한, 전하 축적부가, 광이 입사하는 포토 다이오드로부터 횡방향에, 비교적 거리가 가까운 위치에 마련되기 때문에, 신호 판독 중에, 광의 회절 현상이나 산란 현상 등에 의해, 광이 누설되어 축적부에 입사하여 노이즈가 증가하는 일이 있다. 이들 포화 감도의 저하나 노이즈의 증가의 결과로서, 화질 열화를 가져오게 된다.
또한, 전하 축적부를 실리콘 기판에 형성된 부유확산층에 의해 구성하면, 실리콘 기판과 산화막과의 계면의 결정 결함에 의해 암전류가 발생하기 쉬워지는데, 부유확산층에 전하를 유지할 때에, 화소를 판독하는 순번에 따라 신호 레벨에 가하여지는 암전류에 차가 발생한다. 이 암전류의 차는, 리셋 레벨에 의한 노이즈 제거로는 캔슬할 수가 없다.
상술한 암전류의 차를 제거할 수 없는 문제점을 해결하는 수법으로서, 화소 내에 부유확산층과는 별개로, 전하를 축적하는 메모리부를 탑재한 구성이 제안되어 있다(예를 들면, 특허 문헌 1이나 특허 문헌 2를 참조). 메모리부는 포토 다이오드에서 축적한 광전하를 일시적으로 유지한다. 포토 다이오드에서 축적한 광전하를 메모리부에 전송하기 위해, 전송 게이트가 마련된다.
그러나, 이와 같은 메모리부를 마련하는 구조에서는, 또한 메모리부도 차광할 필요가 있어서, 화소 면적에 대해 차광하는 면적이 커져서, 개구면적은 더욱 작아지기 때문에, 더욱 감도 저하를 초래함과 함께, 포화 감도도 저하된다.
한편, 입사광에 대한 화소의 개구면적을 넓히는 수단으로서, 이면 조사형의 고체 촬상 장치가 있다. 이면 조사형의 고체 촬상 장치에서는, 광입사면(이면)의 반대측의 기판면(표면)에, 트랜지스터나 배선 등으로 구성되는 회로를 형성하기 때문에, 광 입사측에서 화소의 개구를 크게 취할 수 있는 장점이 있기 때문에, 미세화가 가능해진다.
그런데, 이면 조사형의 고체 촬상 장치에서, 글로벌 셔터 기능을 추가하는 경우에는, 반도체 기판의 표면측까지 광이 진입하는 것을 막기 위해, 광 입사측에 차광막을 형성하는 구성이 채택된다. 이 경우, 차광막을 크게 형성하면, 화소의 개구면적이 작아져서 미세화를 곤란하게 하는 결과가 된다.
이것을 없애는 수단으로서, 실리콘 기판의 외부에 커패시터를 마련한 구조가 제안되어 있다(예를 들면, 특허 문헌 3을 참조.). 그러나, 이 구조에서는, 커패시터로부터 발생하는 암전류가 크게, 고화질의 것은 얻어지지 않는다.
또한, 이면 조사형의 고체 촬상 장치의 광전변환막에 흡수 계수가 높은 것을 이용함으로써 차광막을 겸용하고, 결과로서 글로벌 셔터 기능을 갖게 하는 구성이 제안되어 있다(예를 들면, 특허 문헌 4를 참조).
이 구성에 의하면, 기판의 광 입사측에 광전변환막을 마련함에 의해, 축적부에 광이 입사하여 스미어 노이즈가 되는 것을 막을 수 있다.
이 구성에서는, 광전변환막에서 생성된 전하를 일단 모아 두는 제1의 축적부와, 노광후에 순차적으로 신호를 판독하는 기간중에 신호를 유지하기 위한 제2의 축적부가 존재한다.
특허 문헌 1 : 일본국 특표2007-503722호 공보 특허 문헌 2 : 일본국 특개2006-311515호 공보 특허 문헌 3 : 일본국 특개평4-281681호 공보 특허 문헌 4 : 일본국 특개2012-4443호 공보
그러나, 상술한 광전변환막을 마련한 구성에서는, 제1의 축적부와 제2의 축적부를 기판의 횡방향으로 배치하고 있기 때문에, 화소의 미세화가 곤란하게 되어 있다.
따라서, 화소의 미세화가 가능하고, 감도의 향상과 포화 전하량의 향상을 도모하고, 또한, 스미어 노이즈를 저감하여 양호한 화질을 실현하는, 고체 촬상 장치 및 이 고체 촬상 장치를 구비한 전자기기를 제공하는 것이 바람직하다.
본 기술의 한 실시의 형태의 고체 촬상 장치는, 기판과, 이 기판의 광 입사측의 위에 형성되고, 광량에 응한 신호 전하를 생성하는 광전변환부와, 광 입사측의 기판 내에 형성되고, 광전변환부에서 생성된 신호 전하를 축적하는 제1 전하 축적부를 구비한다.
또한, 광 입사측과는 반대의 측의 기판 내의, 입사광이 집광되는 집광 영역 이외의 영역에 형성되고, 제1 전하 축적부와 상기 기판의 깊이 방향으로 적층되어 형성된, 제2 전하 축적부를 구비한다.
또한, 광 입사측과는 반대의 측의 기판 내의, 집광 영역 이외의 영역에 형성되고, 신호 전하를 전압으로 변환하는 플로팅 디퓨전부를 구비한다.
본 기술의 한 실시의 형태의 전자기기는, 광학렌즈와, 상기 본 기술의 한 실시의 형태의 고체 촬상 장치와, 고체 촬상 장치로부터의 출력 신호를 처리하는 신호 처리 회로를 구비한 것이다.
상술한 본 기술의 한 실시의 형태의 고체 촬상 장치의 구성에 의하면, 광전변환부가 기판의 광 입사측의 위에 형성되어 있음에 의해, 기판 내에 광전변환부를 마련할 필요가 없어서, 화소의 미세화가 가능해진다.
또한, 제2 전하 축적부가 제1 전하 축적부와 기판의 깊이 방향으로 적층되어 형성되어 있기 때문에, 더한층의 화소의 미세화가 도모된다.
또한, 제1 전하 축적부와 제2 전하 축적부와 플로팅 디퓨전부를 마련함에 의해, 제1 전하 축적부에 축적한 신호 전하를, 플로팅 디퓨전부에 전송하기 전에, 일단 제2 전하 축적부에 전송하여 유지시킬 수 있다. 이에 의해, 글로벌 셔터 방식의 전 화소 동시의 노광이 가능해진다.
또한, 상술한 본 기술의 한 실시의 형태의 고체 촬상 장치의 구성에 의하면, 제2 전하 축적부와 플로팅 디퓨전부가, 입사광이 집광되는 집광 영역 이외의 영역에 형성되어 있기 때문에, 제2 전하 축적부와 플로팅 디퓨전부에의 입사광량이 저감된다. 이에 의해, 광의 입사에 의해 발생하는, 스미어 노이즈가 저감되기 때문에, 높은 S/N비를 얻을 수 있다.
상술한 본 기술의 한 실시의 형태의 전자기기의 구성에 의하면, 본 기술의 고체 촬상 장치를 구비하고 있어서, 고체 촬상 장치에서, 화소의 미세화를 도모하고, 전 화소 동시의 노광이 가능해지고, 높은 S/N비를 얻을 수 있다.
상술한 본 기술의 한 실시의 형태의 고체 촬상 장치 및 고체 촬상 장치를 구비한 전자기기에 의하면, 화소의 미세화를 도모할 수 있기 때문에, 소형화나 다(多)화소화를 도모하는 것이 가능해진다. 그리고, 다화소화를 도모함에 의해, 고해상도의 화상을 제공하는 것이 가능해진다.
또한, 전 화소 동시의 노광이 가능해지기 때문에, 움직임이 있는 피사체를 촬상한 때의 왜곡의 발생을 방지할 수 있다. 그리고, 차광막을 마련하지 않아도 전 화소 동시의 노광이 가능해지기 때문에, 차광막을 마련한 경우와 비교하여, 개구를 넓게 하여, 감도의 향상과 포화 전하량의 향상을 도모할 수 있다.
또한, 스미어 노이즈가 저감되고, 높은 S/N비를 얻을 수 있기 때문에, 양호한 화질을 실현할 수 있다.
따라서 본 기술의 한 실시의 형태의 고체 촬상 장치, 및, 고체 촬상 장치를 구비한 전자기기에 의하면, 높은 감도와 높은 포화 전하량을 실현 가능하고, 또한, 고해상도로 양호한 화질을 갖는 화상을 제공하는 것이 가능해진다.
도 1은 제1의 실시의 형태의 고체 촬상 장치의 개략 구성도(평면도).
도 2는 제1의 실시의 형태의 고체 촬상 장치의 화소 영역에서의 단면도.
도 3은 제1의 실시의 형태의 고체 촬상 장치의 화소의 등가 회로도.
도 4는 다양한 반도체 재료에서의 포톤 에너지와 광흡수 계수와의 관계를 도시하는 도면.
도 5는 칼코파이라이트 재료에 관해, 격자 정수와 밴드 갭과의 관계를 도시하는 도면(그 1).
도 6은 칼코파이라이트 재료에 관해, 격자 정수와 밴드 갭과의 관계를 도시하는 도면(그 2).
도 7은 다양한 실리사이드계 재료에서의 포톤 에너지와 소쇠(消衰) 계수(k)와의 관계를 도시하는 도면.
도 8A, B는 화소에서의 각 부분의 배치를 설명하는 도면.
도 9는 시뮬레이션을 행한 고체 촬상 장치의 구조를 도시하는 도면.
도 10은 도 9의 구조의 고체 촬상 장치에서, 광이 전달하는 양상을 시뮬레이션 한 결과를 도시하는 도면.
도 11은 제1의 실시의 형태의 고체 촬상 장치의 구동 방법의 타이밍 차트.
도 12는 제1의 실시의 형태의 고체 촬상 장치의 동작을 도시하는 도면.
도 13A는 제1의 실시의 형태의 고체 촬상 장치의 제조 방법을 도시하는 제조 공정도.
도 13B는 도 13A에 계속된 공정을 도시하는 도면.
도 13C는 도 13B에 계속된 공정을 도시하는 도면.
도 14D는 도 13C에 계속된 공정을 도시하는 도면.
도 14E는 도 14D에 계속된 공정을 도시하는 도면.
도 14F는 도 14E에 계속된 공정을 도시하는 도면.
도 14G는 도 14F에 계속된 공정을 도시하는 도면.
도 15는 광전변환부의 형성에 사용하는 MOCVD 장치를 도시하는 도면.
도 16은 광전변환부의 형성에 사용하는 MBE 장치를 도시하는 도면.
도 17A는 제1의 실시의 형태의 고체 촬상 장치의 다른 제조 방법을 도시하는 제조 공정도이다.
도 17B는 도 17A에 계속된 공정을 도시하는 도면.
도 17C는 도 17B에 계속된 공정을 도시하는 도면.
도 18은 오프 기판상에 광전변환부를 형성할 때의 원자 배열을 도시하는 도면.
도 19는 제1의 실시의 형태에 대한 제1 변형례의 고체 촬상 장치의 개략 구성도(주요부의 단면도).
도 20A는 도 19의 기판과 광전변환부의 수직 방향의 단면 밴드 구조를 도시하는 도면.
도 20B는 도 19의 기판과 광전변환부의 수직 방향의 단면 밴드 구조를 도시하는 도면.
도 21은 도 19의 광전변환부의 수평 방향의 단면 밴드 구조를 도시하는 도면.
도 22는 제1의 실시의 형태에 대한 제2 변형례의 고체 촬상 장치의 개략 구성도(주요부의 단면도).
도 23은 제1의 실시의 형태에 대한 제3 변형례의 고체 촬상 장치의 개략 구성도(주요부의 단면도).
도 24는 제2의 실시의 형태의 고체 촬상 장치의 개략 구성도(주요부의 단면도).
도 25는 제2의 실시의 형태의 고체 촬상 장치의 화소의 등가 회로도.
도 26은 제2의 실시의 형태의 고체 촬상 장치의 구동 방법의 타이밍 차트.
도 27은 제2의 실시의 형태의 고체 촬상 장치의 동작을 도시하는 도면.
도 28은 제3의 실시의 형태의 전자기기의 개략 구성도(블록도).
이하, 본 기술을 실시하기 위한 최선의 형태(이하, 실시의 형태라고 한다)에 관해 설명한다.
또한, 설명은 이하의 순서로 행한다.
1. 제1의 실시의 형태(고체 촬상 장치)
2. 제1의 실시의 형태에 대한 제1 변형례
3. 제1의 실시의 형태에 대한 제2 변형례
4. 제1의 실시의 형태에 대한 제3 변형례
5.제1의 실시의 형태에 대한 제4 변형례
6. 제2의 실시의 형태(고체 촬상 장치)
7. 제3의 실시의 형태(전자기기)
<1. 제1의 실시의 형태>
제1의 실시의 형태의 고체 촬상 장치의 개략 구성도(평면도)를, 도 1에 도시한다.
본 실시의 형태는, 본 기술을, CMOS형 이미지 센서에 적용한 경우이다.
도 1에 도시하는 바와 같이, 본 실시의 형태의 고체 촬상 장치(1)는, 실리콘으로 이루어지는 기판(11)상에 배열된 복수의 화소(2)로 구성되는 화소 영역(3)과, 수직 구동 회로(4)와, 칼럼 신호 처리 회로(5)와, 수평 구동 회로(6)와, 출력 회로(7)와, 제어 회로(8)를 갖고서 구성된다.
화소(2)는, 포토 다이오드로 이루어지는 광전변환부와, 복수의 화소 트랜지스터로 구성되고, 기판(11)상에 2차원 어레이형상으로 규칙적으로 복수 배열된다.
화소(2)를 구성하는 화소 트랜지스터로서는, 예를 들면, 전송 트랜지스터, 리셋 트랜지스터, 선택 트랜지스터, 증폭 트랜지스터를 들 수 있다.
화소 영역(3)은, 2차원 어레이형상으로 규칙적으로 배열된 복수의 화소(2)로 구성된다. 화소 영역(3)은, 입사한 광을 광전변환하여 생성한 신호 전하를 증폭하여, 칼럼 신호 처리 회로(5)에 판독하는 유효 화소 영역과, 흑레벨의 기준이 되는 광학적 흑을 출력하기 위한 흑 기준 화소 영역(도시 생략)으로 구성되어 있다. 흑 기준 화소 영역은, 통상, 유효 화소 영역의 외주부에 형성되어 있다.
제어 회로(8)는, 수직 동기 신호, 수평 동기 신호, 마스터 클록에 의거하여, 수직 구동 회로(4), 칼럼 신호 처리 회로(5), 수평 구동 회로(6) 등의 동작의 기준이 되는, 클록 신호나 제어 신호 등을 생성한다. 그리고, 제어 회로(8)에서 생성된 클록 신호나 제어 신호 등은, 수직 구동 회로(4), 칼럼 신호 처리 회로(5), 수평 구동 회로(6) 등에 입력된다.
수직 구동 회로(4)는, 예를 들면 시프트 레지스터에 의해 구성되고, 화소 영역(3)의 각 화소(2)를 행 단위로 순차적으로 수직 방향으로 선택 주사한다. 그리고, 각 화소(2)의 포토 다이오드에서 수광량에 응하여 생성한 신호 전하에 의거한 화소 신호를, 수직 신호선(9)을 통하여 칼럼 신호 처리 회로(5)에 공급한다.
칼럼 신호 처리 회로(5)는, 예를 들면, 화소(2)의 열마다 배치되어 있고, 1행분의 화소(2)로부터 출력되는 신호를 화소열마다 흑 기준 화소 영역(도시하지 않지만, 유효 화소 영역의 외주부에 형성된다)으로부터의 신호에 의해, 노이즈 제거나 신호 증폭 등의 신호 처리를 행한다. 칼럼 신호 처리 회로(5)의 출력단에는, 수평 선택 스위치(도시 생략)가 수평 신호선(10)과의 사이에 마련되어 있다.
수평 구동 회로(6)는, 예를 들면 시프트 레지스터에 의해 구성되고, 수평 주사 펄스를 순차적으로 출력함에 의해, 칼럼 신호 처리 회로(5)의 각각을 차례로 선택하여, 칼럼 신호 처리 회로(5)의 각각으로부터 화소 신호를 수평 신호선(10)에 출력시킨다.
출력 회로(7)는, 칼럼 신호 처리 회로(5)의 각각으로부터 수평 신호선(10)을 통하여 공급되는 신호에 대해, 신호 처리를 행하여 출력한다.
다음에, 본 실시의 형태의 고체 촬상 장치(1)의 각 화소(2)의 구성에 관해 설명한다.
본 실시의 형태의 고체 촬상 장치(1)는, 반도체 기판의 표면측을 회로 형성면으로 하고, 반도체 기판의 이면측을 광입사면으로 한, 이면 조사형 구조의 고체 촬상 장치이다.
본 실시의 형태의 고체 촬상 장치(1)의 화소 영역(3)에서의 개략 단면도를, 도 2에 도시한다. 또한, 본 실시의 형태의 고체 촬상 장치(1)의 각 화소(2)의 등가 회로도를, 도 3에 도시한다. 또한, 도 2에서는, 각 화소(2)를 구성하는 화소 트랜지스터의 일부를 회로도로 도시하고 있다.
도 2에 도시하는 바와 같이, 본 실시의 형태의 고체 촬상 장치(1)는, 제1 전하 축적부(52), 제2 전하 축적부(25), 플로팅 디퓨전부(34), 및 복수의 화소 트랜지스터가 형성된 기판(12)을 구비한다.
또한, 본 실시의 형태의 고체 촬상 장치(1)는, 기판(12)의 표면측에 도시하지 않은 배선층을 구비하고 있다. 또한, 기판(12)의 광입사면이 되는 이면측에는, 적층하여 형성된, 광전변환부(50), p형 반도체층(58), 투명 전극(57), 컬러 필터층(23), 온 칩 렌즈(24)를 구비한다.
기판(12)은, n형의 반도체 기판(예를 들면 n형의 실리콘 기판)으로 구성되어 있고, 예를 들면, 3㎛ 내지 5㎛의 두께로 형성되어 있다.
또한, 각 화소(2)를 구성하는 불순물 영역이 형성되는 화소 영역(3)은, 제2 도전형(본 실시의 형태에서는 p형)의 웰 영역(13)으로 되어 있다. 그리고, 각 화소(2)는, 기판(12)에 형성된 화소 분리부(53)에 의해 구획되어 있다. 화소 분리부(53)는, 기판(12)의 이면측부터 소망하는 깊이로 형성된, 고농도의 p형 반도체층으로 형성되어 있고, 이웃하는 화소를 전기적으로 분리하도록 마련되어 있다.
그리고, p형의 웰 영역(13) 내에, 각 화소(2)를 구성하는 제1 전하 축적부(52)나 제2 전하 축적부(25), 플로팅 디퓨전부(34), 각 화소 트랜지스터를 구성하는 소스·드레인 영역(29, 35)이 형성된다.
또한, 각 화소(2)는, 제1 전송 트랜지스터(Tr1), 제2 전송 트랜지스터(Tr2), 제1 리셋 트랜지스터(Tr3), 제2 리셋 트랜지스터(Tr4), 증폭 트랜지스터(Tr5), 선택 트랜지스터(Tr6)의 6개의 화소 트랜지스터를 구비한다.
제1 전하 축적부(52)는, 기판(12)의 이면측(광 입사측)부터 소정의 깊이에 까지 형성된 n형 반도체층으로 구성되어 있다. 제1 전하 축적부(52)는, 대응하는 화소마다 형성되어 있고, 각 화소에서는, 화소 분리부(53)로 구획된 단위 화소의 영역 내 전역에 형성되어 있다.
이 제1 전하 축적부(52)는, 후술하는 광전변환부(50)에서 생성된 신호 전하를 축적하는 축적부로서 기능한다.
또한, 제1 전하 축적부(52)는, n형의 불순물 농도가 기판의 이면측부터 깊이 방향을 향하여 높아지도록, 불순물을 분포시킨 구성으로 하는 것이 바람직하다. 이와 같은 구성으로 함에 의해, 제1 전하 축적부(52)를, 기판(12)의 깊이 방향으로 포텐셜 전위가 높아지는 포텐셜 구배로 할 수 있다. 이에 의해, 포텐셜 구배에 의해 기판 내에 내부 전계가 생기고, 이 내부 전계에 의해, 광전변환부(50)로부터 이동하여 온 신호 전하(본 실시의 형태에서는 전자)가, 제1 전하 축적부(52) 내에서, 기판(12) 표면측으로 자동적으로 이동한다.
제2 전하 축적부(25)는, 기판(12)의 표면측(광 입사측과는 반대의 측)에 형성된 n형 반도체층으로 구성되어 있다. 제2 전하 축적부(25)는, 기판(12)의 깊이 방향(두께 방향)에서, 제1 전하 축적부(52)와 겹쳐지는 위치에 배치되어 있다. 즉, 제2 전하 축적부(25)는, 기판(12)의 깊이 방향에서, 제1 전하 축적부(52)의 표면측에 형성되어 있다. 이 때, 제1 전하 축적부(52)를 구성하는 n형 반도체층과, 제2 전하 축적부(25)를 구성하는 n형 반도체층은, p형의 웰 영역(13)을 통하여, 각각의 n형 반도체층끼리가 전기적으로 분리되어 배치되어 있다.
또한, 제1 전하 축적부(52)로부터 제2 전하 축적부(25)로의 신호 전하의 판독을 보다 완전한 것으로 하기 위해(즉, 전송 나머지를 줄이기 위해), 제2 전하 축적부(25)의 불순물 농도를, 제1 전하 축적부(52)의 불순물 농도보다도 높게 하는 것이 바람직하다.
또한, 제2 전하 축적부(25)를 구성하는 n형 반도체층보다도 표면측에는, 제2 전하 축적부(25)에 접하도록, 얇은 p형 반도체층(26)이 형성되어 있다. 이 p형 반도체층(26)에 의해, 기판(12)의 표면측에 형성된 배선층(도시 생략)을 구성하는 산화막과 기판과의 계면에서 일어나는 암전류의 발생을 억제할 수 있다.
또한, 도 2에서는, 2개의 화소의 각각에서, 화소의 우측과 화소의 좌측에 제2 전하 축적부(25) 및 p형 반도체층(26)이 형성되어 있다. 이들의 층(25, 26)은, 화소의 주변부 전 둘레에 걸쳐서 형성되어 있고, 도 2에 도시되지 않은 위치에서, 화소의 우측과 화소의 좌측에 각각 형성된 부분이 연결되고 일체화되어 있다.
플로팅 디퓨전부(34)는, 기판(12)의 표면측에 형성되어 있다. 플로팅 디퓨전부(34)는, 고농도의 n형 반도체층으로 구성되어 있다.
그 밖에, 각 화소 트랜지스터를 구성하는 소스·드레인 영역이, 기판(12)의 표면측에 형성되어 있다. 도 2에서는, 제1 리셋 트랜지스터(Tr3)와 제2 리셋 트랜지스터(Tr4)의 각각을 구성하는 드레인(35, 29)을 대표하여 도시하고 있다.
각 화소 트랜지스터를 구성하는 소스·드레인 영역에 대해서도, 플로팅 디퓨전부(34)와 마찬가지로, 고농도의 n형 반도체층으로 구성되어 있다. 플로팅 디퓨전부(34) 및 각 화소 트랜지스터를 구성하는 소스·드레인 영역도, 기판(12)의 깊이 방향으로 제1 전하 축적부(52)와 겹쳐지는 위치에 형성되고, p형의 웰 영역(13)을 통하여, n형 반도체층끼리가 접속하지 않도록 형성되어 있다.
제1 전송 트랜지스터(Tr1)는, 소스가 되는 제1 전하 축적부(52)와, 드레인이 되는 제2 전하 축적부(25)와, 제1 전송 게이트 전극(27)으로 구성되어 있다. 제1 전송 트랜지스터(Tr1)를 구성하는 제1 전송 게이트 전극(27)은, 기판(12)의 표면측부터 깊이 방향으로 형성된 종형의 게이트 전극으로 되어 있고, 제2 전하 축적부(25)를 관통하여 제1 전하 축적부(52)에 달하는 깊이로 형성되어 있다. 이 제1 전송 게이트 전극(27)은, 기판(12)으로부터 소망하는 깊이로 형성된 트렌치부 내에 게이트 절연막(28)을 통하여 전극 재료를 매입함에 의해 형성되어 있다.
또한, 도 2에서는 도시하지 않지만, 제1 전송 게이트 전극(27)을 형성하는 경우, 트렌치의 측면 및 저면에 얇게 p형 반도체층이 형성되어 있어도 좋다. 트렌치의 측면 및 저면에 p형 반도체층을 얇게 형성함에 의해, 트렌치부와 기판(12)과의 계면에서 발생하는 암전류를 억제할 수 있다.
그리고, 제1 전송 게이트 전극(27)에는, 도 3에 도시하는 바와 같이, 제1 전송 펄스(φTRG1)를 공급하는 배선이 접속되어 있다. 제1 전송 트랜지스터(Tr1)에서는, 제1 전송 게이트 전극(27)에 소망하는 제1 전송 펄스(φTRG1)가 인가됨에 의해, 제1 전하 축적부(52)에 축적된 신호 전하를 제2 전하 축적부(25)에 판독할 수 있다. 이 경우, 제1 전송 게이트 전극(27)에 따라 채널이 형성되고, 신호 전하는, 제1 전송 게이트 전극(27)에 따라 제2 전하 축적부(25)로 이동한다.
제2 전송 트랜지스터(Tr2)는, 소스가 되는 제2 전하 축적부(25)와, 드레인이 되는 플로팅 디퓨전부(34)와, 제2 전송 게이트 전극(32)으로 구성되어 있다. 제2 전송 트랜지스터(Tr2)를 구성하는 제2 전송 게이트 전극(32)은, 소스·드레인 사이의 기판(12) 표면에, 예를 들면 실리콘 산화막으로 이루어지는 게이트 절연막(28)을 통하여 형성되어 있다.
그리고, 제2 전송 게이트 전극(32)에는, 도 3에 도시하는 바와 같이, 제2 전송 펄스(φTRG2)를 공급하는 배선이 접속되어 있다. 제2 전송 트랜지스터(Tr2)에서는, 제2 전송 게이트 전극(32)에 소망하는 제2 전송 펄스(φTRG2)가 인가됨에 의해, 제2 전하 축적부(25)에 축적된 신호 전하를 플로팅 디퓨전부(34)에 판독할 수 있다.
제1 리셋 트랜지스터(Tr3)는, 소스가 되는 플로팅 디퓨전부(34)와, 전원 전압(Vdd)에 접속되어 있는 드레인(리셋부)(35)과, 제1 리셋 게이트 전극(33)으로 구성되어 있다. 제1 리셋 트랜지스터(Tr3)를 구성하는 제1 리셋 게이트 전극(33)은, 소스·드레인 사이의 기판(12) 표면에, 예를 들면 실리콘 산화막으로 이루어지는 게이트 절연막(28)을 통하여 형성되어 있다.
그리고, 제1 리셋 게이트 전극(33)에는, 도 3에 도시하는 바와 같이, 제1 리셋 펄스(φRST1)를 공급하는 배선이 접속되어 있다. 제1 리셋 트랜지스터(Tr3)에서는, 제1 리셋 게이트 전극(33)에 소망하는 제1 리셋 펄스(φRST1)가 인가됨에 의해, 플로팅 디퓨전부(34)의 전위가 전원 전압(Vdd)으로 리셋된다.
제2 리셋 트랜지스터(Tr4)는, 소스가 되는 제1 전하 축적부(52)와, 전원 전압(Vdd)에 접속되어 있는 드레인(배출부)(29)과, 제2 리셋 게이트 전극(30)으로 구성되어 있다. 제2 리셋 트랜지스터(Tr4)를 구성하는 제2 리셋 게이트 전극(30)은, 기판(12)의 표면측부터 깊이 방향으로 형성된 종형의 게이트 전극으로 되어 있고, 드레인(29)을 관통하여 제1 전하 축적부(52)에 달하는 깊이로 형성되어 있다. 이 제2 리셋 게이트 전극(30)은, 기판(12)의 표면측부터 소망하는 깊이로 형성된 트렌치부 내에 게이트 절연막(28)을 통하여 전극 재료를 매입함에 의해 형성되어 있다.
그리고, 제2 리셋 게이트 전극(30)에는, 도 3에 도시하는 바와 같이, 제2 리셋 펄스(φRST2)를 공급하는 배선이 접속되어 있다. 제2 리셋 트랜지스터(Tr4)에서는, 제2 리셋 게이트 전극(30)에 소망하는 제2 리셋 펄스(φRST2)가 인가됨에 의해, 제2 전하 축적부(25)의 전위가 전원 전위(Vdd)로 리셋된다. 이 경우, 제2 리셋 게이트 전극(30)에 따라 채널이 형성되고, 신호 전하는 제2 리셋 게이트 전극(30)에 따라 드레인(배출부)(29)에 배출된다.
증폭 트랜지스터(Tr5)는, 전원 전압(Vdd)에 접속된 드레인과, 선택 트랜지스터(Tr6)의 드레인을 겸하는 소스와, 증폭 게이트 전극(45)으로 구성되어 있다. 도 3에 도시하는 바와 같이, 증폭 트랜지스터(Tr5)의 소스·드레인 사이의 증폭 게이트 전극(45)은, 플로팅 디퓨전부(34)에 접속되어 있다.
이 증폭 트랜지스터(Tr5)는, 전원 전압(Vdd)을 부하로 하는 소스 폴로워 회로를 구성하고 있고, 플로팅 디퓨전부(34)의 전위 변화에 응한 화소 신호가 증폭 트랜지스터(Tr5)로부터 출력된다.
선택 트랜지스터(Tr6)는, 증폭 트랜지스터(Tr5)의 소스를 겸하는 드레인과, 수직 신호선(9)에 접속되어 있는 소스와, 선택 게이트 전극(46)으로 구성되어 있다. 도 3에 도시하는 바와 같이, 선택 트랜지스터(Tr6)의 소스·드레인 사이의 선택 게이트 전극(46)에는, 선택 펄스(φSEL)를 공급하는 배선이 접속되어 있다. 화소마다 선택 펄스(φSEL)가 선택 게이트 전극(46)에 공급됨에 의해, 증폭 트랜지스터(Tr5)에서 증폭된 화소 신호가 선택 트랜지스터(Tr6)를 통하여 수직 신호선(9)에 출력된다.
또한, 도 2에 도시하는 단면 구성에서는, 증폭 트랜지스터(Tr5) 및 선택 트랜지스터(Tr6)를 회로도로 도시하고, 단면 구성의 도시를 생략하였지만, 실제로는, 기판(12)의 깊이 방향에서, 제1 전하 축적부(52)와 겹쳐지는 위치에 형성된다. 또한, 증폭 트랜지스터(Tr5) 및 선택 트랜지스터(Tr6)를 구성하는 소스·드레인 영역도, 예를 들면 제1 리셋 트랜지스터(Tr3)를 구성하는 소스·드레인 영역과 같은 구성을 갖고 있는 것이다.
기판(12)의 표면측에는, 도시를 생략하지만, 층간 절연막을 통하여 복수층으로 적층된 배선층이 형성되어 있다. 이들의 배선층을 통하여, 각 화소 트랜지스터에 소망하는 펄스가 공급되고, 각 화소(2)의 신호 전하가 판독된다.
광전변환부(50)는, 입사한 광의 양에 응한 신호 전하를 생성할 수 있는 광전변환 재료로 구성되어 있고, 기판(12)의 이면측에 적층하여 형성되고, n형 반도체층으로 이루어지는 제1 전하 축적부(52)의 윗면을 피복하도록, 화소 영역 전체에 마련되어 있다.
또한, 광전변환부(50)는, 차광막을 겸하는 구성으로 되어 있다. 즉, 광전변환부(50)에 입사한 광은, 여기서 광전변환되고, 기판(12)측에는 입사하지 않는 구성으로 되어 있다. 또한, 광전변환부(50)에서도, 화소 분리부(이하, 광전변환부측 화소 분리부(51))가 형성되어 있고, 광전변환부(50)가 화소마다 구획되어 있다.
이와 같은 광전변환부(50)를 구성하는 재료로서는, 칼코파이라이트 구조의 화합물 반도체를 이용할 수 있다. 예를 들면, CuInSe2를 사용할 수 있다.
다양한 반도체 재료에서의 포톤 에너지와 광흡수 계수와의 관계를, 도 4에 도시한다. 도 4에 도시하는 바와 같이, CuInSe2의 광흡수 계수는, 다른 재료보다도 높고, 특히, 실리콘 단결정(도 4에서는 x-Si)과 비교하여, 약 2항(桁) 높다. 이 때문에, CuInSe2로 이루어지는 광전변환부는, 광전변환부로서의 기능만이 아니고, 가시광을 차광하는 기능을 알맞게 다할 수 있다.
광전변환부(50)로서 사용되는 재료는, 가시 광선의 흡수 계수가 실리콘으로 이루어지는 기판(12)보다도 높고, 광전변환 기능을 발현하는 재료라면, 단결정, 다결정, 어모퍼스의 어느 결정 구조라도 좋다.
또한, 광전변환부(50)를 구성하는 칼코파이라이트 재료로서, CuInSe2 이외의 다른 칼코파이라이트 재료를 사용하여도 좋다. 다른 칼코파이라이트 재료도 CuInSe2와 마찬가지로 흡수 계수가 높기 때문에, 다른 칼코파이라이트 재료를 사용하여도, 광전변환부와 차광부를 겸할 수 있다. 예를 들면, 구리-알루미늄-은-갈륨-인듐-유황-셀렌(CuAlAgGaInSSe)계 혼정(混晶) 또는 구리-알루미늄-은-갈륨-인듐-아연-유황-셀렌(CuAlAgGaInZnSSe)계 혼정으로 이루어지는 칼코파이라이트계 화합물 반도체로 이루어지는 광전변환막 등이 있다.
이 때, 결정 결함을 줄이기 위해, 광전변환부(50)의 광전변환막을 기판과 격자 정합시키는 것이 바람직하다.
칼코파이라이트 재료에 관해, 격자 정수와 밴드 갭과의 관계를, 도 5 및 도 6에 도시한다. 도 5에 도시하는 바와 같이, 다양한 칼코파이라이트 재료가 있다.
이 중, 도 6에 도시하는 바와 같이, CuAlGaInSSe계 혼정은, 그 격자 정수를 실리콘의 격자 정수 5.43Å에 격자 정합시킨 헤테로 에피택시가 되도록, 조성을 제어할 수 있기 때문에, 결정 결손을 감소시킬 수 있다.
이 때문에, CuAlGaInSSe계 혼정을 실리콘으로 이루어지는 기판(12)상에 단결정 박막으로서 에피택셜 성장시키는 것이 가능하고, 헤테로 계면에서 발생하는 미스 핏 등의 결정 결함을 감소시킬 수 있다.
이와 같은 결정 결함은, 밴드 갭 내에 깊은 준위를 형성하고, 이 준위에 포획된 전자 또는 정공 등의 캐리어가, 토출되기 때문에, 신호에 부가되는 형태로 암전류(노이즈)가 된다. 특히, 깊은 준위에서는, 토출될 때까지의 시정수가 길기 때문에, 실용상, 노이즈 발생이 문제가 된다.
따라서 격자 정합시킨 헤테로 에피택시에 의해, 결정 결함을 줄임에 의해, 암전류의 발생을 억제하고, 노이즈를 감소시킬 수 있다.
또한, 광전변환부(50)를 구성하는 칼코파이라이트 재료는, 그 도전형이 p형, n형, i형의 어느 것이라도 좋다. 단, 광전변환부(50)에서 생성된 신호 전하가 제1 전하 축적부(52)측으로 이동하도록, 광전변환부(50) 내의 포텐셜 전위가 변화하도록 불순물 농도를 변화시키는 것이 바람직하다. 본 실시의 형태와 같이, 전자를 신호 전하로서 이용하는 경우에는, 기판(12)을 향하여 포텐셜 전위가 높아지도록 광전변환부(50)를 구성함으로써, 광전변환부(50)에서 생성한 신호 전하가 포텐셜 구배에 따라 이동하여, 제1 전하 축적부(52)에 축적된다.
광전변환부(50)를 구성하는 그 밖의 재료로서는, 실리사이드계의 재료를 사용할 수도 있다. 다양한 실리사이드계 재료에서의 포톤 에너지와 소쇠(消衰) 계수(k)와의 관계를, 도 7에 도시한다.
광흡수 계수(α)는, 소쇠 계수(k)와 파장(λ)에 대해, α=4πk/λ의 관계를 나타낸다. 이 때문에, 도 7로부터 알 수 있는 바와 같이, CoSi, CrSi, HfSi, IrSi, MoSi, NiSi, PdSi, ReSi, TaSi, TiSi, WSi, ZrSi 등의 실리사이드계 재료는, 실리콘보다도 광흡수 계수(α)가 높다.
이 밖에, β-철실리사이드 재료(β-FeSi2)의 광흡수 계수는, 실리콘보다도 2항 정도 높다(H. Katsumata, et al. J. Appl. Phys. 8(10), 5995(1996) 참조). 또한, β-철실리사이드 재료(β-FeSi2)에는, 실리콘 기판에 에피택셜 성장시킬 수 있다(John E. Mahan, et al., Appl. Phys. Lett. 56(21), 2126(1990) 참조). 이 때문에, β-철실리사이드 재료(β-FeSi2)를 사용함으로써, 광전변환 기능과 차광 기능과의 양자를 발현하는 광전변환부(50)를 형성할 수 있다.
또한, 바륨 실리사이드계 재료(BaSi2)나 Ba1-xSrxSi2에 관해서도, 흡수 계수가 실리콘보다도 약 2항 높다. 또한, SiGe, Mg2SiGe, SrSi2, MnSi1 .7, CrSi2, NiSi계, CuSi계, CoSi계, PtSi계 등의 실리사이드계 재료도, 마찬가지로 흡수 계수가 높다. 따라서, 실리사이드계 재료를 사용함으로써, 차광막으로서도 기능하는 광전변환부(50)를 형성할 수 있다.
그 밖에, FeS2나 CdTe나 CuS 등의 무기 재료도 흡수 계수가 높고, 광전변환부(50)의 재료로서 알맞다.
또한, 광전변환부(50)는, 상술한 무기 재료 외에, 유기 재료를 사용하여 형성할 수도 있다. 유기 재료도 흡수 계수가 높고, 차광과 광전변환을 겸하는 재료로 될 수 있다.
예를 들면, 퀴나크리돈계 색소나, 쿠마린계 색소를 포함하는 유기 재료, 또는, 그 밖의 유기 재료로, 흡수 계수가 실리콘보다 2항 이상 높은 유기 재료가 있다. 이들의 유기 재료로 광전변환부(50)를 형성함에 의해, 광전변환부와 차광부를 겸할 수 있다.
또한, 본 실시의 형태에서는, 광전변환부(50)의 광 입사측에 컬러 필터층(23)을 마련하고 있기 때문에, 유기 재료로 광전변환부(50)를 구성하는 경우에는, 가시광 전역에 걸쳐서 감도를 갖는 재료를 사용하여도 좋다. 또한, 각 화소에서, 컬러 필터층(23)이 투과하는 광의 파장에 대응하는 파장의 광을 흡수하도록 광전변환부(50)를 구성하여도 좋다.
그런데, 유기 재료는, 전자의 이동도가 낮은 재료이다. 이 때문에, 유기 재료를 사용하여 광전변환부(50)를 구성하는 경우에는, 각 화소의 광전변환부(50)를 분리하는 광전변환부측 화소 분리부(51)를 형성하지 않아도 좋다. 또한, 유기 재료를 사용하여 광전변환부(50)를 구성하는 경우에는, 유기 재료를 기판(12)에 도포함으로써 형성할 수 있다.
p형 반도체층(58)은, 광전변환부(50)의 투명 전극(57)측에 형성되어 있다.
이 p형 반도체층(58)은, 광전변환부(50)에서 생긴 정공이 p형 반도체층(58)에 들어가 횡방향(광전변환부(50)의 막면에 따른 방향)으로 흐르도록, 높은 불순물 농도를 갖는다.
광전변환부(50)의 광 입사측의 면상에, 고농도의 p형 반도체층(58)이 형성되어 있음에 의해, 암전류의 발생이 억제된다.
또한, p형 반도체층(58)은, 각 화소 사이에서, 광전변환부측 화소 분리부(51)를 구성하는 p형 반도체층을 통하여 연결되도록 형성되어 있다. 이 때문에, 광전변환부(50)에서 생성된 신호 전하(전자)는 기판(12)측으로 흐르고, 정공은 광전변환부(50)로부터 p형 반도체층(58)으로 이동하고, 광전변환부(50)상을 횡방향으로 이동할 수 있다.
투명 전극(57)은, 광전변환부(50) 상부의 광입사면측에 형성되어 있고, 화소 영역 전면에 형성되어 있다. 투명 전극(57)은, 가시광 영역의 파장에 대해 광투과성을 갖는 전극 재료로 형성되고, 예를 들면, 산화인듐주석(ITO)막, 산화인듐아연막, 또는, 산화알루미늄아연(AZO)막, 산화아연막 등의 투명 도전막으로 구성할 수 있다.
이 투명 전극(57)은, 그라운드 전위에 접지되어 있고, 정공 축적에 의한 차지를 막도록 구성되어 있다.
또한, 투명 전극(57)에 의한 외부 전계에 의해, 광전변환부(50)에서 생성된 신호 전하를 제1 전하 축적부(52)에 모을 수 있다.
이와 같이, 본 실시의 형태에서는, 광전변환부(50)의 하층에는, n형 반도체층으로 이루어지는 제1 전하 축적부(52)가 형성되고, 광전변환부(50)의 상층에는, 그라운드 전위에 접지된 투명 전극(57)이 형성되어 있다. 이에 의해, 광전변환부(50)에서, 입사한 광량에 응하여 생성된 신호 전하(전자)는, 제1 전하 축적부(52)측으로 이동하고, 신호 전하의 생성과 함께 발생하는 정공은, 투명 전극(57)측으로 이동한다.
컬러 필터층(23)은, 광전변환부(50)의 상부에 형성되어 있고, 예를 들면, R(적색), G(녹색), B(청색)의 광을 선택적으로 투과하는 필터층이 화소마다 배치되어 있다. 또한, 이들의 필터층은, 예를 들면 베이어 배열로 화소마다 배치되어 있다.
컬러 필터층(23)에서는, 소망하는 파장의 광이 투과되고, 투과한 광이 기판(12) 상의 광전변환부(50)에 입사한다.
또한, 본 실시의 형태에서는, 각 화소가 R, G, B의 어느 하나의 광을 투과하는 구성으로 하였지만, 이것으로 한정되는 것이 아니다. 컬러 필터층(23)을 구성하는 재료로서는, 그 밖에 시안, 황색, 마젠타 등의 광을 투과하는 유기 재료를 사용하여도 좋고, 사양에 의해 여러가지의 선택이 가능하다.
온 칩 렌즈(24)는, 컬러 필터층(23)의 상부에 형성되어 있고, 화소마다 형성되어 있다. 온 칩 렌즈(24)에서는, 입사한 광이 집광되고, 집광된 광은 컬러 필터층(23)을 통하여 광전변환부(50)에 효율 좋게 입사하다. 또한, 본 실시의 형태에서는, 온 칩 렌즈(24)는, 광전변환부(50)의 중심 위치에, 입사한 광을 집광시키는 구성으로 되어 있다.
본 실시의 형태의 고체 촬상 장치(1)에서는, 특히, 제2 전하 축적부(25)와 플로팅 디퓨전부(34)가, 기판(12)의 표면측에서, 화소의 주변부에 형성되어 있다.
한편, 기판(12)의 표면측의 화소의 중앙부에는, 제1 리셋 트랜지스터(Tr3)의 드레인(리셋부)(35) 및 제2 리셋 트랜지스터(Tr4)의 드레인(배출부)(29)이 형성되어 있다.
화소의 중앙부에는, 온 칩 렌즈(24)에서 집광됨에 의해, 입사광의 대부분이 모인다.
이 화소의 중앙부에 배출부(29) 및 리셋부(35) 등을 배치하고, 또한, 그 주변부에 제2 전하 축적부(축적부)(25)나 플로팅 디퓨전부(34)나 증폭 트랜지스터(Tr5)나 선택 트랜지스터(Tr6) 등을 배치한다. 이에 의해, 글로벌 셔터 동작일 때에 발생하는, 스미어 노이즈의 악영향을 작게 할 수 있다.
즉, 제2 전하 축적부(축적부)(25)나 플로팅 디퓨전부(34) 등에 광이 입사하면, 스미어 노이즈가 되는데, 배출부(29) 및 리셋부(35) 등에 광이 입사하여도 스미어 노이즈에의 영향이 작다.
여기서, 화소의 수평 방향의 위치와 광전계(光電界) 강도와의 관계를 도 8의 A에 도시하고, 기판의 표면측의 화소 내의 평면 배치의 개략도를 도 8의 B에 도시한다.
도 8의 A에 도시하는 바와 같이, 온 칩 렌즈(24)의 집광의 광전계 강도는, 중심부가 가장 높고, 주변부에서는 작아진다. 이 중, 최대 강도 1부터 강도가 1/e까지의 범위를 집광 영역으로 한다.
또한, 도 8의 B에 도시하는 바와 같이, 화소의 중앙부에, 배출부(29) 및 리셋부(35)를 배치하고, 화소의 주변부에, 축적부(25)와 플로팅 디퓨전부(FD)(34)와 증폭 트랜지스터(Tr5)와 선택 트랜지스터(Tr6)를 배치하고 있다.
또한, 도 8의 A의 집광 영역(강도 1/e 내지 1)을, 도 8의 B에 파선으로 도시한다.
그리고, 도 8의 B에 도시하는 바와 같이, 집광 영역을 나타내는 파선 내에, 배출부(29) 및 리셋부(35) 등을 넣음에 의해, 스미어 노이즈를 효과적으로 저감할 수 있다.
또한, 화소 영역(3)의 단부의 화소에서는 비스듬하게 입사한 광이 증가하기 때문에, 종래의 고체 촬상 장치와 마찬가지로, 적절한 동공(瞳) 보정을 행하여, 상술한 집광 영역이 각 화소의 중앙부가 되도록 하는 것이 바람직하다.
여기서, 본 실시의 형태의 고체 촬상 장치(1)에서, 광이 전달하는 양상을 시뮬레이션 하였다.
도 2에 도시한 구조를 간략화하여, 도 9에 도시하는 구조의 고체 촬상 장치로 하였다.
구체적으로는, 기판(12) 내의 각 부분을 종합하여, 세로로 2개의 영역으로 분할하고, 위쪽을 집적부, 하측을, 축적부와 배출부·리셋부로 하였다. 축적부가 화소의 주변부에 배치되어 있고, 배출부 및 리셋부가 화소의 중앙부에 배치되어 있다.
도 9에 도시하는 구조의 고체 촬상 장치에서, 화소 사이즈(P)를 1.75㎛로 하고, 광전변환부를 두께가 0.75㎛의 CuInGaS2막으로 하고, 기판(12) 내의 집적부의 두께를 1.5㎛, 축적부와 배출부 및 리셋부의 두께를 1.5㎛로 하였다. 또한, 온 칩 렌즈(OCL)의 두께를 500㎚로 하였다. 그리고, 온 칩 렌즈(OCL)를 통하여, 600㎚의 파장의 광을 수직 방향으로 입사시킨 경우의 광의 전달하는 양상을, 시뮬레이션 하였다.
도 9에 도시하는 구조의 고체 촬상 장치에 대해 시뮬레이션한 결과를, 도 10에 도시한다.
도 10에 도시하는 바와 같이, 화소의 중앙부의 배출부 및 리셋부에 광은 집중하고 있고, 축적부에는 거의 광이 입사하지 않음을 알 수 있다.
그리고, 축적부를 화소의 중앙부에 배치한 경우와 비교하여, 화소의 주변부에 축적부를 배치함에 의해, 축적부에서의 흡수량이 1/6까지 저하됨을 알았다. 이것은, 스미어 노이즈로서 약 -16dB만큼 내려가는 효과가 있는 것을 시사하고 있다.
본 실시의 형태의 고체 촬상 장치(1)는, 구체적으로는, 예를 들면, 기판(12)의 n형 실리콘 영역에 격자 정합된 CuAlGaInSSe계 혼정으로 이루어지는 광전변환부(50)가 두께 1000㎚로 형성되고, 투명 전극(57)이 두께 100㎚로 형성된 구성으로 할 수 있다.
본 실시의 형태의 고체 촬상 장치(1)에서는, 입사한 광은, 광전변환부(50)에서의 광전변환되고, 입사광에 응한 신호 전하가 광전변환부(50)에서 생성된다. 생성된 신호 전하는, 기판(12) 내로 이동하고, 제1 전하 축적부(52)에 축적된다.
제1 전하 축적부(52)에 축적된 신호 전하는, 전 화소 동시에 제2 전하 축적부(25)에 전송되고, 행마다, 플로팅 디퓨전부(34)에 전송된다.
이 구동 방법의 상세에 관해서는 후술한다.
본 실시의 형태의 고체 촬상 장치(1)에서는, 제1 전하 축적부(52)와, 신호 전하를 일시적으로 유지하는 제2 전하 축적부(25)가, 기판(12)의 깊이 방향으로 적층하여 형성되어 있다. 이 때문에, 화소 면적을 축소할 수 있고, 화소의 미세화가 가능해진다.
또한, 제1 전하 축적부(52)에 축적된 신호 전하는, 종형 트랜지스터로 구성된 제1 전송 트랜지스터(Tr1)에서 판독할 수 있다. 종형 트랜지스터는, 기판(12)의 깊이 방향으로 신호 전하를 판독하기 때문에, 통상의 평면 트랜지스터와 같이, 기판(12)의 수평 방향으로 신호 전하를 판독하는 구성에 비교하여 점유 면적이 작다. 이 때문에, 더한층의 화소의 미세화가 가능해진다.
또한, 본 실시의 형태의 고체 촬상 장치(1)에서는, 제1 전하 축적부(52)와 제2 전하 축적부(25)가 기판(12)의 깊이 방향으로 적층되고, 또한, 제1 전하 축적부(52)의 신호 전하는 종형 트랜지스터로 이루어지는 제1 전송 트랜지스터(Tr1)로 전송된다. 이 때문에, 제2 전하 축적부(25)의 형성 위치가, 화소의 주변부이고, 또한, 제1 전하 축적부(52)에 겹쳐지는 위치라면 좋아, 화소 트랜지스터의 레이아웃의 자유도가 높다. 제2 전하 축적부(25)를, 화소의 주변부에 형성함에 의해, 전술한 바와 같이, 글로벌 셔터 동작할 때에 발생하는, 스미어 노이즈의 악영향을 작게 할 수 있다.
또한, 본 실시의 형태의 고체 촬상 장치(1)에서는, 제1 전하 축적부(52)와, 각 화소 트랜지스터를 구성하는 반도체층이 기판(12)의 깊이 방향으로 겹쳐지는 위치에 형성되어 있기 때문에, 제1 전하 축적부(52)의 면적을 넓게 취할 수 있다. 이에 의해, 포화 전하량의 향상을 도모할 수 있다.
더욱 바람직하게는, 제1 축적부(52)의 상방에, 예를 들면, 투명 전극(57)과 컬러 필터층(23)과의 사이에, 차광막을 형성하여도 좋다.
(구동 방법)
다음에, 본 실시의 형태의 고체 촬상 장치(1)의 구동 방법을 설명한다.
본 실시의 형태의 고체 촬상 장치(1)의 구동 방법의 타이밍 차트를, 도 11에 도시한다. 여기서는, n행째의 화소의 판독의 타이밍을 예로 설명한다.
또한, 본 실시의 형태의 고체 촬상 장치(1)의 동작을, 도 12의 단면도에 도시한다.
우선, 전 화소 동시에 제1 리셋 펄스(ΦRST1)의 공급을 시작하여, 제1 리셋 트랜지스터(Tr3)를 온 한다. 이에 의해, 플로팅 디퓨전부(34)에 축적되어 있던 신호 전하가 전원 전압(Vdd)측으로 배출되고, 플로팅 디퓨전부(34)는 리셋된다. 여기서, 플로팅 디퓨전부(34)에 축적되어 있던 신호 전하는, 전(前)의 프레임에서 판독된 신호 전하이다.
그 후, 전 화소 동시에 제1 리셋 펄스(φRST1)의 공급을 정지하고, 제2 리셋 트랜지스터(Tr3)를 오프 한다.
다음에, 전 화소 동시에 제1 전송 펄스(φTRG1)의 공급을 시작하고, 제1 전송 트랜지스터(Tr1)를 온 한다. 이에 의해, 제1 전하 축적부(52)에 축적되어 있던 신호 전하가 제2 전하 축적부(25)에 전송된다.
그 후, 전 화소 동시에 제1 전송 펄스(φTRG1)의 공급을 정지하고, 제1 전송 트랜지스터(Tr1)를 오프 한다.
본 실시의 형태에서는, 전 화소 동시에 제2 전하 축적부(25)에 판독된 신호 전하는, 각 행의 판독시까지, 제2 전하 축적부(25)에서 유지된 상태가 된다.
다음에, 전 화소 동시에 제2 리셋 펄스(φRST2)의 공급을 시작하고, 제2 리셋 트랜지스터(Tr4)를 온 한다. 이에 의해, 제1 전하 축적부(52)에 남아 있던 신호 전하나, 제1 전송 트랜지스터(Tr1)를 오프 한 시점에서 제2 리셋 트랜지스터(Tr4)를 온 하는 시점까지의 기간에 축적된 신호 전하를, 전원 전압(Vdd)측으로 배출하여, 리셋한다.
그 후, 전 화소 동시에 제2 리셋 펄스(φRST2)의 공급을 정지하고, 제2 리셋 트랜지스터(Tr4)를 오프 함으로써, 다음 프레임의 노광을 시작한다.
여기까지의 일련의 동작은, 전 화소 동시에 행하여지는 것이다.
본 실시의 형태에서는, 전 화소 동시에 제2 리셋 트랜지스터(Tr4)를 오프 함에 의해, 글로벌 노광이 시작되고, 전 화소 동시에 제1 전송 트랜지스터(Tr1)를 온 함에 의해, 글로벌 노광이 종료된다. 즉, 제2 리셋 트랜지스터(Tr4)를 오프 한 때부터, 다음에 제1 전송 트랜지스터(Tr1)를 온 할 때까지의 기간이, 노광 기간이 된다. 노광 기간에서는, 광전변환부(50)에 입사한 광량에 응한 신호 전하가, 광전변환부(50)에서 생성된다. 그리고, 광전변환부(50)에서 생성된 신호 전하는, 기판(12) 내의 포텐셜 전위에 따라 이동하고, 제1 전하 축적부(52)에 축적된다.
다음에, 행마다 판독을 시작한다. n행의 신호 전하의 판독에서는, n행의 동작의 순번이 돌아 오면, 제2 전송 펄스(φTRG2)의 공급을 시작하고, 제2 전송 트랜지스터(Tr2)를 온 한다. 이에 의해, n행의 화소에서, 제2 전하 축적부(25)에 축적되어 있던 신호 전하가 플로팅 디퓨전부(34)에 전송된다.
그 후, 제2 전송 펄스(φTRG2)의 공급을 정지하고, 제2 전송 트랜지스터(Tr2)를 오프 한다.
다음에, 선택 펄스(φSEL)의 공급을 시작하고, 선택 트랜지스터(Tr6)를 온 한다. 이에 의해, 플로팅 디퓨전부(34)의 전위에 대응하는 출력을 화소 신호로서 칼럼 신호 처리 회로(5)(도 1 참조)에 받아들인다. 칼럼 신호 처리 회로(5)에서는, 앞서 취득한 리셋 신호와, 이 화소 신호와의 차분(差分)을 취함에 의해 상관 이중 샘플링을 행한다. 이에 의해, 칼럼 신호 처리 회로(5)에서는, kTc 노이즈가 제거된 화소 신호가 얻어진다.
그 후, 선택 펄스(φSEL)의 공급을 정지하고, 선택 트랜지스터(Tr6)를 오프 하여, n행의 화소의 판독을 종료한다.
n행째의 화소의 판독이 종료된 후는, n+1행째의 화소의 판독을 행하고, 전행(全行)의 화소의 판독을 차례로 행한다.
이와 같이 하여, 본 실시의 형태의 고체 촬상 장치(1)의 구동을 할 수가 있다.
본 실시의 형태의 고체 촬상 장치(1)에서는, 도 12에 도시하는 바와 같이, 입사한 광(L)은 광전변환부(50)에서 광전변환되고, 그곳에서 발생한 신호 전하(전자)는 제1 전하 축적부(52)로 이동하고, 제1 전하 축적부(52)에서 주로 축적된다. 또한, 광전변환부(50)에서 생성된 정공은 투명 전극(57)으로 이동한다.
그리고, 노광 기간에서, 제1 전하 축적부(52)에서 축적된 신호 전하는, 제1 전송 트랜지스터(Tr1)가 온 함으로써, 전 화소 동시에, 도 12의 「전자(판독시)」의 화살표로 도시하는 바와 같이, 제2 전하 축적부(25)에 전송된다. 제2 전하 축적부(25)에 전송된 신호 전하는, 제2 전하 축적부(25)에서 축적된다.
제2 전하 축적부(25)에 축적된 신호 전하는, 행마다의 타이밍에 플로팅 디퓨전부(34)에 전송된다.
그리고, 판독시에는, 플로팅 디퓨전부(34)의 신호 전하의 양에 대응하는 화소 신호가, 선택 트랜지스터(Tr6)를 통하여, 수직 신호선(9)에 출력된다.
또한, 전자의 배출시에는, 제2 리셋 트랜지스터(Tr4)가 온 함에 의해, 전 화소 동시에, 도 12의 「전자(배출시)」의 화살표로 도시하는 바와 같이, 제1 전하 축적부(52)의 신호 전하가, 제2 리셋 트랜지스터(Tr4)의 드레인(배출부)(29)에 배출된다.
(제조 방법)
다음에, 본 실시의 형태의 고체 촬상 장치(1)를 제조하는 방법에 관해 설명한다.
본 실시의 형태의 고체 촬상 장치(1)는, 예를 들면, 이하에 설명하는 바와 같이 하여, 제조할 수 있다.
우선, n형의 기판(12)에, 예를 들면 p형의 불순물을 이온 주입함에 의해, p형의 웰 영역(13)을 형성한다.
그 후, 도 13A에 도시하는 바와 같이, 기판(12)의 표면측에 n형의 불순물인 V족의 P(인) 등을 이온 주입함에 의해, 제2 전하 축적부(25), 플로팅 디퓨전부(34), 각 화소 트랜지스터의 소스·드레인 영역(29, 35)을 형성한다.
그 후, 제2 전하 축적부(25)의 표면측에는, p형의 불순물을 고농도로 이온 주입함에 의해, 얇은 p형 반도체층(26)을 형성한다.
이들의 공정은, 통상의 CMOS형 고체 촬상 장치의 제조 프로세스를 이용하여, 실행할 수 있다.
다음에, 기판(12)의 표면측에 실리콘 등으로 이루어지는 유지 기판(도시 생략)을 맞붙이고, 기판(12)의 이면측이 위를 향하도록, 기판(12)을 반전시킨다.
그 후, 도 13B에 도시하는 바와 같이, 예를 들면 CVD법을 이용하여, 기판(12)의 이면측에 n형의 불순물을 도핑하면서 제1 전하 축적부(52)가 되는 n형 반도체층을 소망하는 두께가 될 때까지 에피택셜 성장시킨다.
다음에, 도 13C에 도시하는 바와 같이, 제1 전하 축적부(52)의 n형 반도체층의 상부에, 화소 분리부(53)를 형성하는 영역이 개구된 레지스트층(55)을 형성한다. 이 레지스트층(55)은, 통상의 포토 리소그래피 기술을 이용하여 형성할 수 있다. 그리고, 레지스트층(55)을 통하여 p형의 불순물을, 예를 들면 p형의 웰 영역(13)을 구성하는 불순물 농도보다도 높은 농도가 되도록 이온 주입함에 의해, 화소 분리부(53)를 형성한다. 화소 분리부(53)를 구성하는 p형 반도체층은, 적어도 제1 전하 축적부(52)를 화소마다 분리할 수 있는 깊이로 형성한다.
계속해서, 도 14D에 도시하는 바와 같이, 제1 전하 축적부(52)상의 레지스트층(55)을 제거한다.
다음에, 도 14E에 도시하는 바와 같이, 제1 전하 축적부(52)의 상부에, 예를 들면 칼코파이라이트계의 재료를 에피택셜 성장시킴에 의해, 광전변환부(50)를 형성한다.
본 실시의 형태에서, 칼코파이라이트계의 화합물 반도체를 에피택셜 성장시키는 방법으로서는, 분자선 에피택시(MBE)법, 유기금속 기상 성장(MOCVD)법, 액상 에피택시(LPE)법을 이용할 수 있다. 또한, 에피택셜 성장하는 방법이라면, 기본적으로 어떠한 성막 방법이라도 좋다.
그런데, 기판(12)을 구성하는 실리콘의 격자 정수는 51.45㎚이고, CuAlGaInSSe계 혼정은, 이 격자 정수에 대응한 재료를 포함하고, 기판(12)과 격자 정합하도록 광전변환부(50)를 형성하는 것이 가능하다. 이 때문에, 예를 들면, CuGaInS 막을 광전변환부(50)로서 기판(12)상에 에피택셜 성장시킬 수 있다.
MOCVD법을 이용하여 광전변환부(50)를 형성하는 경우에는, 예를 들면, 도 15에 도시하는 MOCVD 장치를 사용할 수 있다.
기판(12)상에서 광전변환부(50)의 결정을 성장시킬 때에는, 도 15에 도시하는 바와 같이, 기판이 서셉터(카본제)의 위에 실린다. 서셉터는, 고주파 가열 장치(RF 코일)로 가열되고, 기판(12)의 온도를 제어할 수 있도록, 열전대와 그 온도 제어 기구가 마련되어 있다. 일반적인 기판 온도로서는, 열분해가 가능해지는 400 내지 1000℃의 온도 범위이지만, 기판 온도를 내리기 위해, 예를 들면, 수은 램프 등으로 기판 표면을 광조사하고, 원료의 열분해를 어시스트하여도 좋다.
그리고, 유기금속 원료를 수소로 버블링함으로써, 포화 증기압 상태가 되어, 각 원료 분자가 반응관까지 수송된다. 여기서는, 매스 플로 컨트롤러(MFC)로 각 원료에 흘리는 수소 유량을 제어함에 의해, 원료의 단위 시간당에 수송되는 몰량비가 조정된다. 이에 의해, 실리콘으로 이루어지는 기판(12)상에서는, 유기금속 원료가 열분해되어 결정에 받아들여짐으로서 결정 성장이 생겨, 광전변환부(50)를 형성할 수 있다. 원료의 몰량비(量比)는, 형성되는 결정의 조성비에 상관성이 있기 때문에, 이 원료의 단위 시간당에 수송되는 원료의 몰량비를 제어함에 의해, 에피택셜 성장된 광전변환부(50)의 조성비를 제어할 수 있다.
MOCVD법을 이용하여 광전변환부(50)를 형성하는 경우에는, 구리의 유기금속 원료로서는, 예를 들면 아세틸아세톤구리(Cu(C5H7O2)2)를 사용할 수 있다. 이 밖에에, 시클로펜타디엔일구리트리에틸인(h5-(C2H5)Cu:P(C2H5)3)을 사용하여도 좋다. 또한, 갈륨(Ga)의 유기금속 원료로서는, 예를 들면, 트리메틸갈륨(Ga(CH3)3)을 사용할 수 있다. 또한, 알루미늄(Al)의 유기금속 원료로서는, 예를 들면 트리메틸알루미늄(Al(CH3)3)을 사용할 수 있다. 또한, 인듐(In)의 유기금속 원료로는, 예를 들면, 트리메틸인듐(In(CH3)3)을 사용할 수 있다. 또한, 셀렌(Se)의 유기금속 원료로는, 예를 들면, 디메틸셀렌(Se(CH3)2)을 사용할 수 있다. 또한, 유황(S)의 유기금속 원료로는, 예를 들면, 디메틸술피드(S(CH3)2)를 사용할 수 있다. 또한, 아연(Zn)의 유기금속 원료로는, 예를 들면, 디메틸징크(Zn(CH3)2)를 사용할 수 있다.
또한, 시클로펜타디엔일구리트리에틸인(h5-(C2H5)Cu:P(C2H5)3)이나 아세틸아세톤구리(Cu(C5H7O2)2)나 트리메틸인듐(In(CH3)3) 등의 원료는, 실온에서 고상(固相) 상태이다. 이와 같은 경우에는, 원료를 가열하여 액상 상태로 한다, 또는, 고상 상태에서도 단지 고온으로 하여 증기압을 높게 한 상태에서 사용하여도 좋다.
여기서, 유기금속 원료를 반드시 이들의 원료로 규정할 필요는 없고, 유기금속이라면, 마찬가지로 MOCVD 성장의 원료로서 사용할 수 있다. 예를 들면, 트리 에틸갈륨(Ga(C2H5)3), 트리에틸알루미늄(Al(C2H5)3), 트리에틸인듐(In(C2H5)3), 디에틸셀렌(Se(C2H5)2), 디에틸술피드(S(C2H5)2) 및 디에틸징크(Zn(C2H5)2)을 원료로서 사용하여도 좋다.
또한, MOCVD 성장의 원료는, 반드시 유기금속이 아니고, 가스계라도 좋다. 예를 들면, Se 원료로서 셀렌화수소(H2Se)나, S 원료로서 황화수소(H2S)를 사용하여도 좋다.
MBE법을 이용하여 광전변환부(50)를 형성하는 경우에는, 예를 들면, 도 16에 도시하는 MBE 장치를 사용할 수 있다.
MBE법을 이용하여 광전변환부(50)를 형성할 때에는, 도 16에 도시하는 MBE 장치 내에서, 광전변환부(50)를 구성하기 위한 각 단체 원료를, 초고진공 중에 있는 각 크누센 셀 내에 넣어서, 이들의 원료를 적절한 온도로 가열한다. 이에 의해, 분자선을 발생시켜, 기판(12)상에 조사함으로써, 소망하는 결정 성장층을 형성할 수 있다. 크누센 셀 내에 넣는 단체(單體) 원료로서는, 갈륨(Ga), 알루미늄(Al), 인듐(In), 셀렌(Se), 유황(S)을 사용할 수 있다. 이 때, 유황(S)과 같은 증기압이 특히 높은 원료인 경우에는, 분자선량의 안정성이 부족한 것이 있다. 이 경우, 밸브드 크래킹 셀을 이용하여, 분자선량을 안정화시켜도 좋다. 또한, 가스 소스 MBE와 같이, 일부의 원료를 가스 소스로 하여도 좋다. 이 경우에는, 예를 들면, Se 원료로서 셀렌화수소(H2Se)를 사용할 수 있고, 유황(S) 원료로서는, 황화수소(H2S)를 사용할 수 있다.
또한, MOCVD법 또는 MBE법을 이용하여 광전변환부(50)를 형성하는 경우에는, 예를 들면, 결정 성장과 함께 n형의 불순물인 Zn의 농도를 서서히 내림으로써, 결정 성장한 방향으로 밴드가 경사한 광전변환부(50)를 형성할 수 있다. 이와 같이 하여 광전변환부(50) 내의 밴드를 경사시킴으로써, 광전변환부(50)에서 생성된 신호 전하의 기판(12)측으로의 이동이 용이해진다.
반드시 n형의 불순물을 도핑할 필요는 없고, 예를 들면 Ⅲ족 원자와 I족 원자의 공급량을 제어할 뿐으로도, 농도의 변화로 밴드의 경사는 가능하다.
그리고, 이와 같은 광전변환부(50)는, 기판(12)상에서 격자 정합하도록 형성되어 있다. 이 경우에는, 헤테로 계면에서 발생하는 미스 핏 전위를 감소시킬 수 있기 때문에, 광전변환부(50)의 결정성이 양호해진다. 따라서, 결정 결함이 감소하기 때문에, 암전류의 발생을 억제할 수 있고, 백점(白点)에 의한 화질의 열화를 방지할 수 있다. 또한, 고감도화를 실현할 수 있기 때문에, 어두운 촬상 환경(예를 들면 야간)이라도, 고화질의 촬영이 가능해진다.
여기서, 격자 부정(不整)은 |Δa/a|(Δa : 광전변환부의 격자 정수와 기판의 정수의 차, a : 기판의 격자 정수)로 표시할 수 있고, 격자 정합하는 경우에는, Δa/a=0이다. 또한, 본 실시 형태에서는, 「격자 정합」의 정의는, 결정 성장에서 형성된 광전변환부(50)의 두께가 임계막두께 이내의 조건에서 격자 정합에 가까운 상태를 포함하는 것으로 한다. 즉, 임계막두께 이내이라면, 완전하게 격자 정합하지 않아도 미스 핏 전위(轉位)가 들어가지 않는 결정성의 양호한 상태가 가능해진다.
또한, 「임계막두께」의 정의는, 「Matthew와 Blakeslee의 식」(J.W.Matthews and A.E.Blakeslee, J.Cryst. Growth 27(19741) 18-125.) 또는 ·People과 Bean의 식」(R.People and J.C.Bean, Appl. Phys. Lett. 47(1985) 322-324.)으로 규정된다.
이상과 같이 하여 에피택셜 결정으로 이루어지는 광전변환부(50)를 형성한 후, 도 14F에 도시하는 바와 같이, 광전변환부(50)의 상부에, p형의 불순물을 주입하여, p형 반도체층(58)을 형성한다.
다음에, 도 14G에 도시하는 바와 같이, p형 반도체층(58)의 상부에 광전변환부측 화소 분리부(51)가 형성된 영역이 개구된 레지스트층(56)을 형성한다. 그리고, 그 레지스트층(56)을 통하여, p형의 불순물인 Ga, In, As 또는 P를 이온 주입함에 의해, 광전변환부(50)를 화소마다 분리하는 광전변환부측 화소 분리부(51)를 형성한다. 이와 같이 도핑의 농도 제어를 행함에 의해, 화소 사이에서 포텐셜 장벽이 되도록, 광전변환부측 화소 분리부(51)를 형성할 수 있다.
그 후, 예를 들면 400℃ 내지 1000℃로 어닐 처리를 함으로써, 각 반도체층의 불순물을 활성화시킨다.
그 후, 기판(12)의 표면측에 각 화소 트랜지스터를 형성하고, 기판(12)의 이면측에, 투명 전극(57), 컬러 필터층(23), 및 온 칩 렌즈(24)를 형성한다.
이와 같이 하여, 본 실시의 형태의 고체 촬상 장치를 제조할 수 있다.
본 실시의 형태의 고체 촬상 장치(1)는, 상술한 방법 이외의 방법으로도 제조하는 것이 가능하다.
다음에, 본 실시의 형태의 고체 촬상 장치(1)의 다른 제조 방법을 설명한다.
우선, 도 13A 내지 도 14D에 도시한 각 공정과 마찬가지로 하여, 기판(12)에 소망하는 반도체층을 형성한다.
그 후, 도 17A에 도시하는 바와 같이, 기판(12)의 제1 전하 축적부(52)가 형성된 이면측 상부에서, 광전변환부측 화소 분리부(51)가 형성되는 부분에만 선택적으로 절연막(59)을 형성한다. 즉, 이웃하는 화소의 사이를 구획하도록 절연막(59)을 형성한다.
절연막(59)은, 예를 들면, 실리콘산화막, 실리콘질화막으로 구성할 수 있다. 본 실시의 형태에서는, 광전변환부측 화소 분리부(51)는, 기판(12)측에 형성된 화소 분리부(20)와 같은 위치에 형성되기 때문에, 기판(12)측에 형성된 화소 분리부(20) 상부에 절연막(59)을 형성한다. 이 절연막(59)은, 기판(12)의 이면측 전면에 예를 들면 실리콘 산화막을 형성한 후, 포토 리소그래피 기술을 이용하여 패턴 가공함에 의해 형성할 수 있고, 그 막두께는, 예를 들면 50 내지 100㎚로 되어 있다.
다음에, 기판(12)의 이면측에 MOCVD법, MBE법 등을 이용하여 전술한 화합물 반도체를 에피택셜 성장시킴에 의해, 도 17B에 도시하는 바와 같이, 광전변환부(50)를 형성한다. 이 제조 방법에서는, 기판(12)의 이면측에 화소 사이를 구획한 절연막(59)이 형성되어 있기 때문에, 기판(12)의 이면측에서는, 절연막(59)이 형성되지 않는 기판(12)의 노출 부분에 광전변환부(50)가 선택적으로 결정 성장한다. 여기서는, 막두께가 절연막(59)의 막두께보다도 두꺼워지도록 광전변환부(50)를 형성한다. 이에 의해, 광전변환부(50)가 각 화소에 대응하도록 형성되고, 이웃하는 광전변환부(50) 사이에는, 트렌치가 마련된다.
또한, 이 때, 결정 성장과 함께 n형의 불순물인 Zn의 농도를 서서히 내림으로써, 결정 성장한 방향으로 밴드가 경사한 광전변환부(50)를 형성할 수 있다. 반드시 n형의 불순물을 도핑할 필요는 없고, 예를 들면 Ⅲ족 원자와 I족 원자의 공급량을 제어할 뿐으로도, 농도의 변화로 밴드의 경사는 가능하다.
다음에, 기판(12)의 이면측에서, 칼코파이라이트 구조의 화합물 반도체를
래터럴 성장시킴으로써, 도 17C에 도시하는 바와 같이, 광전변환부측 화소 분리부(51) 및 p형 반도체층(58)을 형성한다. 구체적으로는, Ga, In, As, P 등의 p형의 불순물이 많이 포함되는 조건으로, 칼코파이라이트 구조의 화합물 반도체를 래터럴 성장시킨다. 이에 의해, 횡방향으로 결정 성장이 빠르기 때문에, 이웃하는 광전변환부(50)의 사이의 트렌치에, p형의 화합물 반도체가 매입됨과 함께, 광전변환부(50) 상부에 고농도의 p형 반도체층(58)이 형성된다.
여기서, 도 2에 도시한 단면 구성도에서는, 광전변환부(50)의 선택 성장시에 이용한 절연막(59)의 도시는 생략하고 있다.
또한, MOCVD법 및 MBE법에서는, 결정 성장시의 압력 제어에 의해, 래터럴 성장시키는지 선택 성장시키는지를 제어할 수 있다.
본 실시의 형태에서는, 예를 들면, 광전변환부측 화소 분리부(51) 및 p형 반도체층(58)의 불순물 농도는 1×1017 내지 1×1019㎝-3가 되도록 형성한다. 이와 같이 하여, 화소마다 광전변환부(50)를 분리하는 광전변환부측 화소 분리부(51)와, 광전변환부(50)의 광 입사측의 p형 반도체층(58)을 형성한다.
그 후는, 기판(12)의 표면측에 각 화소 트랜지스터를 형성하고, 기판(12)의 이면측에, 투명 전극(57), 컬러 필터층(23), 및 온 칩 렌즈(24)를 형성한다.
이와 같이 하여, 본 실시의 형태의 고체 촬상 장치를 제조할 수 있다.
이 제조 방법에서는, 래터럴 성장에 의해 광전변환부측 화소 분리부(51)나 p형 반도체층(58)을 형성하기 때문에, 이온 주입이나 어닐 등의 프로세스로 형성하는 경우에 비교하여, 이온 주입시의 데미지나 어닐시의 배선층에의 악영향 등이 생기지 않는다. 이에 의해, 제조 공정 중에서의 데미지를 저감할 수 있다.
또한, 본 실시의 형태에 관한1 고체 촬상 장치를 제조하는 방법은, 상술한 2개의 제조 방법으로 한정되는 것이 아니다.
예를 들면, 도 14E에 도시한 공정의 다음에, 레지스트층(56)을 형성하여 광전변환부측 화소 분리부(51)를 형성한 후에, 광전변환부(50)의 광입사면측에 p형의 불순물을 이온 주입함으로써, p형 반도체층(58)을 형성하도록 하여도 좋다. 즉, p형 반도체층(58)을 형성하기 전에, 광전변환부측 화소 분리부(51)를 형성하여도 좋다.
그런데, 본 실시의 형태에서는, 주면이 (100)면인 실리콘 기판을 이용하고, 그 주면(主面)에 화합물 반도체를 에피택셜 성장시켜서 광전변환부를 형성하는 경우에 관해 설명하였다. 즉, 본 실시 형태에서는 {100}기판을 이용하는 경우에 관해 설명하고 있다. 그러나, 본 기술은 이것으로 한정되는 것이 아니다.
이온성이 없는 무극성의 실리콘 기판상에 이온성 원소의 재료로서 상기의 화합물 반도체를 에피택셜 성장시킨 경우에는, 안티페이즈 도메인이라고 불리는 결함이 발생하는 경우가 있다. 즉, 국소적으로 카티온과 아니온이 역(逆)페이즈가 되어 성장하여, 안티페이즈 도메인이 발생한다.
이 때문에, 실리콘 기판으로서 오프 기판을 이용하여도 좋다. 오프 기판상에 에피택셜 성장을 시킴에 의해, 안티페이즈 도메인의 발생을 억제할 수 있다. 예를 들면, 실리콘으로 이루어지는 {100}기판의 면방향을 <011>방향으로 오프 한 오프 기판을 이용함에 의해, 안티페이즈 도메인이 생긴 영역이 결정 성장과 함께 자기(自己) 소멸하기 때문에 결정성을 향상시킬 수 있다. 오프 기판으로서는, 예를 들면 경사각도가 1 내지 10도의 기판을 이용할 수 있다.
여기서, 오프 기판인 실리콘 기판상에, 광전변환부를 형성할 때의 원자 배열을, 도 18에 도시한다.
도 18에서는, 예를 들면, I족 원자는 구리(Cu) 원자이고, Ⅲ족 원자는, 갈륨(Ga) 원자 또는 인듐(In) 원자이고, Ⅵ족 원자는, 유황(S) 원자나 셀렌(Se) 원자 등이다. 도 18에서, 백색의 사각형의 마크로 표시하고 있는 「I족 또는 Ⅲ족 원자렬」은, 지면(紙面)에 수직한 방향에서, I족 원자와 Ⅲ족 원자가 교대로 나열하여 있는 것을 나타내고 있다.
도 18은, 실리콘 기판상에서, Ⅵ족 원자로부터 성장이 개시한 경우이고, 또한, I족 또는 Ⅲ족의 카티온(플러스 이온성 원자)과 Ⅵ족의 아니온(마이너스 이온성 원자)의 사이의 안티페이즈 도메인이, 소멸한 경우를 도시하고 있다.
도 18에 도시하는 바와 같이, 예를 들면, 실리콘 기판으로서, {100}기판을 <011>방향으로 경사각도(오프각)(θ1)로 오프 한 오프 기판을 이용한다.
오프 기판인 실리콘 기판상에는, I족 또는 Ⅲ족의 카티온 플러스 이온성 원자)와 Ⅵ족의 아니온(마이너스 이온성 원자)이 규칙적으로 배열되어, 광전변환부(50)의 막이 형성된다.
이 때, 영역(B)(1점 쇄선으로 구획한 영역)과 같이, 카티온과 아니온이 국소적으로 역위상이 되어 성장하고, 안티페이즈 도메인이 생기는 경우가 있다.
그러나, 도 18에 도시하는 바와 같이, 오프 기판의 표면에 결정 성장시키고 있기 때문에, 안티페이즈 도메인이 생긴 영역(B)이 삼각형상으로 닫힌다. 그리고, 영역(B)의 상방에서는, 안티페이즈 도메인이 생기지 않는 영역(A)만이 되도록, 에피택셜 성장이 진행한다. 이와 같이 하여, 안티페이즈 도메인의 발생을 억제하는 것이 가능하다.
또한, 도 18은, 구체적으로는, 경사각도(오프각)(θ1)가 6도인 경우를 도시하고 있지만, 전술한 1 내지 10도의 범위의 경사각도를 갖는 오프 기판이라면, 효과는 있다.
상술한 본 실시의 형태의 고체 촬상 장치(1)의 구성에 의하면, 광전변환부(50)가 기판(12)에 적층하여 형성되어 있음에 의해, 기판(12) 내에 광전변환부를 마련할 필요가 없어서, 화소의 미세화가 가능해진다.
또한, 기판(12)의 이면측에 형성되는 제1 전하 축적부(52)와, 기판(12)의 표면측에 형성되는 각 화소 트랜지스터는, 기판(12)의 깊이 방향으로 적층하여 형성되어 있기 때문에, 더한층의 화소의 미세화가 도모된다.
화소의 미세화를 도모할 수 있기 때문에, 고체 촬상 장치(1)의 소형화나 다화소화를 도모하는 것이 가능해진다. 그리고, 다화소화를 도모함에 의해, 고해상도의 화상을 제공하는 것이 가능해진다.
또한, 본 실시의 형태에서는, 화소 영역(3)의 전면에 걸쳐서 형성되는 광전변환부(50)가 차광부를 겸하는 구성으로 되어 있기 때문에, 기판(12)에 입사광이 도달하는 일이 없고, 노이즈의 발생이 억제된다.
그리고, 본 실시의 형태의 고체 촬상 장치(1)의 구성에 의하면, 제1 전하 축적부(52)와 제2 전하 축적부(25)를 마련하고 있다. 이에 의해, 제1 전하 축적부(52)에서 축적된 신호 전하를, 전 화소 동시에 제2 전하 축적부(25)에 전송하고, 일단 제2 전하 축적부(25)에 유지시킨 후에, 행마다 플로팅 디퓨전부(34)에 전송하여, 수직 신호선에 판독할 수 있다.
따라서 화소의 미세화가 도모된 고체 촬상 장치(1)에서, 글로벌 셔터 조작이 가능해지기 때문에, 전 화소 동시의 노광이 가능해지고, 포컬 플레인 왜곡이 해소된다.
또한, 차광막을 마련하지 않아도 전 화소 동시의 노광이 가능해지기 때문에, 차광막을 마련한 경우와 비교하여, 개구를 넓게 하여, 감도의 향상과 포화 전하량의 향상을 도모할 수 있다.
또한, 본 실시의 형태에서는, 제1 전하 축적부(52)에 축적된 신호 전하를 리셋하는 제2 리셋 트랜지스터(Tr4)를 별도 마련함에 의해, 판독 기간이 종료되기 전에, 다음 프레임의 노광 기간을 시작할 수 있다. 이와 같은 효과는, 특히 동화 촬영에 유효해진다.
또한, 본 실시의 형태의 고체 촬상 장치(1)의 구성에 의하면, 제2 전하 축적부(25) 및 플로팅 디퓨전부(34)가 화소의 주변부에 형성되어 있다. 이에 의해, 온 칩 렌즈(24)에 의한 집광 영역인 화소의 중앙부로부터, 제2 전하 축적부(축적부)(25)나 플로팅 디퓨전부(34)가 분리되어 있다. 이에 의해, 광의 입사에 의해 발생하는, 스미어 노이즈가 저감되기 때문에, 높은 S/N비를 얻을 수 있다.
또한, 집광 영역인 화소의 중앙부에, 배출부(29)나 리셋부(35)가 형성되어 있기 때문에, 이들에 의해, 스미어 노이즈가 되는 전하를 배출할 수 있고, 이에 의해서도 스미어 노이즈를 저감할 수 있다.
따라서 글로벌 셔터 기능을 가지며, 암전류가 작고, 또한 kTC 노이즈가 작은 고체 촬상 장치(1)를 실현할 수 있다.
그리고, 본 실시의 형태의 고체 촬상 장치(1)의 구성에 의하면, 글로벌 셔터 기능을 갖는 종래의 CMOS 이미지 센서와 비교하여, 화소를 미세화하는 것이 가능하고, 높은 해상도를 실현할 수 있다. 또한, 신호 판독시에 발생하는 회절광이나 산란광이 누설되어 축적부에 들어감에 의한 노이즈 부가(附加)가 없고, 또한 이면 조사형으로 되어 있기 때문에, 감도나 포화 감도가 높고, 고화질의 촬상을 제공하는 것이 가능해진다.
본 실시의 형태에 의하면, 높은 감도와 높은 포화 전하량을 가지며, 또한, 고해상도로 양호한 화질을 갖는 화상을 제공하는 것이 가능한 고체 촬상 장치(1)를 실현하는 것이 가능해진다.
<2. 제1의 실시의 형태에 대한 제1 변형례>
제1의 실시의 형태에서는, 도 2에 도시한 바와 같이, 광전변환부(50)의 상부에 p형 반도체층(58)을 형성하고 있다.
이에 대해, p형 반도체층(58)을 생략하는 것도 가능하다.
또한, 광전변환부(50)의 상층의 투명 전극(57)을 생략하는 것이 가능하다.
또한, 광전변환부(50)를 화소마다 분리하는 광전변환부측 화소 분리부(51)도 생략하는 것이 가능하다.
이하에, 제1 변형례로서, p형 반도체층, 투명 전극, 광전변환부측 화소 분리부를 생략한 경우를 설명한다.
제1의 실시의 형태에 대한 제1 변형례의 고체 촬상 장치(15)의 개략 구성도(주요부의 단면도)를, 도 19에 도시한다.
도 19에서, 도 2에 대응하는 부분에는, 동일 부호를 붙이고 중복 설명을 생략한다.
이 제1 변형례의 고체 촬상 장치(15)에서는, 도 19에 도시하는 바와 같이, 광전변환부(50)의 위에 절연층(69)이 형성되고, 이 절연층(69)의 위에 컬러 필터층(23)이 형성되어 있다.
즉, 도 2에 도시한, 광전변환부(50)의 상부의 p형 반도체층(58)이 생략되어 있고, 도 2의 투명 전극(57) 대신에 절연층(69)이 형성되어 있다.
또한, 도 19에 도시하는 바와 같이, 광전변환부(50)가 인접하는 화소에 걸쳐서 연속하여 형성되어 있고, 도 2에서 광전변환부(50)를 화소마다 분리하고 있는, 광전변환부측 화소 분리부(51)도 생략되어 있다.
이와 같이 광전변환부(50)를 화소마다 분리하지 않는 경우에는, 예를 들면, 광전변환부(50)를 구성하는 CuInGaS 광전변환막을, p형 반도체, 또는, 캐리어 농도가 낮은 진성 반도체로 하면 좋다.
이 때, 기판(12)의 표면의 횡방향으로, n형(제1 축적부(52))와 p형(p형 반도체층(53))이 교대로 형성된 구조이고, 기판(12) 내에서 화소 분리가 이루어져 있다. 이에 의해, 에너지 장벽이 형성되기 때문에, 그 위의 CuInGaS 광전변환막에도 에너지 장벽이 발생한다.
그 밖의 구성은, 도 2에 도시한 제1의 실시의 형태의 고체 촬상 장치(1)와 마찬가지이기 때문에, 중복 설명을 생략한다.
여기서, 상술한 에너지 장벽에 관해, 수직 방향 및 수평 방향의 단면 밴드 구조를 참조하여 설명한다.
도 19의 기판(12)과 광전변환부(50)의 수직 방향의 단면 밴드 구조를, 도 20A 및 도 20B에 도시한다. 도 20A는, p형 반도체층(53)의 부분(화소의 단(端)의 부분)의 단면 밴드 구조를 도시하고, 도 20B는, 제1 축적부(52)의 부분(화소의 중앙)의 단면 밴드 구조를 도시하고 있다.
또한, 도 19의 광전변환부(50)의 수평 방향의 단면 밴드 구조를, 도 21에 도시한다.
도 20A에 도시하는 바와 같이, 화소의 단의 부분에서는, CuInGaS가 p형의 실리콘에 접하여 있고, 페르미 레벨(EF)이 실리콘의 가전자대(價電子帶) 상단(EV) 부근에 있기 때문에, CuInGaS라도 큰 밴드의 구부러짐이 생기지 않는다. 그 때문에, 전도대 하단(EC)이 페르미 레벨(EF)보다 고에너지측에 존재한다(진공 준위에 가까운 측에 존재한다).
한편, 도 20B에 도시하는 바와 같이, 화소의 중앙에서는, CuInGaS가 n형의 실리콘에 접하여 있고, 페르미 레벨(EF)이 실리콘의 전도대 하단(EC) 부근에 있다. 이 때문에, CuInGaS로 큰 밴드의 구부러짐이 생김과 함께, CuInGaS의 전도대 하단(EC)이 페르미 레벨(EF)에 가까운 위치에서(낮은 에너지측에서) 존재한다(진공 준위로부터 먼 위치에 존재한다). 여기서는, 페르미 레벨(EF)의 에너지를 0eV로 하고 있다.
따라서 CuInGaS막 내에서는, 도 21에 도시하는 바와 같은, 수평 방향 단면(斷面) 밴드 구조가 된다. 이 때, 광전변환으로 생성된 전자에 있어서, 화소의 단의 부분은 에너지 장벽이 되기 때문에, 전자는 화소의 중앙에 모이게 된다.
또한, 도 20A 및 도 20B에 도시하는 바와 같이, 기판(12)측으로의 내부 전계의 경사에 의해, 또는, 기판(12)의 p형의 실리콘과 n형의 실리콘의 pn 접합에 역바이어스를 걸음에 의해, 전자가 n형의 실리콘측까지 운반되게 된다.
한편, 광전변환에서 생성된 정공에 있어서, 화소의 중앙은 에너지 장벽이 되기 때문에, 정공은 화소의 단의 부분에 모이게 된다.
또한, 실리콘 기판의 p형의 실리콘과 n형의 실리콘의 pn 접합에 역바이어스를 걸음으로써, p형의 실리콘측까지 정공이 운반되게 된다.
따라서 CuInGaS의 내의 화소 분리와 상부의 투명 전극은 반드시 필요는 없다.
이 제1 변형례의 고체 촬상 장치(15)의 구성에 의하면, 광전변환부(50)의 화소 분리부와, 투명 전극이, 불필요해진다. 이에 의해, 투명 전극만큼의 재료 비용을 저감하는 것이나, 제조 공정을 간략화하여 공정수나 제조 비용을 저감하는 것이 가능해진다.
또한, 제1 변형례에서는, 도 2의 p형 반도체층(58)과 투명 전극(57)의 양쪽을 생략하고 있지만, p형 반도체층(58) 또는 투명 전극(57)의 어느 한쪽만을 생략하는 것도 가능하다.
<제1의 실시의 형태에 대한 제2 변형례>
제1의 실시의 형태와 같이, 기판(12)상에 광전변환부(50)를 형성하는 경우, 광전변환부(50)에서 생성된 신호 전하를, 광전변환부(50)측부터 기판(12)측으로 이동시키기 쉽게 하기 위해, 포텐셜 장벽을 작게 하는 중간층을 마련하여도 좋다. 이하에, 제2 변형례로서, 중간층을 마련한 경우를 설명한다.
제1의 실시의 형태에 대한 제2 변형례의 고체 촬상 장치(16)의 개략 구성도(주요부의 단면도)를, 도 22에 도시한다.
도 22에서, 도 2에 대응하는 부분에는, 동일 부호를 붙이고 중복 설명을 생략한다.
이 제2 변형례의 고체 촬상 장치(16)에서는, 도 22에 도시하는 바와 같이, 기판(12)과 광전변환부(50)와의 사이에 중간층(60)이 형성되어 있다. 이 중간층(60)은, 그 전자 친화력이, 기판(12)의 전자 친화력과 광전변환부(50)의 전자 친화력과의 사이가 되는 재료로 형성할 수 있다. 예를 들면, 중간층(60)의 전자 친화력이, 실리콘 기판(12)의 전자 친화력과, 광전변환부(50)의 전자 친화력과의 사이의 정확히 중간의 전자 친화력이 되도록 형성되는 것이, 가장 알맞다.
구체적으로는, 중간층(60)은, CuGa0 .64In0 .36S2로 구성할 수 있고, 그 막두께는, 5㎚로 할 수 있다. 중간층(60)은, 임계막두께 이내라면 좋다. 예를 들면, 중간층(60)을, CuGa0 .64In0 .36S2로 구성하는 경우, 기판(12)과의 격자 부정(Δa/a)=5.12×10-3가 된다. 이 때, 막두께 5㎚라면, 전술한「Matthew와 Blakeslee의 식」 또는 「People과 Bean의 식」으로 규정된 임계막두께보다 작아진다.
그 밖에, 광전변환부(50)가 p형 반도체로 구성되는 경우에는, 중간층(60)은, n형 반도체로 구성할 수 있다. 특히, 광전변환부(50)를 p형의 칼코파이라이트층으로 구성하는 경우에는, 중간층(60)은, Ⅱ-Ⅵ족 반도체로 구성하는 것이 바람직하다(참고 문헌 1 내지 3 참조).
참고 문헌 1 : Takeshi Yagioka and Tokio Nakada, Apllied Physics Express 2 (2009)072201
참고 문헌 2 : S.P.Grindle, A.H.Clark, S.Rezaie-Serej, E.Falconer, and J.McNeily, and L.L.Kazmerski, J.AppL Phys. 51(10). (1980)5464
참고 문헌 3 : T.Makada, N.Okano, Y.Tanaka, H.Fukuda, and A.Kunioka, First WCOEC ; Dec. 5-9, 1994 ; Hawaii
이 경우, 광전변환부(50)를 구성하는 p형 칼코파이라이트층과 실리콘으로 이루어지는 기판(12)과의 계면에 중간층(60)으로서 ZnS층이나 CdS층이나 ZnO층을 끼워도 좋다. 또한, 광전변환부(50)가 n형 반도체층으로 구성되는 경우, 중간층(60)은 p형 반도체층으로 구성할 수 있다.
또한, 이 제2 변형례의 고체 촬상 장치(16)에서는, 도 2에 도시한, 광전변환부(50)의 상부의 p형 반도체층(58)이 생략되어 있다.
그 밖의 구성은, 도 2에 도시한 제1의 실시의 형태의 고체 촬상 장치(1)와 마찬가지이기 때문에, 중복 설명을 생략한다.
이 제2 변형례의 고체 촬상 장치(16)의 구성에 의하면, 기판(12)과 광전변환부(50)와의 사이에 중간층(60)이 형성되어 있음에 의해, 포텐셜 장벽을 작게 하여, 신호 전하를, 광전변환부(50)측부터 기판(12)측으로 이동시키기 쉽게 할 수 있다.
<4. 제1의 실시의 형태에 대한 제3 변형례>
제1의 실시의 형태에 대한 제3 변형례에 관한 고체 촬상 장치(17)의 주요부의 개략 단면도를, 도 23에 도시한다.
도 23에서, 도 2에 대응하는 부분에는 동일 부호를 붙이고, 중복 설명을 생략한다.
이 제3 변형례의 고체 촬상 장치(17)에서는, 도 23에 도시하는 바와 같이, 광전변환부(50)와 투명 전극(57)과의 사이에, 배리어층(68)을 형성하고 있다. 즉, 도 2의 p형 반도체층(58)을 형성하는 대신에, 배리어층(68)을 광전변환부(50)와 투명 전극(57)과의 사이에 형성한 구성이다.
배리어층(68)은, 투명 전극(57)으로부터 광전변환부(50)측으로의 캐리어의 주입을 막기 위해, 투명 전극(57)과 광전변환부(50) 상부의 사이에 마련되어 있다. 배리어층(68)은, 전자의 주입을 막는 것이 가능한 재료로 형성할 수 있고, 예를 들면, 산화아연(ZnO)막, 산화니켈(NiO)막, 산화구리(Cu2O)막, 또는 다이아몬드(C)막 등으로 형성할 수 있다.
또한, 이 제3 변형례의 고체 촬상 장치(17)에서는, 도 2에 도시한, 광전변환부(50)의 상부의 p형 반도체층(58)이 생략되어 있다.
그 밖의 구성은, 도 2에 도시한 제1의 실시의 형태의 고체 촬상 장치(1)와 마찬가지이기 때문에, 중복 설명을 생략한다.
이 제2 변형례의 고체 촬상 장치(17)의 구성에 의하면, 배리어층(68)을 광전변환부(50)와 투명 전극(57)과의 사이에 형성함에 의해, 투명 전극(57)으로부터 광전변환부(50)측으로 전자의 주입을 막을 수 있다.
<5.제1의 실시의 형태에 대한 제4 변형례>
제1의 실시의 형태에서는, 광전변환부측 화소 분리부(51)를, p형 반도체층으로 구성하고 있다.
이에 대해, 광전변환부측 화소 분리부(51)를 p형의 불순물을 포함하지 않는 반도체로 형성하는 것도 가능하다.
도시하지 않지만, 광전변환부측 화소 분리부(51)를 p형의 불순물을 포함하지 않는 반도체로 형성하는 경우를, 제1의 실시의 형태에 대한 제4 변형례로서 설명한다.
이 제4 변형례에서는, 광전변환부측 화소 분리부(51)를 p형의 불순물을 포함하지 않는 반도체로 형성한다.
이 경우에는, 광전변환부측 화소 분리부(51)는, 밴드 갭이 넓은 칼코파이라이트계의 화합물 반도체로 형성할 수 있다. 광전변환부(50)와 광전변환부측 화소 분리부(51)와의 밴드 갭 차가 kT=27meV 이상이 되도록 광전변환부측 화소 분리부(51)를 형성함으로써, 화소 사이에 포텐셜 장벽이 형성되기 때문에, 화소 사이를 전기적으로 분리할 수 있다.
밴드 갭 차를 이용하여 화소 분리하는 경우에는, 광전변환부측 화소 분리부(51)는, 도 17C에 도시한 공정에서, p형의 불순물을 포함하지 않는 조건으로, 칼코파이라이트계의 화합물 반도체를 래터럴 성장시킨다. 구체적으로는, 예를 들면, 구리-알루미늄-갈륨-인듐-유황-셀렌의 조성비가, 1.0 : 0.36 : 0.64 : 0 : 1.28 : 0.72 또는, 1.0 : 0.24 : 0.23 : 0.53 : 2.0 : 0이 되도록, 광전변환부측 화소 분리부(51)를 형성한다. 이와 같이 조성을 제어함에 의해, 화소 사이에 포텐셜 장벽을 형성하여, 광전변환부측 화소 분리부(51)를 형성할 수 있다.
그 후, Ga, In, As, P 등의 불순물이 많이 포함되는 조건으로 칼코파이라이트계의 화합물 반도체를 결정 성장시킴에 의해, p형 반도체층(58)을 형성한다.
이상 말하였던 것처럼, 광전변환부측 화소 분리부(51)를 p형의 불순물이 포함되지 않는 구성으로 하여도, 화소 사이의 분리가 가능하다.
<6. 제2의 실시의 형태(고체 촬상 장치)>
제2의 실시의 형태의 고체 촬상 장치(21)의 개략 구성도(주요부의 단면도)를, 도 24에 도시한다.
본 실시의 형태의 고체 촬상 장치(21)도, 반도체 기판의 표면측을 회로 형성면으로 하고, 반도체 기판의 이면측을 광입사면으로 한, 이면 조사형 구조의 고체 촬상 장치이다.
본 실시의 형태의 고체 촬상 장치(21)는, 제1의 실시의 형태의 고체 촬상 장치(1)의 제2 리셋 트랜지스터(Tr4)를 형성하지 않은 구성으로 하고 있다.
본 실시의 형태의 고체 촬상 장치(21)에서는, 도 24에 도시하는 바와 같이, 각 화소는, 제1 전송 트랜지스터(Tr1), 제2 전송 트랜지스터(Tr2), 리셋 트랜지스터(Tr3), 증폭 트랜지스터(Tr5) 및 선택 트랜지스터(Tr6)로 구성되어 있다.
또한, 본 실시의 형태의 고체 촬상 장치(21)에서는, 제1의 실시의 형태의 고체 촬상 장치(1)의 제2 리셋 트랜지스터(Tr4)를 형성하지 않기 때문에, 도 2에 도시한, 제2 리셋 트랜지스터(Tr4)를 구성하고 있던 드레인(배출부)(29)도 형성되지 않는다.
그 밖의 구성은, 제1의 실시의 형태의 고체 촬상 장치(1)와 마찬가지이기 때문에, 동일 부호를 붙이고, 중복 설명을 생략한다.
본 실시의 형태에서, 고체 촬상 장치(21)의 평면 구조는, 도 1에 도시한 평면 구조와 같은 구조로 할 수 있다.
본 실시의 형태의 고체 촬상 장치(21)의 화소의 등가 회로도를, 도 25에 도시한다.
도 25에 도시하는 바와 같이, 본 실시의 형태에서는, 리셋 트랜지스터(Tr3)는, 그 소스가 플로팅 디퓨전부(34)가 되고, 드레인(35)이 전원 전압(Vdd)에 접속되어 있다. 또한, 리셋 트랜지스터(Tr3)의 게이트 전극(33)에는, 배선을 통하여 리셋 펄스(φRST)가 인가된다.
(구동 방법)
다음에, 본 실시의 형태의 고체 촬상 장치(21)의 구동 방법을 설명한다.
본 실시의 형태의 고체 촬상 장치(21)의 구동 방법의 타이밍 차트를, 도 26에 도시한다. 여기서는, n행째의 화소의 판독의 타이밍을 예로 설명한다.
또한, 본 실시의 형태의 고체 촬상 장치(21)의 동작을, 도 27의 단면도에 도시한다.
우선, 전 화소 동시에 리셋 펄스(φRST)의 공급을 시작하면 동시에, 제1 전송 펄스(φTRG1) 및 제2 전송 펄스(φTRG2)의 공급을 시작하고, 리셋 트랜지스터(Tr3), 제1 전송 트랜지스터(Tr1) 및 제2 전송 트랜지스터(Tr2)를 동시에 온 한다. 이에 의해, 플로팅 디퓨전부(34)에 축적되어 있던 신호 전하가 전원 전압(Vdd)측으로 배출되고, 플로팅 디퓨전부(34)는 리셋된다. 이와 동시에, 제2 전하 축적부(25), 제1 전하 축적부(52)도 전원 전압(Vdd)에 전기적으로 접속되기 때문에, 제2 전하 축적부(25), 제1 전하 축적부(52)도 리셋된다.
여기서, 리셋 전에 플로팅 디퓨전부(34)에 축적되어 있던 신호 전하는, 전의 프레임에서 판독된 신호 전하이다. 또한, 제1 전하 축적부(52)에 축적되어 있던 신호 전하는, 전의 프레임에서 노광 기간이 종료된 후에 광전변환부(50)에서 생성된 신호 전하이다.
그 후, 전 화소 동시에 리셋 펄스(φRST), 제1 전송 펄스(φTRG1), 및 제2 전송 펄스(φTRG2)의 공급을 정지하고, 리셋 트랜지스터(Tr3), 제1 전송 트랜지스터(Tr1), 제2 전송 트랜지스터(Tr2)를 오프 한다. 그리고, 제1 전송 트랜지스터(Tr1)가 오프 함에 의해, 노광 기간이 시작된다.
다음에, 전 화소 동시에 제1 전송 펄스(φTRG1)의 공급을 시작하고, 제1 전송 트랜지스터(Tr1)를 온 한다. 이에 의해, 노광 기간이 종료되고, 제1 전하 축적부(52)에 축적되어 있던 신호 전하가 제2 전하 축적부(25)에 전송된다.
그 후, 전 화소 동시에 제1 전송 펄스(φTRG1)의 공급을 정지함으로써 제1 전송 트랜지스터(Tr1)를 오프 한다.
본 실시의 형태에서는, 전 화소 동시에 제2 전하 축적부(25)에 판독된 신호 전하는, 각 행의 판독시까지, 제2 전하 축적부(25)에서 유지된 상태가 된다.
여기까지의 일련의 동작은, 전 화소 동시에 행하여지는 것이다.
본 실시의 형태에서는, 전 화소 동시에 리셋 트랜지스터(Tr3), 제1 전송 트랜지스터(Tr1), 및 제2 전송 트랜지스터(Tr2)를 오프 함에 의해, 글로벌 노광이 시작된다. 그리고, 전 화소 동시에 제1 전송 트랜지스터(Tr1)를 온 함에 의해, 글로벌 노광이 종료된다. 즉, 제1 전송 트랜지스터(Tr1)를 오프 한 때부터, 제1 전송 트랜지스터(Tr1)를 온 할 때까지의 기간이 노광 기간이 된다. 노광 기간에서는, 광전변환부(50)에 입사한 광량에 응한 신호 전하가, 광전변환부(50)에서 생성된다. 그리고, 광전변환부(50)에서 생성된 신호 전하는, 기판(12) 내의 포텐셜 전위에 따라 이동하여, 제1 전하 축적부(52)에 축적된다.
다음에, 행마다 판독을 시작한다. n행의 신호 전하의 판독에서는, n행의 동작의 순번이 돌고 오면, 제2 전송 펄스(φTRG2)의 공급을 시작하고, 제2 전송 트랜지스터(Tr2)를 온 한다. 이에 의해, n행의 화소에서, 제2 전하 축적부(25)에 축적되어 있던 신호 전하가 플로팅 디퓨전부(34)에 전송된다.
그 후, 제2 전송 펄스(φTRG2)의 공급을 정지하고, 제2 전송 트랜지스터(Tr2)를 오프 한다.
다음에, 선택 펄스(φSEL)의 공급을 시작하고, 선택 트랜지스터(Tr6)를 온 한다. 이에 의해, 플로팅 디퓨전부(34)의 전위에 대응하는 출력을 화소 신호로서 칼럼 신호 처리 회로(5)(도 1 참조)에 받아들인다. 칼럼 신호 처리 회로(5)에서는, 앞서 취득한 리셋 신호와, 이 화소 신호와의 차분을 취함에 의해 상관 이중 샘플링을 행한다. 이에 의해, 칼럼 신호 처리 회로(5)에서는, kTc 노이즈가 제거된 화소 신호를 얻을 수 있다.
그 후, 선택 펄스(φSEL)의 공급을 정지하고, 선택 트랜지스터(Tr6)를 오프 하여, n행의 화소의 판독을 종료한다.
n행째의 화소의 판독이 종료된 후는, n+1행째의 화소의 판독을 행하여, 전 행의 화소의 판독을 차례로 행한다.
이와 같이 하여, 본 실시의 형태의 고체 촬상 장치(21)의 구동을 행할 수가 있다.
본 실시의 형태의 고체 촬상 장치(21)에서는, 도 27에 도시하는 바와 같이, 입사한 광(L)은 광전변환부(50)에서 광전변환되고, 그곳에서 발생한 신호 전하(전자)는 제1 전하 축적부(52)로 이동하고, 제1 전하 축적부(52)에서 주로 축적된다. 또한, 광전변환부(50)에서 생성된 정공은 투명 전극(57)로 이동한다.
그리고, 노광 기간에서, 제1 전하 축적부(52)에서 축적된 신호 전하는, 제1 전송 트랜지스터(Tr1)가 온 함으로써, 전 화소 동시에, 도 27의 「전자(판독시·배출시)」의 화살표로 도시하는 바와 같이, 제2 전하 축적부(25)에 전송된다. 제2 전하 축적부(25)에 전송된 신호 전하는, 제2 전하 축적부(25)에서 축적된다.
제2 전하 축적부(25)에 축적된 신호 전하는, 행마다의 타이밍에서 플로팅 디퓨전부(34)에 전송된다.
그리고, 판독시에는, 플로팅 디퓨전부(34)의 신호 전하의 양에 대응하는 화소 신호가, 선택 트랜지스터(Tr6)를 통하여, 수직 신호선(9)에 출력된다.
또한, 전자의 배출시에는, 제1 전송 트랜지스터(Tr1)가 온 함에 의해, 전 화소 동시에, 도 27의 「전자(판독시·배출시)」의 화살표로 도시하는 바와 같이, 제1 전하 축적부(52)의 신호 전하가, 제2 전하 축적부(25)에 배출된다. 이 때, 제2 전송 트랜지스터(Tr2) 및 제1 리셋 트랜지스터(Tr3)도 온 하고 있기 때문에, 제2 전하 축적부(25)에 배출된 신호 전하는, 또한, 플로팅 디퓨전부(34)와 드레인(리셋부)(35)을 통하여 배출된다.
(제조 방법)
본 실시의 형태의 고체 촬상 장치(21)는, 제1의 실시의 형태의 고체 촬상 장치(1)와 비교하여, 제2 리셋 트랜지스터(Tr4)의 각 부분을 마련하지 않을 뿐이기 때문에, 전술한 제1의 실시의 형태의 제조 방법을 채용하여, 제조를 행할 수가 있다.
제1의 실시의 형태에서 설명한 제조 방법의 구체례에서는, 광전변환부(50)를 칼코파이라이트 재료로 형성하는 경우의 제조 방법을 설명하였다.
여기서는, 제조 방법의 다른 구체례로서, 광전변환부(50)를 실리사이드 재료로 형성하는 경우의 제조 방법을 설명한다.
우선, 기판(12)으로서, 실리콘 기판을 준비한다.
다음에, 이 기판(12)상에, 실리사이드 재료로 이루어지는 광전변환부(50)를 형성한다.
실리사이드 재료를 형성하는 방법으로서는, 이하의 2개의 방법을 들 수 있다.
(1) 미리 실리콘 기판상에 실리사이드용의 금속재료(철, 니켈, 코발트, 바륨 등)를 증착하고, 그 후 어닐 처리로 실리사이드를 형성하는 방법.
(2) MBE법이나 MOCVD법 등으로 실리사이드 재료를 결정 성장시키는 방법.
이들 2개의 방법의 어느 하나를 이용하여, 예를 들면, 코발트실리사이드를 300㎚의 두께로 실리콘 기판에 형성하여 광전변환부(50)로 한다. 이 재료계는, 실리콘의 흡수 계수에 비하여 1항 이상 크기 때문에, 차광부와 광전변환부를 겸할 수 있다.
또한, 실리사이드 이외에도, 예를 들면 FeS2라도, 흡수 계수가 높고, 마찬가지 효과를 얻을 수 있다.
상술한 본 실시의 형태의 고체 촬상 장치(21)의 구성에 의하면, 광전변환부(50)가 기판(12)에 적층하여 형성되어 있음에 의해, 기판(12) 내에 광전변환부를 마련할 필요가 없고, 화소의 미세화가 가능해진다.
또한, 기판(12)의 이면측에 형성되는 제1 전하 축적부(52)와, 기판(12)의 표면측에 형성되는 각 화소 트랜지스터는, 기판(12)의 깊이 방향으로 적층하여 형성되어 있기 때문에, 더한층의 화소의 미세화가 도모된다.
화소의 미세화를 도모할 수 있기 때문에, 고체 촬상 장치(21)의 소형화나 다화소화를 도모하는 것이 가능해진다. 그리고, 다화소화를 도모함에 의해, 고해상도의 화상을 제공하는 것이 가능해진다.
또한, 본 실시의 형태에서는, 화소 영역의 전면에 걸쳐서 형성된 광전변환부(50)가 차광부를 겸하는 구성으로 되어 있기 때문에, 기판(12)에 입사광이 도달하는 일이 없고, 노이즈의 발생이 억제된다.
그리고, 본 실시의 형태의 고체 촬상 장치(21)의 구성에 의하면, 제1 전하 축적부(52)와 제2 전하 축적부(25)를 마련하고 있다. 이에 의해, 제1 전하 축적부(52)에서 축적된 신호 전하를, 전 화소 동시에 제2 전하 축적부(25)에 전송하고, 일단 제2 전하 축적부(25)에 유지시킨 후에, 행마다 플로팅 디퓨전부(34)에 전송하여, 수직 신호선에 판독할 수 있다.
따라서 화소의 미세화가 도모된 고체 촬상 장치(21)에서, 글로벌 셔터 조작이 가능해지기 때문에, 전 화소 동시의 노광이 가능해지고, 포컬 플레인 왜곡이 해소된다.
또한, 차광막을 마련하지 않아도 전 화소 동시의 노광이 가능해지기 때문에, 차광막을 마련한 경우와 비교하여, 개구를 넓게 하여, 감도의 향상과 포화 전하량의 향상을 도모할 수 있다.
또한, 상술한 본 실시의 형태의 고체 촬상 장치(21)의 구성에 의하면, 플로팅 디퓨전부(34), 제2 전하 축적부(25), 제1 전하 축적부(52)를 한번에 리셋할 수 있기 때문에, 회로 구성이 단순화되어 편차가 감소함과 함께, 노이즈도 감소한다는 효과가 있다.
또한, 본 실시의 형태의 고체 촬상 장치(21)에서는, 제1 전하 축적부(52)를 리셋하기 위한 리셋 트랜지스터가 별도 마련되지 않기 때문에, 화소 면적의 축소화가 가능해진다.
또한, 본 실시의 형태의 고체 촬상 장치(21)의 구성에 의하면, 제2 전하 축적부(25)나 플로팅 디퓨전부(34)가 화소의 주변부에 형성되어 있다. 이에 의해, 온 칩 렌즈(24)에 의한 집광 영역인 화소의 중앙부로부터, 제2 전하 축적부(축적부)(25)나 플로팅 디퓨전부(34)가 분리되어 있다. 이에 의해, 광의 입사에 의해 발생하는, 스미어 노이즈가 저감되기 때문에, 높은 S/N비를 얻을 수 있다.
또한, 집광 영역인 화소의 중앙부에, 리셋부(35)가 형성되어 있기 때문에, 리셋부(35)에 의해, 스미어 노이즈가 되는 전하를 배출할 수 있고, 이에 의해서도 스미어 노이즈를 저감할 수 있다.
따라서 글로벌 셔터 기능을 가지며, 암전류가 작고, 또한 kTC 노이즈가 작은 고체 촬상 장치(21)를 실현할 수 있다.
그리고, 본 실시의 형태의 고체 촬상 장치(21)의 구성에 의하면, 글로벌 셔터 기능을 갖는 종래의 CMOS 이미지 센서와 비교하여, 화소를 미세화하는 것이 가능하고, 높은 해상도를 실현할 수 있다. 또한, 신호 판독시에 발생하는 회절광이나 산란광이 누설되어 축적부에 들어감에 의한 노이즈 부가가 없고, 또한 이면 조사형으로 되어 있기 때문에, 감도나 포화 감도가 높고, 고화질의 촬상을 제공하는 것이 가능해진다.
본 실시의 형태에 의하면, 높은 감도와 높은 포화 전하량을 가지며, 또한, 고해상도이고 양호한 화질을 갖는 화상을 제공하는 것이 가능한 고체 촬상 장치(21)를 실현하는 것이 가능해진다.
또한, 상술한 제2의 실시의 형태의 구성에 대해서도, 전술한 제1의 실시의 형태에 대한 제1 변형례 내지 제4 변형례의 같은 변형을 행한 구성으로 하는 것이 가능하다.
또한, 제1 변형례 내지 제4 변형례의 구성은, 조합이 가능한 한에 있어서, 복수의 변형례의 구성을 조합시켜키고도 좋다.
또한, 본 기술의 고체 촬상 장치에서, 광전변환막의 상층에 반사 방지막을 마련하여도 좋다.
반사 방지막으로서는, 예를 들면, SiN이나 HfO를, λ/(4n) 정도의 두께로 성막하면 효과적이다. 여기서, n은 반사 방지막의 굴절율이고, λ는 광의 파장이다.
상술한 각 실시의 형태 및 변형례는, 전부, 전자를 캐리어로 하는, 부의 극성의 광전하 판독의 구성이었다.
본 기술은, 정공을 캐리어로 하는, 정의 극성의 광전하 판독의 구성에도 적용하는 것이 가능하고, 그 경우, 전부 n형과 p형이 반전한 구조로 하고, 도핑도 역도전형으로 하면 좋다.
본 기술은, 고체 촬상 장치에의 적용에 한정되는 것이 아니고, 촬상 장치에도 적용 가능하다. 여기서, 촬상 장치란, 디지털 스틸 카메라나 디지털 비디오 카메라 등의 카메라 시스템이나, 휴대전화기 등의 촬상 기능을 갖는 전자기기인 것을 말한다.
<7. 제3의 실시의 형태(전자기기)>
다음에, 제3의 실시의 형태의 전자기기에 관해 설명한다.
제3의 실시의 형태의 전자기기의 개략 구성도(블록도)를, 도 28에 도시한다.
도 28에 도시하는 바와 같이, 본 실시의 형태의 전자기기(200)는, 제1의 실시의 형태의 고체 촬상 장치(1)와, 광학렌즈(210)와, 셔터 장치(211)와, 구동 회로(212)와, 신호 처리 회로(213)를 갖는다.
광학렌즈(210)는, 피사체로부터의 상광(입사광)을 고체 촬상 장치(1)의 촬상면상에 결상시킨다. 이에 의해, 고체 촬상 장치(1) 내에 일정기간 신호 전하가 축적된다.
셔터 장치(211)는, 고체 촬상 장치(1)에의 광조사 기간 및 차광 기간을 제어한다.
구동 회로(212)는, 고체 촬상 장치(1)에서, 신호 전하의 전송 동작 및 셔터 장치(211)의 셔터 동작을 제어하는 구동 신호를 공급한다. 구동 회로(212)로부터 공급되는 구동 신호(타이밍 신호)에 의해, 고체 촬상 장치(1)의 신호 전송을 행한다.
신호 처리 회로(213)는, 각종의 신호 처리를 행한다. 신호 처리가 행하여진 영상 신호는, 메모리 등의 기억 매체에 기억되고, 또는, 모니터에 출력된다.
본 실시의 형태의 전자기기(200)에서는, 고체 촬상 장치(1)에서의 화소의 미세화가 도모되기 때문에, 전자기기(200)의 소형화나 고해상도화가 도모된다. 또한, 고체 촬상 장치(1)에서 어전 화소 동시의 노광이 가능해지고, 높은 S/N비를 얻을 수 있기 때문에, 화질의 향상이 도모된다.
고체 촬상 장치(1)를 적용할 수 있는 전자기기(200)로서는, 디지털 비디오 카메라에 한정되는 것이 아니고, 디지털 스틸 카메라, 나아가서는 휴대전화기 등의 모바일 기기용 카메라 모듈 등의 촬상 장치에 적용 가능하다.
상술한 본 실시의 형태의 전자기기에서는, 고체 촬상 장치로서 제1의 실시의 형태의 고체 촬상 장치(1)를 사용하고 있다.
본 기술의 전자기기는, 제1의 실시의 형태의 고체 촬상 장치(1)를 사용하는 구성으로 한정되지 않고, 본 기술의 고체 촬상 장치라면, 임의의 고체 촬상 장치를 사용할 수 있다.
또한, 본 기술의 전자기기의 구성은, 도 28에 도시한 구성으로 한정되는 것이 아니고, 본 기술의 고체 촬상 장치를 사용한 구성이라면, 도 28에 도시한 이외가 구성으로 하는 것도 가능하다.
또한, 본 명시는 이하와 같은 구성도 취할 수 있다.
(1) 기판과, 상기 기판의 광 입사측의 위에 형성되고, 광량에 응한 신호 전하를 생성하는 광전변환부와, 상기 광 입사측의 상기 기판 내에 형성되고, 상기 광전변환부에서 생성된 신호 전하를 축적하는 제1 전하 축적부와, 상기 광 입사측과는 반대의 측의 상기 기판 내의, 입사광이 집광되는 집광 영역 이외의 영역에 형성되고, 상기 제1 전하 축적부와 상기 기판의 깊이 방향으로 적층되어 형성된, 제2 전하 축적부와, 상기 광 입사측과는 반대의 측의 상기 기판 내의, 상기 집광 영역 이외의 영역에 형성되고, 상기 신호 전하를 전압으로 변환하는 플로팅 디퓨전부를 구비한 고체 촬상 장치.
(2) 상기 집광 영역은, 광전계 강도가 피크 광전계 강도의 1/e까지의 범위인, 상기 (1)에 기재된 고체 촬상 장치.
(3) 상기 광 입사측과는 반대의 측의 상기 기판 내의, 상기 집광 영역에 형성되고, 상기 플로팅 디퓨전부를 리셋하기 위한 리셋부를 또한 구비한, 상기 (1) 또는 (2)에 기재된 고체 촬상 장치.
(4) 상기 광 입사측과는 반대의 측의 상기 기판 내의, 상기 집광 영역에 형성되고, 상기 제1 전하 축적부로부터 전하를 배출하는 배출부를 또한 구비한, 상기 (1)부터 (3)의 어느 하나에 기재된 고체 촬상 장치.
(5) 상기 제1 전하 축적부로부터 상기 제2 전하 축적부에 상기 신호 전하를 전송하는, 종형의 게이트 전극을 또한 구비한, 상기 (1)부터 (4)의 어느 하나에 기재된 고체 촬상 장치.
(6) 상기 제1 전하 축적부로부터 상기 배출부에 전하를 배출하는, 종형의 게이트 전극을 또한 구비한, 상기 (4) 또는 (5)에 기재된 고체 촬상 장치.
(7) 상기 기판 내의 내부 전계에 의해, 상기 광전변환부에서 생성된 상기 신호 전하가, 상기 제1 전하 축적부에 모이는 구성을 갖는, 상기 (1)부터 (6)의 어느 하나에 기재된 고체 촬상 장치.
(8) 투명 전극에 의한 외부 전계에 의해, 상기 광전변환부에서 생성된 상기 신호 전하가, 상기 제1 전하 축적부에 모이는 구성을 갖는 상기 (1)부터 (7)의 어느 하나에 기재된 고체 촬상 장치.
(9) 상기 광전변환부가 차광부를 겸하는, 상기 (1)부터 (8)의 어느 하나에 기재된 고체 촬상 장치.
(10) 상기 광전변환부는, 칼코파이라이트 구조의 화합물 반도체로 형성된 광전변환막을 갖는, 상기 (1)부터 (9)의 어느 하나에 기재된 고체 촬상 장치.
(11) 상기 광전변환막은, 구리-알루미늄-갈륨-인듐-유황-셀렌계 혼정으로 이루어지는 칼코파이라이트 구조의 화합물 반도체로 형성되어 있는, 상기 (10)에 기재된 고체 촬상 장치.
(12) 상기 광전변환부는, 실리사이드계 재료로 형성된 광전변환막을 갖는, 상기 (1)부터 (9)의 어느 하나에 기재된 고체 촬상 장치.
(13) 상기 광전변환막은, 상기 기판상에서, 상기 기판에 격자 정합하도록 형성되어 있는, 상기 (10) 또는 (11)에 기재된 고체 촬상 장치.
(14) 상기 기판은, 오프 기판인, 상기 (13)에 기재된 고체 촬상 장치.
(15) 상기 광전변환부는 상기 기판보다도 전자 친화력이 크고, 상기 광전변환부와 상기 기판과의 사이에 형성되고, 전자 친화력이 상기 기판의 전자 친화력과 상기 광전변환부의 전자 친화력의 사이가 되도록 형성되어 있는 중간층을 또한 구비한, 상기 (1)부터 (14)의 어느 하나에 기재된 고체 촬상 장치.
(16) 상기 광전변환부는, 유기 재료로 형성된 광전변환막을 갖는, 상기 (1)부터 (9)에 기재된 고체 촬상 장치.
(17) 상기 광전변환부의 사이에서 포텐셜 장벽이 되도록, 도핑의 농도 제어 또는 조성 제어가 된 화합물 반도체에 의해 형성되고, 인접하는 화소의 사이를 분리하는 화소 분리부를 포함하는, 상기 (10) 또는 (11)에 기재된 고체 촬상 장치.
(18) 상기 광전변환부와 상기 플로팅 디퓨전부와 상기 제1 전하 축적부와 상기 제2 전하 축적부를 포함하는 화소를 복수 가지며, 상기 복수의 화소가 2차원 어레이형상으로 배열되고, 상기 제1 전하 축적부에 축적된 신호 전하는, 전 화소 동시에 상기 제2 전하 축적부에 전송되어 상기 제2 전하 축적부에서 유지되고, 상기 제2 전하 축적부로 유지된 신호 전하는, 화소의 행마다 상기 플로팅 디퓨전부에 전송되는, 상기 (1)부터 (17)의 어느 하나에 기재된 고체 촬상 장치.
(19) 광학렌즈와, 상기 (1)부터 (18)의 어느 하나에 기재된 고체 촬상 장치와, 상기 고체 촬상 장치로부터의 출력 신호를 처리하는 신호 처리 회로를 구비한 전자기기.
본 기술은, 상술한 실시의 형태로 한정되는 것이 아니고, 본 기술의 요지를 일탈하지 않는 범위에서 그 밖에 다양한 구성이 취할 수 있다.
본 출원은, 일본 특허청에서 2012년 9월 25일에 출원된 일본 특허출원 번호 제2012-210938호를 기초로 하여 우선권을 주장하는 것이고, 이 출원의 모든 내용을 참조에 의해 본 출원에 원용한다.
당업자라면, 설계상의 요건이나 다른 요인에 응하여, 여러가지의 수정, 콤비네이션, 서브 콤비네이션, 및 변경을 상도 할 수 있는데, 그들은 첨부한 청구의 범위나 그 균등물의 범위에 포함되는 것이 이해된다.

Claims (19)

  1. 기판과,
    상기 기판의 광 입사측의 위에 형성되고, 광량에 응한 신호 전하를 생성하는 광전변환부와,
    상기 광 입사측의 상기 기판 내에 형성되고, 상기 광전변환부에서 생성된 신호 전하를 축적하는 제1 전하 축적부와,
    상기 광 입사측과는 반대의 측의 상기 기판 내의, 입사광이 집광되는 집광 영역 이외의 영역에 형성되고, 상기 제1 전하 축적부와 상기 기판의 깊이 방향으로 적층되어 형성된, 제2 전하 축적부와,
    상기 광 입사측과는 반대의 측의 상기 기판 내의, 상기 집광 영역 이외의 영역에 형성되고, 상기 신호 전하를 전압으로 변환하는 플로팅 디퓨전부를 구비한 것을 특징으로 하는 고체 촬상 장치.
  2. 제1항에 있어서,
    상기 집광 영역은, 광전계 강도가 피크 광전계 강도의 1/e까지의 범위인 것을 특징으로 하는 고체 촬상 장치.
  3. 제1항에 있어서,
    상기 광 입사측과는 반대의 측의 상기 기판 내의, 상기 집광 영역에 형성되고, 상기 플로팅 디퓨전부를 리셋하기 위한 리셋부를 또한 구비한 것을 특징으로 하는 고체 촬상 장치.
  4. 제1항에 있어서,
    상기 광 입사측과는 반대의 측의 상기 기판 내의, 상기 집광 영역에 형성되고, 상기 제1 전하 축적부로부터 전하를 배출하는 배출부를 또한 구비한 것을 특징으로 하는 고체 촬상 장치.
  5. 제1항에 있어서,
    상기 제1 전하 축적부로부터 상기 제2 전하 축적부에 상기 신호 전하를 전송하는, 종형의 게이트 전극을 또한 구비한 것을 특징으로 하는 고체 촬상 장치.
  6. 제4항에 있어서,
    상기 제1 전하 축적부로부터 상기 배출부에 전하를 배출하는, 종형의 게이트 전극을 또한 구비한 것을 특징으로 하는 고체 촬상 장치.
  7. 제1항에 있어서,
    상기 기판 내의 내부 전계에 의해, 상기 광전변환부에서 생성된 상기 신호 전하가, 상기 제1 전하 축적부에 모이는 구성을 갖는 것을 특징으로 하는 고체 촬상 장치.
  8. 제1항에 있어서,
    투명 전극에 의한 외부 전계에 의해, 상기 광전변환부에서 생성된 상기 신호 전하가, 상기 제1 전하 축적부에 모이는 구성을 갖는 것을 특징으로 하는 고체 촬상 장치.
  9. 제1항에 있어서,
    상기 광전변환부가 차광부를 겸하는 것을 특징으로 하는 고체 촬상 장치.
  10. 제1항에 있어서,
    상기 광전변환부는, 칼코파이라이트 구조의 화합물 반도체로 형성된 광전변환막을 갖는 것을 특징으로 하는 고체 촬상 장치.
  11. 제10항에 있어서,
    상기 광전변환막은, 구리-알루미늄-갈륨-인듐-유황-셀렌계 혼정으로 이루어지는 칼코파이라이트 구조의 화합물 반도체로 형성되어 있는 것을 특징으로 하는 고체 촬상 장치.
  12. 제1항에 있어서,
    상기 광전변환부는, 실리사이드계 재료로 형성된 광전변환막을 갖는 것을 특징으로 하는 고체 촬상 장치.
  13. 제10항에 있어서,
    상기 광전변환막은, 상기 기판상에서, 상기 기판에 격자 정합하도록 형성되어 있는 것을 특징으로 하는 고체 촬상 장치.
  14. 제13항에 있어서,
    상기 기판은, 오프 기판인 것을 특징으로 하는 고체 촬상 장치.
  15. 제1항에 있어서,
    상기 광전변환부는 상기 기판보다도 전자 친화력이 크고, 상기 광전변환부와 상기 기판과의 사이에 형성되고, 전자 친화력이 상기 기판의 전자 친화력과 상기 광전변환부의 전자 친화력의 사이가 되도록 형성되어 있는 중간층을 또한 구비한 것을 특징으로 하는 고체 촬상 장치.
  16. 제1항에 있어서,
    상기 광전변환부는, 유기 재료로 형성된 광전변환막을 갖는 것을 특징으로 하는 고체 촬상 장치.
  17. 제10항에 있어서,
    상기 광전변환부의 사이에서 포텐셜 장벽이 되도록, 도핑의 농도 제어 또는 조성 제어가 된 화합물 반도체에 의해 형성되고, 인접하는 화소의 사이를 분리하는 화소 분리부를 포함하는 것을 특징으로 하는 고체 촬상 장치.
  18. 제1항에 있어서,
    상기 광전변환부와 상기 플로팅 디퓨전부와 상기 제1 전하 축적부와 상기 제2 전하 축적부를 포함하는 화소를 복수 가지며, 상기 복수의 화소가 2차원 어레이형상으로 배열되고, 상기 제1 전하 축적부에 축적된 신호 전하는, 전 화소 동시에 상기 제2 전하 축적부에 전송되어 상기 제2 전하 축적부에서 유지되고, 상기 제2 전하 축적부에 유지된 신호 전하는, 화소의 행마다 상기 플로팅 디퓨전부에 전송되는 것을 특징으로 하는 고체 촬상 장치.
  19. 광학렌즈와,
    기판과, 상기 기판의 광 입사측의 위에 형성되고, 광량에 응한 신호 전하를 생성하는 광전변환부와, 상기 광 입사측의 상기 기판 내에 형성되고, 상기 광전변환부에서 생성된 신호 전하를 축적하는 제1 전하 축적부와, 상기 광 입사측과는 반대의 측의 상기 기판 내의, 입사광이 집광되는 집광 영역 이외의 영역에 형성되고, 상기 제1 전하 축적부와 상기 기판의 깊이 방향으로 적층되어 형성된, 제2 전하 축적부와, 상기 광 입사측과는 반대의 측의 상기 기판 내의, 상기 집광 영역 이외의 영역에 형성되고, 상기 신호 전하를 전압으로 변환하는 플로팅 디퓨전부를 구비한 고체 촬상 장치와,
    상기 고체 촬상 장치로부터의 출력 신호를 처리하는 신호 처리 회로를 구비한 것을 특징으로 하는 전자기기.
KR1020157003690A 2012-09-25 2013-09-18 고체 촬상 장치, 전자기기 KR102145642B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2012-210938 2012-09-25
JP2012210938A JP2015228388A (ja) 2012-09-25 2012-09-25 固体撮像装置、電子機器
PCT/JP2013/075105 WO2014050647A1 (ja) 2012-09-25 2013-09-18 固体撮像装置、電子機器

Publications (2)

Publication Number Publication Date
KR20150058155A true KR20150058155A (ko) 2015-05-28
KR102145642B1 KR102145642B1 (ko) 2020-08-18

Family

ID=50388053

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157003690A KR102145642B1 (ko) 2012-09-25 2013-09-18 고체 촬상 장치, 전자기기

Country Status (6)

Country Link
US (1) US9728579B2 (ko)
JP (1) JP2015228388A (ko)
KR (1) KR102145642B1 (ko)
CN (1) CN104662661B (ko)
TW (1) TWI596747B (ko)
WO (1) WO2014050647A1 (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6231741B2 (ja) * 2012-12-10 2017-11-15 キヤノン株式会社 固体撮像装置およびその製造方法
JP2014127519A (ja) * 2012-12-25 2014-07-07 Sony Corp 固体撮像素子、及び、電子機器
JP2015012059A (ja) * 2013-06-27 2015-01-19 ソニー株式会社 固体撮像素子及びその製造方法、並びに撮像装置
US9748299B2 (en) * 2014-08-06 2017-08-29 Samsung Electronics Co., Ltd. Pixel, image sensor including the same, and portable electronic device including the image sensor
KR102410019B1 (ko) * 2015-01-08 2022-06-16 삼성전자주식회사 이미지 센서
CN106298819B (zh) * 2015-06-04 2020-10-27 联华电子股份有限公司 背照式影像感测器及其制作方法
JP2017022253A (ja) * 2015-07-10 2017-01-26 ソニー株式会社 固体撮像装置、製造方法、および電子機器
US10608049B2 (en) * 2015-07-17 2020-03-31 Sony Corporation Photoelectric conversion element, image pickup element, laminated image pickup element, and solid-state image pickup device using an organic material having desired optical absorption properties
KR20170040468A (ko) * 2015-10-05 2017-04-13 에스케이하이닉스 주식회사 이미지 센서 및 그 제조방법
JP6170985B2 (ja) * 2015-10-29 2017-07-26 デクセリアルズ株式会社 無機偏光板及びその製造方法
FR3043250A1 (fr) 2015-10-30 2017-05-05 St Microelectronics Crolles 2 Sas Capteur d'image
EP3425902B1 (en) * 2016-02-29 2023-10-25 Nikon Corporation Imaging element and imaging device
FR3049389A1 (fr) * 2016-03-22 2017-09-29 St Microelectronics Crolles 2 Sas Mur d'isolement et son procede de fabrication
WO2017169216A1 (ja) * 2016-03-31 2017-10-05 ソニー株式会社 固体撮像素子、固体撮像素子の駆動方法、及び、電子機器
JP2018148039A (ja) 2017-03-06 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および固体撮像装置の製造方法
KR102432861B1 (ko) 2017-06-15 2022-08-16 삼성전자주식회사 거리 측정을 위한 이미지 센서
US10477133B2 (en) * 2017-10-02 2019-11-12 Sony Semiconductor Solutions Corporation Solid-state imaging sensor and solid-state imaging device
JP2019169668A (ja) * 2018-03-26 2019-10-03 ソニーセミコンダクタソリューションズ株式会社 撮像装置および撮像装置の製造方法
US11348955B2 (en) * 2018-06-05 2022-05-31 Brillnics Singapore Pte. Ltd. Pixel structure for image sensors
JP2020035916A (ja) * 2018-08-30 2020-03-05 ソニーセミコンダクタソリューションズ株式会社 撮像装置および電子機器
JP2020047826A (ja) * 2018-09-20 2020-03-26 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
TWI679755B (zh) * 2018-10-23 2019-12-11 力晶積成電子製造股份有限公司 用於全局式快門的互補式金屬氧化物半導體影像感測器
KR102578655B1 (ko) * 2019-01-24 2023-09-13 삼성전자주식회사 이미지 센서
JP7220775B2 (ja) * 2019-03-20 2023-02-10 株式会社ジャパンディスプレイ 検出装置
JP7398215B2 (ja) * 2019-06-25 2023-12-14 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の製造方法、および電子機器
US11218653B2 (en) * 2019-07-09 2022-01-04 Semiconductor Components Industries, Llc Methods and circuitry for improving global shutter efficiency in backside illuminated high dynamic range image sensor pixels
US12015042B2 (en) * 2020-02-21 2024-06-18 Applied Materials, Inc. Structure and material engineering methods for optoelectronic devices signal to noise ratio enhancement
JP2021141262A (ja) * 2020-03-06 2021-09-16 Ｇｐｉｘｅｌ Ｊａｐａｎ株式会社 固体撮像装置用画素
US11527563B2 (en) 2020-04-20 2022-12-13 Taiwan Semiconductor Manufacturing Company Limited Photodetector using a buried gate electrode for a transfer transistor and methods of manufacturing the same
CN112885912B (zh) * 2021-01-08 2023-12-15 深圳市诚远光电科技有限公司 一种光电转换装置
CN112885931B (zh) * 2021-01-08 2022-09-06 广东顺德侨安电子有限公司 一种光电转换装置的形成方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04281681A (ja) 1991-03-08 1992-10-07 Sony Corp Ｘ‐ｙアドレス型固体撮像装置
JP2006311515A (ja) 2005-03-29 2006-11-09 Konica Minolta Holdings Inc 固体撮像装置
JP2007503722A (ja) 2003-08-22 2007-02-22 マイクロン テクノロジー インコーポレイテッド ゲート制御電荷蓄積を用いた撮像
JP2008060195A (ja) * 2006-08-30 2008-03-13 Nikon Corp 固体撮像装置およびその製造方法
JP2011159757A (ja) * 2010-01-29 2011-08-18 Sony Corp 固体撮像装置とその製造方法、固体撮像装置の駆動方法、及び電子機器
JP2011204878A (ja) * 2010-03-25 2011-10-13 Sony Corp 固体撮像デバイスおよび電子機器
KR20110138159A (ko) * 2010-06-18 2011-12-26 소니 주식회사 고체 촬상 장치 및 전자 기기

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7238977B2 (en) * 2004-08-19 2007-07-03 Micron Technology, Inc. Wide dynamic range sensor having a pinned diode with multiple pinned voltages
KR20070087847A (ko) * 2005-12-28 2007-08-29 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
JP2008034836A (ja) 2006-07-03 2008-02-14 Univ Kinki 固体撮像素子
US8089109B2 (en) * 2006-07-21 2012-01-03 Renesas Electronics Corporation Photoelectric conversion device and imaging device
JP2008053333A (ja) 2006-08-23 2008-03-06 Fujifilm Corp 固体撮像デバイス
US8289427B2 (en) * 2006-11-30 2012-10-16 National University Corporation Shizuoka University Semiconductor range-finding element and solid-state imaging device
KR20080105641A (ko) * 2007-05-31 2008-12-04 삼성전자주식회사 수직형 시모스 이미지센서 및 그 제조방법
JP5317134B2 (ja) * 2008-06-09 2013-10-16 国立大学法人豊橋技術科学大学 分光装置及びその駆動方法
JP5609119B2 (ja) * 2009-01-21 2014-10-22 ソニー株式会社 固体撮像装置、その製造方法および撮像装置
JP5564847B2 (ja) * 2009-07-23 2014-08-06 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5625284B2 (ja) * 2009-08-10 2014-11-19 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP2011114292A (ja) * 2009-11-30 2011-06-09 Sony Corp 固体撮像素子及びその製造方法、並びに撮像装置、並びに半導体素子及びその製造方法
JP2011199196A (ja) * 2010-03-23 2011-10-06 Toshiba Corp 固体撮像装置
JP5581116B2 (ja) * 2010-05-31 2014-08-27 富士フイルム株式会社 光電変換素子、撮像素子及び光電変換素子の駆動方法
JP5744599B2 (ja) * 2011-03-31 2015-07-08 キヤノン株式会社 撮像素子、および撮像装置
KR20120119279A (ko) * 2011-04-21 2012-10-31 삼성전자주식회사 픽셀 어레이 및 이를 포함하는 3차원 이미지 센서
JP2014127519A (ja) * 2012-12-25 2014-07-07 Sony Corp 固体撮像素子、及び、電子機器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04281681A (ja) 1991-03-08 1992-10-07 Sony Corp Ｘ‐ｙアドレス型固体撮像装置
JP2007503722A (ja) 2003-08-22 2007-02-22 マイクロン テクノロジー インコーポレイテッド ゲート制御電荷蓄積を用いた撮像
JP2006311515A (ja) 2005-03-29 2006-11-09 Konica Minolta Holdings Inc 固体撮像装置
JP2008060195A (ja) * 2006-08-30 2008-03-13 Nikon Corp 固体撮像装置およびその製造方法
JP2011159757A (ja) * 2010-01-29 2011-08-18 Sony Corp 固体撮像装置とその製造方法、固体撮像装置の駆動方法、及び電子機器
JP2011204878A (ja) * 2010-03-25 2011-10-13 Sony Corp 固体撮像デバイスおよび電子機器
KR20110138159A (ko) * 2010-06-18 2011-12-26 소니 주식회사 고체 촬상 장치 및 전자 기기
JP2012004443A (ja) 2010-06-18 2012-01-05 Sony Corp 固体撮像装置、電子機器

Also Published As

Publication number Publication date
US20150228693A1 (en) 2015-08-13
WO2014050647A1 (ja) 2014-04-03
TWI596747B (zh) 2017-08-21
US9728579B2 (en) 2017-08-08
CN104662661A (zh) 2015-05-27
KR102145642B1 (ko) 2020-08-18
CN104662661B (zh) 2017-10-20
JP2015228388A (ja) 2015-12-17
TW201413925A (zh) 2014-04-01

Similar Documents

Publication Publication Date Title
US10903257B2 (en) Solid-state imaging device, driving method for solid-state imaging device, and electronic appliance
KR102145642B1 (ko) 고체 촬상 장치, 전자기기
KR102237320B1 (ko) 고체 촬상 장치 및 전자 기기
US9515208B2 (en) Solid-state image pickup device and electronic apparatus

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant