JP2007503722A - ゲート制御電荷蓄積を用いた撮像 - Google Patents
ゲート制御電荷蓄積を用いた撮像 Download PDFInfo
- Publication number
- JP2007503722A JP2007503722A JP2006524727A JP2006524727A JP2007503722A JP 2007503722 A JP2007503722 A JP 2007503722A JP 2006524727 A JP2006524727 A JP 2006524727A JP 2006524727 A JP2006524727 A JP 2006524727A JP 2007503722 A JP2007503722 A JP 2007503722A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- charge
- charge storage
- storage region
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003860 storage Methods 0.000 title claims abstract description 60
- 238000003384 imaging method Methods 0.000 title description 3
- 238000006243 chemical reaction Methods 0.000 claims abstract description 32
- 239000010410 layer Substances 0.000 claims description 53
- 239000000758 substrate Substances 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 28
- 238000009792 diffusion process Methods 0.000 claims description 17
- 238000007667 floating Methods 0.000 claims description 17
- 239000002344 surface layer Substances 0.000 claims description 17
- 230000010354 integration Effects 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 12
- 239000002019 doping agent Substances 0.000 claims description 10
- 239000003990 capacitor Substances 0.000 claims description 9
- 230000004044 response Effects 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 229910044991 metal oxide Inorganic materials 0.000 claims description 5
- 150000004706 metal oxides Chemical class 0.000 claims description 5
- 238000012545 processing Methods 0.000 claims description 3
- 238000005070 sampling Methods 0.000 claims 2
- 238000012546 transfer Methods 0.000 abstract description 25
- 238000009825 accumulation Methods 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000003989 dielectric material Substances 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 238000005096 rolling process Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- -1 SiO 2 Chemical compound 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000001444 catalytic combustion detection Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000013144 data compression Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
画素セルは、電荷を生成する光電変換素子と、制御ゲートの制御下で光生成電荷を蓄積するゲート制御電荷蓄積領域とを含む。この電荷蓄積領域は、埋込みチャネルを有する単一ＣＣＤステージとすることができ、そのため効率のよい電荷転送および低い電荷損失を得ることができる。この電荷蓄積領域は、トランジスタのゲートに隣接している。トランジスタ・ゲートは光電変換素子に隣接し、制御ゲートと共に、光生成電荷を光電変換素子から電荷蓄積領域に転送する。
Description
本発明は、半導体デバイスの分野に関し、特に、効率の良い電荷転送および低い電荷損失を求めた改良型画素セルに関する。
相補型金属酸化膜半導体（ＣＭＯＳ）イメージ・センサが低コストの撮像装置として電荷結合素子（ＣＣＤ）イメージ・センサよりもますます使用されている。典型的な単一チップＣＭＯＳイメージ・センサ１９９が図１のブロック図に示されている。画素アレイ１９０は、所定数の列および行に配列された、以下で説明される複数の画素２００を含む。
通常、アレイ１９０内の画素行は１行ずつ読み出される。したがって、アレイ１９０の１つの行にある全ての画素は、読出しのために行選択線によって同時に選択され、選択された行にある各画素は、受け取った光を表す信号を各画素の列用読出し線に供給する。アレイ１９０内では、各列もまた選択線を有し、各列にある画素は、その列選択線に応じて選択的に読み出される。
画素アレイ１９０内の行線は、行アドレス・デコーダ１９２に応じて行ドライバ１９１によって選択的に活動化（ａｃｔｉｖａｔｅ）される。列選択線は、列アドレス・デコーダ１９７に応じて列ドライバ１９３によって選択的に活動化される。画素アレイは、タイミング制御回路１９５によって動作され、この回路は、アドレス・デコーダ１９２、１９７が適切な行線および列線を選択して画素信号を読み出すように制御する。
列読出し線上の信号は、通常、各画素ごとに画素リセット信号（Ｖｒｓｔ）と画素画像信号（Ｖｓｉｇ）とを含む。これらの信号はどちらも、列ドライバ１９３に応じてサンプル・アンド・ホールド回路（Ｓ／Ｈ）１９６に読み込まれる。差動増幅器（ＡＭＰ）１９４によって、各画素ごとに差分信号（Ｖｒｓｔ−Ｖｓｉｇ）が生成され、各画素の差分信号は増幅され、アナログ・デジタル変換器（ＡＤＣ）１９８によってデジタル化される。このアナログ・デジタル変換器１９８は、デジタル化された画素信号を画像プロセッサ１８９に供給し、この画像プロセッサは、適切な画像処理を実施してから、画像を画定するデジタル信号を供給することができる。
イメージ・センサ用の電子シャッタが、機械シャッタに代わって働くように開発されてきている。電子シャッタは、１画素セルによって蓄積される光生成電荷（ｐｈｏｔｏ−ｇｅｎｅｒａｔｅｄ ｃｈａｒｇｅ）の量を、その画素セルの積分時間を制御することによって制御する。この機能（ｆｅａｔｕｒｅ）は、動いている対象を撮像する場合、または、イメージ・センサ自体が動いており、良質な画像を得るために必要な積分時間が短い場合、特に有用である。
一般に、電子シャッタを有する画素セルは、シャッタ・トランジスタと蓄積素子（ｓｔｏｒａｇｅ ｄｅｖｉｃｅ）とを含み、この蓄積素子は一般にｐｎ接合キャパシタである。蓄積素子は、画素セル内の光電変換素子によって生成された電荷を表す電圧を蓄積する。シャッタ・トランジスタは、いつ、どれだけの間電荷が蓄積素子に転送されるかを制御し、したがって、画素セルの積分時間を制御することになる。
電子シャッタには、典型的な２つの動作モードがあり、すなわちローリング・モードおよびグローバル・モードがある。電子シャッタがローリング・シャッタとして動作する場合、アレイ内の各画素行が一時に１行ずつ光生成電荷を積分し、各行は一時に１行ずつ読み出される。電子シャッタがグローバル・シャッタとして動作する場合、アレイ内の全ての画素が同時に光生成電荷を積分し、各行は一時に１行ずつ読み出される。
グローバル・シャッタは行シャッタに優る利点をもたらす。基本的に、グローバル動作は、撮像された対象の「スナップ写真（ｓｎａｐ ｓｈｏｔ）」を提供することが可能である。したがって、グローバル動作は、撮像対象についてより正確に表し、かつ均等な露光時間および画像内容を提供する。
一方、画素アレイの画素セルは行ごとに読み出されるので、最後に読み出される行にある画素セルは、それらのそれぞれの蓄積素子内に、先に読み出された行にある画素セルよりも長く光生成電荷を蓄積しておかなければならない。従来から使用されている蓄積素子では、時間の経過と共に電荷を失うおそれがあり、この従来型の蓄積素子が光生成電荷をより長く蓄積しなければならないほど、より多くの電荷が失われることになる。したがって、電荷損失は、最後に読み出される行にある画素セルにおいて特に問題となる。１つの画素セルで電荷が失われると、得られる画像は品質が下がったり、歪みが生じることもある。
さらに、従来型の画素セルでは、光生成電荷が光電変換素子から読出し回路に転送されるときに、光生成電荷の経路に電位障壁が存在するおそれがある。かかる電位障壁は、光生成電荷の一部分が読出し回路に到達するのを阻止することがあり、それによって画素セルの電荷転送効率が低減し、さらには、得られる画像の質をも低下させるおそれがある。したがって、向上された電荷転送効率および最小の電荷損失を有する電気シャッタを有する画素セルが求められている。
本発明の実施形態は、向上された電荷転送効率および低電荷損失を有する改良型画素セルを提供する。画素セルは、電荷を生成する光電変換素子と、制御ゲートの制御下で光生成電荷を蓄積するゲート制御電荷蓄積領域とを含む。この電荷蓄積領域は、トランジスタのゲートに隣接している。トランジスタ・ゲートは、光電変換素子に隣接しており、制御ゲートと共に、光生成電荷を光電変換素子から電荷蓄積領域に転送する。
以下の詳細な説明では添付の図面が参照されるが、これらの図面は本明細書の一部分を成すものであり、本発明が実施され得る特定の実施形態を例示するものである。図面においては、いくつかの図を通して同様の符号は実質的に同様の構成要素を示している。これらの実施形態は、当業者が本発明を実施することが可能なように十分詳細に記載されており、また、他の実施形態も使用され得ること、ならびに、本発明の趣旨および範囲から逸脱することなく、構造的変更、論理的変更、および電気的変更が可能であることを理解されたい。
用語「ウェーハ」および「基板」は、シリコン、シリコン・オン・インシュレータ（ＳＯＩ）、またはシリコン・オン・サファイア（ＳＯＳ）技術、ドープ半導体および非ドープ半導体、ベース半導体基礎部によって支持されたシリコン製エピタキシャル層、ならびにその他の半導体構造を含むものとして理解されたい。さらに、以下の説明において「ウェーハ」または「基板」に言及する場合、ベース半導体構造または基礎部内に領域または接合部を形成するために事前のプロセス・ステップが利用されていてもよい。さらに、半導体はシリコン・ベースである必要はなく、シリコンゲルマニウム、ゲルマニウム、またはヒ化ガリウム・ベースのものでもよい。
用語「画素（ｐｉｘｅｌ）」は、フォトセンサと、電磁放射を電気信号に変換する複数のトランジスタとを含む画像素子（ｐｉｃｔｕｒｅ ｅｌｅｍｅｎｔ）の単位セルを指す。例示として、本明細書の図および説明では、代表的な１画素が示されており、イメージ・センサ内の全ての画素の製作は、通常、同様に並行して進行するものである。
図面を参照すると、図２Ａは、本発明の例示的な実施形態による画素セル３００の上部平面図であり、図２Ｂは画素セル３００の線ＢＢ’に沿った断面図である。例示として、画素セル３００は５トランジスタ（５Ｔ）画素セル３００として示されているが、本発明は、特定の数のトランジスタを有する画素セルのみに限定されるものではなく、他の数のトランジスタを有する実施形態も可能である。
ピン・フォトダイオード３２０は、光生成電荷を蓄積する光電変換素子である。ピン・フォトダイオード３２０に隣接して、画素セル３００の積分時間を決定するとともにピン・フォトダイオード３２０から電荷蓄積領域に電荷を転送するシャッタ・トランジスタのゲート３４１がある。例示として、シャッタ・ゲート３４１はグローバル・シャッタ・ゲートであり、このゲートは画像センサ内の他の画素のシャッタ・ゲートとして同時に動作し、したがって、全ての画素は、同じ長さの積分時間を同時に有する。しかし、本発明はグローバル・シャッタ技術のみに限られるものではなく、その他のシャッタ技術も同様に使用され得る。
例示的に示された本発明の実施形態には、単一ＣＣＤステージである蓄積素子がある。通常、ＣＣＤステージは金属酸化膜半導体（ＭＯＳ）キャパシタである。ＭＯＳキャパシタとは、概括的に述べると、絶縁材料によって分離された金属またはその他の導電材料と半導体材料とから形成されるキャパシタとして説明され得るものである。通常、導電材料はＭＯＳキャパシタのゲートとして働く。
例示として、ＣＣＤステージは、ＣＣＤゲート３８０を有する埋込みチャネルＣＣＤステージ３３０として示されており、このゲートは、シャッタ・ゲート３４１および転送ゲート３４３のどちらにも部分的に重なって示されている。ＣＣＤゲート３８０はＣＣＤステージ３３０を制御し、グローバル・シャッタ・ゲートと共に電荷をＣＣＤステージ３３０に転送する助けをする。ＣＣＤステージ３３０は、電荷が読出しのためにセンシング・ノード、好ましくは浮遊拡散領域３０５に転送されるまで電荷を蓄積する。読出しの前に、電荷は、ＣＣＤゲート３８０および転送ゲート３４３経由して浮遊拡散領域３０５に転送される。
ＣＣＤステージ３３０は、画素セル３００に従来型の画素セルに優る電荷転送効率の向上をもたらす。当技術分野で既知のように、ＣＣＤはほぼ完全な電荷転送を行うことが可能である。したがって、ピン・フォトダイオード３２０から浮遊拡散領域３０５に転送されるときに失われる電荷はほとんどなくなり、画素セル３００は、向上された電荷転送効率を有することになる。さらに、ＣＣＤステージ３３０は、電荷が長時間にわたりＣＣＤステージ３３０内に蓄積される間の電荷損失を低減させる。基板３０１の表面付近では、例えば電子によって搬送された電荷は、電子が正孔と再結合するときに失われることがある。ＣＣＤステージ３３０は埋込みチャネル素子であるので、電荷は、基板３０１の表面より下で維持され、したがって再結合および電荷損失を最小限に抑えることになる。
浮遊拡散領域３０５は、ゲート３４５を有するリセット・トランジスタと、ソース・フォロワ・トランジスタのゲート３４７とに電気的に接続されている。リセット・トランジスタのソース／ドレイン領域３０７は、供給電圧源Ｖｄｄに接続されている。このリセット・トランジスタは、浮遊拡散領域３０５がＣＣＤステージ３３０から光生成電荷を受け取る前に、浮遊拡散領域３０５を固定電圧Ｖｄｄにリセットする。ソース・フォロワ・トランジスタは、そのゲート３４７にて浮遊拡散領域３０５から電気信号を受け取る。このソース・フォロワ・トランジスタはまた、行選択線上の信号に応じて、ソース・フォロワ・トランジスタから列読出し線に信号を出力するゲート３４９を有する行選択トランジスタにも接続されている。
図３は、本発明の一実施形態による画素セル３００（図２Ａ〜２Ｂ）の動作を表す例示的なタイミング図である。図４Ａ〜４Ｃは、画素セル３００の諸動作段階における光生成電荷４４４の位置を示している。図２Ａに示されるように、ゲート３４１はグローバル・シャッタ（ＧＳ）信号を受け取り、ＣＣＤゲート３８０は電荷結合素子（ＣＣＤ）信号を受け取り、ゲート３４３は転送（ＴＸ）信号を受け取り、ゲート３４５はリセット（ＲＳＴ）信号を受け取り、ゲート３４９は行（ＲＯＷ）信号を受け取る。これらの信号は全て、これらの信号を制御するタイミング制御回路１９５による適切な修正（ｍｏｄｉｆｉｃａｔｉｏｎ）によって、図１のような回路に供給されることができる。供給電圧Ｖｄｄへの接続ならびにゲート３４７および読出しのための他の接続は接続点３０３において行われる。
図３に示される信号発生の前に、ピン・フォトダイオード３２０は、図４Ａに示されるように、外部入射光に応じて光生成電荷４４４を収集する。積分時間後、グローバル・シャッタ（ＧＳ）信号が高パルス化され、それによってシャッタ・トランジスタのゲート３４１をオンにし、光生成電荷４４４をピン・フォトダイオード３２０からＣＣＤステージ３３０に転送する。またこのとき、ＣＣＤ信号も高パルス化されてＣＣＤゲート３８０をオンにする。図４Ｂに示されるように、ＣＣＤ信号は高のまま留まり、ＣＣＤゲート３８０はオンのままで電荷４４４をＣＣＤステージ３３０内に蓄積する。
電荷４４４がＣＣＤステージ３３０によって蓄積される間、ＲＳＴ信号が高パルス化され、それによってリセット・トランジスタのゲート３４５をオンにして浮遊拡散領域３０５をＶｄｄにリセットする。またこのとき、ＲＯＷ信号が行選択トランジスタのゲート４３９をオンにする。浮遊拡散領域３０５におけるリセット電圧は、ソース・フォロワ・トランジスタのゲートに印加されてリセット電圧に基づいた電流を供給し、この電流は、行選択トランジスタを通って列線へと流れる。この電流は、読出し回路（図示せず）によってリセット電圧Ｖｒｓｔに変換され読み出される。読出しが完了すると、ＲＳＴ信号およびＲＯＷ信号は低に移行する。
次に、ＴＸ信号が高パルス化されるとともにＣＣＤ信号は高のままで、光生成電荷４４４をＣＣＤステージ３３０から浮遊拡散領域３０５に転送する。図４Ｃに示されるように、電荷４４４が浮遊拡散領域３０５に転送された後は、ＴＸ信号およびＣＣＤ信号は低になる。
またこのとき、ＲＯＷ信号が行選択トランジスタのゲート３４９を再度オンにする。浮遊拡散領域３０５における光生成電荷４４４は、ソース・フォロワ・トランジスタのゲートに印加されて、行選択トランジスタを通って流れる電流を制御する。この電流も同様に電圧Ｖｓｉｇに変換され、読み出される。浮遊拡散領域３０５からの光生成電荷４４４を表す信号が読み出されると、ＲＯＷ信号は低に移行する。
画素セル３００の製作が、図５Ａから５Ｋを参照して以下に説明される。本明細書に記載される行為（ａｃｔｉｏｎ）のいずれも、先の行為の結果を論理的に必要とする場合を除いては、特定の順序が求められるものではない。したがって、下記の行為は一般的な順序で実施されるものとして記載されているが、その順序は例示的なものにすぎず、変更され得るものである。
図５Ａは、製作の初期段階における画素セル３００を示している。基板３０１は、例示として第１の導電型のものであり、この例示的な実施形態ではｐ型である。分離領域３０２が基板３０１中に形成されており、誘電材料で充填されている。この誘電材料は、酸化物材料、例えばＳｉＯもしくはＳｉＯ２などの酸化シリコン、酸窒化物、窒化シリコンなどの窒化物材料、炭化シリコン、高温ポリマー、または他の適当な誘電材料でよい。図５Ａに示されるように、分離領域３０２は、浅形トレンチ分離（ＳＴＩ）領域でよく、誘電材料は、好ましくは高密度プラズマ（ＨＤＰ）酸化物であり、この酸化物は、狭いトレンチを有効に充填する高い能力を有する材料である。
図５Ｂに示されるように、酸化シリコン製の第１の絶縁層３４０ａが、基板３０１上に成長または堆積される。この層３４０ａは、後段で形成されるトランジスタ・ゲート用のゲート酸化物層となる。第１の絶縁層３４０ａは、約５０オングストローム（Å）の厚さを有し得る。次に、酸化物層３４０ａの上に導電材料層３４０ｂが堆積される。この導電層３４０ｂは、後段で形成されるトランジスタ用のゲート電極として働くことになる。導電層３４０ｂはポリシリコン製の層でよく、この層は第２の導電型、例えばｎ型にドープされることができ、約１０００Åの厚さを有し得る。ポリシリコン層３４０ｂの上に第２の絶縁層３４０ｃが堆積される。この第２の絶縁層３４０ｃは、酸化物（ＳｉＯ２）、窒化物（窒化シリコン）、酸窒化物（酸窒化シリコン）、ＯＮ（酸化物−窒化物）、ＮＯ（窒化物−酸化物）、またはＯＮＯ（酸化物−窒化物−酸化物）から形成され得る。この第２の絶縁層３４０ｃは、約１０００Åの厚さを有し得る。
層３４０ａ、３４０ｂ、および３４０ｃは、通常の堆積法、とりわけ化学気相成長法（ＣＶＤ）またはプラズマ化学気相成長法（ＰＥＣＶＤ）などによって形成されることができる。次いで、層３４０ａ、３４０ｂおよび３４０ｃは、パターン化されエッチングされて、図５Ｃに示される多層ゲート・スタック構造３４１、３４３および３４５を形成する。ゲート・スタック３４１はグローバル・シャッタ・トランジスタ用のゲート構造、ゲート・スタック３４３は転送トランジスタ用のゲート構造、およびゲート・スタック３４５はリセット・トランジスタ用のゲート構造である。
本発明は、上述のゲート３４１、３４３および３４５の構造のみに限定されるものではない。追加の層が加えられてもよく、または、ゲート３４１、３４３および３４５は、必要に応じて当技術分野で既知のように変更されてもよい。例えば、シリサイド層（図示せず）が、ゲート電極３４０ｂと第２の絶縁層３４０ｃとの間に形成されてもよい。このシリサイド層は、ゲート３４１、３４３および３４５内に、またはイメージ・センサ回路内の全てのトランジスタ・ゲート構造内に含まれてもよく、また、この層は、チタン・シリサイド、タングステン・シリサイド、コバルト・シリサイド、モリブデン・シリサイドまたはタンタル・シリサイドでよい。この追加の導電層はまた、ＴｉＮ／ＷもしくはＷ／Ｎｘ／Ｗなどのバリヤ層／高融点金属でもよく、または、完全にＷＮｘから形成されていてもよい。
図５Ｄに示されるように、ｐウェル３０４が基板３０１中に注入される。ｐウェル３０４は、基板３０１中のシャッタ・ゲート３４１の下の所から、リセット・ゲート３４５の転送ゲート３４３とは反対側にあるＳＴＩ領域３０２の下の所まで形成される。ｐウェル３０４は、既知の方法によって形成されることができる。例えば、フォトレジスト層（図示せず）が、ｐウェル３０４が形成される領域にわたって開口を有するように基板３０１の上でパターン化されることができる。ボロンなどのｐ型ドーパントが、フォトレジスト中の開口を介して基板中に注入されることができる。例示として、ｐウェル３０４は、基板３０１の隣接する部分よりも高いｐ型ドーパント濃度を有するように形成される。
図５Ｅに示されるように、第２の導電型のドープ領域３２０ａおよび３３０ａが、それぞれピン・フォトダイオード３２０およびＣＣＤステージ３３０として基板３０１中に注入される。ピン・フォトダイオード領域３２０ａおよびＣＣＤステージ領域３３０ａは、例示として軽くドープされたｎ型領域である。ピン・フォトダイオード３２０ａおよびＣＣＤステージ領域３３０ａは、当技術分野で既知の方法で形成されることができる。例えば、フォトレジスト層（図示せず）が、基板３０１の、ピン・フォトダイオード３２０ａとＣＣＤステージ領域３３０ａとが形成される表面にわたって開口を有するように基板３０１の上でパターン化されることができる。燐、ヒ素、またはアンチモンなどのｎ型ドーパントが、その開口を介して基板３０１中に注入される。領域３２０ａおよび３３０ａのプロフィルを調整するために複数の注入が使用されてもよい。望まれるなら、ピン・フォトダイオード３２０ａおよびＣＣＤステージ領域３３０ａを形成するために、注入が基板３０１の表面に対して９０度以外の角度で実施されるように傾斜角注入（ａｎｇｌｅｄ ｉｍｐｌａｎｔａｔｉｏｎ）が行われてもよい。
ピン・フォトダイオード領域３２０ａは、シャッタ・ゲート３４１のＣＣＤステージ領域３３０ａとは反対側にあり、シャッタ・ゲート３４１の縁部にほぼ位置が揃って、光生成電荷を収集する感光性電荷蓄積領域を形成する。ＣＣＤステージ領域３３０ａは、シャッタ・ゲート３４１の縁部と転送ゲート３４３の縁部との間にあるとともにそれらの縁部にほぼ位置が揃って、光生成電荷を蓄積する蓄積領域を形成する。
図５Ｆに示されるように、軽ドープ・ドレイン（ＬＤＤ）注入が既知の技術によって実施されてＬＤＤ領域３０５ａおよび３０７ａを設ける。ＬＤＤ領域３０５ａは、転送ゲート３４３とリセット・ゲート３４５との間に注入され、この領域は転送ゲート３４３およびリセット・ゲート３４５のそれぞれの縁部にほぼ位置が揃っている。ＬＤＤ領域３０７ａもまた、リセット・ゲート３４５の縁部にほぼ位置が揃っているが、リセット・ゲート３４５の転送ゲート３４３とは反対側でリセット・ゲート３４５に隣接して注入される。例示として、ＬＤＤ領域３０５ａおよび３０７ａは、軽くドープされたｎ型領域である。
図５Ｇは、層３４２の形成を示しており、この層は、後段でゲート３４１、３４３、および３４５の側壁上の側壁スペーサを形成することになる。例示として、層３４２は酸化物層であるが、層３４２は、当技術分野で既知の方法で形成された適当などんな誘電材料でもよく、とりわけ二酸化シリコン、窒化シリコン、酸窒化物、ＯＮ、ＮＯ、ＯＮＯ、またはＴＥＯＳなどでよい。層３４２は、約７００Åの厚さを有し得る。
図５Ｈに示されるように、ドープ表面層３２０ｂおよび３３０ｂが、それぞれピン・フォトダイオード３２０およびＣＣＤステージ３３０として注入される。ドープ表面層３２０ｂおよび３３０ｂは、第１の導電型にドープされ、ここでは例示としてｐ型である。ドープ表面層３２０ｂおよび３３０ｂは、高ドープｐ＋表面層でよい。ｐ＋表面層３２０ｂおよび３３０ｂを形成するには、ｐ型ドーパント、例えばボロン、インジウム、または他の適当などんなｐ型ドーパントでも使用されてよい。
ｐ＋表面層３２０ｂおよび３３０ｂは、既知の技術によって形成されることができる。例えば、層３２０ｂおよび３３０ｂは、フォトレジスト層中の開口を介してｐ型イオンを注入することによって形成され得る。あるいは、層３２０ｂおよび３３０ｂは、ガス源プラズマ・ドープ法によって、または層３２０ｂおよび３３０ｂが形成される領域の上に堆積されたその場（ｉｎ−ｓｉｔｕ）ドープ層もしくはドープ酸化物層から基板３０１内にｐ型ドーパントを拡散させることによって形成されてもよい。
図５Ｉに示されるように、酸化物層３４２をエッチングするためにドライ・エッチ・ステップが実施され、層３４２の残った部分がゲート３４１、３４３、および３４５の側壁上の側壁スペーサ３４２を形成する。
図５Ｊに示されるように、基板３０１上およびゲート３４１、３４３、および３４５上に、絶縁層３８１が既知の方法によって堆積される。絶縁層３８１は、約１００Åの厚さを有し得る。例示として、絶縁層３８１は窒化シリコン（Ｓｉ３Ｎ４）層であるが、他の適当な誘電材料が使用されてもよい。
Ｓｉ３Ｎ４層３８１の上に導電層３８２が既知の方法によって堆積される。導電層３８２は、約１０００Åの厚さを有し得る。例示として、導電層３８１はｐ型ポリシリコン層であるが、他の適当な導電材料も使用され得る。図５Ｋに示されるように、層３８１および３８２は、パターン化されエッチングされてＣＣＤゲート３８０を形成する。
ソース／ドレイン領域３０５および３０７が既知の方法によって注入されると、図３Ｂに示される構造を得ることができる。ソース／ドレイン領域３０５および３０７は第２の導電型領域として形成され、ここでは例示としてｎ型である。ソース／ドレイン領域３０５および３０７を形成するには、燐、ヒ素またはアンチモンなど、適当などんなｎ型ドーパントでも使用されてよい。ソース／ドレイン領域３０５は、転送ゲート３４３とリセット・ゲート３４５との間に形成され、ソース／ドレイン領域３０７は、リセット・ゲート３４５の転送ゲート３４３とは反対側でリセット・ゲート３４５に隣接して形成される。
画素セル３００を完成させるには、通常の加工法（ｐｒｏｃｅｓｓｉｎｇ ｍｅｔｈｏｄ）が使用されてよい。例えば、絶縁層、遮蔽層、ならびにゲート線および他の接続部を画素セル３００に接続するメタライゼーション層が形成され得る。また、表面全体が、例えば、二酸化シリコン、ＢＳＧ、ＰＳＧ、またはＢＰＳＧ製の不活性化層（図示せず）で覆われていてもよく、この層は、コンタクト・ホールを設けるためにＣＭＰ平坦化されエッチングされ、次いで接点を設けるために金属化（ｍｅｔａｌｌｉｚｅ）される。これらの構造を相互接続し、また、画素セル３００を周辺回路に接続するには、通常のコンダクタ層および絶縁体が使用されてよい。
上記の実施形態はｐｎｐ型フォトダイオードの形成に関して記載されているが、本発明はこれらの実施形態のみに限られるものではない。本発明はまた、他の型のフォトダイオードにも適用性を有し、基板中のｎｐｎ領域から形成されるフォトダイオードにも適用性を有する。ｎｐｎ型フォトダイオードが形成される場合は、それに応じて全ての構造のドーパントおよび導電型は変わることになり、したがって、転送ゲートおよびシャッタ・ゲートは、上述の実施形態におけるＮＭＯＳトランジスタではなく、ＰＭＯＳトランジスタの一部分となる。
本発明は５トランジスタ（５Ｔ）画素セルに関して説明されているが、本発明はまた、様々な数のトランジスタを有する他のＣＭＯＳ画素セル設計にも組み込まれることができる。限定されるものではないが、かかる設計には６トランジスタ（６Ｔ）画素セルも含まれ得る。６Ｔの画素セルは、ブルーミング防止トランジスタなどの追加のトランジスタを有する点で５Ｔセルとは異なる。
本発明の一実施形態によれば、図３〜５Ｋを参照して上記で説明された１つまたは複数の画素セル３００は、画素セル・アレイの一部分でよい。かかるアレイは、図１を参照して上記で説明されたイメージ・センサと同様のイメージ・センサの一部分でよい。
図６は、１つまたは複数の画素セルが図３〜５Ｋを参照して上記で説明されたように形成された画素セルのアレイを有するイメージ・センサ６９９を含む、典型的なプロセッサベース・システム６７７を示している。プロセッサベース・システム６７７は、イメージ・センサを含み得るデジタル回路を有するシステムの例である。限定されるものではないが、かかるシステムは、コンピュータ・システム、カメラ・システム、スキャナ、機械視覚、車両ナビゲーション、ビデオ電話、監視システム、自動焦点システム、スター・トラッカ・システム、動き検出システム、画像安定化システム、およびデータ圧縮システムなどを含み得る。
ここでは例示としてコンピュータ・システムであるプロセッサベース・システム６７７は、一般に、バス６７３を介して入出力（Ｉ／Ｏ）装置６７５と通信するマイクロプロセッサなどの中央プロセッサ（ＣＰＵ）６７０を含む。画素アレイから画像出力を生成するイメージ・センサ６９９もまた、バス６７３を介してシステム６７７と通信している。このプロセッサベース・システム６７７はまた、ランダム・アクセス・メモリ（ＲＡＭ）６７６も含み、また、フロッピー・ディスク・ドライブ６７１やコンパクト・ディスク（ＣＤ）ＲＯＭドライブ６７２などの周辺装置を含んでもよく、これらの装置もまたバス６７３を介してＣＰＵ７７０と通信している。イメージ・センサ６９９は、ＣＰＵ、デジタル信号プロセッサ、またはマイクロプロセッサなどのプロセッサと組み合わせられてもよく、単一の集積回路上、またはプロセッサとは異なるチップ上に記憶装置（ｍｅｍｏｒｙ ｓｔｏｒａｇｅ）を有していても、いなくてもよい。
上記の説明および図面は例示的なものであり、本発明の目的、特徴、および利点を実現する好ましい実施形態を例示として示すものであることに再度留意されたい。本発明は例示の実施形態のみに限られるものではない。特許請求の範囲および精神に含まれる本発明のどんな変形形態も、本発明の一部分であるとみなされるべきである。
３００ 画素セル
３０１ 基板
３０５ 浮遊拡散領域
３２０ ピン・フォトダイオード
３３０ 埋込みチャネルＣＣＤステージ
３４１ シャッタ・トランジスタ
３４３ 転送ゲート
３８０ ＣＣＤゲート
３０１ 基板
３０５ 浮遊拡散領域
３２０ ピン・フォトダイオード
３３０ 埋込みチャネルＣＣＤステージ
３４１ シャッタ・トランジスタ
３４３ 転送ゲート
３８０ ＣＣＤゲート
Claims (45)
- 電荷を生成する光電変換素子と、
制御ゲートの制御下で前記光生成電荷を蓄積するゲート制御電荷蓄積領域と、
前記光電変換素子と前記電荷蓄積領域との間にゲートを有し、光生成電荷を前記光電変換素子から前記電荷蓄積領域に転送する第１のトランジスタとを備える画素セル。 - 前記電荷蓄積領域が、埋込みチャネルＭＯＳキャパシタの一部分である、請求項１に記載の画素セル。
- 前記電荷蓄積領域が基板の表面より下にある、請求項１に記載の画素セル。
- 前記電荷蓄積領域が、
第２の導電型のドープ領域と、
第２の導電型の前記ドープ領域の上でそれに接触する第１の導電型のドープ表面層とを備え、前記ドープ表面層の上に前記制御ゲートがある、請求項１に記載の画素セル。 - 前記制御ゲートが、第１の導電型のドーパントでドープされたポリシリコンを含む、請求項１に記載の画素セル。
- 前記第１のトランジスタが、前記画素セルにおける積分時間を決定するシャッタ・トランジスタである、請求項１に記載の画素セル。
- センシング・ノードと、
前記電荷蓄積領域と前記センシング・ノードとの間にゲートを有する第２のトランジスタとをさらに備える、請求項１に記載の画素セル。 - 前記センシング・ノードが浮遊拡散領域である、請求項７に記載の画素セル。
- 前記制御ゲートが、前記第１および第２のトランジスタ・ゲートに少なくとも部分的に重なる、請求項７に記載の画素セル。
- 前記光電変換素子がピン・フォトダイオードである、請求項１に記載の画素セル。
- 電荷を生成する光電変換素子と、
制御ゲートの制御下で前記光生成電荷を蓄積するゲート制御電荷蓄積領域であって、第２の導電型のドープ領域と、第２の導電型の前記ドープ領域の上でそれに接触する第１の導電型のドープ表面層とを含み、前記ドープ表面層の上に前記制御ゲートがあるゲート制御電荷蓄積領域と、
前記光電変換素子と前記電荷蓄積領域との間にゲートを有し、光生成電荷を前記光電変換素子から前記電荷蓄積領域に転送する第１のトランジスタとを備える画素セル。 - 前記電荷蓄積領域が、埋込みチャネル金属酸化膜半導体（ＭＯＳ）キャパシタの一部分である、請求項１１に記載の画素セル。
- センシング・ノードと、
前記電荷蓄積領域と前記センシング・ノードとの間にゲートを有する第２のトランジスタとをさらに備える、請求項１１に記載の画素セル。 - 前記制御ゲートが、前記第１および第２のトランジスタ・ゲートに重なる、請求項１３に記載の画素セル。
- 基板と、
前記基板上に形成された画素セルのアレイとを含み、各画素セルが、
電荷を生成する光電変換素子と、
制御ゲートの制御下で前記光生成電荷を蓄積するゲート制御電荷蓄積領域と、
前記光電変換素子と前記電荷蓄積領域との間にゲートを有し、光生成電荷を前記光電変換素子から前記電荷蓄積領域に転送する第１のトランジスタとを備えるイメージ・センサ。 - 前記電荷蓄積領域が、埋込みチャネル金属酸化膜半導体（ＭＯＳ）キャパシタの一部分である、請求項１５に記載のイメージ・センサ。
- 前記電荷蓄積領域が、
第２の導電型のドープ領域と、
第２の導電型の前記ドープ領域の上でそれに接触する第１の導電型のドープ表面層とを含み、前記ドープ表面層の上に前記制御ゲートがある、請求項１５に記載のイメージ・センサ。 - 前記制御ゲートが、第１の導電型にドープされたポリシリコンを備える、請求項１５に記載のイメージ・センサ。
- 前記第１のトランジスタが、前記画素セルにおける積分時間を決定するシャッタ・トランジスタである、請求項１５に記載のイメージ・センサ。
- センシング・ノードと、
前記電荷蓄積領域と前記センシング・ノードとの間に第２のトランジスタの第２のトランジスタ・ゲートとをさらに備える、請求項１５に記載のイメージ・センサ。 - 前記制御ゲートが、前記第１および第２のトランジスタ・ゲートに少なくとも部分的に重なる、請求項２０に記載のイメージ・センサ。
- （ｉ）プロセッサと、
（ｉｉ）前記プロセッサに結合されたイメージ・センサであって、
基板と、
前記基板の上に形成された画素とを備え、前記画素が、
電荷を生成する光電変換素子と、
制御ゲートの制御下で前記光生成電荷を蓄積するゲート制御電荷蓄積領域と、
前記光電変換素子と前記電荷蓄積領域との間にゲートを有し、光生成電荷を前記光電変換素子から前記電荷蓄積領域に転送する第１のトランジスタとを備える、イメージ・センサとを含む、プロセッサシステム。 - 基板と、
前記基板の表面にある画素セルのアレイであって、前記画素セルの少なくとも１つが、電荷を生成する光電変換素子と、制御ゲートの制御下で前記光生成電荷を蓄積するゲート制御電荷蓄積領域と、前記光電変換素子と前記電荷蓄積領域との間にゲートを有し、光生成電荷を前記光電変換素子から前記電荷蓄積領域に転送する第１のトランジスタとを備えるアレイと、
前記アレイに結合された回路であって、前記制御ゲートに結合された導電線を備え、前記導電線が前記制御ゲートに信号を提供する回路とを備える、集積回路。 - 電荷を生成する光電変換素子を形成することと、
前記光生成電荷を蓄積するゲート制御電荷蓄積領域を形成することと、
前記電荷蓄積領域を制御する制御ゲートを形成することと、
前記光電変換素子と前記電荷蓄積領域との間にゲートを有し、光生成電荷を前記光電変換素子から前記電荷蓄積領域に転送する第１のトランジスタを形成することとを含む、画素セルを形成する方法。 - 前記電荷蓄積領域および制御ゲートを形成する前記行為（ａｃｔ）が、埋込みチャネル金属酸化膜半導体（ＭＯＳ）キャパシタを形成することを備える、請求項２４に記載の方法。
- 前記電荷蓄積領域を形成する前記行為が、基板の表面より下方で前記電荷蓄積領域を形成することを含む、請求項２４に記載の方法。
- 前記電荷蓄積領域を形成する前記行為が、
第２の導電型のドープ領域を形成することと、
第２の導電型の前記ドープ領域の上でそれに接触する第１の導電型のドープ表面層を形成することとを含み、
前記制御ゲートを形成する前記行為が、前記ドープ表面層上に前記制御ゲートを形成することを含む、請求項２４に記載の方法。 - 前記制御ゲートを形成する前記行為が、第１の導電型のドーパントでドープされたポリシリコン製の層を形成することを含む、請求項２４に記載の方法。
- 前記第１のトランジスタを形成する前記行為が、前記画素セルにおける積分時間を決定するシャッタ・トランジスタを形成することを含む、請求項２４に記載の方法。
- センシング・ノードを形成することと、
前記電荷蓄積領域と前記センシング・ノードとの間に第２のトランジスタの第２のトランジスタ・ゲートを形成することとをさらに含む、請求項２４に記載の方法。 - 前記センシング・ノードを形成する前記行為が、浮遊拡散領域を形成することを含む、請求項３０に記載の方法。
- 前記制御ゲートを形成する前記行為が、前記第１および第２のトランジスタ・ゲートに少なくとも部分的に重なるように前記制御ゲートを形成することを含む、請求項３０に記載の方法。
- 前記光電変換素子を形成する前記行為が、ピン・フォトダイオードを形成することを含む、請求項２４に記載の方法。
- 電荷を生成する光電変換素子を形成することと、
前記光電変換素子から間隔を置かれた第２の導電型のドープ領域を形成することと、
第２の導電型の前記ドープ領域の上に第１の導電型のドープ表面層を形成することと、
前記光電変換素子と第２の導電型の前記ドープ領域との間に第１のトランジスタのゲートを形成することと、
前記ドープ表面層の上にゲート電極を形成することを備える、画素セルを形成する方法。 - センシング・ノードを形成することと、
第２の導電型の前記ドープ領域と前記センシング・ノードとの間に第２のトランジスタのゲートを形成することとをさらに備える、請求項３４に記載の方法。 - 前記ドープ表面層の上に前記ゲート電極を形成する前記行為が、前記第１および第２のトランジスタ・ゲートに重なるように前記ゲート電極を形成することを備える、請求項３５に記載の方法。
- 積分期間中、光に応じて電荷を生成することと、
第１のトランジスタのゲートを動作させるとともに前記電荷蓄積領域を制御する制御ゲートを動作させることによって前記光生成電荷をゲート制御電荷蓄積領域に転送することと、
前記光生成電荷を、前記制御ゲートを動作させることによる読出し時まで前記電荷蓄積領域内に蓄積することとを備える、画素セルを動作させる方法。 - 前記光生成電荷を蓄積する前記行為が、基板表面より下で前記光生成電荷を蓄積することを備える、請求項３７に記載の方法。
- 前記第１のトランジスタの前記ゲートを動作させることによって、前記画素セルにおける前記積分期間の長さを決定することをさらに備える、請求項３７に記載の方法。
- 前記制御ゲートを動作させるとともに第２のトランジスタのゲートを動作させることによって、前記光生成電荷を前記電荷蓄積領域からセンシング・ノードに転送することをさらに備える、請求項３７に記載の方法。
- 前記光生成電荷を前記センシング・ノードに転送する前記行為が、前記光生成電荷を浮遊拡散領域に転送することを備える、請求項４０に記載の方法。
- 前記センシング・ノードにおける電圧を読出し回路に印加することによって前記光生成電荷を読み出すことをさらに備える、請求項４０に記載の方法。
- 積分時間中、複数の画素セル内で入射光に応じて並行して電荷を生成することと、
シャッタ・トランジスタのゲートを動作させるとともにゲート制御電荷蓄積領域を制御する制御ゲートを動作させることによって、前記光生成電荷をそれぞれの画素セル内の前記電荷蓄積領域に同時に転送することと、
前記制御ゲートを動作させることによる読出し時まで前記光生成電荷を前記電荷蓄積領域内に蓄積することと、
第１の画素セルの読出し時に、関連する第１のトランジスタのゲートを動作させることによって、光生成電荷を第１の電荷蓄積領域から第１のセンシング・ノードに転送することと、
前記第１のセンシング・ノードの値をサンプリング（ｓａｍｐｌｉｎｇ）することと、
第２の画素セルの読出し時に、関連する第２のトランジスタのゲートを動作させることによって、光生成電荷を第２の電荷蓄積領域から第２のセンシング・ノードに転送することと、
前記第２のセンシング・ノードの値をサンプリングすることと、
前記値を処理して画像を得ることとを含む、イメージ・センサを動作させる方法。 - 電荷を生成する前記行為が、アレイの全ての画素セル内で並行して電荷を生成することを含む、請求項４３に記載の方法。
- 前記光生成電荷を複数の蓄積領域に転送する前記行為が、前記光生成電荷を、アレイの全ての画素セル内の電荷蓄積領域に並行して転送することを含む、請求項４４に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/645,552 US7115923B2 (en) | 2003-08-22 | 2003-08-22 | Imaging with gate controlled charge storage |
| PCT/US2004/026876 WO2005022638A2 (en) | 2003-08-22 | 2004-08-18 | Imaging with gate controlled charge storage |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007503722A true JP2007503722A (ja) | 2007-02-22 |
Family
ID=34194340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006524727A Pending JP2007503722A (ja) | 2003-08-22 | 2004-08-18 | ゲート制御電荷蓄積を用いた撮像 |
Country Status (8)
| Country | Link |
|---|---|
| US (3) | US7115923B2 (ja) |
| EP (1) | EP1656699A2 (ja) |
| JP (1) | JP2007503722A (ja) |
| KR (2) | KR20060060695A (ja) |
| CN (1) | CN1871709A (ja) |
| SG (1) | SG148196A1 (ja) |
| TW (1) | TWI239645B (ja) |
| WO (1) | WO2005022638A2 (ja) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006186262A (ja) * | 2004-12-28 | 2006-07-13 | Matsushita Electric Ind Co Ltd | 固体撮像装置及びその製造方法 |
| JP2008258571A (ja) * | 2007-03-13 | 2008-10-23 | Nec Electronics Corp | 固体撮像装置 |
| EP2107610A2 (en) | 2008-04-03 | 2009-10-07 | Sony Corporation | Solid state imaging device, driving method of the solid state imaging device, and electronic equipment |
| EP2214407A2 (en) | 2009-01-28 | 2010-08-04 | Sony Corporation | Solid-state image capturing apparatus, driving method thereof and electronic apparatus |
| JP2010239075A (ja) * | 2009-03-31 | 2010-10-21 | Sony Corp | 固体撮像装置とその製造方法、及び電子機器 |
| WO2011042981A1 (ja) * | 2009-10-09 | 2011-04-14 | キヤノン株式会社 | 固体撮像装置及びその製造方法 |
| WO2013088983A1 (ja) | 2011-12-12 | 2013-06-20 | ソニー株式会社 | 固体撮像装置、固体撮像装置の駆動方法及び電子機器 |
| JP2013251559A (ja) * | 2013-07-18 | 2013-12-12 | Canon Inc | 光電変換装置及びそれを用いた撮像システム |
| US8841713B2 (en) | 2008-04-09 | 2014-09-23 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and imaging system using the photoelectric conversion apparatus |
| JP2015026696A (ja) * | 2013-07-25 | 2015-02-05 | キヤノン株式会社 | 光電変換装置及び撮像システム |
| KR20150058155A (ko) | 2012-09-25 | 2015-05-28 | 소니 주식회사 | 고체 촬상 장치, 전자기기 |
| JP2015111728A (ja) * | 2015-02-19 | 2015-06-18 | キヤノン株式会社 | 光電変換装置及びそれを用いた撮像システム |
| JP2016111224A (ja) * | 2014-12-08 | 2016-06-20 | 株式会社ブルックマンテクノロジ | 光検出素子及び固体撮像装置 |
| JP2017011306A (ja) * | 2016-10-05 | 2017-01-12 | キヤノン株式会社 | 固体撮像装置、及び固体撮像装置を用いた撮像システム |
| US9893104B2 (en) | 2011-05-27 | 2018-02-13 | Canon Kabushiki Kaisha | Solid-state image pickup apparatus, and image pickup system using solid-state image pickup apparatus |
| JP2018061299A (ja) * | 2018-01-19 | 2018-04-12 | キヤノン株式会社 | 撮像装置、および、撮像システム |
| US11322533B2 (en) | 2013-03-14 | 2022-05-03 | Sony Semiconductor Solutions Corporation | Solid state image sensor tolerant to misalignment and having a high photoelectric conversion efficiency |
Families Citing this family (68)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7053967B2 (en) | 2002-05-23 | 2006-05-30 | Planar Systems, Inc. | Light sensitive display |
| US7009663B2 (en) * | 2003-12-17 | 2006-03-07 | Planar Systems, Inc. | Integrated optical light sensitive active matrix liquid crystal display |
| AU2002336341A1 (en) | 2002-02-20 | 2003-09-09 | Planar Systems, Inc. | Light sensitive display |
| US20080084374A1 (en) * | 2003-02-20 | 2008-04-10 | Planar Systems, Inc. | Light sensitive display |
| US20080048995A1 (en) * | 2003-02-20 | 2008-02-28 | Planar Systems, Inc. | Light sensitive display |
| US7115923B2 (en) * | 2003-08-22 | 2006-10-03 | Micron Technology, Inc. | Imaging with gate controlled charge storage |
| US11282891B2 (en) | 2003-11-26 | 2022-03-22 | Samsung Electronics Co., Ltd. | Image sensor with a gated storage node linked to transfer gate |
| US7443437B2 (en) | 2003-11-26 | 2008-10-28 | Micron Technology, Inc. | Image sensor with a gated storage node linked to transfer gate |
| US7214575B2 (en) * | 2004-01-06 | 2007-05-08 | Micron Technology, Inc. | Method and apparatus providing CMOS imager device pixel with transistor having lower threshold voltage than other imager device transistors |
| US7045754B2 (en) * | 2004-03-30 | 2006-05-16 | Omnivision Technologies, Inc. | Hybrid charge coupled CMOS image sensor having an amplification transistor controlled by a sense node |
| US7773139B2 (en) * | 2004-04-16 | 2010-08-10 | Apple Inc. | Image sensor with photosensitive thin film transistors |
| US20050274994A1 (en) * | 2004-06-14 | 2005-12-15 | Rhodes Howard E | High dielectric constant spacer for imagers |
| JP4455215B2 (ja) * | 2004-08-06 | 2010-04-21 | キヤノン株式会社 | 撮像装置 |
| US7432543B2 (en) * | 2004-12-03 | 2008-10-07 | Omnivision Technologies, Inc. | Image sensor pixel having photodiode with indium pinning layer |
| US7115925B2 (en) * | 2005-01-14 | 2006-10-03 | Omnivision Technologies, Inc. | Image sensor and pixel having an optimized floating diffusion |
| US7361877B2 (en) * | 2005-05-27 | 2008-04-22 | Eastman Kodak Company | Pinned-photodiode pixel with global shutter |
| KR100778858B1 (ko) * | 2005-10-12 | 2007-11-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
| US20070109239A1 (en) * | 2005-11-14 | 2007-05-17 | Den Boer Willem | Integrated light sensitive liquid crystal display |
| US7432122B2 (en) * | 2006-01-06 | 2008-10-07 | Freescale Semiconductor, Inc. | Electronic device and a process for forming the electronic device |
| KR100801758B1 (ko) * | 2006-01-19 | 2008-02-11 | 엠텍비젼 주식회사 | 이미지 센서 및 그 제어 방법 |
| KR100790586B1 (ko) | 2006-05-25 | 2008-01-02 | (주) 픽셀플러스 | Ｃｍｏｓ 이미지 센서 액티브 픽셀 및 그 신호 감지 방법 |
| KR100790585B1 (ko) | 2006-05-25 | 2008-01-02 | (주) 픽셀플러스 | Ｃｍｏｓ 이미지 센서 픽셀 및 그 신호 감지 방법 |
| JP2008053333A (ja) * | 2006-08-23 | 2008-03-06 | Fujifilm Corp | 固体撮像デバイス |
| US7663165B2 (en) * | 2006-08-31 | 2010-02-16 | Aptina Imaging Corporation | Transparent-channel thin-film transistor-based pixels for high-performance image sensors |
| US7531374B2 (en) * | 2006-09-07 | 2009-05-12 | United Microelectronics Corp. | CMOS image sensor process and structure |
| US20080124830A1 (en) * | 2006-11-29 | 2008-05-29 | Sang-Gi Lee | Method of manufacturing image sensor |
| JP2008153428A (ja) * | 2006-12-18 | 2008-07-03 | Fujifilm Corp | 固体撮像素子及びその製造方法 |
| KR100843663B1 (ko) * | 2007-05-02 | 2008-07-03 | 주식회사 티엘아이 | 센싱소자의 면적을 증가시킬 수 있는 이미지 센서 및 이의 구동방법, 그리고, 이미지 센서의 단위픽셀 및 이의 구동방법 |
| US8736726B2 (en) * | 2007-06-27 | 2014-05-27 | Micron Technology, Inc. | Pixel to pixel charge copier circuit apparatus, systems, and methods |
| JP5355026B2 (ja) * | 2008-10-09 | 2013-11-27 | キヤノン株式会社 | 撮像装置 |
| US9492129B2 (en) * | 2008-10-27 | 2016-11-15 | Dental Imaging Technologies Corporation | Triggering of intraoral X-ray sensor using pixel array sub-sampling |
| US8366318B2 (en) | 2009-07-17 | 2013-02-05 | Dental Imaging Technologies Corporation | Intraoral X-ray sensor with embedded standard computer interface |
| JP2010123707A (ja) * | 2008-11-19 | 2010-06-03 | Sony Corp | 固体撮像装置およびその読み出し方法 |
| US8772891B2 (en) * | 2008-12-10 | 2014-07-08 | Truesense Imaging, Inc. | Lateral overflow drain and channel stop regions in image sensors |
| US8184188B2 (en) * | 2009-03-12 | 2012-05-22 | Micron Technology, Inc. | Methods and apparatus for high dynamic operation of a pixel cell |
| WO2011055625A1 (en) * | 2009-11-06 | 2011-05-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and operating method thereof |
| EP3051588A1 (en) * | 2009-11-06 | 2016-08-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| EP2524395A4 (en) * | 2010-01-15 | 2014-06-18 | Semiconductor Energy Lab | SEMICONDUCTOR COMPONENT AND CONTROL METHOD THEREFOR |
| CN105336744B (zh) | 2010-02-12 | 2018-12-21 | 株式会社半导体能源研究所 | 半导体装置及其驱动方法 |
| US9426390B2 (en) * | 2010-03-04 | 2016-08-23 | BAE Systems Imaging Solutions Inc. | CMOS imaging array with improved noise characteristics |
| KR101784676B1 (ko) | 2010-03-08 | 2017-10-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조방법 |
| US9310923B2 (en) | 2010-12-03 | 2016-04-12 | Apple Inc. | Input device for touch sensitive devices |
| US8878264B2 (en) | 2011-04-26 | 2014-11-04 | Aptina Imaging Corporation | Global shutter pixel with improved efficiency |
| US8928635B2 (en) | 2011-06-22 | 2015-01-06 | Apple Inc. | Active stylus |
| US9329703B2 (en) | 2011-06-22 | 2016-05-03 | Apple Inc. | Intelligent stylus |
| US8638320B2 (en) | 2011-06-22 | 2014-01-28 | Apple Inc. | Stylus orientation detection |
| US8643008B2 (en) * | 2011-07-22 | 2014-02-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8964088B2 (en) * | 2011-09-28 | 2015-02-24 | Semiconductor Components Industries, Llc | Time-delay-and-integrate image sensors having variable intergration times |
| JP2013225734A (ja) * | 2012-04-20 | 2013-10-31 | Sony Corp | 固体撮像装置および電子機器 |
| US9652090B2 (en) | 2012-07-27 | 2017-05-16 | Apple Inc. | Device for digital communication through capacitive coupling |
| US9176604B2 (en) | 2012-07-27 | 2015-11-03 | Apple Inc. | Stylus device |
| US9557845B2 (en) | 2012-07-27 | 2017-01-31 | Apple Inc. | Input device for and method of communication with capacitive devices through frequency variation |
| US9287313B2 (en) * | 2013-03-12 | 2016-03-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Active pixel sensor having a raised source/drain |
| US10048775B2 (en) | 2013-03-14 | 2018-08-14 | Apple Inc. | Stylus detection and demodulation |
| US8835211B1 (en) * | 2013-05-24 | 2014-09-16 | Omnivision Technologies, Inc. | Image sensor pixel cell with global shutter having narrow spacing between gates |
| US10067580B2 (en) | 2013-07-31 | 2018-09-04 | Apple Inc. | Active stylus for use with touch controller architecture |
| KR102154184B1 (ko) * | 2014-03-10 | 2020-09-09 | 삼성전자 주식회사 | 이미지 센서 및 이를 제조하는 방법 |
| TWI660490B (zh) | 2014-03-13 | 2019-05-21 | 日商半導體能源研究所股份有限公司 | 攝像裝置 |
| KR102380829B1 (ko) | 2014-04-23 | 2022-03-31 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 촬상 장치 |
| US10061449B2 (en) | 2014-12-04 | 2018-08-28 | Apple Inc. | Coarse scan and targeted active mode scan for touch and stylus |
| JP2016122769A (ja) * | 2014-12-25 | 2016-07-07 | 東京エレクトロン株式会社 | ドーピング方法および半導体素子の製造方法 |
| KR102363433B1 (ko) | 2015-01-15 | 2022-02-16 | 삼성전자주식회사 | 이미지 센서 |
| CN105655364B (zh) * | 2015-12-28 | 2018-09-25 | 上海奕瑞光电子科技股份有限公司 | 一种基于行间重叠的电荷补偿方法 |
| KR102143260B1 (ko) * | 2016-01-15 | 2020-08-11 | 매그나칩 반도체 유한회사 | 싱글 폴리 비휘발성 기억소자, 이의 제조 방법 및 싱글 폴리 비휘발성 기억소자 어레이 |
| US10474277B2 (en) | 2016-05-31 | 2019-11-12 | Apple Inc. | Position-based stylus communication |
| US10531034B2 (en) * | 2016-09-08 | 2020-01-07 | Grass Valley Canada | Shared photodiode reset in a 5 transistor-four shared pixel |
| TWI745582B (zh) * | 2017-04-13 | 2021-11-11 | 美商光程研創股份有限公司 | 鍺矽光偵測裝置 |
| CN109935606B (zh) * | 2019-03-29 | 2021-04-02 | 汪一飞 | 一种高解调效率的像素结构 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5919480A (ja) * | 1982-07-26 | 1984-01-31 | Olympus Optical Co Ltd | 固体撮像装置 |
| US5148255A (en) * | 1985-09-25 | 1992-09-15 | Hitachi, Ltd. | Semiconductor memory device |
| JP2634163B2 (ja) * | 1987-02-19 | 1997-07-23 | 三菱電機株式会社 | 半導体記憶装置 |
| JPH04286361A (ja) * | 1991-03-15 | 1992-10-12 | Sony Corp | 固体撮像装置 |
| JPH07176715A (ja) | 1993-12-20 | 1995-07-14 | Mitsubishi Electric Corp | 固体撮像素子 |
| US6486503B1 (en) | 1994-01-28 | 2002-11-26 | California Institute Of Technology | Active pixel sensor array with electronic shuttering |
| AU1833597A (en) | 1996-01-22 | 1997-08-22 | California Institute Of Technology | Active pixel sensor array with electronic shuttering |
| DE59700619D1 (de) | 1996-01-31 | 1999-12-02 | Siemens Ag | Metallgekapselte schaltanlage mit teilentladungserfassung |
| US5986297A (en) | 1996-05-22 | 1999-11-16 | Eastman Kodak Company | Color active pixel sensor with electronic shuttering, anti-blooming and low cross-talk |
| JP3874135B2 (ja) | 1997-12-05 | 2007-01-31 | 株式会社ニコン | 固体撮像素子 |
| US6376868B1 (en) * | 1999-06-15 | 2002-04-23 | Micron Technology, Inc. | Multi-layered gate for a CMOS imager |
| JP4003549B2 (ja) | 2001-06-28 | 2007-11-07 | 日本ビクター株式会社 | 固体撮像装置 |
| US7217601B1 (en) * | 2002-10-23 | 2007-05-15 | Massachusetts Institute Of Technology | High-yield single-level gate charge-coupled device design and fabrication |
| US7115923B2 (en) * | 2003-08-22 | 2006-10-03 | Micron Technology, Inc. | Imaging with gate controlled charge storage |
-
2003
- 2003-08-22 US US10/645,552 patent/US7115923B2/en not_active Expired - Lifetime
-
2004
- 2004-06-28 US US10/876,514 patent/US7238544B2/en not_active Expired - Lifetime
- 2004-08-18 WO PCT/US2004/026876 patent/WO2005022638A2/en active Application Filing
- 2004-08-18 KR KR1020067003569A patent/KR20060060695A/ko active Search and Examination
- 2004-08-18 EP EP04781538A patent/EP1656699A2/en not_active Withdrawn
- 2004-08-18 CN CNA2004800307584A patent/CN1871709A/zh active Pending
- 2004-08-18 KR KR1020087013727A patent/KR20080057356A/ko active Search and Examination
- 2004-08-18 JP JP2006524727A patent/JP2007503722A/ja active Pending
- 2004-08-18 SG SG200808668-8A patent/SG148196A1/en unknown
- 2004-08-20 TW TW093125187A patent/TWI239645B/zh not_active IP Right Cessation
-
2006
- 2006-05-19 US US11/436,526 patent/US7638825B2/en not_active Expired - Lifetime
Cited By (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4674894B2 (ja) * | 2004-12-28 | 2011-04-20 | パナソニック株式会社 | 固体撮像装置及びその製造方法 |
| JP2006186262A (ja) * | 2004-12-28 | 2006-07-13 | Matsushita Electric Ind Co Ltd | 固体撮像装置及びその製造方法 |
| JP2008258571A (ja) * | 2007-03-13 | 2008-10-23 | Nec Electronics Corp | 固体撮像装置 |
| US8934036B2 (en) | 2008-04-03 | 2015-01-13 | Sony Corporation | Solid state imaging device, driving method of the solid state imaging device and electronic equipment |
| US8284282B2 (en) | 2008-04-03 | 2012-10-09 | Sony Corporation | Solid state imaging device, driving method of the solid state imaging device, and electronic equipment |
| EP2107610A2 (en) | 2008-04-03 | 2009-10-07 | Sony Corporation | Solid state imaging device, driving method of the solid state imaging device, and electronic equipment |
| EP2654081A2 (en) | 2008-04-03 | 2013-10-23 | Sony Corporation | Solid state imaging device, driving method of the solid state imaging device, and electronic equipment |
| US8570410B2 (en) | 2008-04-03 | 2013-10-29 | Sony Corporation | Solid state imaging device, driving method of the solid state imaging device, and electronic equipment |
| US9391108B2 (en) | 2008-04-09 | 2016-07-12 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and imaging system using the photoelectric conversion apparatus |
| US9024363B2 (en) | 2008-04-09 | 2015-05-05 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and imaging system using the photoelectric conversion apparatus |
| US8841713B2 (en) | 2008-04-09 | 2014-09-23 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and imaging system using the photoelectric conversion apparatus |
| US9209215B2 (en) | 2008-04-09 | 2015-12-08 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and imaging system using the photoelectric conversion apparatus |
| EP2214407A2 (en) | 2009-01-28 | 2010-08-04 | Sony Corporation | Solid-state image capturing apparatus, driving method thereof and electronic apparatus |
| US9437631B2 (en) | 2009-03-31 | 2016-09-06 | Sony Semiconductor Solutions Corporation | Solid-state imaging device, manufacturing method of the same, and electronic apparatus |
| JP2010239075A (ja) * | 2009-03-31 | 2010-10-21 | Sony Corp | 固体撮像装置とその製造方法、及び電子機器 |
| US8957357B2 (en) | 2009-03-31 | 2015-02-17 | Sony Corporation | Solid-state imaging device, manufacturing method of the same, and electronic apparatus |
| US8710613B2 (en) | 2009-10-09 | 2014-04-29 | Canon Kabushiki Kaisha | Pickup device and method for manufacturing the same |
| JP5539373B2 (ja) * | 2009-10-09 | 2014-07-02 | キヤノン株式会社 | 固体撮像装置及びその製造方法 |
| WO2011042981A1 (ja) * | 2009-10-09 | 2011-04-14 | キヤノン株式会社 | 固体撮像装置及びその製造方法 |
| US9893104B2 (en) | 2011-05-27 | 2018-02-13 | Canon Kabushiki Kaisha | Solid-state image pickup apparatus, and image pickup system using solid-state image pickup apparatus |
| US10418398B2 (en) | 2011-05-27 | 2019-09-17 | Canon Kabushiki Kaisha | Solid-state image pickup apparatus, and image pickup system using solid-state image pickup apparatus having metal film with first and second portions |
| US9431449B2 (en) | 2011-12-12 | 2016-08-30 | Sony Corporation | Solid-state imaging device, driving method for solid-state imaging device, and electronic appliance |
| US10236318B2 (en) | 2011-12-12 | 2019-03-19 | Sony Semiconductor Solutions Corporation | Solid-state imaging device, driving method for solid-state imaging device, and electronic appliance |
| WO2013088983A1 (ja) | 2011-12-12 | 2013-06-20 | ソニー株式会社 | 固体撮像装置、固体撮像装置の駆動方法及び電子機器 |
| US10903257B2 (en) | 2011-12-12 | 2021-01-26 | Sony Semiconductor Solutions Corporation | Solid-state imaging device, driving method for solid-state imaging device, and electronic appliance |
| KR20150058155A (ko) | 2012-09-25 | 2015-05-28 | 소니 주식회사 | 고체 촬상 장치, 전자기기 |
| US9728579B2 (en) | 2012-09-25 | 2017-08-08 | Sony Corporation | Solid-state image pickup unit and electronic apparatus for achieving high sensitivity and high saturation charge amount |
| US11322533B2 (en) | 2013-03-14 | 2022-05-03 | Sony Semiconductor Solutions Corporation | Solid state image sensor tolerant to misalignment and having a high photoelectric conversion efficiency |
| JP2013251559A (ja) * | 2013-07-18 | 2013-12-12 | Canon Inc | 光電変換装置及びそれを用いた撮像システム |
| JP2015026696A (ja) * | 2013-07-25 | 2015-02-05 | キヤノン株式会社 | 光電変換装置及び撮像システム |
| JP2016111224A (ja) * | 2014-12-08 | 2016-06-20 | 株式会社ブルックマンテクノロジ | 光検出素子及び固体撮像装置 |
| JP2015111728A (ja) * | 2015-02-19 | 2015-06-18 | キヤノン株式会社 | 光電変換装置及びそれを用いた撮像システム |
| JP2017011306A (ja) * | 2016-10-05 | 2017-01-12 | キヤノン株式会社 | 固体撮像装置、及び固体撮像装置を用いた撮像システム |
| JP2018061299A (ja) * | 2018-01-19 | 2018-04-12 | キヤノン株式会社 | 撮像装置、および、撮像システム |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI239645B (en) | 2005-09-11 |
| WO2005022638A2 (en) | 2005-03-10 |
| US20050040393A1 (en) | 2005-02-24 |
| SG148196A1 (en) | 2008-12-31 |
| KR20060060695A (ko) | 2006-06-05 |
| US20060208288A1 (en) | 2006-09-21 |
| US7638825B2 (en) | 2009-12-29 |
| WO2005022638A3 (en) | 2005-06-23 |
| US7115923B2 (en) | 2006-10-03 |
| US20050040395A1 (en) | 2005-02-24 |
| US7238544B2 (en) | 2007-07-03 |
| KR20080057356A (ko) | 2008-06-24 |
| CN1871709A (zh) | 2006-11-29 |
| EP1656699A2 (en) | 2006-05-17 |
| TW200518328A (en) | 2005-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7638825B2 (en) | Imaging with gate controlled charge storage | |
| US7312431B2 (en) | CMOS imaging for ALC and CDS | |
| US7405101B2 (en) | CMOS imager with selectively silicided gate | |
| US6858460B2 (en) | Retrograde well structure for a CMOS imager | |
| US6630701B1 (en) | Buried channel CMOS imager and method of forming same | |
| US8018015B2 (en) | Buried conductor for imagers | |
| US20060151848A1 (en) | Photogate with improved short wavelength response for a CMOS imager |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091211 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100310 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100317 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100408 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110621 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111115 |