JPS5919480A - 固体撮像装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、自己走査機能及び光電変換作用を有する電
荷結合素子（Ｃｈａｒｇｅ　Ｇｏｕｐｌｅｄ　Ｄｅｖ−
１ｃｅ　、以下００Ｄという。）を撮像素子として用い
たシャッター機能を備えた固体撮像装置に関する。

一般に、ＯＯＤは光を信号電荷に変換して、電荷蓄積と
転送ができるので自己走査形撮像素子として用いられて
いる。そして、ＯＯＤを撮像素子として用いる場合に、
ＧＩＯＤ撮像素子自体にシャッター機能をもたせる方法
については、光電変換作用を行う受光部の電荷蓄積期間
を外部から制御する方法などが提案されている。この方
法は、受光部に隣接して電荷転送部とオーバーフロード
レイン部を、それぞれゲート電極を介して設け、シャッ
ター開期間に相当する期間に蓄積した電荷は転送部へ、
それ以外の期間に発生した電荷はオーバーフロードレイ
ン部へ、それぞれ掃き出すことによってシャッター作用
を行わせるものである。オーバーフロードレイン（以下
ＯＦＤという。）領域は、デノくイス構造上、受光部の
横に隣接して平面的に設ける横型構成のものと、基板の
深さ方向に設ける縦型構成のものとがある。縦型ＯＦＤ
方式は蓄積電荷を基板側に掃き出すもので、横型に比べ
ると感度や高密度化の点で勝れている。

しかしながら、縦型ＯＰＤ方式のＣＣＤｔｌｌＬ偉装置
にシャッター機能をもたせる場合には、次に述べるよう
な問題点が生ずる。

まず縦型ＯＦＤ方式のＯＯＤ撮像装置の構成を第１図に
基づいて説明する。図に８いて、１は共通のｎ形半導体
基板であり、２はこのｎ形基板１にボロンなどのイオン
打込みで形成したｐ形つェルで、このｐ形つェル２の基
板方向の深さは、一部分が浅く形成されている。このｐ
形つェル２の表面には、深さの浅い部分に受光部３が、
深い部分にＣＯＤ垂直転送部４および転送ゲート５が平
面的に配列されている。受光部３は、深さの浅いｐ形つ
ェル２の表面部分に形成したｎ＋領域６とｐ形つェル２
との接合によって形成したフォトダイオードで構成して
いる。

また、転送部４は受光部３と対向する垂直ライン方向（
図に８いては、紙面に対し垂直方向）のｐ形つェル２の
領域に、所定の厚さの絶縁物７を介して複数のシフト電
極８を被着して構成している。受光部３に蓄積した電荷
を転送部４に転送するための制御ゲートすなわち転送ゲ
ート５は、受光部３と転送部４との間のｐ形つェル領域
に、同じく絶縁物７を介して転送ゲート電極９を被着し
て構成している。なオ、１０は蓄積電荷が受光部３と転
送部４間でリークするのを防止するために設けたチャン
ネルストッパーで、通常はＰ拡散領域で形成される。ま
た、１１は受光部３以外の全表面に被覆した遮光層であ
る。

次にこのような構成の撮像装置の動作について述べる。

まず、ｐ形つェル２とｎ形基板１との間に、第１図に示
すように、逆バイアス電圧ｖ８　　が印加されて、ｐ形
つェル２のキャリアが空乏化している場合の動作状態を
考察する。この場合、受光部３から基板の深さ方向の電
子ポテンシャルφの分布は、第２図の曲線ａのようにな
っている。この状態において、光１２が受光部３に入射
すると、光量に応じた電子−ホール対が生成するが、電
子は電場勾配によってｎ中領域６に蓄積し、一方、ホー
ルはｐ形つェル２を通って接地に流れ出す。この際、１
領域６の電位は電子が蓄積されるにしたがって低下し、
最終的には、そのポテンシャルは第２図の曲線すに示す
ような分布になり、同時にｐ形つェル領域の電位も小さ
くなる。そして、ｎ中領域６とｐ形つェル２との電位差
が、両者の拡散電位φゎにｉｔぼ尋しくなったとき、ｎ
中領域６とｐ形つェル２間は順バイアスとなるため、ｎ
十領域に蓄積された電荷はｎ形基板１に流れ出す。すな
わち、ｎ形基板１が電荷のオーバーフロードレインとな
る。その際、蓄積電荷が転送部４へ流れ込まないように
、例えば、転送部４直下のｐ形つェル領域のアクセプタ
ー濃度を、受光部３のそれよりも高くするなどのデバイ
ス構造にする必要がある。

このような動作を行うＯＯＤ撮像装置において、シャッ
ター作用を行わせるには、まず、複数のシフト電極８に
、第６図人に示すような、２つのクロックパルスφ、及
びφ、を交互に印加スる。一方転送ゲート電極９には、
一定時間（例えば、１フイールド走査期間Ｔ＋　）おき
に、第３図Ｂに示すような、パルス幅Ｔ、をもつ所定の
パルス電圧Ｖｔ　　を印加する。パルス幅Ｔ、は受光部
３の信号電荷を転送ゲート５を開いて転送部４へ転送す
る期間である。また、ｎ形基板１には一定時間（例えば
１フイールド走査期間ＴＩ　）おき）Ｃ，ｖｓ、を基準
として更に高い電圧’Ｖｓｔを印加する。電圧ｖｓ曾が
印加されている期間Ｔ、では、第２図の曲線ｄに示すよ
うなポテンシャル分布となり、ｎ＋拡散領域６とｐ形つ
ェル２間の電位障壁は、拡散電位より小さくなる。この
ため、蓄積電荷の一部はｎ形基板１に流れ出す。基準電
圧Ｖ８＋を印加している期間Ｔ４では、信号電荷は蓄積
される。したがって、第３図Ｃに示すような、ｎ形基板
１へ印加する基準電圧ＶＢ＋とこれより高い電圧ｖ６ｔ
の各印加期間Ｔ４、Ｔ、の比を外部から変えてやると、
受光部３の電荷蓄積期間Ｔ、すなわちシャッター開の時
間を、１フイールド走査期間Ｔ、以下の任意の時間に設
定することができる。なお、シャッター開の期間Ｔ４に
蓄積された電荷は、転送ゲート開期間Ｔ、中に転送部４
へ転送され、クロックパルスφ１、φ！によって水平転
送部（図示せず）に向けて転送される。

ところが、このような縦型ＯＦＤ方式のＯＯＤ撮像装置
に８いては、ｎ＋領域６からの信号電荷の掃き出しは、
ｎ＋領域６とｐ形つェル２間の電位障壁を介して行うた
め、ｎ形基板１に十分に高い逆バイアス電圧を印加して
も、かなりの信号電荷の取り残しは避けられない。そし
て、信号電荷の取り残し量が多ければ、それだけ感度は
低下し、また、取り残し量が各絵素毎に異なると、感度
のばらつきになって現われるという問題点があった。

本願発明は、かかる問題点を解決すべくなされたもので
、縦型ＯＦＤ方式のＯＯＤ固体撮像装置にだいて、受光
部の接合における電位障壁をより低くするために、ｐ形
つェルの代りに低不純物濃度のｐ−形高抵抗エビタキシ
ャル成長層（以下ｐ一層という。）を形成し、更に電位
障壁を外部から制御するための制御ゲートを、受光部に
隣接してｐ一層に形成し、受光部の信号電荷を、所望の
期間中効率よく、且つ取り残すことなく基板へ掃き出す
ことができるようにした、シャッター機能をもたせた固
体撮像装置を提供することを目的とするものである。

以下実施例に基づき本願発明の詳細な説明する。第４図
乃至第６図は、本願発明に係る固体撮像装置の一実施例
を示すもので、第４図は、受光部及び垂直転送部の要部
を模式的に示した平面図であり、第５図及び第６図は、
それぞれ第４図のＶ−■線及びＶｌ−Ｖｌ線に沿った断
面図である。第４〜第６図において、２１は共通の半導
体基板、例えばｎ＋形のシリコン単結晶基板で、２２は
該基板２１の主面上に成長させた、不純物濃度力１０１
１〜１Ｑ”　１７Ｍ−”のエピタキシャルシリコンマ一
層である。このｐ一層２２上には、互いに所定の間隔を
おいて、マトリックス状に配列された各１緻素として構
成される複数の受光部２３と、各垂直ライン上に配列さ
れた受光部２３に沿って配置された受光部２３の蓄積電
荷を垂直方向に転送するためのＯＯＤ転送部２５と、各
受光素子２３の片側に配置され、受光素子２５の蓄積電
荷を転送部２５へ転送するための転送ゲート２４とが形
成されている。受光部２５は、真性抵抗率に近いエピタ
キシャルシリコンマ一層２２の所定領域に、ｎ形を呈す
るリン又はヒ素元素を拡散して形成した動領域２６と、
ｐ一層２２とで構成されている。転送ゲート２４は、受
光部２３のｎ＋領斌２６に隣接してｐ一層２２に形成さ
れたｐ形つェル２７上に、所定の厚さのＳｉｎ、等の絶
縁物２８を介して、各絵素毎にゲート電極２９を被着し
て形成されている。転送ゲート電極２９は、例えば多結
晶シリコン又はタングステン、モリブデンなどの高融点
金属膜で形成される。垂直転送部２５は、ｐ形つェル２
７の対応する領域上に所要の厚さの絶縁物２８を介して
、垂直ライン方向に沿って複数のシフト電極３０を被着
して形成され、それぞれ垂直方向に配列されている各受
光部２３に対向して設げられている。なＲ１図示してい
ないが、シフト電極３０は例えば一つ置き毎に共通接続
し、それぞれにクロックパルスφ１、φ、を与えるよう
に構成されている。更に本願発明においては、各絵素を
構成する各受光部２３の周辺に、コ字状に受光部２３を
取り囲むようにして、ｐ一層２２の電位すなわち受光部
の電位障壁を制御するための制御ゲート３１が、例えば
ｐ＋拡散領域で形成されている。３２は制御ゲート３１
に設けた電極で、アルミニウムを被着して形成される。

制御ゲート５１はｐ″′層２２の電位制御の他に、絵素
間の蓄積電荷のリークを防止するチャネルストッパーの
役割も兼ねている。５３は受光部２３以外に光が入射す
るのを防止するための光遮蔽膜で、例えばアルミニウム
で形成される。

次に、このように構成された本願発明に係る固体撮像装
置の動作を説明する。

まず、００Ｄ垂直転送部２５を２相クロツクで駆動させ
るために、シフト電極３０に、一つ置きに第７図Ａに示
す如きクロックパルスφ貫、φ！を印加し、また、転送
ゲート電極２９には、第７図Ｂに示すような、所定の期
間毎、例えば１フイ一ルド期間Ｔ、毎に、所定のパルス
電圧Ｖｔを印加する。一方、？基板２１と制御ゲート３
１には、それぞれ第７図Ｃ及びＤに示す如きパルス電圧
ｖｓ　　及びＶＱＧを、転送ゲートパルス電圧Ｖｔ　　
と同期して与える。第７図０及びＤＫ示した期間Ｔｓは
、受光部２３に信号電荷が蓄積されない期間、すなわち
、受光部２３の信号電荷が基板２１に掃き出されている
シャツタ閉に相当する期間であり、その期間中は、ｎ＋
基板２１および制御ゲート３１には、それぞれ基準電圧
Ｖｓ＋　、ＶｃＧＩより高い所定の電圧ｖｓＩ％Ｖａａ
＊が印加される。また、期間Ｔ４はシャツタ開に相当す
る電荷蓄積期間で、その期間中は、ｎ＋基板２１及び制
御ゲート３１には基準電圧Ｖｓ＋　、ＶｃＧＩが印加さ
れる。ｎ＋基板２１及び制御ゲート３１に印加する具体
的な電圧は、例えば、ＶＢ＋を＋１５Ｖとすればｖ８鵞
は＋３０ｖ、また、ＶｃＧＩを一５ｖとすればＶａａｍ
　＆ｔ　ＯＶ　８１ｆｔ　テア；ｂ。

かかる電圧印加状態で、受光部２５　Ｋ光が照射された
場合の信号電荷の挙動を、第８図に示した、基板の深さ
方向の電子ポテンシャル分布図を用いて説明する。第８
図の曲線ａ及びｂは、ｎ＋基板２１に基準電圧ｖ８＋を
、制御ゲート３１に同じく基準電圧ＶＯＧＩを同時に印
加した際における、蓄積電荷なしの場合と、蓄積電荷あ
りの場合のそれぞれのポテンシャル分布図である。制御
ゲート３１には負バイアス電圧（例えば−ＳＶ）が印加
されるために、　ｐ一層２２の電位も静電誘導作用で下
がり、１領域２６との間の電位障壁は無バイアスの場合
に比べて大きくなる。一方、ｎ子基板２１に正のバイア
ス電圧Ｖ　ｓ　ｌを印加すれば−逆に電位障壁は幾分低
減される。したがって、各基準電圧ｖＢ、及びＶｃＧＩ
を適宜選択することによって、曲線すのように、電位障
壁の高さを過剰電荷のみを基板に掃き出すように適尚な
値に設定することができる。第７図０．Ｄに示した電荷
蓄積期間Ｔ４に印加する基準電圧Ｖａｔ　、　Ｔｅｌの
値は、この条件を満足するように設定される。

これに対し、ｎ＋領域２６に蓄積した信号電荷を基板側
に掃き出すには、制御ゲート５ｊ）／Ｃ印加する電圧は
０■または順バイアスにし、更にｎ＋基板２１に印加す
る逆バイアス電圧を７ｔｈまで太き（する。この時のポ
テンシャル分布は、第８図の曲線Ｃのようになり、？領
域２６とｐ一層２２間の電位障壁は、ｎ＋基板２１に逆
バイアス電圧ｖ８雪を加えただけの場合（第８図の曲線
ｄ）よりも更に小さくなる。したがって、ｎ＋領域２６
に蓄積された信号電荷は全て基板側に掃き出すことがで
きる。第７図Ｃ及びＤに示した期間Ｔ、では、このよう
な電圧印加状態罠なっていて、電荷の蓄積は停止されて
おり、シャッター閉に対応する状態になっている。

このように制御ゲート３１及び基板２１に印加する電圧
を、基準電圧ｖｃｏｌ及びＶｓ、又はこれより高い電圧
Ｖａａ＠及びｖ８！　ＫすることＫより、受光部の信号
電荷を蓄積したり完全に掃き出したりすることができる
ので、各電圧の各印加時間を適宜変えることにより、電
荷蓄積期間すなわちシャッター開の期間を、所定の期間
例えば１フイールド走査期間Ｔ、以下の任意の時間に設
定することができ、シャッター機能をもたせることがで
きる。

なお、上記実施例では、ｎ＋基板２１にパルス状の逆バ
イアス電圧な印加すゐ例を示したが　ｎ＋基板２１には
電圧Ｖａｔの直流バイアス電圧を常時印加するように構
成しても、シャッター機能をもたせることができる。但
し、この場合は、受光部の電位障壁を制御ゲート３１の
バイアス電圧Ｖａｎのみで押し下げなければならないか
ら、期間Ｔ１中のバイアス電圧ｗａｎｔの値は、基板２
１へ電圧ＶＢ、を合わせて印加する場合より高く設定し
なければならない。

また、上記実施例では、受光部からの信号電荷の転送ゲ
ート及びＯＯＤ垂直転送部は、表面チャネル構造のもの
を示したが、本願発明はこれに限られるものではなく、
例えば、バルクチャネル構造のものにも適用で館る。更
に、上記実施例では転送ゲート電極とシフト電極を別個
に設けたものを示したが、これらの電極は共通にして、
ＯＯＤ垂直転送部へ印加するクロックパルス波形を変化
させることによって、両者の機能をもたせることもでき
る。

以上実施例に基づき詳細に説明したように、本願発明は
、縦型ＯＦＤ方式のＯＯＤ固体撮像装置において、受光
部を、１基板の主表面に成長させたｐ一層と該ｐ一層に
形成したｎ＋拡散領域とで構成し、且つ受光部に隣接し
て、１拡散領域とｐ一層間の電位障壁を制御するための
制御ゲートを設け、制御ゲートに印加する電圧、又はこ
の電圧とｎ＋基板に印加する電圧とを制御することによ
って、受光部の信号電荷の蓄積又は掃き出し動作をさせ
るように構成したので、信号電荷蓄積前の電荷掃き出し
時（シャッター閉の状態）すなわちリセットの際に、受
光部の電位障壁を十分に小さくでき、受光部の電荷を取
り残すことなく全てオーバーフロードレインに流し出す
ことができる。その結果、信号に対する暗電流成分比（
ｓ／Ｎ）が増大し、分光感度及びダイナミックレンジを
従来のＯＦＤ方式のものに比べ１０〜２０チ向上させる
ことができる。

また、受光部は真性領域に近いエピタキシャルシリコン
ｐ′″層上に形成されているため、受光部を構成するフ
ォトダイオードの接合容量が小さくなり、光応答速度が
増大する。

更に、受光部の電位障壁の高さを、基板に加えるバイア
ス電圧で制御すると共に、制御ゲートに印加する電圧に
よる静電訴導で制御する場合には、従来の如く基板に加
える逆バイアス電圧の制御のみで受光部の電荷の掃き出
しを行う場合と比べて、基板に印加する逆バイアス電圧
、すなわち電源電圧を低くすることができるなどの効果
も得られる。

【図面の簡単な説明】

第１図は、従来の縦型ＯＦ’Ｄ方式の○ＯＤ撮像装置の
一例を示す概略断面図、第２図は、第１図に示した装置
の基板の深さ方向の電子ポテンシャル分布を示す図、第
３図は、第１図に示した装置に印加する電圧波形を示す
図、第４図は、本願発明に係る固体撮像装置の要部を模
式的に示した平面図、第５図及び第６図は、それぞれ第
４図の■−■線及びＶｌ−Ｖｌ線に沿った断面図、第７
図は、第４図乃至第６図に示した装置に印加する電圧波
形を示す図、第８図は、同じく第４図乃至第６図に示し
た本願発明に係る装置の基板の深さ方向の電子ポテンシ
ャル分布を示す図である。 図において、１はｎ基板、２はｐ形つェル、３は受光部
、４はＯＯＤ垂直転送部、５は転送ゲート、６はｎ＋領
領域７は絶縁物、８はシフト電極、９は転送ゲート電極
、１０はチャネルストッパー、１１は連光層、２１はｎ
＋基板、２２はｐ一層、２３は受光部、２４は転送ゲー
ト、２５はＣＯＤ垂直転送部、２６はｎ＋領領域２７は
ｐ形つェル、２８は絶縁物、２９は転送ゲート電極、３
０はシフト電極、３１は制御ゲート、３２は制御ゲート
電極、３３は光速光膜を示す。 特許出願人　　オリンパス光学工業株式会社第１　図 軍２図 −ｅ−÷　　　　５′０５　　課 ＜：　　　　　　　　　（Ｏｕ ＜　　　　　　　　ＧＩＱ　　　　　　（Ｊ　　　　　
　０１１１１１’）−１虫ｌト＼六し）今　−手続補正
書 昭和５７年１１月ン／日 特許庁長官　若杉和夫殿 １、事件の表示 昭和５７年　特許　願第１２８８７７号２、発明の名称
　固体撮像装置 ３、補正をする者 事件との関係　特許出願人 代表者北村茂男 ４、代理人 ６、補正により増加する発明の数　　　な　し７、補正
の対象　明細書の発明の詳細な説明の欄８、補正の内容

Claims (1)

【特許請求の範囲】
1. 縦型オーバーフロートビイン方式の電荷結合素子を用い
   た固体撮像装置において、？拡散領域からなる受光部を
   、共通の１基板の主表面に成長させた低不純物濃度のｐ
   形エピタキシャル成長層上に構成し、前記受光部Ｋｌｉ
   接して、？拡散領域とｐ形エピタキシャル成長層との間
   の電位障壁を制御するための制御ゲートを設け、制御ゲ
   ートに印加する電圧、又はこの制御ゲート電圧と一基板
   とｐ形エピタキシャル成長層間に印加する電圧とを制御
   することによって、受光部の信号電荷の蓄積又は掃き出
   し動作をさせる如く構成したことを特徴とする固体撮像
   装置。