JPH0421351B2 - - Google Patents
Info
- Publication number
- JPH0421351B2 JPH0421351B2 JP56057999A JP5799981A JPH0421351B2 JP H0421351 B2 JPH0421351 B2 JP H0421351B2 JP 56057999 A JP56057999 A JP 56057999A JP 5799981 A JP5799981 A JP 5799981A JP H0421351 B2 JPH0421351 B2 JP H0421351B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- section
- shift register
- photoelectric conversion
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 46
- 238000006243 chemical reaction Methods 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 20
- 238000009825 accumulation Methods 0.000 claims description 10
- 238000003384 imaging method Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14887—Blooming suppression
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
本発明は固体撮像装置に関する。
従来のインターライン転送方式による電荷転送
撮像装置は第１図に示すように同一電荷転送電極
群で駆動する複数列の埋め込み層９を有する垂直
シフトレジスタ１０と、各垂直シフトレジスタの
一側に隣接し、且つ互いに電気的に分離された光
電変換部１１と、垂直シフトレジスタと光電変換
部間の信号電荷転送を制御するトランスフアゲー
ト電極１２と、各垂直シフトレジスタの一端に電
気的結合した電荷転送水平シフトレジスタ１３
と、水平シフトレジスタの一端に信号電荷を検出
する装置１４が設けられている。第２図ａは第１
図に示す撮像装置における−線上における断
面を模式的に示したものである。半導体基板１５
の主面に絶縁層１６を介して垂直シフトレジスタ
の電荷転送電極１７、光電変換部から垂直シフト
レジスタへの信号電荷転送を制御するトランスフ
アゲート電極１８、基板半導体と異つた導電型の
蓄積部１９で構成される光電変換部が形成されて
おり、光電変換部１１は隣接する垂直シフトレジ
スタと、例えば基板不純物濃度より高い不純物層
をもつチヤネルストツプ領域２０によつて分離さ
れている。また、光電変換部以外は例えば金属層
２１で光遮蔽されている。
撮像装置は第１図に示すように同一電荷転送電極
群で駆動する複数列の埋め込み層９を有する垂直
シフトレジスタ１０と、各垂直シフトレジスタの
一側に隣接し、且つ互いに電気的に分離された光
電変換部１１と、垂直シフトレジスタと光電変換
部間の信号電荷転送を制御するトランスフアゲー
ト電極１２と、各垂直シフトレジスタの一端に電
気的結合した電荷転送水平シフトレジスタ１３
と、水平シフトレジスタの一端に信号電荷を検出
する装置１４が設けられている。第２図ａは第１
図に示す撮像装置における−線上における断
面を模式的に示したものである。半導体基板１５
の主面に絶縁層１６を介して垂直シフトレジスタ
の電荷転送電極１７、光電変換部から垂直シフト
レジスタへの信号電荷転送を制御するトランスフ
アゲート電極１８、基板半導体と異つた導電型の
蓄積部１９で構成される光電変換部が形成されて
おり、光電変換部１１は隣接する垂直シフトレジ
スタと、例えば基板不純物濃度より高い不純物層
をもつチヤネルストツプ領域２０によつて分離さ
れている。また、光電変換部以外は例えば金属層
２１で光遮蔽されている。
このようなインターライン転送方式による撮像
装置は、光電変換部１１で入射光量に応じて蓄積
した信号電荷を、例えばトランスフアゲート１２
を介してそれぞれ対応する垂直シフトレジスタ１
０へ転送する。垂直シフトレジスタへ信号電荷を
転送した後、トランスフアゲートが閉じられ、光
電変換１１は次の周期の信号電荷を蓄積する。一
方、垂直シフトレジスタ１０へ転送された信号電
荷は並列に垂直方向に転送し、各垂直シフトレジ
スタの一水平ライン毎に、水平シフトレジスタ１
３に転送される。水平シフトレジスタへ送られた
電荷は次の垂直シフトレジスタから信号が転送さ
れて来る間に水平方向に信号電荷を転送し電荷検
出部１４から信号として外部に取り出される。
装置は、光電変換部１１で入射光量に応じて蓄積
した信号電荷を、例えばトランスフアゲート１２
を介してそれぞれ対応する垂直シフトレジスタ１
０へ転送する。垂直シフトレジスタへ信号電荷を
転送した後、トランスフアゲートが閉じられ、光
電変換１１は次の周期の信号電荷を蓄積する。一
方、垂直シフトレジスタ１０へ転送された信号電
荷は並列に垂直方向に転送し、各垂直シフトレジ
スタの一水平ライン毎に、水平シフトレジスタ１
３に転送される。水平シフトレジスタへ送られた
電荷は次の垂直シフトレジスタから信号が転送さ
れて来る間に水平方向に信号電荷を転送し電荷検
出部１４から信号として外部に取り出される。
この様な従来の電荷転送撮像装置では、第２図
ｂの電位分布図で示すように光電変換部１１以外
のチヤネルストツプ領域２０、またはトランスフ
アゲート電極との境界に照射された光２２は第２
図ｂに示すように一部隣接する垂直シフトレジス
タへ流れ込む。
ｂの電位分布図で示すように光電変換部１１以外
のチヤネルストツプ領域２０、またはトランスフ
アゲート電極との境界に照射された光２２は第２
図ｂに示すように一部隣接する垂直シフトレジス
タへ流れ込む。
光電変換部の電位井戸２３外で信号電荷を発生
した電荷の一部は隣接する垂直シフトレジスタ２
４または光電変換部に対応する垂直シフトレジス
タ２５に流れ込む。また光電変換部の主面に対し
て角度をもつて入射する光は半導体基板表面で反
射し絶縁層、多結晶シリコン等で形成された電極
層の中を多重反射しながら第２図ａで示す断面の
横方向に伝播してゆき、隣接する垂直シフトレジ
スタ、及び各光電変換部に対応する垂直シフトレ
ジスタ内で吸収され電荷群を発生させる。
した電荷の一部は隣接する垂直シフトレジスタ２
４または光電変換部に対応する垂直シフトレジス
タ２５に流れ込む。また光電変換部の主面に対し
て角度をもつて入射する光は半導体基板表面で反
射し絶縁層、多結晶シリコン等で形成された電極
層の中を多重反射しながら第２図ａで示す断面の
横方向に伝播してゆき、隣接する垂直シフトレジ
スタ、及び各光電変換部に対応する垂直シフトレ
ジスタ内で吸収され電荷群を発生させる。
この様な現象が、垂直シフトレジスタで信号電
荷を転送している期間に起ると、各垂直ラインに
照射されている光量に応じて各垂直シフトレジス
タに漏れる電荷の量が異るため、各垂直ラインの
平均光量差が、暗出力レベルの差となつて現わ
れ、一般にスミアと呼ばれる現象がみられる。も
う一つの問題として第２図ｃに示す電位分布図の
ように光電変換部に強い光が入射し光電変換部で
蓄えられる最大電荷量以上の電荷が発生した場
合、その電荷は光電変換部の電位井戸２３からあ
ふれ出し隣接する垂直シフトレジスタの電位井戸
２４または光電変換部に対応する垂直シフトレジ
スタの電位井戸２５に流れ込む。この現象は一般
にブルーミング現象と呼ばれ、撮像画像では白い
線状のパターンになる。
荷を転送している期間に起ると、各垂直ラインに
照射されている光量に応じて各垂直シフトレジス
タに漏れる電荷の量が異るため、各垂直ラインの
平均光量差が、暗出力レベルの差となつて現わ
れ、一般にスミアと呼ばれる現象がみられる。も
う一つの問題として第２図ｃに示す電位分布図の
ように光電変換部に強い光が入射し光電変換部で
蓄えられる最大電荷量以上の電荷が発生した場
合、その電荷は光電変換部の電位井戸２３からあ
ふれ出し隣接する垂直シフトレジスタの電位井戸
２４または光電変換部に対応する垂直シフトレジ
スタの電位井戸２５に流れ込む。この現象は一般
にブルーミング現象と呼ばれ、撮像画像では白い
線状のパターンになる。
本発明の目的は上記の欠点を無くした新しい構
造の固体撮像装置を提供することにある。
造の固体撮像装置を提供することにある。
本発明によれば半導体基板上に該半導体基板の
導電型と反対の導電型を持つ半導体層が設けられ
てなり、該半導体層に前記半導体基板と同一の導
電型を持つ領域を形成することによつて光電変換
された信号電荷を蓄積する蓄積部と、該蓄積部か
らの信号電荷を読み出す埋め込み型電荷転送部と
が構成され、かつ前記蓄積部を構成する領域の半
導体層表面からの深さが前記埋め込み型電荷転送
部の前記半導体基板と同一の導電型を持つ領域の
深く構成され、かつ前記半導体基板と前記半導体
層とが逆バイアス状態となつていることを特徴と
する固体撮像装置が得られる。
導電型と反対の導電型を持つ半導体層が設けられ
てなり、該半導体層に前記半導体基板と同一の導
電型を持つ領域を形成することによつて光電変換
された信号電荷を蓄積する蓄積部と、該蓄積部か
らの信号電荷を読み出す埋め込み型電荷転送部と
が構成され、かつ前記蓄積部を構成する領域の半
導体層表面からの深さが前記埋め込み型電荷転送
部の前記半導体基板と同一の導電型を持つ領域の
深く構成され、かつ前記半導体基板と前記半導体
層とが逆バイアス状態となつていることを特徴と
する固体撮像装置が得られる。
次に本発明の実施例について図面を用いて説明
する。以後本発明の実施例については説明を簡単
にするためＮチヤネルの半導体装置について述べ
ることにする。
する。以後本発明の実施例については説明を簡単
にするためＮチヤネルの半導体装置について述べ
ることにする。
第３図は本発明の一実施例を示すもので、従来
例で説明した第２図ａと同様に、第１図に示す電
荷転送撮像装置の−線上の断面を模式的に示
したものである。第３図において第２図と同一機
能をもつ領域は同一記号で示してある。この第３
図に示す実施例と第２図ａに示した従来例との違
いは、基板半導体２６とＰ−ｎ接合を形成するＰ
型導電型の半導体層２７が形成され、該半導体層
２７に光電変換部であるｎ型の蓄積部１９と信号
電荷を読み出す垂直シフトレジスタで構成される
読み出し部９が設けられ、かつ前記蓄積部１９の
半導体層２７の表面からの接合の深さが、前記読
み出し部９を構成する垂直シフトレジスタの埋め
込み層の接合の深さより大きく形成されているこ
とにある。
例で説明した第２図ａと同様に、第１図に示す電
荷転送撮像装置の−線上の断面を模式的に示
したものである。第３図において第２図と同一機
能をもつ領域は同一記号で示してある。この第３
図に示す実施例と第２図ａに示した従来例との違
いは、基板半導体２６とＰ−ｎ接合を形成するＰ
型導電型の半導体層２７が形成され、該半導体層
２７に光電変換部であるｎ型の蓄積部１９と信号
電荷を読み出す垂直シフトレジスタで構成される
読み出し部９が設けられ、かつ前記蓄積部１９の
半導体層２７の表面からの接合の深さが、前記読
み出し部９を構成する垂直シフトレジスタの埋め
込み層の接合の深さより大きく形成されているこ
とにある。
次に本発明の実施例の動作について説明する。
撮像装置としての基本的な動作は、第１図で示し
た従来例の撮像装置と同様であるため、第３図に
示した本発明の重要な要素であるＰ型半導体層２
７の動作について説明する。
撮像装置としての基本的な動作は、第１図で示し
た従来例の撮像装置と同様であるため、第３図に
示した本発明の重要な要素であるＰ型半導体層２
７の動作について説明する。
第４図は第３図に示す光電変換部の−線
上、すなわち光電変換部の深さ方向の電位分布を
示している。第４図の横軸は深さ方向の距離、縦
軸は電位を表わしている。今第３図に示すチヤネ
ルストツプ領域２０の電位を基準電位、（この場
合０ボルト）とする。光電変換部のｎ型の蓄積部
１９はトランスフアゲート１８の電位をVTG、ト
ランスフアゲートの閾値電圧をVTとするとVTG−
VTの電位でセツトされる。またＰ型半導体層２
７と基板２６に印加する逆バイアス電圧を大きく
すると曲線３２のようにＰ型の半導体層２７は完
全に空乏化する。光電変換部１１に光が照射され
信号電荷が蓄積部１９に蓄積されると、蓄積部１
９の電位は曲線３２から曲線３４のように小さく
なつてゆき、最終的には曲線３４のように蓄積部
１９と半導体層２７との接合は順方向となり、こ
れ以上発生した電荷は半導体層２７を介して基板
半導体２６へ流れ込む。すなわち第３図で示すト
ランスフアゲート１８直下、チヤネルストツプ領
域２０直下、および図示していないが蓄積部１９
を囲む全ての領域の表面電位より蓄積部１９と半
導体層２７の接合電位が高くなるように基板半導
体と半導体層２７に逆バイアス電圧を印加するこ
とにより、蓄積部１９で発生する過剰電荷は完全
に半導体基板へ掃き出すことができる。
上、すなわち光電変換部の深さ方向の電位分布を
示している。第４図の横軸は深さ方向の距離、縦
軸は電位を表わしている。今第３図に示すチヤネ
ルストツプ領域２０の電位を基準電位、（この場
合０ボルト）とする。光電変換部のｎ型の蓄積部
１９はトランスフアゲート１８の電位をVTG、ト
ランスフアゲートの閾値電圧をVTとするとVTG−
VTの電位でセツトされる。またＰ型半導体層２
７と基板２６に印加する逆バイアス電圧を大きく
すると曲線３２のようにＰ型の半導体層２７は完
全に空乏化する。光電変換部１１に光が照射され
信号電荷が蓄積部１９に蓄積されると、蓄積部１
９の電位は曲線３２から曲線３４のように小さく
なつてゆき、最終的には曲線３４のように蓄積部
１９と半導体層２７との接合は順方向となり、こ
れ以上発生した電荷は半導体層２７を介して基板
半導体２６へ流れ込む。すなわち第３図で示すト
ランスフアゲート１８直下、チヤネルストツプ領
域２０直下、および図示していないが蓄積部１９
を囲む全ての領域の表面電位より蓄積部１９と半
導体層２７の接合電位が高くなるように基板半導
体と半導体層２７に逆バイアス電圧を印加するこ
とにより、蓄積部１９で発生する過剰電荷は完全
に半導体基板へ掃き出すことができる。
この構造及び動作によつて従来の欠点であつた
ブルーミング現象を完全に抑制することができ
る。一方、光電変換部でブルーミング抑制を行つ
ている状態における垂直電荷転送領域すなわち第
３図に示す−線上の電位分布を第５図に示し
た。この垂直シフトレジスタ１０は埋込みチヤネ
ルで構成されている場合について記述してある。
ブルーミング現象を完全に抑制することができ
る。一方、光電変換部でブルーミング抑制を行つ
ている状態における垂直電荷転送領域すなわち第
３図に示す−線上の電位分布を第５図に示し
た。この垂直シフトレジスタ１０は埋込みチヤネ
ルで構成されている場合について記述してある。
曲線３５は垂直電荷転送電極１７に印加されて
いるパルスがハイレベルで垂直レジスタには信号
電荷が存在しない状態での電位分布である。曲線
３５で示すように光電変換部でブルーミング抑制
を行う動作条件では垂直シフトレジスタ１０直下
のＰ型半導体層２７は完全に空乏化しないことが
望ましく、空乏化しても、埋め込み層９と半導体
層２７との接合が順方向にならないことが必要で
ある。このために埋め込み層９の接合の深さを蓄
積部１９の接合の深さよりも小さくし、埋め込み
層９直下の半導体層２７の厚さが十分であるよう
に形成しなければならない。
いるパルスがハイレベルで垂直レジスタには信号
電荷が存在しない状態での電位分布である。曲線
３５で示すように光電変換部でブルーミング抑制
を行う動作条件では垂直シフトレジスタ１０直下
のＰ型半導体層２７は完全に空乏化しないことが
望ましく、空乏化しても、埋め込み層９と半導体
層２７との接合が順方向にならないことが必要で
ある。このために埋め込み層９の接合の深さを蓄
積部１９の接合の深さよりも小さくし、埋め込み
層９直下の半導体層２７の厚さが十分であるよう
に形成しなければならない。
第６図は、第３図における水平方向断面−
線上の電位分布を示したものである。光の開口部
（光電変換部）１１直下では曲線３６で示される
ように電位が高くなつているため、開口部の周辺
で発生した電荷は全て光電変換部へ流れ込む、ま
た図示していないが第３図の半導体層２７は完全
に空乏化しており、この半導体層２７から対応す
る垂直レジスタあるいは隣接する垂直レジスタへ
は深さ方向のどの位置においても曲線３６で示す
ような障壁があるため、拡散による電荷の漏れ込
みはない。このため第２図ｂで説明したいわゆる
スミア現象はほとんど発生しない。
線上の電位分布を示したものである。光の開口部
（光電変換部）１１直下では曲線３６で示される
ように電位が高くなつているため、開口部の周辺
で発生した電荷は全て光電変換部へ流れ込む、ま
た図示していないが第３図の半導体層２７は完全
に空乏化しており、この半導体層２７から対応す
る垂直レジスタあるいは隣接する垂直レジスタへ
は深さ方向のどの位置においても曲線３６で示す
ような障壁があるため、拡散による電荷の漏れ込
みはない。このため第２図ｂで説明したいわゆる
スミア現象はほとんど発生しない。
以上述べてきたように第３図に示した本実施例
はブルーミング、スミア現象を大幅に低減でき
る。
はブルーミング、スミア現象を大幅に低減でき
る。
また実施例ではＮチヤネル型半導体装置につい
て説明したが各領域の導電型を反対にすることで
Ｐチヤネル半導体装置に適用できることは言うま
でもない。
て説明したが各領域の導電型を反対にすることで
Ｐチヤネル半導体装置に適用できることは言うま
でもない。
第１図は従来の電荷転送装置を用いた撮像装置
の模式的平面図、第２図ａは第１図における−
線に沿う部分的断面模式図、第２図ｂ，ｃは電
位図、第３図は本発明の一実施例を示す装置の断
面図、第４図、第５図、第６図はそれぞれ第３図
における−線、−線、−線に沿う電
位図である。 ９…信号電荷読み出し部を構成するシフトレジ
スタの埋め込み層、１９…蓄積部、２６…半導体
基板、２７…半導体層。
の模式的平面図、第２図ａは第１図における−
線に沿う部分的断面模式図、第２図ｂ，ｃは電
位図、第３図は本発明の一実施例を示す装置の断
面図、第４図、第５図、第６図はそれぞれ第３図
における−線、−線、−線に沿う電
位図である。 ９…信号電荷読み出し部を構成するシフトレジ
スタの埋め込み層、１９…蓄積部、２６…半導体
基板、２７…半導体層。
Claims (1)
- １ 半導体基板上に該半導体基板の導電型と反対
の導電型を持つ半導体層が設けられてなり、該半
導体層に前記半導体基板と同一の導電型を持つ領
域を形成することによつて光電変換された信号電
荷を蓄積する蓄積部と該蓄積部からの信号電荷を
読み出す埋め込み型電荷転送部とが形成され、か
つ前記蓄積部を構成する領域の半導体層表面から
の深さが前記埋め込み型電荷転送部の前記半導体
基板と同一の導電型を持つ領域の深さより深く構
成され、かつ前記半導体基板と前記半導体層とが
逆バイアス状態とされて前記蓄積部の下の前記半
導体層が全体に渡つて空乏化していることを特徴
とする固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56057999A JPS57173274A (en) | 1981-04-17 | 1981-04-17 | Solid-state image pickup device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56057999A JPS57173274A (en) | 1981-04-17 | 1981-04-17 | Solid-state image pickup device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57173274A JPS57173274A (en) | 1982-10-25 |
| JPH0421351B2 true JPH0421351B2 (ja) | 1992-04-09 |
Family
ID=13071691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56057999A Granted JPS57173274A (en) | 1981-04-17 | 1981-04-17 | Solid-state image pickup device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57173274A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59196669A (ja) * | 1983-04-22 | 1984-11-08 | Matsushita Electronics Corp | 固体撮像装置 |
| JPS60165877A (ja) * | 1984-02-09 | 1985-08-29 | Matsushita Electronics Corp | 固体撮像装置 |
| JPS6157181A (ja) * | 1984-08-28 | 1986-03-24 | Sharp Corp | 固体撮像装置 |
| JPS6180976A (ja) * | 1984-09-28 | 1986-04-24 | Matsushita Electronics Corp | 固体撮像装置 |
| JPH06105782B2 (ja) * | 1985-12-20 | 1994-12-21 | 株式会社東芝 | 固体撮像装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54124480U (ja) * | 1978-02-20 | 1979-08-31 | ||
| JPS6033340B2 (ja) * | 1979-02-19 | 1985-08-02 | 株式会社日立製作所 | 固体撮像装置 |
-
1981
- 1981-04-17 JP JP56057999A patent/JPS57173274A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57173274A (en) | 1982-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4498013A (en) | Solid state image sensor exhibiting reduced image smearing effects | |
| JPH0410785B2 (ja) | ||
| JPS5819080A (ja) | 固体撮像素子 | |
| JPH0318793B2 (ja) | ||
| JPS6216599B2 (ja) | ||
| JPH0766961B2 (ja) | 固体撮像素子 | |
| EP0399551B1 (en) | Method of Driving a CCD Imager of Frame Interline Transfer Type | |
| US5774182A (en) | Solid-state image sensor device with pixel array structure of interline transfer CCD image sensor | |
| JPH0421351B2 (ja) | ||
| JP2917361B2 (ja) | 固体撮像素子 | |
| JPH04268764A (ja) | 固体撮像装置 | |
| JPH0424870B2 (ja) | ||
| JPH0230189B2 (ja) | ||
| JPH031871B2 (ja) | ||
| KR100261158B1 (ko) | 고체촬상소자 | |
| JPH0681280B2 (ja) | 電荷結合素子の駆動法 | |
| JP2002151673A (ja) | 固体撮像素子 | |
| JPS60244068A (ja) | 埋込みチヤネル電荷結合素子 | |
| JPS61114663A (ja) | 固体撮像装置 | |
| JPH0415666B2 (ja) | ||
| JP4751846B2 (ja) | Ｃｃｄ固体撮像素子 | |
| JP2987844B2 (ja) | 固体撮像装置及びその駆動方法 | |
| JPH0424872B2 (ja) | ||
| JPS6327057A (ja) | 固体撮像装置 | |
| JPH0480541B2 (ja) |