JP4751846B2

JP4751846B2 - Ｃｃｄ固体撮像素子

Info

Publication number: JP4751846B2
Application number: JP2007065001A
Authority: JP
Inventors: 眞司宇家
Original assignee: Fujifilm Corp
Current assignee: Fujifilm Corp
Priority date: 2007-03-14
Filing date: 2007-03-14
Publication date: 2011-08-17
Anticipated expiration: 2027-03-14
Also published as: JP2008227254A

Description

本発明はＣＣＤ固体撮像素子に係り、特に、暗電流が少なくＳ／Ｎが高いＣＣＤ固体撮像素子に関する。

ＣＣＤ（電荷結合素子：Charge Coupled Device）固体撮像素子には、フレームトランスファ型（ＦＴ―ＣＣＤ）、インターライン型（ＩＴ―ＣＣＤ）等がある。

ＦＴ―ＣＣＤは、開口率が高く、微細化が容易であるというメリットがある反面、垂直電荷転送路（ＶＣＣＤ）がフォトダイオードを兼用する構造のため、ＳｉＯ_２／Ｓｉ界面が空乏化しているＶＣＣＤで光電変換することになり、空乏化した領域で発生する大量の暗電流が信号電荷に混入してしまうという欠点を持つ。

そこで、下記の特許文献１では、ＶＣＣＤの転送期間以外の転送休止期間に、全ての転送電極を所定電位に保つことでＶＣＣＤのＳｉＯ_２／Ｓｉ界面を非空乏化し、暗電流の発生を抑制してしまう駆動技術（以下、「ＡＧＰ（オールゲートピンニング：All Gate Pinning）駆動」という。）を開発している。

しかし、このＡＧＰ駆動を行う場合、転送休止期間における信号電荷をＶＣＣＤ上に保持する必要があるため、ＶＣＣＤの埋め込みチャネルに不純物濃度の異なる蓄積領域とバリア領域とを例えば交互に設け、全転送電極を上記の所定電位に保ったとき、この不純物濃度差で信号電荷保持用の電荷パケットが形成される様にしている。この電荷パケットは、底が浅いため、単位面積当たりの転送電荷量が著しく小さいという問題がある。

このため、下記の特許文献２では、飽和信号量が低くても問題にならず微小な暗電流の影響が大きい高感度撮影モード時のみ、ＡＧＰ駆動を行う技術を提案している。

これはＡＧＰ駆動の有効な利用方法である。しかし、撮影時の感度設定や感度選択に応じて駆動電圧や駆動タイミングの両方を切り替える必要があり、ＡＧＰ駆動を選択するか否かの切替手段がデジタルカメラに必要になってしまい、製造コストを増大させる要因になる。

特許第２５０７０２７号公報特開２００５−３０４００９号公報

一方、ＣＣＤ固体撮像素子の主流構造になっているＩＴ―ＣＣＤでＡＧＰ駆動を実現する場合、多画素化が進んだ近年の固体撮像素子では画素の微細化と共にＶＣＣＤの変調度が低下し、従来の負電圧側の駆動電圧（−７Ｖ〜−８Ｖ）では完全にピンニングしなくなってきている。また、一回の読出動作では全画素の信号を読み出すことができなくなり、６相駆動や８相駆動を採用し、３フィールド，４フィールド等のマルチフィールド読出が普通になってきている。

このため、ＩＴ―ＣＣＤにＡＧＰ駆動を採用すると、ＶＣＣＤの全面積に対し信号電荷を蓄積している蓄積領域の面積率が増加（２／４→４／６→６／８）し、且つ、バリア状態の界面からも暗電流が発生する状態となり、暗電流の発生密度が増加してしまうという問題がある。

この様な問題があるにも関わらず、更に一層の多画素化やズームレンズの高倍率化、被写体ブレ低減のための高感度化に対するユーザの要望は高く、画素の微細化による受光面積の低下（＝感度低下）を回避すべく、外部回路で信号増幅率を上げたり、ノイズ低減のためのデジタル信号処理を強化する必要に迫られている。

本発明の目的は、低暗電流でＳ／Ｎが高いＣＣＤ固体撮像素子を提供することにある。

本発明のＣＣＤ型固体撮像素子は、二次元アレイ状に配列形成された複数の光電変換素子及び複数の第１垂直電荷転送路を有するセンサ部と、水平電荷転送路と、該水平電荷転送路と前記センサ部との間に設けられ前記第１垂直電荷転送路に連続する複数の第２垂直電荷転送路を有する蓄積部とを備えるフレームインターライントランスファー型のＣＣＤ固体撮像素子において、
前記第１垂直電荷転送路の幅に対し前記第２垂直電荷転送路の幅を幅広に形成し、
前記第２垂直電荷転送路のｎ領域でなる埋め込みチャネルの表面の層を、不純物濃度が異なるｎ ⁻ 層とｎ ⁻⁻ 層とを交互に配置して形成して、該埋め込みチャネルの前記ｎ ⁻ 層が形成された領域を蓄積領域にすると共に前記ｎ ⁻⁻ 層が形成された領域をバリア領域とし、
前記蓄積部の前記第２垂直電荷転送路の転送休止期間に、前記第２垂直電荷転送路の前記埋め込みチャネルの表面を非空乏化する電圧を該第２垂直電荷転送路の全転送電極に印加して前記蓄積領域に信号電荷を蓄積する
構成としたことを特徴とする。

本発明のＣＣＤ固体撮像素子は、前記第２垂直電荷転送路の転送速度に対して前記第１垂直電荷転送路の転送速度を少なくとも１０倍以上に制御したことを特徴とする。

本発明のＣＣＤ固体撮像素子は、前記センサ部に設けられる前記光電変換素子が前記蓄積部に設けられていない分だけ前記第２垂直電荷転送路の幅を幅広に設けたことを特徴とする。

本発明のＣＣＤ固体撮像素子は、前記センサ部に設ける光電変換素子の画素サイズを２μｍ□以下としマルチフィールド読み出しする構成としたことを特徴とする。

本発明のＣＣＤ固体撮像素子は、前記光電変換素子、前記第１，第２垂直電荷転送路、前記水平電荷転送路が半導体基板の表面側に形成され、該半導体基板の裏面側から被写界光が入射する裏面照射型であることを特徴とする。

本発明のＣＣＤ固体撮像素子は、前記第１垂直電荷転送路を構成するｎ領域でなる埋め込みチャネルの下にｐ層が設けられ、該ｐ層は、前記第１垂直電荷転送路に信号電荷を読み出す前記光電変換素子のｎ層の表面上まで延びて形成され、前記第１垂直電荷転送路の読出電極兼用の転送電極膜が前記ｎ層の表面上の前記ｐ層を介して該ｎ層とオーバーラップする構成になっていることを特徴とする。

本発明によれば、センサ部と蓄積部を有するフレームインターライントランスファー（ＦＩＴ）型ＣＣＤで、センサ部の電荷転送路の駆動とは別に蓄積部の電荷転送路に対してのみＡＧＰ駆動を採用したため、画素サイズが微小になってもＳ／Ｎが向上し、このＣＣＤ固体撮像素子を搭載したデジタルカメラ等の高感度化を達成することが可能となる。

以下、本発明の一実施形態について、図面を参照して説明する。

図１は、本発明の一実施形態に係るＣＣＤ固体撮像素子の表面模式図である。本実施形態のＣＣＤ固体撮像素子は、フレームインターライントランスファー（ＦＩＴ）型であり、半導体基板１の表面部には、センサ部（受光領域）２と、蓄積部３と、水平電荷転送路４と、水平電荷転送路４の出力端部に設けられた出力アンプ５とが設けられている。

センサ部２は、二次元アレイ状に、図示の例では正方格子状に配列形成された複数の光電変換素子（フォトダイオードＰＤ）１１と、各光電変換素子列に沿って形成された垂直電荷転送路（ＶＣＣＤ）１２とを備える。

蓄積部３は、センサ部２の各垂直電荷転送路１２毎に連続して設けられた垂直電荷転送路１５を備えるが、センサ部２の垂直電荷転送路１２より幅広の転送路となっている。即ち、センサ部２の光電変換素子１１が蓄積部３に無い分だけ、蓄積部３の電荷転送路１５は電荷転送路１２に比べて５〜６倍の幅広となっている。

水平電荷転送路（ＨＣＣＤ）４は、蓄積部３の各垂直電荷転送路１５から受け取った信号電荷を水平方向に転送し、出力アンプ５は、水平方向に転送されてきた信号電荷の電荷量に応じた電圧値信号を撮像画像信号として出力する。

尚、「水平」および「垂直」という用語を用いて説明しているが、これは、半導体基板表面に沿う「一方向」および「この一方向に対して略直角の方向」という意味である。

図２は、図１のII―II線断面模式図であり、センサ部２におけるフォトダイオード１１及びこれに隣接する垂直電荷転送路１２の断面模式図である。

ｎ型基板２０に形成されたｐウェル層２１には、フォトダイオード１１を構成するｎ領域（以下、ｎ領域１１という。）が形成され、ｎ領域１１の表面部に、暗電流抑制用のｐ型高濃度不純物層２２が形成されている。

垂直電荷転送路１２が形成されるｐウェル層２１の表面部には埋め込みチャネルとしてのｎ領域１２ａが形成され、ｎ型領域１２ａの下側には、ｐウェル層２１よりも不純物濃度が若干濃いｐ領域２３が設けられる。

また、ｎ領域１２ａと、右側（図示せず）のフォトダイオードとの間には高濃度ｐ型不純物領域２４が設けられ、素子分離が図られる。ｎ領域１２ａと、左側（信号電荷を読み出す側）のｎ領域１１との間には、ｐウェル層２１より若干濃度が濃いｐ領域２５が設けられる。

ｐウェル層２１の最表面には、酸化シリコン等の絶縁膜２６が形成される。そして、ｎ領域１２ａの上には、絶縁膜２６を介してポリシリコン膜でなる転送電極膜１２ｂが形成され、ｎ領域１２ａと転送電極膜１２ｂとで、垂直電荷転送路１２が形成される。図示する箇所の転送電極膜１２ｂは読出電極も兼ねるため、そのフォトダイオード１１側の端部は、ｎ領域１１の端部位置まで延設されている。

転送電極膜１２ｂの上は絶縁膜２７で覆われ、そして、センサ部２の全面がタングステン膜等の遮光膜２８で覆われる。遮光膜２８の各フォトダイオード１１の上方には開口２９が設けられ、この開口２９を介して、入射光がｎ領域１１内に入射する。

遮光膜２８の上には、図示は省略するが、平坦化膜，カラーフィルタ層，マイクロレンズ層，保護膜層等が積層される。

図３は、図１，図２に示すセンサ部２における垂直電荷転送路１２の深さ方向のポテンシャルプロファイルである。転送パルス電圧である０Ｖと−８Ｖを転送電極１２ｂに印加したときのポテンシャルを図示している。転送パルス電位０Ｖが印加された転送電極下に深いポテンシャル井戸が形成され、転送パルス電位−８Ｖが印加された転送電極下のポテンシャル井戸は浅くなっている。

０Ｖと−８Ｖとの間でのポテンシャル井戸の深さの差が大きいため、幅の狭い垂直電荷転送路１２でも転送電荷量を多くとることができる。

図４は図１のＩＶ―ＩＶ線断面模式図であり、図５は図１のＶ―Ｖ線断面模式図であり、蓄積部３における垂直電荷転送路１５の断面模式図である。垂直電荷転送路１５の埋め込みチャネルには、不純物濃度の異なるｎ⁻層表面領域（蓄積領域）とｎ⁻⁻層表面領域（バリア領域）とが垂直方向に交互に設けられており、その断面構造（図４，図５）は同じである。

図４において、ｐウェル層２１の表面部には、埋め込みチャネルとなるｎ領域１５ａが形成される。このｎ領域１５ａは、図２で説明したｎ領域１２ａと連続する深さ，濃度で形成され、信号電荷（電子）を転送するチャネルとなる。

ｎ領域１５ａの下側には、図２で説明したｐ領域２３が図２のｐ領域２３と連続する深さ，濃度で形成される。ｎ領域１５ａの表面に、ｎ⁻層１５ｃ（図５では、ｎ⁻⁻層）が形成される。

半導体基板２０の最表面には上記の絶縁膜２６が形成され、その上に、ポリシリコンでなる転送電極膜１５ｂが形成される。この転送電極膜１５ｂは、転送電極膜１２ｂと同様に、周知の２層構造または３層構造あるいは単層構造になっている。本実施形態では、ｎ領域１５ａ，１５ｃと転送電極膜１５ｂにより、垂直電荷転送路１５が形成される。

ｎ領域１５ａ，１５ｃと隣接する垂直電荷転送路１５との間には素子分離領域として高濃度ｐ型領域２４が設けられる。また、転送電極膜１５ｂの上には絶縁膜２７が積層され、その上に蓄積部３全面を覆う遮光膜２８が積層される。

図６は、垂直電荷転送路１５の蓄積領域における深さ方向のポテンシャルプロファイルであり、図７は、垂直電荷転送路１５のバリア領域における深さ方向のポテンシャルプロファイルである。

垂直電荷転送路１５を駆動する場合、本実施形態では、垂直電荷転送路１２と同様に、０Ｖと−８Ｖの転送パルスが印加されるが、蓄積部３の垂直電荷転送路１５はＡＧＰ駆動されるため、転送休止期間は、全転送電極１５ｂに同一電圧「−８Ｖ」が印加される。

尚、転送休止期間に全転送電極１５ｂに印加する電圧は、本実施形態では−８Ｖとしているが、この電圧に限るものではなく、垂直電荷転送路１５のＳｉＯ_２／Ｓｉ界面（図４，図５の符号１５ｃで表すｎ⁻領域，ｎ⁻⁻領域と、その上の絶縁膜２６との界面）が非空乏化する電圧であれば良い。

全転送電極１５ｂを−８Ｖにしたとき、垂直電荷転送路１５上の信号電荷は、バリア領域ｎ⁻⁻層（図７に示すポテンシャル井戸の深さａ）に対してポテンシャル井戸が若干深くなる蓄積領域ｎ⁻層（図６に示すポテンシャル井戸の深さｂ）に蓄積されることになる。

次に、上述した実施形態におけるＣＣＤ固体撮像素子の動作について説明する。本実施形態のＣＣＤ固体撮像素子１のセンサ部２は、従来のＩＴ―ＣＣＤと同一構造であり、図３に示す様に、ＶＣＣＤ１２のＳｉＯ_２／Ｓｉ界面（図２のｎ領域１２ａと絶縁膜２６との界面）で弱い空乏化が起こることがあり、暗電流が若干発生する。

しかし、本実施形態のＣＣＤ固体撮像素子１では、ＶＣＣＤ１２の転送速度を、従来のＩＴ―ＣＣＤにおける垂直転送速度より高速化し、例えば１０倍〜２０倍としている。これにより、暗電流は、従来に比べて１／１０〜１／２０に低減し、高Ｓ／Ｎが実現される。

蓄積部３の垂直電荷転送路１５に高速転送されてきた信号電荷は、蓄積部３において、従来のＩＴ―ＣＣＤにおける垂直転送速度と同程度の転送速度で水平電荷転送路４まで転送される。つまり、蓄積部３における垂直電荷転送路１５の転送は、垂直電荷転送路１２の転送速度に対して低速度（上記例では、１／１０〜１／２０の速度）で行われる。

この転送は、ＡＧＰ駆動技術で行われる。即ち、電荷転送は、０Ｖと−８Ｖの電圧で生成された転送パルスによって行われるが、転送休止期間には、全転送電極１５ｂに非空乏化電圧である−８Ｖが印加される。

転送休止期間には、井戸の深い電荷パケット部分（図７に示す深さｂ−ａ）に信号電荷が蓄積されることになるが、本実施形態の場合には、垂直電荷転送路１５の幅が、垂直電荷転送路１２の幅に対して５〜６倍の幅広であるため、垂直電荷転送路１２の深いポテンシャル井戸で転送されてきた多量の信号電荷でも十分に蓄積することができる。しかも、転送休止期間には垂直電荷転送路１５のＳｉＯ_２／Ｓｉ界面が非空乏化されるため、暗電流の発生が抑制され、低暗電流化が図られる。

尚、図１では、垂直電荷転送路１２，１５を転送パルスＶ１〜Ｖ４の４相駆動とする例を図示しているが、６相駆動や８相駆動して多フィールド読出とする構成も可能である。また、センサ部２と蓄積部３の転送相数を同一にし転送パルスの電圧もセンサ部２と蓄積部３とで同一にするのが駆動パルス生成容易化のために好ましいが、電圧を異なる電圧にしたり、転送相数を別にすることも可能である。

上述したＣＣＤ固体撮像素子１は、低暗電流化を図り高Ｓ／Ｎ化を達成できるため、例えば１画素の大きさが２μｍ□以下の微細化を図った固体撮像素子で且つ多フィールド読み出しする固体撮像素子に適用しても、高Ｓ／Ｎを実現することができる。しかも、ＡＧＰ駆動するか否かの切替手段をカメラ側に設ける必要がないため、低コストで実現することが可能となる。

近年のＣＣＤ固体撮像素子は、多画素化が進展し、開口率が低くなってきている。このため、裏面照射型の固体撮像素子が開発されてきている。図１に示すＣＣＤ固体撮像素子１は表面照射型であり、被写体からの被写界光は、図１の紙面の表側から入射する構成となっているが、紙面の裏側から被写界光が入射する裏面照射型にも図１〜図７で説明した実施形態をそのまま適用可能である。

図８は、裏面照射型ＣＣＤ固体撮像素子における略２画素分の断面模式図である。裏面照射型では、ｐ型半導体基板を用いるのが良いため、図２，図３，図４，図５のｎ型基板２０は設けず、ｐウェル層２１をそのままｐ型基板２１とする。また、表面側の遮光膜２８等の構造は異なってくる。

図８に示す裏面照射型ＣＣＤ固体撮像素子１００は、ｐ型半導体基板２１の表面側に垂直電荷転送路（ＶＣＣＤ）１２とフォトダイオード（光電変換素子）１１とが形成され、裏面側に、カラーフィルタ（赤（Ｒ），緑（Ｇ），青（Ｂ））層５３及びマイクロレンズ５４が積層される。

半導体基板２１の裏面側表面部には高濃度ｐ層５５が形成され、このｐ層５５が接地される。高濃度ｐ層５５の上には入射光に対して透明な酸化シリコンや窒化シリコン等の絶縁層５６が積層され、その上に、窒化シリコンやダイヤモンド構造炭素膜等の入射光に対して透明な高屈折率層５７が積層され、その上に、カラーフィルタ層５３，マイクロレンズ（トップレンズ）層５４が順に積層される。各マイクロレンズ５４は、対向する位置に設けられた対応のフォトダイオード１１の中心に焦点が合うように形成される。

カラーフィルタ層５３は画素（フォトダイオード）単位に区画され、カラーフィルタ層５３の半導体基板２１側の隣接区画間には、画素間の混色を防ぐための遮光部材５８が設けられる。

半導体基板２１の表面側に形成される垂直電荷転送路（ＶＣＣＤ）１２は、高濃度ｎ層の埋め込みチャネル１２ａと、半導体基板２１の表面側最表面に形成されたシリコン酸化膜やＯＮＯ（酸化膜―窒化膜―酸化膜）構造の絶縁膜でなるゲート絶縁層２６を介して積層された転送電極膜１２ｂとで構成される。

垂直電荷転送路１２は、図示しない水平電荷転送路４（図１参照）が延びる方向に対して垂直方向に延びる様に形成され、且つ、複数本の垂直電荷転送路１２が形成される。そして、隣接する垂直電荷転送路１２間に、垂直電荷転送路１２に沿う方向に複数のフォトダイオード１１が所定ピッチで形成される。

フォトダイオード１１は、本実施形態では、ｐ型半導体基板２１の表面側に形成されたｎ層３５とその下に形成されたｎ⁻層３６とで構成される。そして、ｎ層３５の表面部に暗電流抑制用の薄いｐ型高濃度表面層３８が形成され、表面層３８の中央表面部に、コンタクト部としてｎ^＋層３９が形成される。

垂直電荷転送路１２の埋め込みチャネル（ｎ^＋層）１２ａの下には基板２１よりｐ濃度の高いｐ層２３が形成されており、このｎ層１２ａ及びｐ層２３と、図示の例では右隣のフォトダイオード１１との間に、素子分離帯としてのｐ^＋領域２４が形成される。各ｐ層２３の下には、半導体基板２１より高濃度なｐ⁻領域４２が設けられ、隣接するフォトダイオード１１間の素子分離が図られる。各ｐ⁻領域４２は、上述した画素区画部分すなわち遮光部材５８に対応する箇所に設けられる。

垂直電荷転送路１２の埋め込みチャネル１２ａの下に形成されたｐ層２３は、図示の例では左隣のｎ層３５の表面端部の上まで延び、この端部分のｐ^＋表面層３８は、ｎ層３５の右端面位置より後退した位置になっている。そして、転送電極膜１２ｂの左端面は、ｐ層２３の左端面まで重なる様に延設され、ｎ層３５と、転送電極膜１２ｂ及びｐ層２３の表面端部とが若干オーバーラップする構成になっている。

この様なオーバーラップ構成が可能なのは、裏面照射型では半導体基板２１の表面側に面積的な余裕があるためである。被写体からの入射光が、フォトダイオードや信号読出回路が設けられた側から入射する表面照射型では、開口を確保するため面積的余裕がなく、転送電極膜の端部をフォトダイオード上部に延設することが容易でなかった（図２のｎ領域１１の右端面位置と転送電極１２ｂの左端面位置の相対関係参照）が、裏面照射型では容易となる。

本実施形態の様に、転送電極膜１２ｂとｎ層３５との間にｐ層２３を介在させると、転送電極膜（読出電極兼用）１２ｂに印加する読出電圧の低電圧化を図ることができ、ＣＣＤ型固体撮像素子の低消費電力化を図ることが可能となる。

半導体基板２１の最表面に形成される絶縁層２６の上に例えばポリシリコン膜でなる転送電極膜１２ｂが形成され、その上に、絶縁層４５が積層される。そして、ｎ^＋層３９の上の絶縁層２６，４５に開口が開けられ、絶縁層４５の上に金属電極４６が積層されることで、ｎ^＋層３９と電極４６とがコンタクトされる。電極４６は、この裏面照射型固体撮像素子１００のオーバーフロードレインとして機能する。

斯かる構成の裏面照射型固体撮像素子１００で被写体画像を撮像する場合、被写界からの入射光は、半導体基板２１の裏面側から入射する。この入射光はマイクロレンズ５４で集光され、カラーフィルタ層５３を通り、半導体基板２１内に浸入する。

マイクロレンズ５４で集光された光が半導体基板２１内に入射すると、この入射光は当該マイクロレンズ５４及びカラーフィルタ５３に対応するフォトダイオード１１の方向に集光しながら進み、半導体基板２１に光吸収され、光電変換されて正孔電子対が発生する。

裏面照射型固体撮像素子１００では、半導体基板２１の裏面からフォトダイオードを構成するｎ領域１１までの距離を、９μｍ程度の厚さにしているため、入射光が半導体基板１の表面側に設けたｎ^＋領域すなわち電荷転送路１２に達するまでに殆ど全て基板２１に吸収され光電変換されてしまう。従って、垂直電荷転送路１２を裏面側から遮光する必要がない。

各画素の光電変換領域（ｐ層５５からｎ領域３５までの領域）で発生した電子は、当該画素におけるｎ領域３５に蓄積され、読出電極兼用の転送電極膜１２ａに読出電圧が印加されると、ｎ領域３５から、図示する例では右隣の埋め込みチャネル１２ａに読み出される。以後、垂直電荷転送路１２に沿って図１に示す蓄積部３まで転送され、蓄積部３の垂直電荷転送路１５でＡＧＰ駆動されて水平電荷転送路４まで転送され、次に水平電荷転送路４に沿ってアンプ５まで転送され、アンプ５が信号電荷量に応じた電圧値信号を撮像画像信号として出力する。

斯かる裏面照射型ＣＣＤ固体撮像素子１００では、裏面側から入射する入射光は殆ど半導体基板２１で吸収され表面側に達することはない。しかし、入射光のうち長波長光ほど表面側に達する可能性が生じ、長波長光によるスミアが垂直電荷転送路１２の信号電荷に混入する虞がある。

しかるに、本実施形態の裏面照射型ＣＣＤ固体撮像素子１００では、センサ部２の垂直電荷転送路１２を高速駆動して蓄積部３に転送してしまい、また、蓄積部３の垂直電荷転送路１５は裏面側が遮光されているため、長波長光によるスミア発生も暗電流と同様に大幅に低減することが可能となる。

本発明に係るＣＣＤ固体撮像素子はＳ／Ｎが向上するため、ＣＣＤ固体撮像素子の多画素化を図るのに好適である。

本発明の一実施形態に係るＣＣＤ固体撮像素子の表面模式図である。図１のII―II線断面模式図である。図２に示す垂直電荷転送路の深さ方向のポテンシャルプロファイルである。図１のＩＶ―ＩＶ線断面模式図である。図１のＶ―Ｖ線断面模式図である。図４に示す位置の垂直電荷転送路の深さ方向のポテンシャルプロファイルである。図５に示す位置の垂直電荷転送路の深さ方向のポテンシャルプロファイルである。裏面照射型ＣＣＤ固体撮像素子における略２画素分の断面模式図である。

符号の説明

１ＦＩＴ型のＣＣＤ固体撮像素子
２センサ部
３蓄積部
４水平電荷転送路（ＨＣＣＤ）
５出力アンプ
１１フォトダイオード（光電変換素子）
１２第１垂直電荷転送路（ＶＣＣＤ）
１５第２垂直電荷転送路（ＶＣＣＤ）
１２ａ，１５ａｎ型領域（ｎ型層：埋め込みチャネル）
１２ｂ，１５ｂ転送電極膜
２６絶縁膜
２８遮光膜

Claims

二次元アレイ状に配列形成された複数の光電変換素子及び複数の第１垂直電荷転送路を有するセンサ部と、水平電荷転送路と、該水平電荷転送路と前記センサ部との間に設けられ前記第１垂直電荷転送路に連続する複数の第２垂直電荷転送路を有する蓄積部とを備えるフレームインターライントランスファー型のＣＣＤ固体撮像素子において、
前記第１垂直電荷転送路の幅に対し前記第２垂直電荷転送路の幅を幅広に形成し、
前記第２垂直電荷転送路のｎ領域でなる埋め込みチャネルの表面の層を、不純物濃度が異なるｎ ⁻ 層とｎ ⁻⁻ 層とを交互に配置して形成して、該埋め込みチャネルの前記ｎ ⁻ 層が形成された領域を蓄積領域にすると共に前記ｎ ⁻⁻ 層が形成された領域をバリア領域とし、
前記蓄積部の前記第２垂直電荷転送路の転送休止期間に、前記第２垂直電荷転送路の前記埋め込みチャネルの表面を非空乏化する電圧を該第２垂直電荷転送路の全転送電極に印加して前記蓄積領域に信号電荷を蓄積する
構成としたことを特徴とするＣＣＤ固体撮像素子。
前記第２垂直電荷転送路の転送速度に対して前記第１垂直電荷転送路の転送速度を少なくとも１０倍以上に制御したことを特徴とする請求項１に記載のＣＣＤ固体撮像素子。
前記センサ部に設けられる前記光電変換素子が前記蓄積部に設けられていない分だけ前記第２垂直電荷転送路の幅を幅広に設けたことを特徴とする請求項１または請求項２に記載のＣＣＤ固体撮像素子。
前記センサ部に設ける光電変換素子の画素サイズを２μｍ□以下としマルチフィールド読み出しする構成としたことを特徴とする請求項１乃至請求項３のいずれかに記載のＣＣＤ固体撮像素子。
前記光電変換素子、前記第１，第２垂直電荷転送路、前記水平電荷転送路が半導体基板の表面側に形成され、該半導体基板の裏面側から被写界光が入射する裏面照射型であることを特徴とする請求項１乃至請求項４のいずれかに記載のＣＣＤ型固体撮像素子。
前記第１垂直電荷転送路を構成するｎ領域でなる埋め込みチャネルの下にｐ層が設けられ、該ｐ層は、前記第１垂直電荷転送路に信号電荷を読み出す前記光電変換素子のｎ層の表面上まで延びて形成され、前記第１垂直電荷転送路の読出電極兼用の転送電極膜が前記ｎ層の表面上の前記ｐ層を介して該ｎ層とオーバーラップする構成になっていることを特徴とする請求項５に記載のＣＣＤ固体撮像素子。