JPH06105782B2 - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPH06105782B2 JPH06105782B2 JP60287338A JP28733885A JPH06105782B2 JP H06105782 B2 JPH06105782 B2 JP H06105782B2 JP 60287338 A JP60287338 A JP 60287338A JP 28733885 A JP28733885 A JP 28733885A JP H06105782 B2 JPH06105782 B2 JP H06105782B2
- Authority
- JP
- Japan
- Prior art keywords
- type impurity
- photosensitive
- impurity region
- well region
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000003384 imaging method Methods 0.000 title claims description 16
- 239000000758 substrate Substances 0.000 claims description 26
- 239000004065 semiconductor Substances 0.000 claims description 22
- 239000012535 impurity Substances 0.000 description 87
- 206010047571 Visual impairment Diseases 0.000 description 8
- 238000009826 distribution Methods 0.000 description 8
- 238000005036 potential barrier Methods 0.000 description 4
- 229910018125 Al-Si Inorganic materials 0.000 description 3
- 229910018520 Al—Si Inorganic materials 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明は固体撮像装置に関する。
従来の感光部と転送部とが別々になっている固体撮像装
置は、第４図に示されるように、半導体基板１表面にｐ
型ウェル領域22が形成されていて、このｐ型ウェル領域
22の接合の深さが例えば３μｍと浅く、不純物積分濃度
が低いシャロー・ウェル（Shallow Well）領域表面に感
光部としてn+型不純物領域23が設けられ、またｐ型ウェ
ル領域12の接合の深さが例えば５μｍと深く、不純物積
分濃度が高いディーブ・ウェル（Deep Well）領域表面
に転送部としてのn+型不純物領域25,26が設けられてい
る。そしてｐ型ウェル領域122は接地され、半導体基板
１には15Vの基板電圧が印加されている。
置は、第４図に示されるように、半導体基板１表面にｐ
型ウェル領域22が形成されていて、このｐ型ウェル領域
22の接合の深さが例えば３μｍと浅く、不純物積分濃度
が低いシャロー・ウェル（Shallow Well）領域表面に感
光部としてn+型不純物領域23が設けられ、またｐ型ウェ
ル領域12の接合の深さが例えば５μｍと深く、不純物積
分濃度が高いディーブ・ウェル（Deep Well）領域表面
に転送部としてのn+型不純物領域25,26が設けられてい
る。そしてｐ型ウェル領域122は接地され、半導体基板
１には15Vの基板電圧が印加されている。
これらは電荷がｐ型ウェル領域22を通って半導体基板１
に排出される機能を感光部においてのみ有するようにす
るための縦形オーバフロードレイン（Vertical Overflo
w Drain）構造を形成している。
に排出される機能を感光部においてのみ有するようにす
るための縦形オーバフロードレイン（Vertical Overflo
w Drain）構造を形成している。
すなわち感光部としてのn+型不純物領域23の接合の深さ
が２μｍとすると、n+型不純物領域23下方のｐ型ウェル
領域22は厚さが１μｍと薄く、不純物積分濃度も低いた
め、信号電荷の多少にもかかわらず、ｐ型ウェル領域22
の上下２つの接合における空乏層が互に結合して、ここ
におけるｐ型ウェル領域22の電位はOVより高くなり、n+
型不純物領域23に発生した過剰電荷は半導体基板２に排
出される。そして転送部としてのn+型不純物領域25下方
のｐ型ウェル領域22は厚さが厚く、不純物積分濃度も高
いために、n+型不純物領域25の信号電荷が失われたり、
半導体基板１からn+型不純物領域25に電荷が注入された
りすることが防止される。
が２μｍとすると、n+型不純物領域23下方のｐ型ウェル
領域22は厚さが１μｍと薄く、不純物積分濃度も低いた
め、信号電荷の多少にもかかわらず、ｐ型ウェル領域22
の上下２つの接合における空乏層が互に結合して、ここ
におけるｐ型ウェル領域22の電位はOVより高くなり、n+
型不純物領域23に発生した過剰電荷は半導体基板２に排
出される。そして転送部としてのn+型不純物領域25下方
のｐ型ウェル領域22は厚さが厚く、不純物積分濃度も高
いために、n+型不純物領域25の信号電荷が失われたり、
半導体基板１からn+型不純物領域25に電荷が注入された
りすることが防止される。
また第４図に示されるように、感光部としてのn+型不純
物領域23表面にp+型不純物領域24が設けられ、BPD（Bur
ried Photo Diode埋め込みホトダイオード）構造が形成
されている。これは埋め込まれたn+型不純物領域23の蓄
積容量を大きくし、また完全空乏化を可能にするためで
ある。さらにまた、p+型不純物領域24に蓄積された信号
電荷が読み出し時に完全に転送されずに残留することを
防ぐためである。この残留した信号電荷は、熱運動のエ
ネルギにより、次の読み出し時に流出することによって
残像を起こす。従って、感光部としてのn+型不純物領域
23に蓄積された信号電荷が読み出し時にできるだけ完全
に読み出されて、残像が起きないようにしている。
物領域23表面にp+型不純物領域24が設けられ、BPD（Bur
ried Photo Diode埋め込みホトダイオード）構造が形成
されている。これは埋め込まれたn+型不純物領域23の蓄
積容量を大きくし、また完全空乏化を可能にするためで
ある。さらにまた、p+型不純物領域24に蓄積された信号
電荷が読み出し時に完全に転送されずに残留することを
防ぐためである。この残留した信号電荷は、熱運動のエ
ネルギにより、次の読み出し時に流出することによって
残像を起こす。従って、感光部としてのn+型不純物領域
23に蓄積された信号電荷が読み出し時にできるだけ完全
に読み出されて、残像が起きないようにしている。
いま第５図に感光部の中央部におけるＡ−Ａ′線断面の
深さ方向の完全空乏時にポテンシャル分布を示す。感光
部としてのn+型不純物領域23の完全空乏時の電位の極大
値は例えば7.5V程度に設計されているので、転送部とし
てのn+型不純物領域25の電位が7.5V以上になるように転
送電極９に例えば8V〜10V程度の読み出し電圧を印加す
れば、感光部としてのn+型不純物領域23に蓄積された信
号電荷は読み出し時において転送部としてのn+型不純物
領域25に完全に読み出されると考えられる。
深さ方向の完全空乏時にポテンシャル分布を示す。感光
部としてのn+型不純物領域23の完全空乏時の電位の極大
値は例えば7.5V程度に設計されているので、転送部とし
てのn+型不純物領域25の電位が7.5V以上になるように転
送電極９に例えば8V〜10V程度の読み出し電圧を印加す
れば、感光部としてのn+型不純物領域23に蓄積された信
号電荷は読み出し時において転送部としてのn+型不純物
領域25に完全に読み出されると考えられる。
しかしながら、上記従来の固体撮像装置においては、第
４図に示されるように、感光部の端部下方におけるｐ型
ウェル領域22の接合の深さはn+型不純物領域23の外周方
向に向って徐々に深くなっている。また同一深さにおけ
るｐ型不純物濃度も同様な傾向で高くなっている。これ
らはn+型不純物領域23の外周に隣接するｐ型ウェル領域
22のデープ・ウェル領域から感光部下方のｐ型ウェル領
域22のシャロー・ウェル領域に向って、ｐ型不純物が熱
工程によって横方向に拡散されることから生じる。
４図に示されるように、感光部の端部下方におけるｐ型
ウェル領域22の接合の深さはn+型不純物領域23の外周方
向に向って徐々に深くなっている。また同一深さにおけ
るｐ型不純物濃度も同様な傾向で高くなっている。これ
らはn+型不純物領域23の外周に隣接するｐ型ウェル領域
22のデープ・ウェル領域から感光部下方のｐ型ウェル領
域22のシャロー・ウェル領域に向って、ｐ型不純物が熱
工程によって横方向に拡散されることから生じる。
いま第６図に感光部の端部におけるＢ−Ｂ′線断面の深
さ方向の完全空乏時のポテンシャル分布を示す。感光部
としてのn+型不純物領域23下方のｐ型ウェル領域22の不
純物積分濃度が感光部の中央部下方におけるそれよりも
高くなっているため、第６図に示されたn+型不純物領域
23の完全空乏時の電位の極大値は第５図に示されたそれ
よりも低くなっている。
さ方向の完全空乏時のポテンシャル分布を示す。感光部
としてのn+型不純物領域23下方のｐ型ウェル領域22の不
純物積分濃度が感光部の中央部下方におけるそれよりも
高くなっているため、第６図に示されたn+型不純物領域
23の完全空乏時の電位の極大値は第５図に示されたそれ
よりも低くなっている。
また第７図に、読み出し時の信号電荷の移動に沿った、
T1−M1−M2−T2−T3−T4線断面における例えば9Vの読み
出し電圧を転送電極９に印加した完全空乏時のポテンシ
ャル分布を示す。第５図および第６図から明らかなよう
に、感光部としてのn+型不純物領域23の端部の点M2にお
ける電位は、中央部の点M1における電位よりも低い。こ
のため信号電荷が感光部としてのn+型不純物領域23から
転送部としてのn+型不純物領域25に移動す際、第７図に
示されるようにn+型不純物領域23の端部（点M2）に電位
障壁が生じる。この電位障壁により信号電荷の一部がn+
型不純物領域23に残留し、この残留した信号電荷が熱運
動のエネルギにより徐々に流出して、残像を生じる大き
な原因となる。このようにして上記従来の固体撮像装置
は残像を生じるという問題を有していた。
T1−M1−M2−T2−T3−T4線断面における例えば9Vの読み
出し電圧を転送電極９に印加した完全空乏時のポテンシ
ャル分布を示す。第５図および第６図から明らかなよう
に、感光部としてのn+型不純物領域23の端部の点M2にお
ける電位は、中央部の点M1における電位よりも低い。こ
のため信号電荷が感光部としてのn+型不純物領域23から
転送部としてのn+型不純物領域25に移動す際、第７図に
示されるようにn+型不純物領域23の端部（点M2）に電位
障壁が生じる。この電位障壁により信号電荷の一部がn+
型不純物領域23に残留し、この残留した信号電荷が熱運
動のエネルギにより徐々に流出して、残像を生じる大き
な原因となる。このようにして上記従来の固体撮像装置
は残像を生じるという問題を有していた。
本発明の目的は、感光部から転送部に転送される際の信
号電荷の残像をなくし、残像の少ない固体撮像装置を提
供することにある。
号電荷の残像をなくし、残像の少ない固体撮像装置を提
供することにある。
本発明は、半導体基板と、この半導体基板表面に形成さ
れた第１導電型ウェル領域とこの第１導電型ウェル領域
表面に第２導電型不純物を添加して形成され、入射光に
より生成される信号電荷を蓄積する感光部と、第１導電
型ウェル領域表面に第２導電型不純物を添加して形成さ
れ、信号電荷を転送する転送部と、この転送部と感光部
との間に設けられ、感光部に蓄積された信号電荷を転送
部に読み出す読み出し部とを有する固体撮像装置におい
て、感光部の中央部下方および端部下方のそれぞれにお
ける第１導電型ウェル領域の接合の深さがほぼ同一であ
り、感光部の接合の深さが転送部の接合の深さより深い
ことを特徴とする。
れた第１導電型ウェル領域とこの第１導電型ウェル領域
表面に第２導電型不純物を添加して形成され、入射光に
より生成される信号電荷を蓄積する感光部と、第１導電
型ウェル領域表面に第２導電型不純物を添加して形成さ
れ、信号電荷を転送する転送部と、この転送部と感光部
との間に設けられ、感光部に蓄積された信号電荷を転送
部に読み出す読み出し部とを有する固体撮像装置におい
て、感光部の中央部下方および端部下方のそれぞれにお
ける第１導電型ウェル領域の接合の深さがほぼ同一であ
り、感光部の接合の深さが転送部の接合の深さより深い
ことを特徴とする。
これにより感光部の端部に電位障壁が生じないようにし
て、残留電荷のない信号電荷の完全な読み出しが行なわ
れるようにすると共に、感光部下方における第１導電型
ウェル領域の厚さが薄くなり、勘号部の過剰電荷が半導
体基板に排出されるようにしたものである。
て、残留電荷のない信号電荷の完全な読み出しが行なわ
れるようにすると共に、感光部下方における第１導電型
ウェル領域の厚さが薄くなり、勘号部の過剰電荷が半導
体基板に排出されるようにしたものである。
本発明の一実施例による固体撮像装置の断面を第１図に
示す。例えばｎ型シリコン基板からなる半導体基板１表
面にｐ型ウェル領域２が形成されている。このｐ型ウェ
ル領域２の接合の深さは例えば４μｍであり、従来例が
シャロー・ウェル領域（接合の深さは例えば３μｍであ
る）とディーブ・ウェル領域（接合の深さは例えば５μ
ｍである）とを有していたのに比べると、均一な接合の
深さを有している点に特徴がある。またｐ型ウェル領域
２の不純物濃度分布においても、同一の深さでは同一の
不純物濃度を有している。
示す。例えばｎ型シリコン基板からなる半導体基板１表
面にｐ型ウェル領域２が形成されている。このｐ型ウェ
ル領域２の接合の深さは例えば４μｍであり、従来例が
シャロー・ウェル領域（接合の深さは例えば３μｍであ
る）とディーブ・ウェル領域（接合の深さは例えば５μ
ｍである）とを有していたのに比べると、均一な接合の
深さを有している点に特徴がある。またｐ型ウェル領域
２の不純物濃度分布においても、同一の深さでは同一の
不純物濃度を有している。
ｐ型ウェル領域２表面には、入射光により生成される信
号電荷を蓄積する感光部としてのn+型不純物領域３が形
成されている。このn+型不純物領域３の接合の深さは例
えば３μｍであり、従って従来例の接合の深さが例えば
２μｍであったのに比べると、接合の深さが深くなって
いる点に特徴がある。
号電荷を蓄積する感光部としてのn+型不純物領域３が形
成されている。このn+型不純物領域３の接合の深さは例
えば３μｍであり、従って従来例の接合の深さが例えば
２μｍであったのに比べると、接合の深さが深くなって
いる点に特徴がある。
感光部としてのn+型不純物領域３表面にはp+型不純物領
域４が設けられ、BPD構造が形成されている。これによ
り、埋め込まれたn+型不純物領域３は蓄積容量が大きく
なり、また完全空乏化が可能となる。
域４が設けられ、BPD構造が形成されている。これによ
り、埋め込まれたn+型不純物領域３は蓄積容量が大きく
なり、また完全空乏化が可能となる。
またｐ型ウェル領域２表面には、信号電荷を転送する転
送部としてのn+型不純物領域5,6が形成されている。そ
して感光部としてのn+型不純物領域３と転送部としての
n+型不純物領域３に蓄積された信号電荷をn+型不純物領
域３に蓄積された信号電荷をn+型不純物領域５に読み出
す読み出し部が設けられている。さらにn+型不純物領域
３と隣接する画素の転送部としてのn+型不純物領域との
間に、p+型不純物が添加されたチャンネル・ストッパ７
が形成されている。
送部としてのn+型不純物領域5,6が形成されている。そ
して感光部としてのn+型不純物領域３と転送部としての
n+型不純物領域３に蓄積された信号電荷をn+型不純物領
域３に蓄積された信号電荷をn+型不純物領域５に読み出
す読み出し部が設けられている。さらにn+型不純物領域
３と隣接する画素の転送部としてのn+型不純物領域との
間に、p+型不純物が添加されたチャンネル・ストッパ７
が形成されている。
また転送部としてのn+型不純物領域5,6および読み出し
部の上方には、絶縁膜８を介して転送電極９が形成され
ている。そしてAl−Siからなる光遮蔽膜（図示せず）が
感光部を除いて全面を覆っている。さらに全面を表面保
護膜（図示せず）が覆っている。さらにまたｐ型ウェル
領域２は接地され、半導体基板１には15Vの基板電圧が
印加されている。
部の上方には、絶縁膜８を介して転送電極９が形成され
ている。そしてAl−Siからなる光遮蔽膜（図示せず）が
感光部を除いて全面を覆っている。さらに全面を表面保
護膜（図示せず）が覆っている。さらにまたｐ型ウェル
領域２は接地され、半導体基板１には15Vの基板電圧が
印加されている。
次に本実施例による固体撮像装置の製造工程を説明す
る。まずｎ型シリコン基板からなる半導体基板１表面を
酸化して絶縁膜８を形成する。そして全面に硼素Ｂをイ
オン注入し、アニール処理を行なってｐ型ウェル領域２
を形成する。このｐ型ウェル領域２表面に燐Ｐをイオン
注入し、アニール処理を行なって感光部としてのn+型不
純物領域３を形成する。
る。まずｎ型シリコン基板からなる半導体基板１表面を
酸化して絶縁膜８を形成する。そして全面に硼素Ｂをイ
オン注入し、アニール処理を行なってｐ型ウェル領域２
を形成する。このｐ型ウェル領域２表面に燐Ｐをイオン
注入し、アニール処理を行なって感光部としてのn+型不
純物領域３を形成する。
また、ｐ型ウェル領域２表面に転送部としてのn+型不純
物領域5,6を形成するための砒素ｐ型Asをイオン注入
し、次にチャンネル・ストッパ７を形成するための硼素
Ｂをイオン注入し、さらに転送部および読み出し部の上
方に絶縁膜８を介して燐Ｐがドープされたポリシリコン
からなる転送電極８を形成し、さらにまた感光部として
のn+型不純物領域３表面にp+型不純物領域４を形成する
ための硼素Ｂをイオン注入した後、アニール処理を行な
う。
物領域5,6を形成するための砒素ｐ型Asをイオン注入
し、次にチャンネル・ストッパ７を形成するための硼素
Ｂをイオン注入し、さらに転送部および読み出し部の上
方に絶縁膜８を介して燐Ｐがドープされたポリシリコン
からなる転送電極８を形成し、さらにまた感光部として
のn+型不純物領域３表面にp+型不純物領域４を形成する
ための硼素Ｂをイオン注入した後、アニール処理を行な
う。
さらに全面にAl−Siからなる光遮蔽膜を形成した後、感
光部に対応する部分を開口し、シンタリング（Sinterin
g）を行なう。最後に全面に表面保護膜を形成する。
光部に対応する部分を開口し、シンタリング（Sinterin
g）を行なう。最後に全面に表面保護膜を形成する。
次に本実施例による固体撮像装置の読み出し時の信号電
荷に移動に添ったT1−M1−M2−T2−T3−T4線断面におけ
る完全空乏時のポテンシャル分布を第３図に示す。点M1
および点M2はそれぞれ感光部としてのn+型不純物領域３
の中央部および端部におけるポテンシャル極大点であ
り、n+型不純物領域３の厚さ中程に位置している。点T1
はn+型不純物領域３とチャンネル・ストッパ７との境界
にあって、点M1と同じ深さに位置している。点T2はn+型
不純物領域３と読み出し部との境界にあって、点M2と同
じ深さに位置している。点T4は転送部としてのn+型不純
物領域５におけるポテンシャル極大点であり、n+型不純
物領域５の厚さの中程に位置している。点T3はn+型不純
物領域５と読み出し部との境界にあっては、点T4と同じ
深さに位置している。
荷に移動に添ったT1−M1−M2−T2−T3−T4線断面におけ
る完全空乏時のポテンシャル分布を第３図に示す。点M1
および点M2はそれぞれ感光部としてのn+型不純物領域３
の中央部および端部におけるポテンシャル極大点であ
り、n+型不純物領域３の厚さ中程に位置している。点T1
はn+型不純物領域３とチャンネル・ストッパ７との境界
にあって、点M1と同じ深さに位置している。点T2はn+型
不純物領域３と読み出し部との境界にあって、点M2と同
じ深さに位置している。点T4は転送部としてのn+型不純
物領域５におけるポテンシャル極大点であり、n+型不純
物領域５の厚さの中程に位置している。点T3はn+型不純
物領域５と読み出し部との境界にあっては、点T4と同じ
深さに位置している。
いま感光部としてのn+型不純物領域３の完全空乏時の電
位の極大値は例えば8Vに設計されているので、転送部と
してのn+型不純物領域５の電位が8V以上になるように転
送電極９に例えば10V程度の読み出し電圧を印加する
と。感光部としてのn+型不純物領域３に蓄積された信号
電荷は読み出し時において転送部としてのn+型不純物領
域５に読み出される。このとき感光部としてのn+型不純
物領域３の中央部下方および端部下方のそれぞれにおけ
るｐ型ウェル領域２は、接合の深さにおいても、深さ方
向の不純物濃度の分布においても差がないため、第３図
に示されるように、完全空乏時における電位の極大値は
n+型不純物領域３の中央部（点M1）と端部点（M2）とで
差がなく従来例のようなn+型不純物領域３の端部（点
M2）に信号電荷の移動を妨げる電位障壁が生じることは
ない。このため信号電荷はn+型不純物領域３に残留する
ことなく、完全に読み出される。このようにして、本実
施例によれば、感光部に残留電荷を生じさせることな
く、残像の発生を防ぐことができる。
位の極大値は例えば8Vに設計されているので、転送部と
してのn+型不純物領域５の電位が8V以上になるように転
送電極９に例えば10V程度の読み出し電圧を印加する
と。感光部としてのn+型不純物領域３に蓄積された信号
電荷は読み出し時において転送部としてのn+型不純物領
域５に読み出される。このとき感光部としてのn+型不純
物領域３の中央部下方および端部下方のそれぞれにおけ
るｐ型ウェル領域２は、接合の深さにおいても、深さ方
向の不純物濃度の分布においても差がないため、第３図
に示されるように、完全空乏時における電位の極大値は
n+型不純物領域３の中央部（点M1）と端部点（M2）とで
差がなく従来例のようなn+型不純物領域３の端部（点
M2）に信号電荷の移動を妨げる電位障壁が生じることは
ない。このため信号電荷はn+型不純物領域３に残留する
ことなく、完全に読み出される。このようにして、本実
施例によれば、感光部に残留電荷を生じさせることな
く、残像の発生を防ぐことができる。
また、接合の深さ４μｍのｐ型ウェル領域２表面に３μ
ｍという接合の深さの深い感光部としてのn+型不純物領
域３が形成されているため、このn+型不純物領域３下方
のｐ型ウェル領域２の厚さは縦形オーバフロードレイン
構造を有する従来例と同じ１μｍと薄くなっている。こ
のため信号電荷の多少にかかわず、n+型不純物領域３と
ｐ型ウェル領域２の接合およびｐ型ウェル領域２と半導
体基板１との接合のそれぞれにおける空乏層が互いに結
合して、ここにおけるｐ型ウェル領域２の電位は0Vより
高くなり、n+型不純物領域３に発生した過剰電荷は半導
体基板１に排出される。このようにして本実施例によれ
ば縦形オーバフロードレイン構造を有する場合と同様
に、感光部に発生した過剰電荷を半導体基板１に排出す
る機能を有し、スミア・ブルーミング現象を防止するこ
とができる。
ｍという接合の深さの深い感光部としてのn+型不純物領
域３が形成されているため、このn+型不純物領域３下方
のｐ型ウェル領域２の厚さは縦形オーバフロードレイン
構造を有する従来例と同じ１μｍと薄くなっている。こ
のため信号電荷の多少にかかわず、n+型不純物領域３と
ｐ型ウェル領域２の接合およびｐ型ウェル領域２と半導
体基板１との接合のそれぞれにおける空乏層が互いに結
合して、ここにおけるｐ型ウェル領域２の電位は0Vより
高くなり、n+型不純物領域３に発生した過剰電荷は半導
体基板１に排出される。このようにして本実施例によれ
ば縦形オーバフロードレイン構造を有する場合と同様
に、感光部に発生した過剰電荷を半導体基板１に排出す
る機能を有し、スミア・ブルーミング現象を防止するこ
とができる。
また転送部としてのn+型不純物領域５は、感光部として
のn+型不純物領域３と比べて相対的に接合の深さが浅く
なっているため、n+型不純物領域５下方のｐ型ウェル領
域２は厚さが厚く、不純物積分濃度も高くなっている。
このためn+型不純物領域５の信号電荷が失われたり、n+
型不純物領域５に半導体基板１から電荷が注入されたり
することを防止することができる。
のn+型不純物領域３と比べて相対的に接合の深さが浅く
なっているため、n+型不純物領域５下方のｐ型ウェル領
域２は厚さが厚く、不純物積分濃度も高くなっている。
このためn+型不純物領域５の信号電荷が失われたり、n+
型不純物領域５に半導体基板１から電荷が注入されたり
することを防止することができる。
なお上記実施例におけるBPD構造を形成しているp+型不
純物領域４は、読み出し部側において感光部としてのn+
型不純物領域３より小さいものであってもよい。この場
合の固体撮像装置の断面を第２図に示す。また製造上の
誤差により逆にｐ型ウェル領域４がn+型不純物領域より
大きいものであってもよい。
純物領域４は、読み出し部側において感光部としてのn+
型不純物領域３より小さいものであってもよい。この場
合の固体撮像装置の断面を第２図に示す。また製造上の
誤差により逆にｐ型ウェル領域４がn+型不純物領域より
大きいものであってもよい。
また半導体基板１に印加される基板電圧は、上記実施例
の15Vに限定される必要もない。
の15Vに限定される必要もない。
また上記実施例において、転送電極および光遮蔽膜はそ
れぞれポリシリコンおよびAl−Siからなっているが、こ
れと異なる他の素材を用いてもよい。
れぞれポリシリコンおよびAl−Siからなっているが、こ
れと異なる他の素材を用いてもよい。
また上記実施例は信号電荷として電子を用いる固体撮像
装置であるが、この装置を構成する全ての領域のｐ型導
電型とｎ型導電型とを入れかえて、正孔を信号電荷とす
る固体撮像装置であってもよい。この場合、半導体基板
１や転送電極９等に印加される電圧の正負は逆にされ
る。
装置であるが、この装置を構成する全ての領域のｐ型導
電型とｎ型導電型とを入れかえて、正孔を信号電荷とす
る固体撮像装置であってもよい。この場合、半導体基板
１や転送電極９等に印加される電圧の正負は逆にされ
る。
以上の通り、本発明によれば、感光部から転送部への信
号電荷の転送において、信号電荷の残留がなくなり、残
像が生じないようにすることができる。
号電荷の転送において、信号電荷の残留がなくなり、残
像が生じないようにすることができる。
第１図は本発明の一実施例による固体撮像装置に示す断
面図、第２図は本発明の他の実施例による固体撮像装置
を示す断面図、第３図は本発明の一実施例による固体撮
像装置の特性を示すポテンシャル分布図、第４図は従来
の固体撮像装置を示す断面図、第５図ないし第７図は従
来の固体撮像装置の特性を示すポテンシャル分布図であ
る。 １…半導体基板、2,22…ｐ型ウェル領域、3,5,6,23,25,
26…n+型不純物領域、4,14,24…p+型不純物領域、７…
チャンネル・ストッパ、８…絶縁膜、９…転送電極。
面図、第２図は本発明の他の実施例による固体撮像装置
を示す断面図、第３図は本発明の一実施例による固体撮
像装置の特性を示すポテンシャル分布図、第４図は従来
の固体撮像装置を示す断面図、第５図ないし第７図は従
来の固体撮像装置の特性を示すポテンシャル分布図であ
る。 １…半導体基板、2,22…ｐ型ウェル領域、3,5,6,23,25,
26…n+型不純物領域、4,14,24…p+型不純物領域、７…
チャンネル・ストッパ、８…絶縁膜、９…転送電極。
Claims (2)
- 【請求項１】半導体基板と、 この半導体基板表面に形成された接合の深さがほぼ一様
な第１導電型ウェル領域と、 この第１導電型ウェル領域表面に形成され、入射光によ
り生成される信号電荷を蓄積する第２導電型の感光部
と、 前記感光部表面に形成された第１導電型半導体層と、 前記第１導電型ウェル領域表面に形成され、前記感光部
よりも接合の深さが浅い、信号電荷を転送する第２導電
型の転送部と、 この転送部と前記感光部との間に設けられ、前記感光部
に蓄積された信号電荷を前記転送部に読み出す読み出し
部と、 前記感光部に隣接して設けられ、この感光部よりも接合
の深さが浅い第１導電型のチャンネルストップ領域とを
備えたことを特徴とする固体撮像装置。 - 【請求項２】前記第１導電型ウェル領域の設けられた半
導体基板上に形成された絶縁膜と、 前記絶縁膜上の前記読み出し部及び転送部に対応する部
分に設けられた転送電極とを更に有し、 前記絶縁膜がほぼ均一な厚さで形成されていることを特
徴とする請求項第１記載の固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60287338A JPH06105782B2 (ja) | 1985-12-20 | 1985-12-20 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60287338A JPH06105782B2 (ja) | 1985-12-20 | 1985-12-20 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62145865A JPS62145865A (ja) | 1987-06-29 |
| JPH06105782B2 true JPH06105782B2 (ja) | 1994-12-21 |
Family
ID=17716075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60287338A Expired - Lifetime JPH06105782B2 (ja) | 1985-12-20 | 1985-12-20 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06105782B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005167598A (ja) | 2003-12-02 | 2005-06-23 | Matsushita Electric Ind Co Ltd | 固体撮像装置、固体撮像装置を駆動する駆動装置、駆動方法、及び、固体撮像システム |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5762557A (en) * | 1980-10-02 | 1982-04-15 | Nec Corp | Solid state image pickup device and driving method therefor |
| JPS57173274A (en) * | 1981-04-17 | 1982-10-25 | Nec Corp | Solid-state image pickup device |
-
1985
- 1985-12-20 JP JP60287338A patent/JPH06105782B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5762557A (en) * | 1980-10-02 | 1982-04-15 | Nec Corp | Solid state image pickup device and driving method therefor |
| JPS57173274A (en) * | 1981-04-17 | 1982-10-25 | Nec Corp | Solid-state image pickup device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62145865A (ja) | 1987-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4373167A (en) | Solid state image sensor with overflow protection and high resolution | |
| JP3125303B2 (ja) | 固体撮像素子 | |
| JP2001007380A (ja) | 半導体装置およびその製造方法 | |
| JPH06105782B2 (ja) | 固体撮像装置 | |
| US5804844A (en) | Solid-state imager with container LOD implant | |
| JP3247163B2 (ja) | 固体撮像装置及びその製造方法 | |
| JPH0135546B2 (ja) | ||
| JP2901328B2 (ja) | 固体撮像素子 | |
| JPH04260370A (ja) | 固体撮像装置 | |
| JPH0789581B2 (ja) | 固体撮像装置およびその製造方法 | |
| JP3128839B2 (ja) | 固体撮像装置 | |
| JPS62155559A (ja) | 固体撮像装置 | |
| JPS639968A (ja) | 静電誘導トランジスタイメ−ジセンサの素子分離法 | |
| JPS6320385B2 (ja) | ||
| JPS6262067B2 (ja) | ||
| JP2555888B2 (ja) | 固体撮像素子の製造方法 | |
| JPH0424871B2 (ja) | ||
| JP2897284B2 (ja) | 固体撮像素子 | |
| JPS59196667A (ja) | 固体撮像装置 | |
| JPS6273663A (ja) | 固体撮像装置およびその駆動方法 | |
| JPH02161775A (ja) | Ｃｃｄ形固体撮像装置 | |
| JPH0424872B2 (ja) | ||
| JPS63155759A (ja) | イメ−ジセンサ | |
| JPH0682816B2 (ja) | 固体撮像装置 | |
| JPS63142854A (ja) | 固体撮像素子の製造方法 |