JPS6262067B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はＭＳ型の固体撮像素子の製造方法に
関するものである。

電荷転送素子は大別して電荷結合素子（以後
CCDと記す）とバケツトブリゲートデバイスと
に分類されるが、本発明では、CCDを中心に述
べる。

CCDは1970年に発表されて以来、従来からの
高度の集積回路技術を基盤とし、その発展ととも
に急速な開発が進められ、近年固体撮像、アナロ
グ遅延線、メモリ等の各種の応用がなされるよう
になつた。特にCCDを用いた固体撮像素子は
MOS型の撮像素子とともに低消費電力、小型軽
量、高集積化が可能など、多くの特徴を有し、近
年その開発が急である。ところで、これら固体撮
像素子にはブルーミング、スミア現象により特性
が損なわれる欠点があつた。これは高照度の被写
体を撮像したときに素子内部で発生する過剰電荷
が基板内を拡散する結果、隣接絵素あるいは隣接
レジスタへ電荷がオーバフローし再生画像が損な
われる現象であり固体撮像素子の最大の欠点であ
つた。従来このような欠点を除するためにオーバ
フロードレインと称される拡散層を絵素間に配置
させることにより過剰電荷を吸収しようという試
みもなされてはいるが、この構造では本質的に高
密度化が不可能なこと、入射光量の利用効率が良
くないこと等の欠点があつた。このため従来は半
導体基板上にこの基板とは反対導電型の不純物が
ドープされた半導体領域上に素子を構成し、過剰
に発生した不要な電荷を基板へ掃き出す構造の固
体撮像素子が提案されている。

第１図は従来のCCD固体撮像素子の主要部の
断面を示している。第１図において１は一導電型
を有する半導体基板、１０，１１は半導体基板１
上に形成され基板１とは反対導電型を有する第１
および第２の半導体領域であり１０，１２は基板
１との間に１２，１３で示されるＰ―Ｎ接合を形
成する。このＰ―Ｎ接合は１２よりも１３の方が
より浅くなるように構成されている。２は第２の
半導体領域１１上に形成され、この半導体領域と
は反対導電型を有する半導体領域でいわゆるフオ
トダイオードである。３は第１および第２の半導
体領域１１，１２上に形成され、埋込みチヤネル
によるシフトレジスタを構成するための半導体領
域、４はフオトダイオード２および埋込みチヤネ
ル３を電気的に分離あるいは結合するためのトラ
ンスフアゲート領域、５はトランスフアゲート領
域あるいは埋込みチヤネル３で構成されるシフト
レジスタを駆動するための電極、６は絶縁膜、７
はチヤネルストツパーである。

つぎに第１図に示される素子の動作について説
明する。この素子では通常、第１の半導体領域１
０と基板１とのＰ―Ｎ接合間に逆バイアス電圧Ｖ
_subが印加される。この逆バイアス電圧の値は第
２の半導体領域１１を空乏化するのに充分な値が
必要とされる。この逆バイアス電圧の印加により
第２の半導体領域１１の電位は逆バイアスを印加
する前の電位よりも大きい値となる。この値は光
電変換時のトランスフアゲート領域４直下の電位
よりも常に大きくなるように設定されるため、光
電変換により発生した過剰電荷はトランスフアゲ
ート領域を介してシフトレジスタへオーバーフロ
ーする前に第２の半導体領域１１を経由して基板
１へ掃き出される。この結果固体撮像素子特有の
過剰電荷のオーバーフローによるブルーミングが
抑圧される。

ところで従来の本素子の製造においては第１の
半導体領域を形成したのち第２の半導体領域を活
性領域全面にわたつて形成する。このためフオト
ダイオード領域の特性、特にブルーミングを抑制
するための電圧は主に第２の半導体領域の正味の
不純物量によつて決まつているのに対して、埋込
みチヤネル、トランスフアゲート領域の特性は第
１および第２の両方の不純物の総量に依存するよ
うになる。このためデバイスを製造するためのプ
ロセス条件を決める場合に、埋込みチヤネルとト
ランスフアゲート領域の特性がフオトダイオード
領域の特性とは独立に決まるようにはプロセスを
決めることができない。

また第１および第２の半導体領域の各不純物プ
ロフアイルを決めるためには二領域に打込まれる
イオン注入ドーズ量およびイオン注入後の各々の
熱処理時間等の多数の条件を決めなければならな
いため、極めて複雑なプロセス設計を必要とし
た。さらに、第１の半導体領域を形成する際のイ
オン注入後の熱処理による横方向拡散によつて、
フオトダイオード直下において第１の半導体領域
が互いに接触しないようにしなければならない。
このためマスク設計時に第１の半導体領域１０は
程々に細く作る必要があり、この結果埋込みチヤ
ネル３との間のマスクマージンが極めて少なくな
る不都合があつた。

本発明の目的は前記従来の欠点を除去した新し
い固体撮像素子の製造方法を提供することにあ
る。

本発明によれば、一導電型を有する半導体基板
上に形成され、該半導体基板と反対導電型を有す
る半導体領域上に形成され光電変換領域と光電変
換された電荷を読みだすためのシフトレジスタと
前記光電変換領域と前記シフトレジスタ領域とに
隣接して配置されたトランスフアゲートを有し、
前記光電変換領域直下の前記半導体領域と前記シ
フトレジスタ、前記トランスフアゲート直下の前
記半導体領域とが異なる深さを有する固体撮像素
子の製造方法において前記光電変換領域直下の前
記半導体領域は前記シフトレジスタあるいは前記
トランスフアゲート領域直下の前記半導体領域を
形成した後、高温の熱処理により該半導体領域を
光電変換領域側へ横方向拡散させることにより形
成することを特徴とする固体撮像素子の製造方法
が得られる。

以下本発明について図面を用いて詳細に説明す
る。第２図ａ〜ｆは本発明による固体撮像素子の
製造方法の一実施例を説明するための図で単位セ
ルの断面について示す。第２図において１は一導
型（本実施例においてはＮ型）を有する半導体基
板、２０は半導体基板１とは反対導電型を有する
半導体領域で本実施例ではＰ―wellを形成する。
２２，２３，２６，２８は半導体領域２０と基板
１との接合を示す。２４は前記半導体領域２０上
に形成され、この半導体領域とは反対導電型を有
する半導体層で埋込みチヤネルを形成する。２
５，２７は埋込みチヤネルと前記半導体領域２０
との接合を表す。３２はフオトダイオード、３３
はフオトダイオード３２と前記半導体領域２０と
の接合を示す。２１，２９は絶縁膜、３０はチヤ
ネルストツパー、３１はCCDを駆動する電極を
示す。

つぎに本発明による素子の製造方法について述
べる。まず第２図ａはＮ型基板にボロンのイオン
注入等により半導体領域２０を形成した状態を示
す。このとき半導体領域２０は基板１との間にＰ
―Ｎ接合２２を形成する。つぎに高温の熱処理に
より半導体領域２０を押し込み第２図ｂのように
深いＰ―well２０を形成する。このときＰ―Ｎ接
合２３は基板深くに形成されると同時に半導体領
域２０は横方向拡散し互いに接近あるいは接触す
るようになる。つぎに第２図ｃに示すようにＰ―
well２０上に埋込みチヤネルとなるべき半導体領
域２４を形成する。第２図ｄは埋込みチヤネル２
４を高温の熱処理により押し込んだ状態を示す。
この図ではチヤネルストツパ３０も示されてい
る。この押込みにより半導体領域２０はさらに基
板１内部へ拡散しＰ―Ｎ接合２８は深くなる。そ
れと同時に横方向の拡散も促進され図に示すよう
に互いに重なり合うようになる。この重なり合う
領域近傍には後工程においてフオトダイオードが
形成される。第２図ｅは電極３１を形成した状態
を示し、電極は埋込みチヤネル２４およびトラン
スフアゲート領域３４を覆うように形成される。
この後第２図ｆに示されるようにフオトダイオー
ド３２をイオン注入あるいは拡散等により形成す
る。このとき半導体領域２０とフオトダイオード
３２とはほぼ３３に示されるようなＰ―Ｎ接合を
形成する。図に示すように埋込みチヤネル２４直
下は基板深さ方向に拡散された深い半導体領域２
０で形成されているのに対し、フオトダイオード
３２直下は半導体領域２０が横方向に拡散された
領域３６，３７および互いに重なり合う領域３５
によつて形成されている。これらの領域３５〜３
７は半導体領域２０の横方向拡散により形成され
たものであるため、比較的浅く、埋込みチヤネル
２４直下の半導体領域２０よりもより低濃度とな
つており、実質的に第１図に示される第２の半導
体領域１１と等価な役割を果すことが可能であ
る。動作時には半導体領域２０と基板との間には
従来と同様、逆バイアス電圧が印加される。この
逆バイアスによりフオトダイオード直下の電位は
深くなり、ブルーミング抑制が可能となる。この
ブルーミング抑制に必要な電圧は半導体領域２０
の横方向拡散された領域の不純物分布のみによつ
て決まる。このため従来のように第２の半導体領
域１１を必要とせずプロセス工程を簡略化でき
る。またプロセス設計時には半導体領域２０のド
ーズ量、熱処理時間のみを考慮すればよく従来の
ような複雑な設計を必要としない。さらに本発明
によれば半導体領域２０はフオトダイオード直下
において横方向拡散により重ね合わせる必要があ
るため、マスク設計時には横方向拡散距離を見積
つて近接させる必要がある。このことは逆に埋込
みチヤネルに対してはマスクマージンができるの
で有利となり高密度化に適する。

以上述べたように本発明によればプロセス工程
の簡略化された高密度化が可能な固体撮像素子の
製造方法が得られる。

【図面の簡単な説明】

第１図は従来の固体撮像素子の主要部の断面
図、第２図ａ〜ｆは本発明による固体撮像素子の
製造方法を説明するための図である。第１図、第
２図において１は一導電型を有する半導体基板、
２，３２はフオトダイオード、３，２４は埋込み
チヤネル、４，３４はトランスフアゲート領域、
１０，１１は基板１とは反対導電型を有する第１
および第２の半導体領域、２０は基板１と反対導
電型を有する半導体領域、３６，３７は半導体領
域２０の横方向拡散により形成された領域、３５
は半導体領域２０がフオトダイオード直下で重な
り合う領域である。

Claims (1)

【特許請求の範囲】
1. １ 一導電型を有する半導体基板上に形成され、
   該半導体基板と反対導電型を有する半導体領域上
   に形成され光電変換領域と光電変換された電荷を
   読みだすためのシフトレジスタと前記光電変換領
   域と前記シフトレジスタ領域とに隣接して配置さ
   れたトランスフアゲートを有し、前記光電変換領
   域直下の前記半導体領域と前記シフトレジスタ、
   前記トランスフアゲート直下の前記半導体領域と
   が異なる深さを有する固体撮像素子の製造方法に
   おいて、前記光電変換領域直下の前記半導体領域
   は前記シフトレジスタあるいは前記トランスフア
   ゲート領域直下の前記半導体領域を形成した後、
   高温の熱処理により該半導体領域を光電変換領域
   側へ横方向拡散させることにより形成することを
   特徴とする固体撮像素子の製造方法。