JP2964571B2 - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JP2964571B2 JP2964571B2 JP2189822A JP18982290A JP2964571B2 JP 2964571 B2 JP2964571 B2 JP 2964571B2 JP 2189822 A JP2189822 A JP 2189822A JP 18982290 A JP18982290 A JP 18982290A JP 2964571 B2 JP2964571 B2 JP 2964571B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- impurity layer
- concentration
- photoelectric conversion
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は固体撮像素子に関し、特に電荷結合素子（CC
D）を用いた固体撮像素子に関する。
D）を用いた固体撮像素子に関する。
第３図は従来の固体撮像素子、例えばCCDラインセン
サの光電変換部の断面図である。同図において、２はｐ
型シリコン基板、３はｎ型不純物層、６はp+型不純物
層、７は各領域を分離するp++型チャネルストッパ、９
は埋込チャネルCCD部としてのn-型不純物層、10は絶縁
膜、11はトランスファゲート電極、12はCCDレジスタ電
極である。前記ｎ型不純物層３とp+型不純物層６とその
周囲のｐ型シリコン基板２で光電変換部１を構成し、n-
型不純物層９とトランスファゲート電極11とCCDレジス
タ電極12で電荷転送部（電荷結合部）８を構成してい
る。
サの光電変換部の断面図である。同図において、２はｐ
型シリコン基板、３はｎ型不純物層、６はp+型不純物
層、７は各領域を分離するp++型チャネルストッパ、９
は埋込チャネルCCD部としてのn-型不純物層、10は絶縁
膜、11はトランスファゲート電極、12はCCDレジスタ電
極である。前記ｎ型不純物層３とp+型不純物層６とその
周囲のｐ型シリコン基板２で光電変換部１を構成し、n-
型不純物層９とトランスファゲート電極11とCCDレジス
タ電極12で電荷転送部（電荷結合部）８を構成してい
る。
第４図は第３図のCCDラインセンサの動作を説明する
ためのポテンシャル図である。ｔ＝t1のとき、ｎ型不純
物層３およびその周囲の空乏層内に入射した光は、ここ
で光電変換されて信号電荷となり、光電変換部１に蓄積
される。このときトランスファゲート電極11直下のポテ
ンシャルは光電変換部１のポテンシャルよりも小さい。
ためのポテンシャル図である。ｔ＝t1のとき、ｎ型不純
物層３およびその周囲の空乏層内に入射した光は、ここ
で光電変換されて信号電荷となり、光電変換部１に蓄積
される。このときトランスファゲート電極11直下のポテ
ンシャルは光電変換部１のポテンシャルよりも小さい。
ｔ＝t2のとき、トランスファゲート電極11直下のポテ
ンシャルは光電変換部１のポテンシャルよりも大きくな
り、光電変換部１に蓄積されていた信号電荷はトランス
ファゲート電極11の直下を通って電荷転送部８へ送り込
まれる。
ンシャルは光電変換部１のポテンシャルよりも大きくな
り、光電変換部１に蓄積されていた信号電荷はトランス
ファゲート電極11の直下を通って電荷転送部８へ送り込
まれる。
上述した従来の構造では、入射光を光電変換するｎ型
不純物層３の濃度が低いので、光電変換部１の基板表面
からの空乏層の幅が広がり、光電変換部の電荷蓄積容量
が小さくなるため、飽和信号電荷量が少ないという問題
がある。
不純物層３の濃度が低いので、光電変換部１の基板表面
からの空乏層の幅が広がり、光電変換部の電荷蓄積容量
が小さくなるため、飽和信号電荷量が少ないという問題
がある。
逆に、ｎ型不純物層３を高濃度に形成すると、空乏層
の幅が狭くなり、入射光による光電変換電荷を信号電荷
として捕らえることが困難になる。また、ｎ型不純物層
３を浅く形成したときには、この不純物層より深い位置
に到達した入射光による光電変換電荷を信号電荷として
捕らえることが困難になり、感度の劣化をまねく。
の幅が狭くなり、入射光による光電変換電荷を信号電荷
として捕らえることが困難になる。また、ｎ型不純物層
３を浅く形成したときには、この不純物層より深い位置
に到達した入射光による光電変換電荷を信号電荷として
捕らえることが困難になり、感度の劣化をまねく。
本発明の目的は、感度の劣化および飽和信号電荷量の
低下を防止した固体撮像素子を提供することにある。
低下を防止した固体撮像素子を提供することにある。
本発明の固体撮像素子は、光電変換部を構成するため
に半導体基板に設けた不純物層を、下層の中濃度層と、
上層の高濃度層とで２層に構成し、かつ光電変換部にト
ランスファーゲート電極を介して結合される電荷転送部
に設けた埋込チャネルCCD部としての逆導電型の不純物
層を前記下層の中濃度層よりも低不純物濃度としてい
る。
に半導体基板に設けた不純物層を、下層の中濃度層と、
上層の高濃度層とで２層に構成し、かつ光電変換部にト
ランスファーゲート電極を介して結合される電荷転送部
に設けた埋込チャネルCCD部としての逆導電型の不純物
層を前記下層の中濃度層よりも低不純物濃度としてい
る。
この上層の高濃度層は、電荷転送部に設けた埋込チャ
ネルCCD部としての不純物層と同じ深さに形成してい
る。
ネルCCD部としての不純物層と同じ深さに形成してい
る。
本発明によれば、光電変換部の不純物層を所要の深さ
に形成しかつその上層を高濃度に形成することで、基板
内における入射光に対する感度特性を犠牲にすることな
く、電荷蓄積容量を増大することができる。
に形成しかつその上層を高濃度に形成することで、基板
内における入射光に対する感度特性を犠牲にすることな
く、電荷蓄積容量を増大することができる。
次に、本発明を図面を参照して説明する。
第１図は本発明の一実施例の断面図である。同図にお
いて、１は光電変換部であり、ここではｐ型シリコン基
板２にｎ型不純物層３を形成している。このｎ型不純物
層３は下層のｎ型中濃度層４と、上層のn+型高濃度層５
とで２層に構成している。また、このｎ型不純物層３の
表面部にはp+型不純物層６と、各領域を分離するp++型
チャネルストッパ層７とを形成している。
いて、１は光電変換部であり、ここではｐ型シリコン基
板２にｎ型不純物層３を形成している。このｎ型不純物
層３は下層のｎ型中濃度層４と、上層のn+型高濃度層５
とで２層に構成している。また、このｎ型不純物層３の
表面部にはp+型不純物層６と、各領域を分離するp++型
チャネルストッパ層７とを形成している。
一方、ｎ型不純物層３と隣接する位置には、電荷転送
部（電荷結合部）８が構成され、前記ｐ型シリコン基板
２に埋込チャネルCCD部としてのn-型不純物層９を形成
している。すなわち、このn-型不純物層９は、前記ｎ型
中濃度層４よりも低不純物濃度とされている。そして、
ｐ型シリコン基板２の表面に絶縁膜10を形成し、この上
にトランスファゲート電極11とCCDレジスタ電極12を形
成している。
部（電荷結合部）８が構成され、前記ｐ型シリコン基板
２に埋込チャネルCCD部としてのn-型不純物層９を形成
している。すなわち、このn-型不純物層９は、前記ｎ型
中濃度層４よりも低不純物濃度とされている。そして、
ｐ型シリコン基板２の表面に絶縁膜10を形成し、この上
にトランスファゲート電極11とCCDレジスタ電極12を形
成している。
第２図は第１図の素子の製造工程を示す断面図であ
り、特にｐ型シリコン基板２における各不純物層の製造
方法を示す図である。
り、特にｐ型シリコン基板２における各不純物層の製造
方法を示す図である。
先ず、第２図（ａ）のように、ｐ型シリコン基板２の
表面にｎ型不純物層３のｎ型中濃度層４をドーズ量2.2
×1012cm-2のリンイオン注入により深さ1.2μｍに形成
する。
表面にｎ型不純物層３のｎ型中濃度層４をドーズ量2.2
×1012cm-2のリンイオン注入により深さ1.2μｍに形成
する。
次に、第２図（ｂ）のように、ｐ型シリコン基板２の
表面に埋込チャネルCCD部となるn-型不純物層９をドー
ズ量1.6×1012cm-2のリンイオン注入により深さ0.6μｍ
に形成する。このとき、同時にｎ型不純物層３の上層側
にも同様のイオン注入を行う。これにより、ｎ型不純物
層３では上層側において前記リンイオン濃度が加算され
てn+型高濃度層５が形成され、前記ｎ型中濃度層４とで
２層に構成される。
表面に埋込チャネルCCD部となるn-型不純物層９をドー
ズ量1.6×1012cm-2のリンイオン注入により深さ0.6μｍ
に形成する。このとき、同時にｎ型不純物層３の上層側
にも同様のイオン注入を行う。これにより、ｎ型不純物
層３では上層側において前記リンイオン濃度が加算され
てn+型高濃度層５が形成され、前記ｎ型中濃度層４とで
２層に構成される。
以下、図示は省略するが、p+型不純物層６、p++型チ
ャネルストッパ7,絶縁膜10,トランスファゲート電極11,
CCDレジスタ電極12を形成することで、第１図の構成を
得ることができる。
ャネルストッパ7,絶縁膜10,トランスファゲート電極11,
CCDレジスタ電極12を形成することで、第１図の構成を
得ることができる。
この構成によれば、光電変換動作および電荷転送動作
は第３図に示した従来例の場合と同じであるが、ここで
は光電変換部１を構成するｎ型不純物層３を所要の深さ
に形成するとともに、その上層部にn+型高濃度層５を形
成してその不純物濃度を高めているので、ポテンシャル
井戸の最深部が基板表面近くに位置することになり、空
乏層の容量が増加し、従来と比較して飽和出力電圧が向
上する。また、ｎ型不純物層３は従来と同様の深さに形
成しているため、不純物層よりも深い位置に到達した入
射光による光電変換電荷を信号電荷として捕らえること
も可能である。
は第３図に示した従来例の場合と同じであるが、ここで
は光電変換部１を構成するｎ型不純物層３を所要の深さ
に形成するとともに、その上層部にn+型高濃度層５を形
成してその不純物濃度を高めているので、ポテンシャル
井戸の最深部が基板表面近くに位置することになり、空
乏層の容量が増加し、従来と比較して飽和出力電圧が向
上する。また、ｎ型不純物層３は従来と同様の深さに形
成しているため、不純物層よりも深い位置に到達した入
射光による光電変換電荷を信号電荷として捕らえること
も可能である。
また、電荷転送部のCCD部としてのn-型不純物層９を
ｎ型中濃度層４よりも低不純物濃度とすることによっ
て、このn-型不純物層９とトランスファーゲート電極11
下のｐ型シリコン基板２との接合部に空乏層を広がりや
すくせしめ、これによって光電変換部１から電荷転送部
８への信号電荷の転送を容易にすることも可能である。
ｎ型中濃度層４よりも低不純物濃度とすることによっ
て、このn-型不純物層９とトランスファーゲート電極11
下のｐ型シリコン基板２との接合部に空乏層を広がりや
すくせしめ、これによって光電変換部１から電荷転送部
８への信号電荷の転送を容易にすることも可能である。
以上説明したように本発明は、光電変換部を構成する
不純物層を、下層の中濃度層と、上層の高濃度層とで２
層に構成しているので、基板内深くで光電変換される入
射光に対する感度特性を犠牲にすることなく、光電変換
部における信号電荷の蓄積容量を増加させることができ
る。これにより、所要の分光感度特性を保ちながら、飽
和出力電圧を向上させることができる効果がある。
不純物層を、下層の中濃度層と、上層の高濃度層とで２
層に構成しているので、基板内深くで光電変換される入
射光に対する感度特性を犠牲にすることなく、光電変換
部における信号電荷の蓄積容量を増加させることができ
る。これにより、所要の分光感度特性を保ちながら、飽
和出力電圧を向上させることができる効果がある。
また、電荷転送部のCCD部としての逆導電型の不純物
層を低不純物濃度とすることによって、この不純物層と
トランスファーゲート電極下の一導電型層との接合部に
空乏層を広がりやすくせしめ、これによって光電変換部
から電荷転送部への信号電荷の転送を容易にすることも
可能である。
層を低不純物濃度とすることによって、この不純物層と
トランスファーゲート電極下の一導電型層との接合部に
空乏層を広がりやすくせしめ、これによって光電変換部
から電荷転送部への信号電荷の転送を容易にすることも
可能である。
第１図は本発明の一実施例の縦断面図、第２図（ａ）お
よび（ｂ）は第１図の構造を製造する工程の一部を示す
縦断面図、第３図は従来の固体撮像素子の縦断面図、第
４図はCCDの動作を説明するためのポテンシャル図であ
る。 １……光電変換部、２……ｐ型シリコン基板、３……ｎ
型不純物層、４……ｎ型中濃度層、５……n+型高濃度
層、６……p+型不純物層、７……p++型チャネルストッ
パ層、８……電荷転送部、９……n-型不純物層、10……
絶縁膜、11……トランスファゲート電極、12……CCDレ
ジスタ電極。
よび（ｂ）は第１図の構造を製造する工程の一部を示す
縦断面図、第３図は従来の固体撮像素子の縦断面図、第
４図はCCDの動作を説明するためのポテンシャル図であ
る。 １……光電変換部、２……ｐ型シリコン基板、３……ｎ
型不純物層、４……ｎ型中濃度層、５……n+型高濃度
層、６……p+型不純物層、７……p++型チャネルストッ
パ層、８……電荷転送部、９……n-型不純物層、10……
絶縁膜、11……トランスファゲート電極、12……CCDレ
ジスタ電極。
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/339 H01L 27/14 - 27/148 H01L 29/762 - 29/768
Claims (2)
- 【請求項１】一導電型の半導体基板に逆導電型の不純物
層を形成し、かつ前記不純物層の最上層に一導電型の高
濃度不純物層を形成した光電変換部と、この光電変換部
とトランスファーゲート電極を介して結合される電荷転
送部とを備える固体撮像素子において、前記光電変換部
の逆導電型の不純物層を、下層の中濃度層と、上層の高
濃度層とで２層に構成し、かつ前記電荷転送部に設けた
埋込チャネルCCD部としての逆導電型の不純物層を前記
下層の中濃度層よりも低不純物濃度としたことを特徴と
する固体撮像素子。 - 【請求項２】前記上層の高濃度層は、前記電荷転送部に
設けた埋込チャネルCCD部としての逆導電型の不純物層
と同じ深さに形成してなる特許請求の範囲第１項記載の
固体撮像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2189822A JP2964571B2 (ja) | 1990-07-18 | 1990-07-18 | 固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2189822A JP2964571B2 (ja) | 1990-07-18 | 1990-07-18 | 固体撮像素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0475383A JPH0475383A (ja) | 1992-03-10 |
| JP2964571B2 true JP2964571B2 (ja) | 1999-10-18 |
Family
ID=16247790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2189822A Expired - Fee Related JP2964571B2 (ja) | 1990-07-18 | 1990-07-18 | 固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2964571B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04260369A (ja) * | 1991-02-15 | 1992-09-16 | Matsushita Electron Corp | 固体撮像装置およびその製造方法 |
| JP2848268B2 (ja) * | 1995-04-20 | 1999-01-20 | 日本電気株式会社 | 固体撮像装置およびその製造方法 |
| WO1998044475A1 (fr) | 1997-03-31 | 1998-10-08 | Idec Izumi Corporation | Dispositif d'affichage et d'eclairage |
| JP2006108590A (ja) * | 2004-10-08 | 2006-04-20 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
| JP5274118B2 (ja) * | 2008-06-18 | 2013-08-28 | キヤノン株式会社 | 固体撮像装置 |
| FR2960341B1 (fr) * | 2010-05-18 | 2012-05-11 | E2V Semiconductors | Capteur d'image matriciel a transfert de charges a grille dissymetrique. |
-
1990
- 1990-07-18 JP JP2189822A patent/JP2964571B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0475383A (ja) | 1992-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3702854B2 (ja) | 固体撮像素子 | |
| KR20120030511A (ko) | 고체 촬상 장치 | |
| JP3125303B2 (ja) | 固体撮像素子 | |
| JPH0578191B2 (ja) | ||
| JPH0125272B2 (ja) | ||
| JPH08250697A (ja) | 増幅型光電変換素子及びそれを用いた増幅型固体撮像装置 | |
| JP2866328B2 (ja) | 固体撮像素子 | |
| JP2964571B2 (ja) | 固体撮像素子 | |
| JPS60229368A (ja) | 固体撮像装置 | |
| JPH08255888A (ja) | 固体撮像装置およびその製造方法 | |
| JPH02278874A (ja) | 固体撮像素子及びその製造方法 | |
| JP2919697B2 (ja) | 固体撮像素子の製造方法 | |
| JP3218665B2 (ja) | 電荷転送装置の製造方法 | |
| JP3047965B2 (ja) | 固体撮像装置 | |
| JP4250857B2 (ja) | 固体撮像素子 | |
| JP2848435B2 (ja) | 固体撮像素子 | |
| JPH05211322A (ja) | 固体撮像素子 | |
| JPH05243546A (ja) | 固体撮像装置 | |
| JPH06275809A (ja) | 固体撮像素子 | |
| JPH05145056A (ja) | 固体撮像素子 | |
| JPH0424872B2 (ja) | ||
| JP2002329856A (ja) | 光電変換装置及びその製造方法 | |
| JPH0774336A (ja) | 固体撮像素子 | |
| JP2897284B2 (ja) | 固体撮像素子 | |
| JPS6262067B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070813 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |