JP3218665B2 - 電荷転送装置の製造方法 - Google Patents
電荷転送装置の製造方法Info
- Publication number
- JP3218665B2 JP3218665B2 JP03440692A JP3440692A JP3218665B2 JP 3218665 B2 JP3218665 B2 JP 3218665B2 JP 03440692 A JP03440692 A JP 03440692A JP 3440692 A JP3440692 A JP 3440692A JP 3218665 B2 JP3218665 B2 JP 3218665B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- layer
- gate
- polysilicon
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は、電荷転送装置の製造方
法に関し、特にＭＩＳ(Metal-Insulator-Semiconducto
r)構造を使用したＣＣＤ固体撮像装置における転送部と
出力部の製法に関する。
法に関し、特にＭＩＳ(Metal-Insulator-Semiconducto
r)構造を使用したＣＣＤ固体撮像装置における転送部と
出力部の製法に関する。
【０００２】
【従来の技術】図９に、例えばインターライン転送方式
のＣＣＤ固体撮像装置の構成の一例を示す。同図におい
て、入射光を画素単位で信号電荷に変換して蓄積する２
次元配列された複数個のフォトセンサ（受光部）１と、
これらフォトセンサ１の垂直列毎に配置されかつ読出し
ゲート（ＲＯＧ）２を介して読み出された信号電荷を垂
直方向に転送することより垂直走査する垂直ＣＣＤ（垂
直転送部）３とによって撮像領域４が構成されている。
のＣＣＤ固体撮像装置の構成の一例を示す。同図におい
て、入射光を画素単位で信号電荷に変換して蓄積する２
次元配列された複数個のフォトセンサ（受光部）１と、
これらフォトセンサ１の垂直列毎に配置されかつ読出し
ゲート（ＲＯＧ）２を介して読み出された信号電荷を垂
直方向に転送することより垂直走査する垂直ＣＣＤ（垂
直転送部）３とによって撮像領域４が構成されている。
【０００３】垂直ＣＣＤ３に読み出された信号電荷は、
１走査線毎に順に水平ＣＣＤ（水平転送部）５へ転送さ
れる。水平ＣＣＤ５は、垂直ＣＣＤ３から転送された１
走査線分の信号電荷を水平方向に転送することにより水
平走査する。水平ＣＣＤ５によって転送された信号電荷
は、水平出力ゲート（ＨＯＧ）６を介してフローティン
グ・ディフュージョン７に蓄積される。フローティング
・ディフュージョン７に蓄積された信号電荷はリセット
用トランジスタ８によってリセットされる。フローティ
ング・ディフュージョン７で電圧変換された信号は、ソ
ースフォロワからなる出力部９によってインピーダンス
変換されて出力される。
１走査線毎に順に水平ＣＣＤ（水平転送部）５へ転送さ
れる。水平ＣＣＤ５は、垂直ＣＣＤ３から転送された１
走査線分の信号電荷を水平方向に転送することにより水
平走査する。水平ＣＣＤ５によって転送された信号電荷
は、水平出力ゲート（ＨＯＧ）６を介してフローティン
グ・ディフュージョン７に蓄積される。フローティング
・ディフュージョン７に蓄積された信号電荷はリセット
用トランジスタ８によってリセットされる。フローティ
ング・ディフュージョン７で電圧変換された信号は、ソ
ースフォロワからなる出力部９によってインピーダンス
変換されて出力される。
【０００４】この種のＣＣＤ固体撮像装置では、ゲート
電極と半導体基板との間に酸化膜を挟んだＭＩＳ構造が
いたるところで使用されている。例えば、垂直ＣＣＤ３
や水平ＣＣＤ５の転送用レジスタや、出力部９のソース
フォロワのＭＯＳトランジスタにＭＩＳ構造が使用され
ている。そして、従来のＣＣＤ固体撮像装置では、各部
のＭＩＳ構造のゲート酸化膜に単一種類の酸化膜を使用
していた。この単一種類の酸化膜として、現在主流とな
っているのは、ＭＯＳ構造とＭＯＮＯＳ(Metal-SiO2-Si
3N4-SiO2-Si)構造である。これら各構造につき、以下に
説明する。
電極と半導体基板との間に酸化膜を挟んだＭＩＳ構造が
いたるところで使用されている。例えば、垂直ＣＣＤ３
や水平ＣＣＤ５の転送用レジスタや、出力部９のソース
フォロワのＭＯＳトランジスタにＭＩＳ構造が使用され
ている。そして、従来のＣＣＤ固体撮像装置では、各部
のＭＩＳ構造のゲート酸化膜に単一種類の酸化膜を使用
していた。この単一種類の酸化膜として、現在主流とな
っているのは、ＭＯＳ構造とＭＯＮＯＳ(Metal-SiO2-Si
3N4-SiO2-Si)構造である。これら各構造につき、以下に
説明する。
【０００５】先ず、ＭＯＳ構造の転送用レジスタの製造
工程の一例を図１０（ａ）〜（ｆ）に示す。工程（ａ）
は、シリコン基板１１のＳｉＯ2 酸化膜１２上に１層目
のポリシリコン１３をデポジションする工程である。工
程（ｂ）では、レジスタの電極形成のため、レジスト１
４をマスクとして１層目のポリシリコン１３をエッチン
グする。このとき、ポリシリコン１３を完全にエッチン
グするためのオーバーエッチングによってＳｉＯ2 酸化
膜１２も同時にエッチングされる。
工程の一例を図１０（ａ）〜（ｆ）に示す。工程（ａ）
は、シリコン基板１１のＳｉＯ2 酸化膜１２上に１層目
のポリシリコン１３をデポジションする工程である。工
程（ｂ）では、レジスタの電極形成のため、レジスト１
４をマスクとして１層目のポリシリコン１３をエッチン
グする。このとき、ポリシリコン１３を完全にエッチン
グするためのオーバーエッチングによってＳｉＯ2 酸化
膜１２も同時にエッチングされる。
【０００６】工程（ｃ）は、１層目と２層目のポリシリ
コンゲート間を絶縁するために１層目のポリシリコン１
３を酸化する工程である。この熱酸化によって１層目の
ポリシリコン１３を酸化するとき、同時にポリシリコン
１３に覆われていない部分も酸化される。工程（ｄ）で
は、２層目のレジストの電極材としてポリシリコン１５
をデポジションする。工程（ｅ）では、２層目のレジス
タの電極形成のために、レジスト１６をマスクとして２
層目のポリシリコン１５をエッチングする。工程（ｆ）
では、ポリシリコン酸化を施し、ＣＣＤレジスタ構造を
完成する。
コンゲート間を絶縁するために１層目のポリシリコン１
３を酸化する工程である。この熱酸化によって１層目の
ポリシリコン１３を酸化するとき、同時にポリシリコン
１３に覆われていない部分も酸化される。工程（ｄ）で
は、２層目のレジストの電極材としてポリシリコン１５
をデポジションする。工程（ｅ）では、２層目のレジス
タの電極形成のために、レジスト１６をマスクとして２
層目のポリシリコン１５をエッチングする。工程（ｆ）
では、ポリシリコン酸化を施し、ＣＣＤレジスタ構造を
完成する。
【０００７】以上のプロセスによって製造されるＭＯＳ
構造の転送用レジスタの場合には、１層目と２層目のゲ
ート酸化膜（ＳｉＯ2 酸化膜）を別々に形成するため
に、工程（ｃ）で１層目のポリシリコン１３を酸化する
際に、２層目のゲート酸化膜の膜厚を確保しようとする
と、１層目のゲート酸化膜の膜厚が厚くなって各々の酸
化膜の膜厚ｔ1 ，ｔ2 が異なり、これによってチャネル
ポテンシャルが変わるという欠点がある。
構造の転送用レジスタの場合には、１層目と２層目のゲ
ート酸化膜（ＳｉＯ2 酸化膜）を別々に形成するため
に、工程（ｃ）で１層目のポリシリコン１３を酸化する
際に、２層目のゲート酸化膜の膜厚を確保しようとする
と、１層目のゲート酸化膜の膜厚が厚くなって各々の酸
化膜の膜厚ｔ1 ，ｔ2 が異なり、これによってチャネル
ポテンシャルが変わるという欠点がある。
【０００８】一方、図１１（ａ）〜（ｆ）に、ＭＯＮＯ
Ｓ構造の転送用レジスタのゲート製造工程の一例を示
す。工程（ａ）は、シリコン基板１１のＯＮＯ(SiO2-Si
3N4-SiO2) 酸化膜１７上に１層目のポリシリコン１３を
デポジションする工程である。工程（ｂ）では、レジス
ト１４をマスクとして１層目のポリシリコン１３をエッ
チングする。このとき、オーバーエッチングのため、Ｏ
ＮＯ酸化膜１７の上層の薄いＳｉＯ2 層（厚さは、例え
ば１０ｎｍ程度）１８はエッチングされるが、ポリシリ
コンとＳｉ3Ｎ4 とのＲＩＥ(Reactive-Ion-Etching)選
択比を高くとることにより、中間層のＳｉ3 Ｎ4 （厚さ
は、例えば５０ｎｍ程度）は僅かにエッチングされるだ
けであり、このエッチング量は例えば１ｎｍ程度であ
り、全体の酸化膜厚から見ると充分無視できる量であ
る。
Ｓ構造の転送用レジスタのゲート製造工程の一例を示
す。工程（ａ）は、シリコン基板１１のＯＮＯ(SiO2-Si
3N4-SiO2) 酸化膜１７上に１層目のポリシリコン１３を
デポジションする工程である。工程（ｂ）では、レジス
ト１４をマスクとして１層目のポリシリコン１３をエッ
チングする。このとき、オーバーエッチングのため、Ｏ
ＮＯ酸化膜１７の上層の薄いＳｉＯ2 層（厚さは、例え
ば１０ｎｍ程度）１８はエッチングされるが、ポリシリ
コンとＳｉ3Ｎ4 とのＲＩＥ(Reactive-Ion-Etching)選
択比を高くとることにより、中間層のＳｉ3 Ｎ4 （厚さ
は、例えば５０ｎｍ程度）は僅かにエッチングされるだ
けであり、このエッチング量は例えば１ｎｍ程度であ
り、全体の酸化膜厚から見ると充分無視できる量であ
る。
【０００９】工程（ｃ）は、１層目のポリシリコン１３
を酸化する工程である。熱酸化によってポリシリコン１
３を酸化するとき、ポリシリコン１３に覆われていない
部分も酸化されてしまうが、実際には、ポリシリコンと
Ｓｉ3 Ｎ4 の酸化速度が大きく異なるため、Ｓｉ3 Ｎ4
の表面が僅かに酸化されるだけで、その酸化による膜厚
の増減は全体の酸化膜厚から見ると充分無視できる。工
程（ｄ）では、２層目のレジスタの電極材としてポリシ
リコン１５をデポジションする。工程（ｅ）では、２層
目のレジスタの電極形成のため、レジスト１６をマスク
として２層目のポリシリコン１５をエッチングする。最
終の工程（ｆ）では、ポリシリコン酸化を施し、ＣＣＤ
レジスタ構造を完成する。
を酸化する工程である。熱酸化によってポリシリコン１
３を酸化するとき、ポリシリコン１３に覆われていない
部分も酸化されてしまうが、実際には、ポリシリコンと
Ｓｉ3 Ｎ4 の酸化速度が大きく異なるため、Ｓｉ3 Ｎ4
の表面が僅かに酸化されるだけで、その酸化による膜厚
の増減は全体の酸化膜厚から見ると充分無視できる。工
程（ｄ）では、２層目のレジスタの電極材としてポリシ
リコン１５をデポジションする。工程（ｅ）では、２層
目のレジスタの電極形成のため、レジスト１６をマスク
として２層目のポリシリコン１５をエッチングする。最
終の工程（ｆ）では、ポリシリコン酸化を施し、ＣＣＤ
レジスタ構造を完成する。
【００１０】このプロセスでは、１層目と２層目のゲー
ト酸化膜を別々に形成するものの、Ｓｉ3 Ｎ4 のエッチ
ング量と酸化量が充分微小にできるという特徴を生か
し、各々の酸化膜厚をほぼ一定にできるため、ＭＯＳ構
造のプロセスに比べ１層目のポリシリコンと２層目のポ
リシリコンゲート下のチャネル部分のポテンシャル差を
微小にできるという利点がある。このため、転送用レジ
スタの製造プロセスにおいては、ゲート電極材（ポリシ
リコン）との間に高いＲＩＥ選択比を持つＯＮＯ膜１７
を用いたＭＯＮＯＳ構造が有利である。
ト酸化膜を別々に形成するものの、Ｓｉ3 Ｎ4 のエッチ
ング量と酸化量が充分微小にできるという特徴を生か
し、各々の酸化膜厚をほぼ一定にできるため、ＭＯＳ構
造のプロセスに比べ１層目のポリシリコンと２層目のポ
リシリコンゲート下のチャネル部分のポテンシャル差を
微小にできるという利点がある。このため、転送用レジ
スタの製造プロセスにおいては、ゲート電極材（ポリシ
リコン）との間に高いＲＩＥ選択比を持つＯＮＯ膜１７
を用いたＭＯＮＯＳ構造が有利である。
【００１１】
【発明が解決しようとする課題】ところで、近年、ＣＣ
Ｄ固体撮像装置が高画素化の傾向にある。この高画素化
に対応するためには、出力部９のソースフォロワ段の周
波数特性を上げなければならない。ソースフォロワ段の
周波数特性を上げるには、出力用トランジスタの相互コ
ンダクタンスｇm を上げる必要があり、そのためゲート
酸化膜の膜厚を薄くできるＭＯＳ構造の方がＭＯＮＯＳ
構造よりも有利である。
Ｄ固体撮像装置が高画素化の傾向にある。この高画素化
に対応するためには、出力部９のソースフォロワ段の周
波数特性を上げなければならない。ソースフォロワ段の
周波数特性を上げるには、出力用トランジスタの相互コ
ンダクタンスｇm を上げる必要があり、そのためゲート
酸化膜の膜厚を薄くできるＭＯＳ構造の方がＭＯＮＯＳ
構造よりも有利である。
【００１２】また、水平ＣＣＤ５の出力部は、図１２の
等価回路に示すように、水平ＣＣＤ５からの信号電荷を
電圧変換するｐｎ接合のフローティング・ディフュージ
ョン７と、このフローティング・ディフュージョン７の
電圧変化をインピーダンス変換して信号として出力する
ソースフォロワの出力用トランジスタ１０と、フローテ
ィング・ディフュージョン７の電荷をリセットするため
のリセット用トランジスタ８とからなっている。
等価回路に示すように、水平ＣＣＤ５からの信号電荷を
電圧変換するｐｎ接合のフローティング・ディフュージ
ョン７と、このフローティング・ディフュージョン７の
電圧変化をインピーダンス変換して信号として出力する
ソースフォロワの出力用トランジスタ１０と、フローテ
ィング・ディフュージョン７の電荷をリセットするため
のリセット用トランジスタ８とからなっている。
【００１３】この出力回路において、高い電荷電圧変換
するためにはフローティング・ディフュージョン７、出
力用トランジスタ１０の入力ゲート及びリセット用トラ
ンジスタ８の寄生容量を小さく抑える必要がある。すな
わち、ソースフォロワ初段の入力ゲートを小面積で作る
必要がある。ところが、ＭＯＮＯＳ構造の場合、このよ
うな小面積のゲートでは、メモリと同様の構造のため、
図１３に示すように、ＭＯＮＯＳ構造のＳｉ3 Ｎ4 −Ｓ
ｉＯ2 界面に電荷がトラップされた影響が出易く、スレ
ッショルドレベルＶTHが変化し易いという欠点がある。
するためにはフローティング・ディフュージョン７、出
力用トランジスタ１０の入力ゲート及びリセット用トラ
ンジスタ８の寄生容量を小さく抑える必要がある。すな
わち、ソースフォロワ初段の入力ゲートを小面積で作る
必要がある。ところが、ＭＯＮＯＳ構造の場合、このよ
うな小面積のゲートでは、メモリと同様の構造のため、
図１３に示すように、ＭＯＮＯＳ構造のＳｉ3 Ｎ4 −Ｓ
ｉＯ2 界面に電荷がトラップされた影響が出易く、スレ
ッショルドレベルＶTHが変化し易いという欠点がある。
【００１４】一方、ＭＯＳ構造の場合には、Ｓｉ3 Ｎ4
−ＳｉＯ2 界面自体が存在しないため、スレッショルド
レベルＶTHの変化が起こり難く、従って、この部分では
ＭＯＳ構造の方が有利であるものの、先述したように、
１層目と２層目のゲート酸化膜の膜厚が異なることによ
り、チャネルポテンシャルが変わるため、ＣＣＤレジス
タ部では問題がある。
−ＳｉＯ2 界面自体が存在しないため、スレッショルド
レベルＶTHの変化が起こり難く、従って、この部分では
ＭＯＳ構造の方が有利であるものの、先述したように、
１層目と２層目のゲート酸化膜の膜厚が異なることによ
り、チャネルポテンシャルが変わるため、ＣＣＤレジス
タ部では問題がある。
【００１５】そこで、本発明は、ＭＯＳ構造とＭＯＮＯ
Ｓ構造の双方の利点を生かし、出力部分のトランジスタ
ではＶTHが安定な酸化膜を、かつ転送部分では膜厚の均
一な酸化膜を得ることを可能とした電荷転送装置の製造
方法を提供することを目的とする。
Ｓ構造の双方の利点を生かし、出力部分のトランジスタ
ではＶTHが安定な酸化膜を、かつ転送部分では膜厚の均
一な酸化膜を得ることを可能とした電荷転送装置の製造
方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】本発明による電荷転送装
置の製造方法は、信号電荷を転送する転送用レジスタが
ＭＯＮＯＳ構造を、該転送用レジスタによって転送され
てきた信号電荷を検出して出力信号を導出する出力用ト
ランジスタがＭＯＳ構造をとる電荷転送装置の製造方法
であって、基板上に酸化膜、窒化膜及び酸化膜の３層構
造からなる絶縁膜を形成し、続いて少なくとも転送用レ
ジスタの形成領域の絶縁膜上に電極材を積層し、かつレ
ジストをマスクとしてエッチングして第１層転送電極を
形成し、次に出力用トランジスタの形成領域の絶縁膜を
エッチング除去し、続いて熱酸化により第１層転送電極
と共に出力用トランジスタの形成領域にも酸化膜を形成
し、しかる後電極材を積層し、レジストをマスクとして
エッチングして第２層転送電極及び出力用トランジスタ
のゲート電極を形成するようにする。
置の製造方法は、信号電荷を転送する転送用レジスタが
ＭＯＮＯＳ構造を、該転送用レジスタによって転送され
てきた信号電荷を検出して出力信号を導出する出力用ト
ランジスタがＭＯＳ構造をとる電荷転送装置の製造方法
であって、基板上に酸化膜、窒化膜及び酸化膜の３層構
造からなる絶縁膜を形成し、続いて少なくとも転送用レ
ジスタの形成領域の絶縁膜上に電極材を積層し、かつレ
ジストをマスクとしてエッチングして第１層転送電極を
形成し、次に出力用トランジスタの形成領域の絶縁膜を
エッチング除去し、続いて熱酸化により第１層転送電極
と共に出力用トランジスタの形成領域にも酸化膜を形成
し、しかる後電極材を積層し、レジストをマスクとして
エッチングして第２層転送電極及び出力用トランジスタ
のゲート電極を形成するようにする。
【００１７】
【作用】
電荷転送装置において、そのゲート酸化膜構造
として、転送部分にＭＯＮＯＳ構造を、出力部分にＭＯ
Ｓ構造を用いることにより、転送部分ではＭＯＮＯＳ構
造の特質によって各ゲート層下の酸化膜の膜厚を均一に
でき、かつ出力部分のトランジスタではＭＯＳ構造の特
質によってＶ TH シフトを抑えることができる。また、出
力用トランジスタのゲート酸化膜の膜厚を、ＭＯＳ構造
によって薄く形成することにより、出力用トランジスタ
の相互コンダクタンスｇ m を上げることができるため、
ソースフォロワ段の周波数特性を上げることができる。
として、転送部分にＭＯＮＯＳ構造を、出力部分にＭＯ
Ｓ構造を用いることにより、転送部分ではＭＯＮＯＳ構
造の特質によって各ゲート層下の酸化膜の膜厚を均一に
でき、かつ出力部分のトランジスタではＭＯＳ構造の特
質によってＶ TH シフトを抑えることができる。また、出
力用トランジスタのゲート酸化膜の膜厚を、ＭＯＳ構造
によって薄く形成することにより、出力用トランジスタ
の相互コンダクタンスｇ m を上げることができるため、
ソースフォロワ段の周波数特性を上げることができる。
【００１８】特に、ＭＯＮＯＳの絶縁膜をエッチング除
去し、その後熱酸化により酸化膜を形成することで、絶
縁膜を除去する際にオーバーエッチングできるため、膜
厚制御が良く、ウエハ内の膜厚を均一に製造できるとと
もに、酸化膜-窒化膜-酸化膜中の酸化膜分だけ薄い絶縁
膜を形成できる。しかも、転送用レジスタのゲート絶縁
膜とリセット用トランジスタのゲート絶縁膜の境界を、
出力部分の不純物拡散層上に位置させ、窒化膜が転送用
レジスタ位置で途切れることのないようにすることで、
信号電荷の転送の際に窒化膜の端部に信号電荷がトラッ
プされることなく、信号電荷の転送を円滑に行える。
去し、その後熱酸化により酸化膜を形成することで、絶
縁膜を除去する際にオーバーエッチングできるため、膜
厚制御が良く、ウエハ内の膜厚を均一に製造できるとと
もに、酸化膜-窒化膜-酸化膜中の酸化膜分だけ薄い絶縁
膜を形成できる。しかも、転送用レジスタのゲート絶縁
膜とリセット用トランジスタのゲート絶縁膜の境界を、
出力部分の不純物拡散層上に位置させ、窒化膜が転送用
レジスタ位置で途切れることのないようにすることで、
信号電荷の転送の際に窒化膜の端部に信号電荷がトラッ
プされることなく、信号電荷の転送を円滑に行える。
【００１９】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図１は、本発明の一実施例を示す断面構造
図であり、ＣＣＤ固体撮像装置の水平転送部分及び出力
部分のみを示す。図において、転送用レジスタである水
平ＣＣＤ５及び水平出力ゲート６には、そのゲート絶縁
膜が窒化膜を含む多層構造の絶縁膜、すなわちＯＮＯ酸
化膜１７からなるＭＯＮＯＳ構造が採られ、出力用トラ
ンジスタ１０には、そのゲート絶縁膜が内部に電荷トラ
ップを有しない絶縁膜、すなわちＳｉＯ2 酸化膜１２か
らなるＭＯＳ構造が採られている。
に説明する。図１は、本発明の一実施例を示す断面構造
図であり、ＣＣＤ固体撮像装置の水平転送部分及び出力
部分のみを示す。図において、転送用レジスタである水
平ＣＣＤ５及び水平出力ゲート６には、そのゲート絶縁
膜が窒化膜を含む多層構造の絶縁膜、すなわちＯＮＯ酸
化膜１７からなるＭＯＮＯＳ構造が採られ、出力用トラ
ンジスタ１０には、そのゲート絶縁膜が内部に電荷トラ
ップを有しない絶縁膜、すなわちＳｉＯ2 酸化膜１２か
らなるＭＯＳ構造が採られている。
【００２０】次に、上記構造の製造プロセスにつき、図
２及び図３の工程図（その１及びその２）に従って説明
する。
２及び図３の工程図（その１及びその２）に従って説明
する。
【００２１】工程（ａ）は、イオンインプランタ等によ
り所定の不純物をドープされたシリコン基板１１上にＯ
ＮＯ酸化膜１７を形成し、さらにこのＯＮＯ酸化膜１７
上に１層目のポリシリコン (1Poly)１３をデポジション
する工程である。工程（ｂ）では、水平ＣＣＤ５の電極
形成のために、レジスト１４をマスクとして１層目のポ
リシリコン１３をエッチングする。このとき、オーバー
エッチングのため上層の薄いＳｉＯ2 層はエッチングさ
れるが、ポリシリコンとＳｉ3 Ｎ4 のＲＩＥ選択比を高
くとることにより、中間層のＳｉ3 Ｎ4 は僅かにエッチ
ングされるだけで、このエッチング量は全体の酸化膜厚
から見ると充分無視できる。
り所定の不純物をドープされたシリコン基板１１上にＯ
ＮＯ酸化膜１７を形成し、さらにこのＯＮＯ酸化膜１７
上に１層目のポリシリコン (1Poly)１３をデポジション
する工程である。工程（ｂ）では、水平ＣＣＤ５の電極
形成のために、レジスト１４をマスクとして１層目のポ
リシリコン１３をエッチングする。このとき、オーバー
エッチングのため上層の薄いＳｉＯ2 層はエッチングさ
れるが、ポリシリコンとＳｉ3 Ｎ4 のＲＩＥ選択比を高
くとることにより、中間層のＳｉ3 Ｎ4 は僅かにエッチ
ングされるだけで、このエッチング量は全体の酸化膜厚
から見ると充分無視できる。
【００２２】工程（ｃ）では、ＭＯＳ形成部分のＳｉ3
Ｎ4 −ＳｉＯ2 膜を除去するため、レジスト１９をマス
クとしてエッチングする。工程（ｄ）は、１層目と２層
目のポリシリコンゲート間を絶縁するために、１層目の
ポリシリコン１３を酸化する工程である。熱酸化によっ
てポリシリコン１３を酸化するとき、ポリシリコン１３
に覆われていない部分も酸化されてしまうが、レジスタ
形成部分はＳｉ3 Ｎ4−ＳｉＯ2 膜が残されているた
め、実際にはＳｉ3 Ｎ4 が僅かに酸化されるだけで、こ
のときの膜厚の増減量は１層目のポリシリコン１３下の
酸化膜厚から見ると充分無視できる量である。一方、Ｍ
ＯＳ形成部分は、予め酸化膜を取り除いておいたため充
分酸化され、図に示すような形状となり、ＭＯＳ構造用
のＳｉＯ2酸化膜を形成できる。
Ｎ4 −ＳｉＯ2 膜を除去するため、レジスト１９をマス
クとしてエッチングする。工程（ｄ）は、１層目と２層
目のポリシリコンゲート間を絶縁するために、１層目の
ポリシリコン１３を酸化する工程である。熱酸化によっ
てポリシリコン１３を酸化するとき、ポリシリコン１３
に覆われていない部分も酸化されてしまうが、レジスタ
形成部分はＳｉ3 Ｎ4−ＳｉＯ2 膜が残されているた
め、実際にはＳｉ3 Ｎ4 が僅かに酸化されるだけで、こ
のときの膜厚の増減量は１層目のポリシリコン１３下の
酸化膜厚から見ると充分無視できる量である。一方、Ｍ
ＯＳ形成部分は、予め酸化膜を取り除いておいたため充
分酸化され、図に示すような形状となり、ＭＯＳ構造用
のＳｉＯ2酸化膜を形成できる。
【００２３】工程（ｅ）では、２層目の電極材としてポ
リシリコン (2Poly)１５をデポジションする。工程
（ｆ）では、２層目のレジスタの電極形成及びＭＯＳゲ
ート電極形成のために、レジスト１６をマスクとして２
層目のポリシリコン１５をエッチングする。そして、最
終の工程では、図１に示すように、ポリシリコン酸化を
施し、セルフアライメントでソース・ドレイン用のイオ
ンインプランテーションを行い、ＭＯＳトランジスタ構
造を形成する。
リシリコン (2Poly)１５をデポジションする。工程
（ｆ）では、２層目のレジスタの電極形成及びＭＯＳゲ
ート電極形成のために、レジスト１６をマスクとして２
層目のポリシリコン１５をエッチングする。そして、最
終の工程では、図１に示すように、ポリシリコン酸化を
施し、セルフアライメントでソース・ドレイン用のイオ
ンインプランテーションを行い、ＭＯＳトランジスタ構
造を形成する。
【００２４】以上の製造プロセスにより、同一ＣＣＤ固
体撮像装置内の転送部分（ＣＣＤレジスタ）にＭＯＮＯ
Ｓ構造を、出力部分にＭＯＳ構造を持つＣＣＤ固体撮像
装置を実現できる。これにより、ＣＣＤレジスタ部分で
はＭＯＮＯＳ構造を用いて各ゲート層下の酸化膜の膜厚
を均一にでき、かつ出力部分のトランジスタにはＭＯＳ
構造を使用してＶTHシフトを抑えることができることに
なる。また、出力用トランジスタのゲート酸化膜の膜厚
を、ＭＯＳ構造によって薄く形成できることにより、出
力用トランジスタ１０の相互コンダクタンスｇm を上げ
ることができ、その結果ソースフォロワ段の周波数特性
を上げることができるため、高画素化に対応できること
になる。
体撮像装置内の転送部分（ＣＣＤレジスタ）にＭＯＮＯ
Ｓ構造を、出力部分にＭＯＳ構造を持つＣＣＤ固体撮像
装置を実現できる。これにより、ＣＣＤレジスタ部分で
はＭＯＮＯＳ構造を用いて各ゲート層下の酸化膜の膜厚
を均一にでき、かつ出力部分のトランジスタにはＭＯＳ
構造を使用してＶTHシフトを抑えることができることに
なる。また、出力用トランジスタのゲート酸化膜の膜厚
を、ＭＯＳ構造によって薄く形成できることにより、出
力用トランジスタ１０の相互コンダクタンスｇm を上げ
ることができ、その結果ソースフォロワ段の周波数特性
を上げることができるため、高画素化に対応できること
になる。
【００２５】図４は、本発明の他の実施例を示す断面構
造図である。本実施例においては、ＣＣＤ固体撮像装置
のゲート酸化膜構造として、図９における読出しゲート
２、垂直ＣＣＤ３、水平ＣＣＤ５及び水平出力ゲート
（ＨＯＧ）６にはＭＯＮＯＳ構造を使用し、かつリセッ
ト用トランジスタ８及び出力部９にはＭＯＳ構造を使用
し、さらにＯＮＯ酸化膜１７とＳｉＯ2 酸化膜１２の境
界をフローティング・ディフュージョン７内に設けた構
成となっている。
造図である。本実施例においては、ＣＣＤ固体撮像装置
のゲート酸化膜構造として、図９における読出しゲート
２、垂直ＣＣＤ３、水平ＣＣＤ５及び水平出力ゲート
（ＨＯＧ）６にはＭＯＮＯＳ構造を使用し、かつリセッ
ト用トランジスタ８及び出力部９にはＭＯＳ構造を使用
し、さらにＯＮＯ酸化膜１７とＳｉＯ2 酸化膜１２の境
界をフローティング・ディフュージョン７内に設けた構
成となっている。
【００２６】次に、本構造の製造プロセスにつき、図５
及び図６の工程図（その１及びその２）に従って説明す
る。なお、基本的な製造プロセスは先の実施例の場合と
同じであり、説明の簡略化のため、相違する部分につい
てのみ説明する。
及び図６の工程図（その１及びその２）に従って説明す
る。なお、基本的な製造プロセスは先の実施例の場合と
同じであり、説明の簡略化のため、相違する部分につい
てのみ説明する。
【００２７】工程（ｃ）では、Ｓｉ3 Ｎ4 −ＳｉＯ2 膜
を除去すべくエッチングが行われることになるが、この
ときエッチングする境界が、フローティング・ディフュ
ージョン（ＦＤ）形成部（図４を参照）内に設定する。
また、工程（ｆ）では、２層目のレジスタの電極形成及
びリセット用トランジスタ８のＭＯＳゲート電極形成の
ために、レジスト１６をマスクとして２層目のポリシリ
コン１５をエッチングする。
を除去すべくエッチングが行われることになるが、この
ときエッチングする境界が、フローティング・ディフュ
ージョン（ＦＤ）形成部（図４を参照）内に設定する。
また、工程（ｆ）では、２層目のレジスタの電極形成及
びリセット用トランジスタ８のＭＯＳゲート電極形成の
ために、レジスト１６をマスクとして２層目のポリシリ
コン１５をエッチングする。
【００２８】工程（ｇ）では、２層目のポリシリコン１
５に酸化を施すことにより、例えば６０ｎｍ程度のＳｉ
Ｏ2 酸化膜を得ることができる。工程（ｈ）では、フロ
ーティング・ディフュージョン７の高濃度領域とリセッ
ト用トランジスタ８のドレイン（ＲＤ）部を形成するた
めに、レジスト２０をマスクとし、また一部はセルフア
ライメントで不純物をイオンインプランテーションす
る。そして、最終の工程では、図４に示すように、フロ
ーティング・ディフュージョン７及びリセット用トラン
ジスタ８のドレイン（ＲＤ）部にコンタクトホール２１
ａ，２１ｂを穿設し、Ａl 電極２２ａ，２２ｂをパター
ニングして本構造を形成する。
５に酸化を施すことにより、例えば６０ｎｍ程度のＳｉ
Ｏ2 酸化膜を得ることができる。工程（ｈ）では、フロ
ーティング・ディフュージョン７の高濃度領域とリセッ
ト用トランジスタ８のドレイン（ＲＤ）部を形成するた
めに、レジスト２０をマスクとし、また一部はセルフア
ライメントで不純物をイオンインプランテーションす
る。そして、最終の工程では、図４に示すように、フロ
ーティング・ディフュージョン７及びリセット用トラン
ジスタ８のドレイン（ＲＤ）部にコンタクトホール２１
ａ，２１ｂを穿設し、Ａl 電極２２ａ，２２ｂをパター
ニングして本構造を形成する。
【００２９】上記構造を採ることにより、リセット用ト
ランジスタ８のゲート構造がＭＯＳ構造のため、リセッ
ト用トランジスタ８のスレッショルドレベルＶTHがＭＯ
ＮＯＳ構造のものに比べ安定している。このため、リセ
ットパルス振幅が小さくて済み、消費電力を少なくでき
る。このことを、図７に基づいて説明する。
ランジスタ８のゲート構造がＭＯＳ構造のため、リセッ
ト用トランジスタ８のスレッショルドレベルＶTHがＭＯ
ＮＯＳ構造のものに比べ安定している。このため、リセ
ットパルス振幅が小さくて済み、消費電力を少なくでき
る。このことを、図７に基づいて説明する。
【００３０】図７において、（Ａ）にＭＯＮＯＳ構造に
必要なリセット振幅を、（Ｂ）にＭＯＳ構造に必要なリ
セット振幅をそれぞれ示す。図７（Ａ）において、リセ
ット振幅１は本来リセットするのに必要な最小振幅２の
他に、不純物ドーズ量のばらつきやリセットパルス用ド
ライバの電源ばらつきの吸収のためのマージン３や、Ｖ
THシフトのばらつきの吸収のためのマージン４からなっ
ている。
必要なリセット振幅を、（Ｂ）にＭＯＳ構造に必要なリ
セット振幅をそれぞれ示す。図７（Ａ）において、リセ
ット振幅１は本来リセットするのに必要な最小振幅２の
他に、不純物ドーズ量のばらつきやリセットパルス用ド
ライバの電源ばらつきの吸収のためのマージン３や、Ｖ
THシフトのばらつきの吸収のためのマージン４からなっ
ている。
【００３１】例えば、（リセットパルス振幅１）＝９Ｖ
のうち、（ＶTHシフトのばらつきの吸収のためのマージ
ン４）＝２Ｖとすると、ＶTHシフトの起こりにくいＭＯ
Ｓ構造の場合、図７（Ｂ）に示すように、ＶTHシフトの
ばらつきの吸収のためのマージン４が必要ないため、
（リセットパルス振幅１）＝７Ｖで良いことになる。消
費電力はパルス振幅の２乗に比例するため、ＭＯＮＯＳ
構造に比較してＭＯＳ構造の場合の消費電力は、（７×
７／９／９）＝０．６、つまり６０％で済むことにな
る。
のうち、（ＶTHシフトのばらつきの吸収のためのマージ
ン４）＝２Ｖとすると、ＶTHシフトの起こりにくいＭＯ
Ｓ構造の場合、図７（Ｂ）に示すように、ＶTHシフトの
ばらつきの吸収のためのマージン４が必要ないため、
（リセットパルス振幅１）＝７Ｖで良いことになる。消
費電力はパルス振幅の２乗に比例するため、ＭＯＮＯＳ
構造に比較してＭＯＳ構造の場合の消費電力は、（７×
７／９／９）＝０．６、つまり６０％で済むことにな
る。
【００３２】またこのとき、ＳｉＯ2 酸化膜１２とＯＮ
Ｏ酸化膜１７の境界をフローティング・ディフュージョ
ン７内にしているため、膜質の差による問題が発生しな
い。フローティング・ディフュージョン７以外、例えば
水平出力ゲート（ＨＯＧ）６やリセット用トランジスタ
８内に設けた場合には、たとえＳｉＯ2 酸化膜１２とＯ
ＮＯ酸化膜１７の電気的膜厚を同一にしたとしても、図
８に示すように、ＯＮＯ酸化膜１７の境界に電子がトラ
ップされ易いため、その境界部でチャネルポテンシャル
が変化し、電荷の転送が阻害されることになる。
Ｏ酸化膜１７の境界をフローティング・ディフュージョ
ン７内にしているため、膜質の差による問題が発生しな
い。フローティング・ディフュージョン７以外、例えば
水平出力ゲート（ＨＯＧ）６やリセット用トランジスタ
８内に設けた場合には、たとえＳｉＯ2 酸化膜１２とＯ
ＮＯ酸化膜１７の電気的膜厚を同一にしたとしても、図
８に示すように、ＯＮＯ酸化膜１７の境界に電子がトラ
ップされ易いため、その境界部でチャネルポテンシャル
が変化し、電荷の転送が阻害されることになる。
【００３３】
【発明の効果】以上説明したように、本発明によれば、
電荷転送装置において、そのゲート酸化膜構造として、
転送部分にＭＯＮＯＳ構造を、出力部分にＭＯＳ構造を
それぞれ用いた構成としたので、転送部分ではＭＯＮＯ
Ｓ構造の特質によって各ゲート層下の酸化膜の膜厚を均
一にでき、かつ出力部分のトランジスタではＭＯＳ構造
の特質によってＶTHシフトを抑えることができることに
なる。
電荷転送装置において、そのゲート酸化膜構造として、
転送部分にＭＯＮＯＳ構造を、出力部分にＭＯＳ構造を
それぞれ用いた構成としたので、転送部分ではＭＯＮＯ
Ｓ構造の特質によって各ゲート層下の酸化膜の膜厚を均
一にでき、かつ出力部分のトランジスタではＭＯＳ構造
の特質によってＶTHシフトを抑えることができることに
なる。
【００３４】また、出力用トランジスタのゲート酸化膜
の膜厚を、ＭＯＳ構造によって薄く形成したことによ
り、出力用トランジスタの相互コンダクタンスｇm を上
げることができるため、ソースフォロワ段の周波数特性
を上げることができ、よって固体撮像装置の高画素化に
対応できることになる。
の膜厚を、ＭＯＳ構造によって薄く形成したことによ
り、出力用トランジスタの相互コンダクタンスｇm を上
げることができるため、ソースフォロワ段の周波数特性
を上げることができ、よって固体撮像装置の高画素化に
対応できることになる。
【００３５】さらには、リセット用トランジスタのゲー
ト構造をもＭＯＳ構造としたことにより、リセット用ト
ランジスタのＶTHがＭＯＮＯＳ構造のものに比べ安定し
ているため、リセットパルス振幅が小さくて済み、消費
電力を少なくできるという効果も得られる。
ト構造をもＭＯＳ構造としたことにより、リセット用ト
ランジスタのＶTHがＭＯＮＯＳ構造のものに比べ安定し
ているため、リセットパルス振幅が小さくて済み、消費
電力を少なくできるという効果も得られる。
【００３６】特に、ＭＯＮＯＳの絶縁膜をエッチング除
去し、その後熱酸化により酸化膜を形成するようにした
ことにより、絶縁膜を除去する際にオーバーエッチング
できるため、膜厚制御が良く、ウエハ内の膜厚を均一に
製造できるとともに、酸化膜‐窒化膜‐酸化膜中の酸化
膜分だけ薄い絶縁膜を形成できることにもなる。
去し、その後熱酸化により酸化膜を形成するようにした
ことにより、絶縁膜を除去する際にオーバーエッチング
できるため、膜厚制御が良く、ウエハ内の膜厚を均一に
製造できるとともに、酸化膜‐窒化膜‐酸化膜中の酸化
膜分だけ薄い絶縁膜を形成できることにもなる。
【００３７】しかも、転送用レジスタのゲート絶縁膜と
リセット用トランジスタのゲート絶縁膜の境界を、出力
部分の不純物拡散層（フローティングディフュージョ
ン）上に位置させ、窒化膜が転送用レジスタ内で途切れ
ることのないようにしたので、信号電荷の転送の際に窒
化膜の端部に信号電荷がトラップされることなく、信号
電荷の転送を円滑に行うことができることになる。
リセット用トランジスタのゲート絶縁膜の境界を、出力
部分の不純物拡散層（フローティングディフュージョ
ン）上に位置させ、窒化膜が転送用レジスタ内で途切れ
ることのないようにしたので、信号電荷の転送の際に窒
化膜の端部に信号電荷がトラップされることなく、信号
電荷の転送を円滑に行うことができることになる。
【図１】本発明の一実施例を示す断面構造図である。
【図２】本発明の一実施例の製造プロセスを示す工程図
（その１）である。
（その１）である。
【図３】本発明の一実施例の製造プロセスを示す工程図
（その２）である。
（その２）である。
【図４】本発明の他の実施例を示す断面構造図である。
【図５】本発明の他の実施例の製造プロセスを示す工程
図（その１）である。
図（その１）である。
【図６】本発明の他の実施例の製造プロセスを示す工程
図（その２）である。
図（その２）である。
【図７】リセットパルス振幅の関係を示す図である。
【図８】水平出力ゲート（ＨＯＧ）部分のチャネルポテ
ンシャル図である。
ンシャル図である。
【図９】インターライン転送方式のＣＣＤ固体撮像装置
の一例を示す構成図である。
の一例を示す構成図である。
【図１０】ＭＯＳ構造の製造プロセスの一例を示す工程
図である。
図である。
【図１１】ＭＯＮＯＳ構造の製造プロセスの一例を示す
工程図である。
工程図である。
【図１２】出力部の等価回路図である。
【図１３】ＭＯＮＯＳ構造での電荷のトラップを示す図
である。
である。
１ フォトセンサ ３ 垂直ＣＣＤ ５ 水平ＣＣＤ ７ フローティング・ディフュージョン ８ リセット用トランジスタ １０ 出力用トランジスタ １１ シリコン基板 １２ ＳｉＯ2 酸化膜 １７ ＯＮＯ酸化膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 神戸 秀夫 東京都品川区北品川６丁目７番35号 ソ ニー株式会社内 (72)発明者 阿部 秀司 東京都品川区北品川６丁目７番35号 ソ ニー株式会社内 (72)発明者 根岸 三千雄 東京都品川区北品川６丁目７番35号 ソ ニー株式会社内 (72)発明者 山岸 万千雄 東京都品川区北品川６丁目７番35号 ソ ニー株式会社内 (56)参考文献 特開 平２−220450（ＪＰ，Ａ) 特開 平１−185970（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/14 - 27/148 H01L 29/762
Claims (1)
- 【請求項１】 信号電荷を転送する転送用レジスタがＭ
ＯＮＯＳ構造を、該転送用レジスタによって転送されて
きた信号電荷を検出して出力信号を導出する出力用トラ
ンジスタがＭＯＳ構造をとる電荷転送装置の製造方法で
あって、 基板上に酸化膜、窒化膜及び酸化膜の３層構造からなる
絶縁膜を形成し、 続いて少なくとも前記転送用レジスタの形成領域の前記
絶縁膜上に電極材を積層し、かつレジストをマスクとし
てエッチングして第１層転送電極を形成し、 次に前記出力用トランジスタの形成領域の前記絶縁膜を
エッチング除去し、 続いて熱酸化により前記第１層転送電極と共に前記出力
用トランジスタの形成領域にも酸化膜を形成し、 しかる後電極材を積層し、レジストをマスクとしてエッ
チングして第２層転送電極及び前記出力用トランジスタ
のゲート電極を形成することを特徴とする電荷転送装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03440692A JP3218665B2 (ja) | 1992-01-23 | 1992-01-23 | 電荷転送装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03440692A JP3218665B2 (ja) | 1992-01-23 | 1992-01-23 | 電荷転送装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001077733A Division JP3570385B2 (ja) | 2001-03-19 | 2001-03-19 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05206438A JPH05206438A (ja) | 1993-08-13 |
| JP3218665B2 true JP3218665B2 (ja) | 2001-10-15 |
Family
ID=12413310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03440692A Expired - Lifetime JP3218665B2 (ja) | 1992-01-23 | 1992-01-23 | 電荷転送装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3218665B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3214432B2 (ja) | 1998-02-04 | 2001-10-02 | 日本電気株式会社 | 固体撮像装置の製造方法 |
| JP2000068492A (ja) * | 1998-08-25 | 2000-03-03 | Nec Corp | 固体撮像装置及びその製造方法 |
| JP2000307099A (ja) * | 1999-04-20 | 2000-11-02 | Nec Corp | 電荷転送装置およびその製造方法 |
| JP2004007833A (ja) * | 2003-08-28 | 2004-01-08 | Nikon Corp | 固体撮像装置 |
-
1992
- 1992-01-23 JP JP03440692A patent/JP3218665B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05206438A (ja) | 1993-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7687832B2 (en) | Method of fabricating a storage gate pixel design | |
| US8143626B2 (en) | CMOS image sensor having double gate insulator therein | |
| JP4224036B2 (ja) | フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法 | |
| US6774453B2 (en) | Semiconductor device, image pickup device using the same, and photoelectric conversion device | |
| JPH1070263A (ja) | 固体撮像素子 | |
| JP3142327B2 (ja) | 固体撮像装置及びその製造方法 | |
| US6617174B2 (en) | Fieldless CMOS image sensor | |
| KR20040086200A (ko) | 고체촬상소자 및 그 제조방법 | |
| JPH11274462A (ja) | 固体撮像装置 | |
| JPH08250697A (ja) | 増幅型光電変換素子及びそれを用いた増幅型固体撮像装置 | |
| KR20100100615A (ko) | 고체 촬상 장치와 그 제조 방법, 및 촬상 장치 | |
| JP2866328B2 (ja) | 固体撮像素子 | |
| JP3536832B2 (ja) | 固体撮像装置およびその製造方法 | |
| JP3218665B2 (ja) | 電荷転送装置の製造方法 | |
| JP3189327B2 (ja) | 電荷検出装置 | |
| JP2964571B2 (ja) | 固体撮像素子 | |
| JP3570385B2 (ja) | 固体撮像装置 | |
| JP2919697B2 (ja) | 固体撮像素子の製造方法 | |
| JP2877382B2 (ja) | 固体撮像装置 | |
| JP3176300B2 (ja) | 固体撮像装置及びその製造方法 | |
| JP2784111B2 (ja) | 固体撮像素子の製造方法 | |
| JPH06275809A (ja) | 固体撮像素子 | |
| JPH1197666A (ja) | 固体撮像装置およびその製造方法 | |
| JPH05145056A (ja) | 固体撮像素子 | |
| JP2002190587A (ja) | 固体撮像装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080810 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090810 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 11 |