JP2000307099A - 電荷転送装置およびその製造方法 - Google Patents
電荷転送装置およびその製造方法Info
- Publication number
- JP2000307099A JP2000307099A JP11111719A JP11171999A JP2000307099A JP 2000307099 A JP2000307099 A JP 2000307099A JP 11111719 A JP11111719 A JP 11111719A JP 11171999 A JP11171999 A JP 11171999A JP 2000307099 A JP2000307099 A JP 2000307099A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- charge transfer
- film
- charge
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 70
- 238000009792 diffusion process Methods 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims abstract description 30
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 61
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 18
- 229920005591 polysilicon Polymers 0.000 claims description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 238000001514 detection method Methods 0.000 abstract description 69
- 230000035945 sensitivity Effects 0.000 abstract description 15
- 238000006243 chemical reaction Methods 0.000 abstract description 7
- 230000003071 parasitic effect Effects 0.000 abstract description 6
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 230000003247 decreasing effect Effects 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 76
- 238000001444 catalytic combustion detection Methods 0.000 description 41
- 230000008569 process Effects 0.000 description 20
- 239000012535 impurity Substances 0.000 description 19
- 230000004888 barrier function Effects 0.000 description 18
- 238000003860 storage Methods 0.000 description 17
- 238000003384 imaging method Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 230000008859 change Effects 0.000 description 9
- 238000005530 etching Methods 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 8
- 238000000059 patterning Methods 0.000 description 7
- 239000000758 substrate Substances 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 230000009467 reduction Effects 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- -1 boron ions Chemical class 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 101100115215 Caenorhabditis elegans cul-2 gene Proteins 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
- H01L27/14843—Interline transfer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Nanotechnology (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】 （修正有）
【課題】製造中デバイスが帯電した場合、ゲート絶縁膜
を構成するＯＮＯ膜中に電荷がトラップされ、出力電極
やリセット電極のしきい値の変動が生じることなく、浮
遊拡散層からなる検出容量が低減し、検出感度が向上す
る固体撮像装置を提供する。 【解決手段】電荷転送装置の出力電極１１とリセット電
極１２のゲート絶縁膜１７をＳｉＯ２膜１９−１〜４で
形成する。製造中に装置が帯電した場合でも前記両電極
のゲート絶縁膜への電荷注入を防止できるため、両電極
のしきい値の変動やばらつきが抑制され、均一な特性を
もつ装置である。さらにこの部分のＳｉＯ２膜を厚くす
ることで、浮遊拡散層からなる容量と出力電極、または
浮遊拡散層からなる容量とリセット電極の寄生容量を低
減する。浮遊拡散層からなる検出容量が低減されるの
で、電荷転送装置の信号電荷検出部の電荷電圧変換効
率、検出感度が向上する。
を構成するＯＮＯ膜中に電荷がトラップされ、出力電極
やリセット電極のしきい値の変動が生じることなく、浮
遊拡散層からなる検出容量が低減し、検出感度が向上す
る固体撮像装置を提供する。 【解決手段】電荷転送装置の出力電極１１とリセット電
極１２のゲート絶縁膜１７をＳｉＯ２膜１９−１〜４で
形成する。製造中に装置が帯電した場合でも前記両電極
のゲート絶縁膜への電荷注入を防止できるため、両電極
のしきい値の変動やばらつきが抑制され、均一な特性を
もつ装置である。さらにこの部分のＳｉＯ２膜を厚くす
ることで、浮遊拡散層からなる容量と出力電極、または
浮遊拡散層からなる容量とリセット電極の寄生容量を低
減する。浮遊拡散層からなる検出容量が低減されるの
で、電荷転送装置の信号電荷検出部の電荷電圧変換効
率、検出感度が向上する。
Description
【０００１】
【発明の属する技術分野】本発明は電荷転送装置に係わ
り、特に信号電荷検出部の検出容量を低減し、検出感度
の向上改良を図った電荷転送装置に関する。さらに、出
力電極とリセット電極のしきい値のばらつきを抑制し、
安定した特性を有する信号電荷検出部を提供する。
り、特に信号電荷検出部の検出容量を低減し、検出感度
の向上改良を図った電荷転送装置に関する。さらに、出
力電極とリセット電極のしきい値のばらつきを抑制し、
安定した特性を有する信号電荷検出部を提供する。
【０００２】
【従来の技術】入射光や電気信号等の情報を電荷の形で
蓄積、転送し、これを電圧信号として取り出す電荷転送
装置は、固体撮像装置等の用途に広く使われる。固体撮
像装置は、光を電気信号（信号電荷）に変換する光電変
換部、変換された信号電荷を転送する電荷転送部、およ
び電荷転送部により転送された信号電荷を検出する信号
電荷検出部（信号出力部）からなり、電荷転送部として
電荷結合素子（Charge Coupled Device :ＣＣＤと略
記）が用いられている。信号電荷を検出するには、一般
にフローティングディフュージョン型の信号電荷検出器
が使用されている。
蓄積、転送し、これを電圧信号として取り出す電荷転送
装置は、固体撮像装置等の用途に広く使われる。固体撮
像装置は、光を電気信号（信号電荷）に変換する光電変
換部、変換された信号電荷を転送する電荷転送部、およ
び電荷転送部により転送された信号電荷を検出する信号
電荷検出部（信号出力部）からなり、電荷転送部として
電荷結合素子（Charge Coupled Device :ＣＣＤと略
記）が用いられている。信号電荷を検出するには、一般
にフローティングディフュージョン型の信号電荷検出器
が使用されている。
【０００３】図１３は、インターライン転送方式のＣＣ
Ｄ型固体撮像装置の平面構成図である。この撮像装置
は、撮像領域１、水平ＣＣＤ２、出力アンプ３からな
る。撮像領域１には、光を信号電荷に光電変換し、信号
電荷を蓄積するフォトダイオード（光電変換素子）４が
２次元マトリックス状に複数個配置されている。さら
に、各フォトダイオード列の隣には垂直方向に信号電荷
を転送する垂直ＣＣＤ５が設けられている。フォトダイ
オード４と垂直ＣＣＤ５との間には、各フォトダイオー
ド４から垂直ＣＣＤ５に信号電荷を読み出す読み出し部
６が設けられている。撮像領域１内の上記以外の部分は
素子分離領域７である。
Ｄ型固体撮像装置の平面構成図である。この撮像装置
は、撮像領域１、水平ＣＣＤ２、出力アンプ３からな
る。撮像領域１には、光を信号電荷に光電変換し、信号
電荷を蓄積するフォトダイオード（光電変換素子）４が
２次元マトリックス状に複数個配置されている。さら
に、各フォトダイオード列の隣には垂直方向に信号電荷
を転送する垂直ＣＣＤ５が設けられている。フォトダイ
オード４と垂直ＣＣＤ５との間には、各フォトダイオー
ド４から垂直ＣＣＤ５に信号電荷を読み出す読み出し部
６が設けられている。撮像領域１内の上記以外の部分は
素子分離領域７である。
【０００４】次に、この撮像装置の動作を説明する。一
定時間フォトダイオード４で光電変換され蓄積された信
号電荷は、読み出し部６を通って垂直ＣＣＤ５に読み出
される。垂直ＣＣＤ５に読み出された信号電荷は、１列
づつ水平ＣＣＤ２に向かって垂直方向に転送される。水
平ＣＣＤ２まで転送された信号電荷は、水平ＣＣＤ２を
水平方向に転送され、出力アンプ３で出力電圧として検
出される。
定時間フォトダイオード４で光電変換され蓄積された信
号電荷は、読み出し部６を通って垂直ＣＣＤ５に読み出
される。垂直ＣＣＤ５に読み出された信号電荷は、１列
づつ水平ＣＣＤ２に向かって垂直方向に転送される。水
平ＣＣＤ２まで転送された信号電荷は、水平ＣＣＤ２を
水平方向に転送され、出力アンプ３で出力電圧として検
出される。
【０００５】図１４は、出力アンプ３周辺の平面構造で
あり、図１３の信号電荷検出部Ａの拡大図である。水平
ＣＣＤ２の転送チャネル上には、電荷転送電極１０が設
けられている。水平ＣＣＤ２の最終端と浮遊拡散層８の
間には、出力電極（Output Gate :ＯＧ）１１が設けら
れている。また、浮遊拡散層８とリセットドレイン９の
間には、リセット電極（φＲ）１２が設けられている。
浮遊拡散層８にはコンタクトがとられ、Ｎ+層引き出し
配線１３が形成されている。
あり、図１３の信号電荷検出部Ａの拡大図である。水平
ＣＣＤ２の転送チャネル上には、電荷転送電極１０が設
けられている。水平ＣＣＤ２の最終端と浮遊拡散層８の
間には、出力電極（Output Gate :ＯＧ）１１が設けら
れている。また、浮遊拡散層８とリセットドレイン９の
間には、リセット電極（φＲ）１２が設けられている。
浮遊拡散層８にはコンタクトがとられ、Ｎ+層引き出し
配線１３が形成されている。
【０００６】図１５は、従来の電荷転送装置における信
号電荷検出部Ａ周辺の断面構造である。この断面は、水
平ＣＣＤ２から浮遊拡散層８、リセットドレイン９へか
けての、電荷転送方向の断面模式図であり、図１４のＸ
−Ｘ’断面である。水平ＣＣＤ２は、Ｎ型基板１４上の
Ｐ型ウェル１５に形成された電荷転送チャネルとなるＮ
型埋め込みチャネル１６上に形成されており、ゲート絶
縁膜１７を介して形成されたポリシリコン膜等からなる
電荷転送電極１０−１、１０−２、１０−３、１０−４
を有している。ゲート絶縁膜１７は、窒化シリコン膜
（Ｓｉ３Ｎ４）１８の両面に酸化シリコン膜（ＳｉＯ
２）１９−１、１９−２を形成した多層膜（ＯＮＯ膜）
から構成されている。
号電荷検出部Ａ周辺の断面構造である。この断面は、水
平ＣＣＤ２から浮遊拡散層８、リセットドレイン９へか
けての、電荷転送方向の断面模式図であり、図１４のＸ
−Ｘ’断面である。水平ＣＣＤ２は、Ｎ型基板１４上の
Ｐ型ウェル１５に形成された電荷転送チャネルとなるＮ
型埋め込みチャネル１６上に形成されており、ゲート絶
縁膜１７を介して形成されたポリシリコン膜等からなる
電荷転送電極１０−１、１０−２、１０−３、１０−４
を有している。ゲート絶縁膜１７は、窒化シリコン膜
（Ｓｉ３Ｎ４）１８の両面に酸化シリコン膜（ＳｉＯ
２）１９−１、１９−２を形成した多層膜（ＯＮＯ膜）
から構成されている。
【０００７】水平ＣＣＤ２のチャネル領域は、第１の水
平電荷転送電極１０−１、１０−３と第２の水平電荷転
送電極１０−２、１０−４とで被われている。一般にこ
れらの電極は２層のポリシリコン膜にて構成されてお
り、第１の水平電荷転送電極であるストレージ電極１０
−１、１０−３と第２の水平電荷転送電極であるバリア
電極１０−２、１０−４が交互に形成されている。スト
レージ電極１０−１と、バリア電極１０−２とは同一の
パルス信号が印加され、ストレージ電極１０−３と、バ
リア電極１０−４とは同一のパルス信号が印加される。
バリア電極下のＮ型不純物層２０は、ストレージ電極下
のＮ型不純物層１６よりも濃度が低くなっているため、
ストレージ電極とバリア電極に同一のパルス信号が印加
されてもチャネル領域では電位ポテンシャルに差が生じ
る。これによって電荷の転送に方向性を持たせている。
平電荷転送電極１０−１、１０−３と第２の水平電荷転
送電極１０−２、１０−４とで被われている。一般にこ
れらの電極は２層のポリシリコン膜にて構成されてお
り、第１の水平電荷転送電極であるストレージ電極１０
−１、１０−３と第２の水平電荷転送電極であるバリア
電極１０−２、１０−４が交互に形成されている。スト
レージ電極１０−１と、バリア電極１０−２とは同一の
パルス信号が印加され、ストレージ電極１０−３と、バ
リア電極１０−４とは同一のパルス信号が印加される。
バリア電極下のＮ型不純物層２０は、ストレージ電極下
のＮ型不純物層１６よりも濃度が低くなっているため、
ストレージ電極とバリア電極に同一のパルス信号が印加
されてもチャネル領域では電位ポテンシャルに差が生じ
る。これによって電荷の転送に方向性を持たせている。
【０００８】水平ＣＣＤの最終端には、出力電極（Outp
ut Gate :ＯＧ）１１を介して浮遊拡散層８からなる検
出容量２１が形成されている。ＣＣＤの転送チャネルを
転送されてきた信号電荷は、最終の水平電荷転送電極１
０−１下、出力ゲート１１下を通って浮遊拡散層８の電
位を変動させる。この電位変化は、Ｎ+層引き出し配線
１３を通して出力アンプ３へと伝達され、信号電位の変
化として検出される。検出容量２１に蓄積された信号電
荷を取り出すために、高濃度Ｎ型不純物層２２が形成さ
れている。Ｎ+層引き出し配線１３のコンタクトは高濃
度Ｎ型不純物層２２からとられている。信号電荷検出
後、リセット電極（φＲ）１２にプラス電位を与え、リ
セットドレイン９に信号電荷を排出して、検出容量２１
の電位をリセットする。
ut Gate :ＯＧ）１１を介して浮遊拡散層８からなる検
出容量２１が形成されている。ＣＣＤの転送チャネルを
転送されてきた信号電荷は、最終の水平電荷転送電極１
０−１下、出力ゲート１１下を通って浮遊拡散層８の電
位を変動させる。この電位変化は、Ｎ+層引き出し配線
１３を通して出力アンプ３へと伝達され、信号電位の変
化として検出される。検出容量２１に蓄積された信号電
荷を取り出すために、高濃度Ｎ型不純物層２２が形成さ
れている。Ｎ+層引き出し配線１３のコンタクトは高濃
度Ｎ型不純物層２２からとられている。信号電荷検出
後、リセット電極（φＲ）１２にプラス電位を与え、リ
セットドレイン９に信号電荷を排出して、検出容量２１
の電位をリセットする。
【０００９】なお、２次元ＣＣＤイメージセンサの場合
は、図示しない他の領域に、フォトダイオードや垂直Ｃ
ＣＤが形成されて、固体撮像装置を形づくっている。
は、図示しない他の領域に、フォトダイオードや垂直Ｃ
ＣＤが形成されて、固体撮像装置を形づくっている。
【００１０】図１６乃至図２１に、従来の水平ＣＣＤ２
と信号電荷検出部Ａの製造方法の工程図を示す。図１６
乃至図２１は図１５と同じ断面の工程図で、右側が水平
ＣＣＤ２で、左側が信号電荷検出部Ａである。
と信号電荷検出部Ａの製造方法の工程図を示す。図１６
乃至図２１は図１５と同じ断面の工程図で、右側が水平
ＣＣＤ２で、左側が信号電荷検出部Ａである。
【００１１】図１６において、Ｎ型基板１４上にＰ型ウ
ェル１５を形成し、水平ＣＣＤ２、信号電荷検出部Ａお
よび図示しない垂直ＣＣＤとなるべき部分にはＮ型埋め
込みチャネル１６を形成する。次に、Ｎ型埋め込みチャ
ネル１６上に、ゲート絶縁膜１７を形成する。ゲート絶
縁膜１７は第１の酸化シリコン膜（ＳｉＯ２）１９−
１、窒化シリコン膜（Ｓｉ３Ｎ４）１８、第２の酸化シ
リコン膜（ＳｉＯ２）１９−２からなる、ＯＮＯ膜であ
る。このゲート絶縁膜１７を介して、ポリシリコン膜を
形成したのち、フォトリソグラフィ法によりパターニン
グおよびエッチングを行ない、ストレージ電極１０−
１、１０−３を形成する。
ェル１５を形成し、水平ＣＣＤ２、信号電荷検出部Ａお
よび図示しない垂直ＣＣＤとなるべき部分にはＮ型埋め
込みチャネル１６を形成する。次に、Ｎ型埋め込みチャ
ネル１６上に、ゲート絶縁膜１７を形成する。ゲート絶
縁膜１７は第１の酸化シリコン膜（ＳｉＯ２）１９−
１、窒化シリコン膜（Ｓｉ３Ｎ４）１８、第２の酸化シ
リコン膜（ＳｉＯ２）１９−２からなる、ＯＮＯ膜であ
る。このゲート絶縁膜１７を介して、ポリシリコン膜を
形成したのち、フォトリソグラフィ法によりパターニン
グおよびエッチングを行ない、ストレージ電極１０−
１、１０−３を形成する。
【００１２】次に、図１７において、いったんストレー
ジ電極１０−１、１０−３以外の部分の、ＯＮＯ膜の上
層の酸化シリコン膜１９−２をエッチング後、熱酸化に
より再び酸化シリコン膜１９−２を形成することによ
り、ストレージ電極１０−１、１０−３の上部および側
面に酸化シリコン膜を形成する。
ジ電極１０−１、１０−３以外の部分の、ＯＮＯ膜の上
層の酸化シリコン膜１９−２をエッチング後、熱酸化に
より再び酸化シリコン膜１９−２を形成することによ
り、ストレージ電極１０−１、１０−３の上部および側
面に酸化シリコン膜を形成する。
【００１３】このとき、水平転送電極下のゲート絶縁膜
１７を一層の酸化シリコン膜で形成すると、ストレージ
電極下の酸化シリコン膜厚は変化しないが、バリア電極
の形成予定領域の酸化シリコン膜が露出しており、両者
の厚さに差が生じる可能性がある。しかし、ここでは酸
化シリコン膜１９−２下に窒化シリコン膜１８を形成す
ることにより、バリア電極の形成予定領域の酸化シリコ
ン膜厚の増加を抑えている。この結果、ストレージ電極
下とバリア電極下の酸化シリコン膜厚差が問題になるこ
とはない。
１７を一層の酸化シリコン膜で形成すると、ストレージ
電極下の酸化シリコン膜厚は変化しないが、バリア電極
の形成予定領域の酸化シリコン膜が露出しており、両者
の厚さに差が生じる可能性がある。しかし、ここでは酸
化シリコン膜１９−２下に窒化シリコン膜１８を形成す
ることにより、バリア電極の形成予定領域の酸化シリコ
ン膜厚の増加を抑えている。この結果、ストレージ電極
下とバリア電極下の酸化シリコン膜厚差が問題になるこ
とはない。
【００１４】図１８において、最終の水平電荷転送電極
１０−１を境にして、出力電極１１、浮遊拡散層８、リ
セット電極１２が形成される部分に、フォトレジスト２
３をパターニング形成する。その後、水平電荷転送電極
１０−１、１０−３に関して自己整合的にボロンイオン
注入をおこなうことにより、バリア電極が形成される予
定の領域のＮ型埋め込みチャネル２０の濃度を低くす
る。
１０−１を境にして、出力電極１１、浮遊拡散層８、リ
セット電極１２が形成される部分に、フォトレジスト２
３をパターニング形成する。その後、水平電荷転送電極
１０−１、１０−３に関して自己整合的にボロンイオン
注入をおこなうことにより、バリア電極が形成される予
定の領域のＮ型埋め込みチャネル２０の濃度を低くす
る。
【００１５】図１９において、フォトレジスト膜２３を
除去する。
除去する。
【００１６】図２０において、第２層目のポリシリコン
膜を形成したのち、フォトリソグラフィ法によりパター
ニングおよびエッチングを行ない、バリア電極１０−
２、１０−４、出力電極１１、リセット電極１２を形成
する。
膜を形成したのち、フォトリソグラフィ法によりパター
ニングおよびエッチングを行ない、バリア電極１０−
２、１０−４、出力電極１１、リセット電極１２を形成
する。
【００１７】図２１において、高濃度Ｎ型不純物層２２
と、リセットドレイン９を形成する。浮遊拡散層容量の
高濃度Ｎ型不純物層２２にコンタクトが取られ、Ｎ＋層
引き出し配線１３を形成する。このようにして、図１５
に示すように従来の電荷転送装置の信号電荷検出部Ａが
製造される。
と、リセットドレイン９を形成する。浮遊拡散層容量の
高濃度Ｎ型不純物層２２にコンタクトが取られ、Ｎ＋層
引き出し配線１３を形成する。このようにして、図１５
に示すように従来の電荷転送装置の信号電荷検出部Ａが
製造される。
【００１８】
【発明が解決しようとする課題】このように、従来、電
荷転送電極１０のゲート絶縁膜１７にはＯＮＯ膜を用い
ており、配線や電荷転送電極１０のエッチング時のチャ
ージアップなどにより、ゲート絶縁膜内の窒化シリコン
膜１８内に電荷がトラップされ、素子毎にゲート電極の
しきい値が変動するという課題があった。一般に、出力
電極１１およびリセット電極１２には所定の固定値の電
圧を印加しているため、しきい値の変動による出力電極
１１の最適電圧の変動や、リセット電圧の変動は、特性
上大きな問題となる。
荷転送電極１０のゲート絶縁膜１７にはＯＮＯ膜を用い
ており、配線や電荷転送電極１０のエッチング時のチャ
ージアップなどにより、ゲート絶縁膜内の窒化シリコン
膜１８内に電荷がトラップされ、素子毎にゲート電極の
しきい値が変動するという課題があった。一般に、出力
電極１１およびリセット電極１２には所定の固定値の電
圧を印加しているため、しきい値の変動による出力電極
１１の最適電圧の変動や、リセット電圧の変動は、特性
上大きな問題となる。
【００１９】このチャージアップなどによるしきい値の
ばらつきの影響は、電極容量の小さい、出力電極１１や
リセット電極１２が顕著である。これに対し、電荷転送
電極１０は、通常複数段の電極から構成されているの
で、全体の容量は、出力電極１１やリセット電極１２よ
りも段数倍大きい。したがって、チャージアップが発生
しても、出力電極１１やリセット電極１２のしきい値ば
らつきのような問題を生じない場合が多い。
ばらつきの影響は、電極容量の小さい、出力電極１１や
リセット電極１２が顕著である。これに対し、電荷転送
電極１０は、通常複数段の電極から構成されているの
で、全体の容量は、出力電極１１やリセット電極１２よ
りも段数倍大きい。したがって、チャージアップが発生
しても、出力電極１１やリセット電極１２のしきい値ば
らつきのような問題を生じない場合が多い。
【００２０】本発明は上述の課題を解決しようとするも
ので、製造工程中のエッチングなどによるチャージアッ
プの際にも、電極下のゲート絶縁膜１７にチャージが蓄
積することによるしきい値ばらつきが発生することがな
い、電荷転送装置を提供することを目的としている。
ので、製造工程中のエッチングなどによるチャージアッ
プの際にも、電極下のゲート絶縁膜１７にチャージが蓄
積することによるしきい値ばらつきが発生することがな
い、電荷転送装置を提供することを目的としている。
【００２１】ここで、信号電荷検出部Ａの浮遊拡散層容
量と検出感度の関係について説明する。すなわち、この
信号電荷検出部Ａにおける浮遊拡散層８からなる検出容
量２１、出力回路の出力アンプ３のゲイン、および信号
電荷を信号電圧へ変換するときの検出感度の関係を述べ
る。検出感度は電荷を電圧に変換する変換効率であり、
この効率が高いほど、出力電圧が大きくなる。したがっ
て、いかに検出感度（電荷電圧変換効率）を高くするか
が課題となっている。
量と検出感度の関係について説明する。すなわち、この
信号電荷検出部Ａにおける浮遊拡散層８からなる検出容
量２１、出力回路の出力アンプ３のゲイン、および信号
電荷を信号電圧へ変換するときの検出感度の関係を述べ
る。検出感度は電荷を電圧に変換する変換効率であり、
この効率が高いほど、出力電圧が大きくなる。したがっ
て、いかに検出感度（電荷電圧変換効率）を高くするか
が課題となっている。
【００２２】検出容量をＣｆｊ（ｆＦ）とし、出力アン
プのゲインをｇとした場合、検出感度は次の式で表され
る。 検出感度（μＶ／ｅ）＝ｑ×ｇ／Ｃｆｊ （式１） ここで、ｑは素電荷である。
プのゲインをｇとした場合、検出感度は次の式で表され
る。 検出感度（μＶ／ｅ）＝ｑ×ｇ／Ｃｆｊ （式１） ここで、ｑは素電荷である。
【００２３】この（式１）から、検出容量Ｃｆｊが小さ
いほど検出感度が向上し、ゲインｇが大きいほど検出感
度が向上することがわかる。
いほど検出感度が向上し、ゲインｇが大きいほど検出感
度が向上することがわかる。
【００２４】さて、検出容量Ｃｆｊについて考察する
と、基本的には図１５のリセット電極１２と高濃度Ｎ
型不純物層２２間の容量および出力電極１１と高濃度Ｎ
型不純物層２２間の容量、リセット電極１２とＮ＋層
引き出し配線１３間の容量および出力電極１１とＮ＋層
引き出し配線１３間の容量（およびで全体の３
割）、浮遊拡散層８の底面のＰＮ接合による容量（全
体の１割）、出力アンプ３の初段トランジスタのゲー
ト入力容量（全体の５割）、Ｎ＋層引き出し配線１３
のその他の寄生容量（全体の１割）などからなってい
る。このうち全体の１割を占めるＰＮ接合による浮遊拡
散層８の底面容量は、浮遊拡散層の面積を縮小するこ
とで減少できる。しかし、微細化による面積縮小で現在
ほぼ限界に達している。
と、基本的には図１５のリセット電極１２と高濃度Ｎ
型不純物層２２間の容量および出力電極１１と高濃度Ｎ
型不純物層２２間の容量、リセット電極１２とＮ＋層
引き出し配線１３間の容量および出力電極１１とＮ＋層
引き出し配線１３間の容量（およびで全体の３
割）、浮遊拡散層８の底面のＰＮ接合による容量（全
体の１割）、出力アンプ３の初段トランジスタのゲー
ト入力容量（全体の５割）、Ｎ＋層引き出し配線１３
のその他の寄生容量（全体の１割）などからなってい
る。このうち全体の１割を占めるＰＮ接合による浮遊拡
散層８の底面容量は、浮遊拡散層の面積を縮小するこ
とで減少できる。しかし、微細化による面積縮小で現在
ほぼ限界に達している。
【００２５】このため、その他の配線容量やその他の寄
生容量の割合が大きくなっている。特開平５−２１８１
０４では、これらの寄生容量を低減させる方策として、
浮遊拡散層部の上部の絶縁膜を厚くする電荷転送装置を
提案している。
生容量の割合が大きくなっている。特開平５−２１８１
０４では、これらの寄生容量を低減させる方策として、
浮遊拡散層部の上部の絶縁膜を厚くする電荷転送装置を
提案している。
【００２６】しかし、この従来技術では、浮遊拡散層の
上部の絶縁膜が厚いだけであり、上記の成分を減少さ
せるだけである。依然として出力電極１１およびリセッ
ト電極１２のゲート膜厚は、電荷転送電極１０のゲート
膜厚１７と同じ厚さしかないので、の成分であるリセ
ット電極１２と高濃度Ｎ型不純物層２２間の容量、出力
電極１１と高濃度Ｎ型不純物層２２間の容量などは依然
として低減されていない。
上部の絶縁膜が厚いだけであり、上記の成分を減少さ
せるだけである。依然として出力電極１１およびリセッ
ト電極１２のゲート膜厚は、電荷転送電極１０のゲート
膜厚１７と同じ厚さしかないので、の成分であるリセ
ット電極１２と高濃度Ｎ型不純物層２２間の容量、出力
電極１１と高濃度Ｎ型不純物層２２間の容量などは依然
として低減されていない。
【００２７】本発明は、上述の事情に鑑みてなされたも
ので、浮遊拡散層８からなる検出容量２１の低減をはか
り、検出感度の向上を図ることができる固体撮像装置を
提供することを目的としている。さらに、製造工程中の
エッチングなどによるチャージアップの際にも、電極下
のゲート絶縁膜１７にチャージが蓄積することによるし
きい値ばらつきが発生することがない、電荷転送装置を
提供することを目的としている。
ので、浮遊拡散層８からなる検出容量２１の低減をはか
り、検出感度の向上を図ることができる固体撮像装置を
提供することを目的としている。さらに、製造工程中の
エッチングなどによるチャージアップの際にも、電極下
のゲート絶縁膜１７にチャージが蓄積することによるし
きい値ばらつきが発生することがない、電荷転送装置を
提供することを目的としている。
【００２８】
【課題を解決するための手段】上記課題を解決するため
に、本発明によれば、電荷転送チャネルと、該電荷転送
チャネル上に形成され電圧を順次印加することにより前
記電荷転送チャネル内の電荷を転送する複数の電極から
なる電荷転送電極と、前記電荷転送チャネルの一端に前
記電荷転送電極の最終電荷転送電極に隣接する出力電極
と、該出力電極に接し前記電荷転送チャネルを転送され
てきた信号電荷を蓄積する容量と、該容量に接し前記出
力電極と異なる側に前記容量に蓄積された電荷をリセッ
トするリセット電極とが形成されている電荷転送装置に
おいて、前記電荷転送電極のゲート絶縁膜が第１の酸化
シリコン膜と窒化シリコン膜と第２の酸化シリコン膜の
多層膜であるＯＮＯ膜からなり、前記電荷転送電極のゲ
ート絶縁膜以外のゲート絶縁膜のうち少なくとも一部
が、第３の酸化シリコン膜からなることを特徴とする、
電荷転送装置が得られる。また、電荷転送電極のゲート
絶縁膜が第１の酸化シリコン膜と窒化シリコン膜と第２
の酸化シリコン膜の多層膜であるＯＮＯ膜からなり、出
力電極およびリセット電極のゲート絶縁膜が第３の酸化
シリコン膜からなることを特徴とする、電荷転送装置が
得られる。さらに、容量が浮遊拡散層からなり、該浮遊
拡散層の上部に形成された絶縁膜と、出力電極のゲート
絶縁膜と、リセット電極のゲート絶縁膜の少なくとも一
部の絶縁膜が、電荷転送電極のゲート絶縁膜よりも厚い
ことを特徴とする、電荷転送装置が得られる。また、電
荷転送チャネル上に、第１の酸化シリコン膜を形成し、
該第１の酸化シリコン膜上に窒化シリコン膜を形成し、
該窒化シリコン膜上に第２の酸化シリコン膜を形成する
ことによりＯＮＯ膜を形成する工程と、該第２の酸化シ
リコン膜上に第１層目のポリシリコン膜を形成およびパ
ターニングし第１の電荷転送電極を形成し、次に最終電
荷転送電極に自己整合的になるように電荷転送チャネル
をフォトレジスト膜で覆い、出力電極と浮遊拡散層容量
とリセット電極とが形成される部分のＯＮＯ膜の少なく
とも上層の第２の酸化シリコン膜と窒化シリコン膜を除
去する工程と、前記フォトレジスト膜を除去したのちに
全面に酸化シリコン膜を形成する工程と、最終電荷転送
電極と自己整合的になるように前記出力電極と前記浮遊
拡散層容量と前記リセット電極とが形成される部分をフ
ォトレジスト膜で覆い、第２層目のポリシリコン膜が形
成される部分にボロン注入をおこなったのちにフォトレ
ジスト膜を除去し、その後第２層目のポリシリコン膜を
形成およびパターニングし、第２層目のポリシリコン膜
からなる第２の電荷転送電極と出力電極とリセット電極
を形成する工程を有する、電荷転送装置の製造方法が得
られ、全面に酸化シリコン膜を形成する工程において、
該酸化シリコン膜の膜厚を、ＯＮＯ膜の膜厚よりも厚く
形成することを特徴とする電荷転送装置の製造方法が得
られる。
に、本発明によれば、電荷転送チャネルと、該電荷転送
チャネル上に形成され電圧を順次印加することにより前
記電荷転送チャネル内の電荷を転送する複数の電極から
なる電荷転送電極と、前記電荷転送チャネルの一端に前
記電荷転送電極の最終電荷転送電極に隣接する出力電極
と、該出力電極に接し前記電荷転送チャネルを転送され
てきた信号電荷を蓄積する容量と、該容量に接し前記出
力電極と異なる側に前記容量に蓄積された電荷をリセッ
トするリセット電極とが形成されている電荷転送装置に
おいて、前記電荷転送電極のゲート絶縁膜が第１の酸化
シリコン膜と窒化シリコン膜と第２の酸化シリコン膜の
多層膜であるＯＮＯ膜からなり、前記電荷転送電極のゲ
ート絶縁膜以外のゲート絶縁膜のうち少なくとも一部
が、第３の酸化シリコン膜からなることを特徴とする、
電荷転送装置が得られる。また、電荷転送電極のゲート
絶縁膜が第１の酸化シリコン膜と窒化シリコン膜と第２
の酸化シリコン膜の多層膜であるＯＮＯ膜からなり、出
力電極およびリセット電極のゲート絶縁膜が第３の酸化
シリコン膜からなることを特徴とする、電荷転送装置が
得られる。さらに、容量が浮遊拡散層からなり、該浮遊
拡散層の上部に形成された絶縁膜と、出力電極のゲート
絶縁膜と、リセット電極のゲート絶縁膜の少なくとも一
部の絶縁膜が、電荷転送電極のゲート絶縁膜よりも厚い
ことを特徴とする、電荷転送装置が得られる。また、電
荷転送チャネル上に、第１の酸化シリコン膜を形成し、
該第１の酸化シリコン膜上に窒化シリコン膜を形成し、
該窒化シリコン膜上に第２の酸化シリコン膜を形成する
ことによりＯＮＯ膜を形成する工程と、該第２の酸化シ
リコン膜上に第１層目のポリシリコン膜を形成およびパ
ターニングし第１の電荷転送電極を形成し、次に最終電
荷転送電極に自己整合的になるように電荷転送チャネル
をフォトレジスト膜で覆い、出力電極と浮遊拡散層容量
とリセット電極とが形成される部分のＯＮＯ膜の少なく
とも上層の第２の酸化シリコン膜と窒化シリコン膜を除
去する工程と、前記フォトレジスト膜を除去したのちに
全面に酸化シリコン膜を形成する工程と、最終電荷転送
電極と自己整合的になるように前記出力電極と前記浮遊
拡散層容量と前記リセット電極とが形成される部分をフ
ォトレジスト膜で覆い、第２層目のポリシリコン膜が形
成される部分にボロン注入をおこなったのちにフォトレ
ジスト膜を除去し、その後第２層目のポリシリコン膜を
形成およびパターニングし、第２層目のポリシリコン膜
からなる第２の電荷転送電極と出力電極とリセット電極
を形成する工程を有する、電荷転送装置の製造方法が得
られ、全面に酸化シリコン膜を形成する工程において、
該酸化シリコン膜の膜厚を、ＯＮＯ膜の膜厚よりも厚く
形成することを特徴とする電荷転送装置の製造方法が得
られる。
【００２９】
【発明の実施の形態】図１は、本発明の第１の実施の形
態を示す電荷転送装置の、水平ＣＣＤ２から浮遊拡散層
８、リセットドレイン９へかけての、電荷転送方向の断
面模式図であり、図６のＸ−Ｘ’断面である。水平ＣＣ
Ｄ２、出力電極１１、浮遊拡散層８、リセット電極１２
下の、Ｎ型基板１４、Ｐ型ウェル１５、電荷転送チャネ
ルとなるＮ型埋め込みチャネル１６は、図７と同様であ
る。その上の、ゲート絶縁膜１７が、水平ＣＣＤ２の水
平電荷転送電極１０のゲート絶縁膜１７については、従
来と同様にＯＮＯ膜を形成しているが、出力電極１１お
よびリセット電極１２のゲート絶縁膜１７は酸化シリコ
ン膜１９−３からなることを特徴としている。
態を示す電荷転送装置の、水平ＣＣＤ２から浮遊拡散層
８、リセットドレイン９へかけての、電荷転送方向の断
面模式図であり、図６のＸ−Ｘ’断面である。水平ＣＣ
Ｄ２、出力電極１１、浮遊拡散層８、リセット電極１２
下の、Ｎ型基板１４、Ｐ型ウェル１５、電荷転送チャネ
ルとなるＮ型埋め込みチャネル１６は、図７と同様であ
る。その上の、ゲート絶縁膜１７が、水平ＣＣＤ２の水
平電荷転送電極１０のゲート絶縁膜１７については、従
来と同様にＯＮＯ膜を形成しているが、出力電極１１お
よびリセット電極１２のゲート絶縁膜１７は酸化シリコ
ン膜１９−３からなることを特徴としている。
【００３０】出力電極１１およびリセット電極１２のゲ
ート絶縁膜がＯＮＯ膜ではなく、酸化シリコン膜１９−
３により形成されているため、製造時のエッチングなど
によるチャージアップが発生した場合でも、これらの電
極下に電荷がトラップされることがない。そのため、出
力電圧のばらつきや転送不良などの問題が無くなり、ま
た、リセット電圧がばらつくことによる製造マージンの
低下も無くなる。これは、製造時にたとえチャージアッ
プが発生したとしても、ゲート絶縁膜中に、チャージが
トラップされやすい窒化シリコン膜部分がないからであ
る。このように、出力電極１１およびリセット電極１２
のゲート絶縁膜が酸化シリコン膜１９−３のみから形成
されることにより、製造上のばらつきや特性の変動を抑
えることができる。
ート絶縁膜がＯＮＯ膜ではなく、酸化シリコン膜１９−
３により形成されているため、製造時のエッチングなど
によるチャージアップが発生した場合でも、これらの電
極下に電荷がトラップされることがない。そのため、出
力電圧のばらつきや転送不良などの問題が無くなり、ま
た、リセット電圧がばらつくことによる製造マージンの
低下も無くなる。これは、製造時にたとえチャージアッ
プが発生したとしても、ゲート絶縁膜中に、チャージが
トラップされやすい窒化シリコン膜部分がないからであ
る。このように、出力電極１１およびリセット電極１２
のゲート絶縁膜が酸化シリコン膜１９−３のみから形成
されることにより、製造上のばらつきや特性の変動を抑
えることができる。
【００３１】一方、水平ＣＣＤ２および図示しない垂直
ＣＣＤの電荷転送電極のゲート絶縁膜は、従来と同様に
ＯＮＯ膜からなっている。これらの領域は、製造中にチ
ャージアップが発生した場合でも、出力電極１１やリセ
ット電極１２に比べ、電極の容量が遙かに大きいため、
ほとんどしきい値ばらつきが見られない。そのため、水
平ＣＣＤ２や垂直ＣＣＤ部分のゲート絶縁膜は、ＯＮＯ
膜で形成されていてもなんら問題は発生しない。
ＣＣＤの電荷転送電極のゲート絶縁膜は、従来と同様に
ＯＮＯ膜からなっている。これらの領域は、製造中にチ
ャージアップが発生した場合でも、出力電極１１やリセ
ット電極１２に比べ、電極の容量が遙かに大きいため、
ほとんどしきい値ばらつきが見られない。そのため、水
平ＣＣＤ２や垂直ＣＣＤ部分のゲート絶縁膜は、ＯＮＯ
膜で形成されていてもなんら問題は発生しない。
【００３２】図２は、図１に示す各部における電位分布
を示す模式図である。図２中、実線で示すように最終の
水平電荷転送電極１０−１の電位をＬレベルにすること
で、信号電荷は、出力電極１１下を通り、浮遊拡散層８
へ転送されて一時的に蓄積される。この状態で浮遊拡散
層の電位変化を出力アンプ３で検出する。信号電荷検出
後、リセット電極１２の電位をＨレベルにすることで、
信号電荷はリセットドレイン９へ排出され、浮遊拡散層
８の電位がリセットされる。
を示す模式図である。図２中、実線で示すように最終の
水平電荷転送電極１０−１の電位をＬレベルにすること
で、信号電荷は、出力電極１１下を通り、浮遊拡散層８
へ転送されて一時的に蓄積される。この状態で浮遊拡散
層の電位変化を出力アンプ３で検出する。信号電荷検出
後、リセット電極１２の電位をＨレベルにすることで、
信号電荷はリセットドレイン９へ排出され、浮遊拡散層
８の電位がリセットされる。
【００３３】次に、図３乃至図１１を参照して、本発明
の第１の実施の形態による、固体撮像装置の製造方法の
工程図を示す。図３乃至図１１は、図１と同じ断面の工
程図で、右側が水平ＣＣＤ２で、左側がリセットドレイ
ン９となる。
の第１の実施の形態による、固体撮像装置の製造方法の
工程図を示す。図３乃至図１１は、図１と同じ断面の工
程図で、右側が水平ＣＣＤ２で、左側がリセットドレイ
ン９となる。
【００３４】図３において、Ｎ型基板１４上にＰ型ウェ
ル１５を形成し、水平ＣＣＤ２、浮遊拡散層８、リセッ
ト電極１２、および図示しない垂直ＣＣＤとなるべき部
分にはＮ型埋め込みチャネル１６を形成する。次に、Ｎ
型埋め込みチャネル１６上に、ゲート絶縁膜１７を形成
する。ゲート絶縁膜１７は酸化シリコン膜（ＳｉＯ２）
１９−１、窒化シリコン膜（Ｓｉ３Ｎ４）１８、酸化シ
リコン膜（ＳｉＯ２）１９−２からなる、ＯＮＯ膜であ
る。このゲート絶縁膜１７を介して、ポリシリコン膜を
形成したのち、フォトリソグラフィ法によりパターニン
グおよびエッチングを行ない、ストレージ電極１０−
１、１０−３を形成する。
ル１５を形成し、水平ＣＣＤ２、浮遊拡散層８、リセッ
ト電極１２、および図示しない垂直ＣＣＤとなるべき部
分にはＮ型埋め込みチャネル１６を形成する。次に、Ｎ
型埋め込みチャネル１６上に、ゲート絶縁膜１７を形成
する。ゲート絶縁膜１７は酸化シリコン膜（ＳｉＯ２）
１９−１、窒化シリコン膜（Ｓｉ３Ｎ４）１８、酸化シ
リコン膜（ＳｉＯ２）１９−２からなる、ＯＮＯ膜であ
る。このゲート絶縁膜１７を介して、ポリシリコン膜を
形成したのち、フォトリソグラフィ法によりパターニン
グおよびエッチングを行ない、ストレージ電極１０−
１、１０−３を形成する。
【００３５】次に、図４において、最終の水平電荷転送
電極１０−１を境にして、出力電極１１、浮遊拡散層
８、リセット電極１２が形成される（信号電荷検出部
Ａ）予定領域以外を、フォトレジスト２３でパターニン
グする。
電極１０−１を境にして、出力電極１１、浮遊拡散層
８、リセット電極１２が形成される（信号電荷検出部
Ａ）予定領域以外を、フォトレジスト２３でパターニン
グする。
【００３６】その後、図５において、最終の水平電荷転
送電極１０−１に関して自己整合的にエッチングをおこ
なうことにより、信号電荷検出部Ａの予定領域のＯＮＯ
膜を除去する。図５では、ＯＮＯ膜を完全に除去して、
シリコン基板表面が露出しているが、エッチングによる
ダメージを低減させるため、ＯＮＯ膜のうちシリコン窒
化膜１８まではエッチングして、最下層のシリコン酸化
膜１９−１を薄く残す程度のエッチングを行なってもよ
い。
送電極１０−１に関して自己整合的にエッチングをおこ
なうことにより、信号電荷検出部Ａの予定領域のＯＮＯ
膜を除去する。図５では、ＯＮＯ膜を完全に除去して、
シリコン基板表面が露出しているが、エッチングによる
ダメージを低減させるため、ＯＮＯ膜のうちシリコン窒
化膜１８まではエッチングして、最下層のシリコン酸化
膜１９−１を薄く残す程度のエッチングを行なってもよ
い。
【００３７】次に、図６において、フォトレジスト膜２
３を除去する。
３を除去する。
【００３８】次に、図７において、信号電荷検出部Ａお
よび水平ＣＣＤ領域２の双方に熱酸化により酸化シリコ
ン膜を形成する。ストレージ電極１０−１、１０−３の
上部および側壁に酸化シリコン膜１９−４を形成する。
信号電荷検出部Ａとなる領域にも酸化シリコン膜１９−
３が形成される。
よび水平ＣＣＤ領域２の双方に熱酸化により酸化シリコ
ン膜を形成する。ストレージ電極１０−１、１０−３の
上部および側壁に酸化シリコン膜１９−４を形成する。
信号電荷検出部Ａとなる領域にも酸化シリコン膜１９−
３が形成される。
【００３９】このとき、ストレージ電極下の酸化シリコ
ン膜は露出しておらず、バリア電極の形成予定領域の酸
化シリコン膜が露出しているために、熱酸化により両者
の厚さに差が生じる可能性がある。そこで、酸化シリコ
ン膜１９−２下に窒化シリコン膜１８を設けることによ
り、バリア電極の形成予定領域の酸化シリコン膜厚の増
加を抑える必要がある。この結果、ストレージ電極下と
バリア電極下の酸化シリコン膜厚差が問題になることは
ない。
ン膜は露出しておらず、バリア電極の形成予定領域の酸
化シリコン膜が露出しているために、熱酸化により両者
の厚さに差が生じる可能性がある。そこで、酸化シリコ
ン膜１９−２下に窒化シリコン膜１８を設けることによ
り、バリア電極の形成予定領域の酸化シリコン膜厚の増
加を抑える必要がある。この結果、ストレージ電極下と
バリア電極下の酸化シリコン膜厚差が問題になることは
ない。
【００４０】信号電荷検出部Ａの酸化シリコン膜１９−
３は、下地が一様であるために、均一な厚さで形成する
ことができる。酸化シリコン膜１９−３は、膜厚が４０
ｎｍから１００ｎｍになるように形成する。本発明の目
的である浮遊拡散層の容量低減のためには、膜厚は大き
いほうが好ましい。しかし、酸化シリコン膜１９−３に
は、図１１の工程において高濃度Ｎ型不純物層２２に達
するコンタクトを形成する必要があり、さらに、このコ
ンタクトは、他の絶縁膜の薄い部分のコンタクトと共通
に形成する。そのため、厚くしすぎるとコンタクト形成
が困難になるので１００ｎｍが上限である。
３は、下地が一様であるために、均一な厚さで形成する
ことができる。酸化シリコン膜１９−３は、膜厚が４０
ｎｍから１００ｎｍになるように形成する。本発明の目
的である浮遊拡散層の容量低減のためには、膜厚は大き
いほうが好ましい。しかし、酸化シリコン膜１９−３に
は、図１１の工程において高濃度Ｎ型不純物層２２に達
するコンタクトを形成する必要があり、さらに、このコ
ンタクトは、他の絶縁膜の薄い部分のコンタクトと共通
に形成する。そのため、厚くしすぎるとコンタクト形成
が困難になるので１００ｎｍが上限である。
【００４１】図８において、最終の水平電荷転送電極１
０−１を境にして、信号電荷検出部Ａとなる領域に、フ
ォトレジスト２４をパターニング形成する。その後、最
終の水平電荷転送電極１０−１に関して自己整合的にボ
ロンイオン注入をおこなうことにより、バリア電極が形
成される部分のＮ型埋め込みチャネル２０の濃度を低く
する。
０−１を境にして、信号電荷検出部Ａとなる領域に、フ
ォトレジスト２４をパターニング形成する。その後、最
終の水平電荷転送電極１０−１に関して自己整合的にボ
ロンイオン注入をおこなうことにより、バリア電極が形
成される部分のＮ型埋め込みチャネル２０の濃度を低く
する。
【００４２】図９において、フォトレジスト膜２４を除
去する。
去する。
【００４３】図１０において、第２層目のポリシリコン
膜を形成したのち、フォトリソグラフィ法によりパター
ニングおよびエッチングを行い、バリア電極１０−２、
１０−４、出力電極１１、リセット電極１２を形成す
る。
膜を形成したのち、フォトリソグラフィ法によりパター
ニングおよびエッチングを行い、バリア電極１０−２、
１０−４、出力電極１１、リセット電極１２を形成す
る。
【００４４】図１１において、高濃度Ｎ型不純物層２２
と、リセットドレイン９の形成を行なう。浮遊拡散層容
量の高濃度Ｎ型不純物層２２部分にコンタクトが取ら
れ、出力アンプ３へのＮ+層引き出し配線１３を形成す
る。このようにして、図１に示す本発明の第１の実施例
における電荷転送装置の信号電荷検出部Ａが製造され
る。
と、リセットドレイン９の形成を行なう。浮遊拡散層容
量の高濃度Ｎ型不純物層２２部分にコンタクトが取ら
れ、出力アンプ３へのＮ+層引き出し配線１３を形成す
る。このようにして、図１に示す本発明の第１の実施例
における電荷転送装置の信号電荷検出部Ａが製造され
る。
【００４５】従来技術のように、信号電荷検出部Ａの絶
縁膜をＯＮＯ膜で形成した場合との検出容量値を比較す
ると、本発明では、検出容量値を２０％削減することが
出来る。前述のように、検出容量は大きく以下の５つの
成分に分けられる。すなわち、リセット電極１２と高
濃度Ｎ型不純物層２２間の容量および出力電極１１と高
濃度Ｎ型不純物層２２間の容量、リセット電極１２と
Ｎ＋層引き出し配線１３間の容量および出力電極１１と
Ｎ＋層引き出し配線１３間の容量（およびで全体の
３割）、浮遊拡散層の底面のＰＮ接合による容量（全
体の１割）、出力アンプの初段トランジスタのゲート
入力容量（全体の５割）、Ｎ＋層引き出し配線１３の
その他の寄生容量（全体の１割）である。このうち本発
明では、特に検出容量全体の３割を占めるおよびの
低減を図っている。信号電荷検出部Ａのゲート絶縁膜１
７を従来の７０ｎｍから１００ｎｍへと増加させたため
に、およびの成分は従来の７０％になる。したがっ
て、検出容量全体で見ると、従来の２０％減である。こ
の場合のリセット電極―引き出し電極間の距離、出力電
極―引き出し電極間の距離、高濃度Ｎ型不純物層―リセ
ット電極間の距離、および高濃度Ｎ型不純物層―出力電
極間の距離はそれぞれ０．５μｍから１．５μｍ程度で
ある。また、高濃度Ｎ型不純物層の不純物濃度は１０17
から１０19ａｔｍ／ｃｍ3である。
縁膜をＯＮＯ膜で形成した場合との検出容量値を比較す
ると、本発明では、検出容量値を２０％削減することが
出来る。前述のように、検出容量は大きく以下の５つの
成分に分けられる。すなわち、リセット電極１２と高
濃度Ｎ型不純物層２２間の容量および出力電極１１と高
濃度Ｎ型不純物層２２間の容量、リセット電極１２と
Ｎ＋層引き出し配線１３間の容量および出力電極１１と
Ｎ＋層引き出し配線１３間の容量（およびで全体の
３割）、浮遊拡散層の底面のＰＮ接合による容量（全
体の１割）、出力アンプの初段トランジスタのゲート
入力容量（全体の５割）、Ｎ＋層引き出し配線１３の
その他の寄生容量（全体の１割）である。このうち本発
明では、特に検出容量全体の３割を占めるおよびの
低減を図っている。信号電荷検出部Ａのゲート絶縁膜１
７を従来の７０ｎｍから１００ｎｍへと増加させたため
に、およびの成分は従来の７０％になる。したがっ
て、検出容量全体で見ると、従来の２０％減である。こ
の場合のリセット電極―引き出し電極間の距離、出力電
極―引き出し電極間の距離、高濃度Ｎ型不純物層―リセ
ット電極間の距離、および高濃度Ｎ型不純物層―出力電
極間の距離はそれぞれ０．５μｍから１．５μｍ程度で
ある。また、高濃度Ｎ型不純物層の不純物濃度は１０17
から１０19ａｔｍ／ｃｍ3である。
【００４６】従来、信号電荷検出部のゲート絶縁膜は、
水平電荷転送電極下の絶縁膜と同一工程で作成するＯＮ
Ｏ膜を用いていた。そのため、信号電荷検出部のゲート
絶縁膜のみの膜厚を増加させることができなかった。信
号電荷検出部の絶縁膜を同時に作成される、転送チャネ
ル上の絶縁膜は、フリンジ電界を強くして電荷の転送効
率を上げるためにはある程度の膜厚が必要である。しか
し一方で、膜厚を大きくしすぎると、転移電極面積当た
り転送可能な電荷量が減少してしまうので、膜厚は７０
ｎｍから８０ｎｍ程度より大きくすることができない。
これは、電極間の幅が広がると蓄積できる電荷量が減る
のと同じ原理である。したがって、信号電荷検出部のゲ
ート絶縁膜も膜厚７０ｎｍから８０ｎｍ程度となってい
た。
水平電荷転送電極下の絶縁膜と同一工程で作成するＯＮ
Ｏ膜を用いていた。そのため、信号電荷検出部のゲート
絶縁膜のみの膜厚を増加させることができなかった。信
号電荷検出部の絶縁膜を同時に作成される、転送チャネ
ル上の絶縁膜は、フリンジ電界を強くして電荷の転送効
率を上げるためにはある程度の膜厚が必要である。しか
し一方で、膜厚を大きくしすぎると、転移電極面積当た
り転送可能な電荷量が減少してしまうので、膜厚は７０
ｎｍから８０ｎｍ程度より大きくすることができない。
これは、電極間の幅が広がると蓄積できる電荷量が減る
のと同じ原理である。したがって、信号電荷検出部のゲ
ート絶縁膜も膜厚７０ｎｍから８０ｎｍ程度となってい
た。
【００４７】これに対し、本発明では、図７において、
信号電荷検出部Ａおよび水平ＣＣＤ領域２のストレージ
電極１０−１、１０−３の上部および側壁に、熱酸化に
より酸化シリコン膜を形成する。このとき、ストレージ
電極下の絶縁膜の膜厚変化はない。また、バリア電極形
成予定領域の絶縁膜もＯＮＯ膜を用いているために、熱
酸化による膜厚変化はない。したがって、信号電荷検出
部Ａに必要な厚さの酸化シリコン膜になるまで熱酸化を
行なうことができる。
信号電荷検出部Ａおよび水平ＣＣＤ領域２のストレージ
電極１０−１、１０−３の上部および側壁に、熱酸化に
より酸化シリコン膜を形成する。このとき、ストレージ
電極下の絶縁膜の膜厚変化はない。また、バリア電極形
成予定領域の絶縁膜もＯＮＯ膜を用いているために、熱
酸化による膜厚変化はない。したがって、信号電荷検出
部Ａに必要な厚さの酸化シリコン膜になるまで熱酸化を
行なうことができる。
【００４８】また、本発明ではおよびの成分の低減
を図っているのに対し、特開平５−２１８１０４に記載
された従来技術はの成分の低減しか実現できていない
という相違がある。
を図っているのに対し、特開平５−２１８１０４に記載
された従来技術はの成分の低減しか実現できていない
という相違がある。
【００４９】図１２は、本発明の第２の実施の形態によ
る電荷転送装置の断面模式図である。第２の実施の形態
の電荷転送装置は、第１の実施の形態の電荷転送装置に
くらべ、出力電極１１下のゲート絶縁膜１９−３と浮遊
拡散層上部の絶縁膜１９−３とリセット電極のゲート絶
縁膜１９−３の膜厚が、水平電荷転送電極のゲート絶縁
膜１７よりも厚いことを特徴としている。これにより、
第２の実施の形態では、第１の実施の形態の電荷転送装
置と比較し、さらに浮遊拡散層８部分の検出容量を小さ
くすることができる。
る電荷転送装置の断面模式図である。第２の実施の形態
の電荷転送装置は、第１の実施の形態の電荷転送装置に
くらべ、出力電極１１下のゲート絶縁膜１９−３と浮遊
拡散層上部の絶縁膜１９−３とリセット電極のゲート絶
縁膜１９−３の膜厚が、水平電荷転送電極のゲート絶縁
膜１７よりも厚いことを特徴としている。これにより、
第２の実施の形態では、第１の実施の形態の電荷転送装
置と比較し、さらに浮遊拡散層８部分の検出容量を小さ
くすることができる。
【００５０】第２の実施の形態では、従来、特開平５−
２１８１０４で提案されていた電荷転送装置に比べ、出
力電極１１下とリセット電極１２下のゲート絶縁膜１９
−３まで厚くしており、さらに検出容量を低減すること
ができる。特に、出力電極１１とＮ+層引き出し配線１
３の下部との間の容量およびリセット電極１２とＮ+層
引き出し配線１３の下部との間の容量を低減している。
２１８１０４で提案されていた電荷転送装置に比べ、出
力電極１１下とリセット電極１２下のゲート絶縁膜１９
−３まで厚くしており、さらに検出容量を低減すること
ができる。特に、出力電極１１とＮ+層引き出し配線１
３の下部との間の容量およびリセット電極１２とＮ+層
引き出し配線１３の下部との間の容量を低減している。
【００５１】この実施の形態では、前述したように、出
力電極やリセット電極のしきい値ばらつきを抑制するこ
とができる上、検出容量も低減することができるため、
検出感度の向上も同時に得ることができる。
力電極やリセット電極のしきい値ばらつきを抑制するこ
とができる上、検出容量も低減することができるため、
検出感度の向上も同時に得ることができる。
【００５２】本発明の第２の実施の形態における電荷転
送装置の製造方法のうち、第１の実施の形態と共通する
部分については説明は省略する。異なる部分は、図７に
おいて形成する酸化シリコン膜１９−３の膜厚を、第１
の実施例においては、電荷転送電極１０のゲート膜厚１
７と等しくなるようにしたが、第２の実施の形態では、
出力電極、浮遊拡散層上部、リセット電極のゲート膜厚
を、転送電極のゲート膜厚よりも厚くすることである。
送装置の製造方法のうち、第１の実施の形態と共通する
部分については説明は省略する。異なる部分は、図７に
おいて形成する酸化シリコン膜１９−３の膜厚を、第１
の実施例においては、電荷転送電極１０のゲート膜厚１
７と等しくなるようにしたが、第２の実施の形態では、
出力電極、浮遊拡散層上部、リセット電極のゲート膜厚
を、転送電極のゲート膜厚よりも厚くすることである。
【００５３】なお、これまでの実施例では、水平ＣＣＤ
などの電荷転送電極１０が２層のポリシリコン膜からな
るデバイスを示したが、電荷転送電極はポリシリコンに
限定されない。また、デバイス全体で用いるポリシリコ
ン層数が２層ではなく、図示しない部分、例えば垂直Ｃ
ＣＤに関しては３層のポリシリコンあるいは１層（単
層）のポリシリコンから形成されていてもよい。また、
これまでの実施例では、２次元ＣＣＤイメージセンサの
水平ＣＣＤの出力部分を取り上げたが、もちろん、１次
元ＣＣＤ型固体撮像装置でもよいし、必ずしもイメージ
センサにとらわれず、例えばＣＣＤメモリにおいても実
施可能であることは明らかである。
などの電荷転送電極１０が２層のポリシリコン膜からな
るデバイスを示したが、電荷転送電極はポリシリコンに
限定されない。また、デバイス全体で用いるポリシリコ
ン層数が２層ではなく、図示しない部分、例えば垂直Ｃ
ＣＤに関しては３層のポリシリコンあるいは１層（単
層）のポリシリコンから形成されていてもよい。また、
これまでの実施例では、２次元ＣＣＤイメージセンサの
水平ＣＣＤの出力部分を取り上げたが、もちろん、１次
元ＣＣＤ型固体撮像装置でもよいし、必ずしもイメージ
センサにとらわれず、例えばＣＣＤメモリにおいても実
施可能であることは明らかである。
【００５４】
【発明の効果】このように、本発明では、電荷転送装置
の信号電荷検出部付近において、出力電極およびリセッ
ト電極のゲート絶縁膜を酸化シリコン膜にするので、従
来のＯＮＯ膜のゲート絶縁膜で生じる、ゲート絶縁膜へ
の電荷注入が無くなる。そのため、出力電極やリセット
電極のしきい値変動が無くなり、出力電圧のばらつき
や、リセット不良などの特性劣化を防止できる。
の信号電荷検出部付近において、出力電極およびリセッ
ト電極のゲート絶縁膜を酸化シリコン膜にするので、従
来のＯＮＯ膜のゲート絶縁膜で生じる、ゲート絶縁膜へ
の電荷注入が無くなる。そのため、出力電極やリセット
電極のしきい値変動が無くなり、出力電圧のばらつき
や、リセット不良などの特性劣化を防止できる。
【００５５】さらに、出力電極、浮遊拡散層、リセット
電極の酸化シリコン膜厚を、これらの部分以外の電荷転
送電極下の絶縁膜厚よりも厚く形成することにより、浮
遊拡散層の寄生容量を低減することができる。浮遊拡散
層上の絶縁膜厚だけを厚くする従来技術と比較して、本
発明では、さらに検出容量の低減を図ることができる。
検出容量の低減により、信号電荷を信号電圧に変換する
変換効率が向上し、検出感度が増大する。検出感度が増
大したことにより、従来よりも大きな電圧信号として、
出力信号を取り出すことができる。
電極の酸化シリコン膜厚を、これらの部分以外の電荷転
送電極下の絶縁膜厚よりも厚く形成することにより、浮
遊拡散層の寄生容量を低減することができる。浮遊拡散
層上の絶縁膜厚だけを厚くする従来技術と比較して、本
発明では、さらに検出容量の低減を図ることができる。
検出容量の低減により、信号電荷を信号電圧に変換する
変換効率が向上し、検出感度が増大する。検出感度が増
大したことにより、従来よりも大きな電圧信号として、
出力信号を取り出すことができる。
【図１】本発明の第１の実施の形態の電荷転送装置にお
ける、信号電荷検出部周辺の断面構成図である。
ける、信号電荷検出部周辺の断面構成図である。
【図２】図１に示す各部における電位分布を示す模式図
である。
である。
【図３】本発明の第１の実施の形態の電荷転送装置にお
ける、製造方法を示す工程図である。
ける、製造方法を示す工程図である。
【図４】本発明の第１の実施の形態の電荷転送装置にお
ける、製造方法を示す工程図である。
ける、製造方法を示す工程図である。
【図５】本発明の第１の実施の形態の電荷転送装置にお
ける、製造方法を示す工程図である。
ける、製造方法を示す工程図である。
【図６】本発明の第１の実施の形態の電荷転送装置にお
ける、製造方法を示す工程図である。
ける、製造方法を示す工程図である。
【図７】本発明の第１の実施の形態の電荷転送装置にお
ける、製造方法を示す工程図である。
ける、製造方法を示す工程図である。
【図８】本発明の第１の実施の形態の電荷転送装置にお
ける、製造方法を示す工程図である。
ける、製造方法を示す工程図である。
【図９】本発明の第１の実施の形態の電荷転送装置にお
ける、製造方法を示す工程図である。
ける、製造方法を示す工程図である。
【図１０】本発明の第１の実施の形態の電荷転送装置に
おける、製造方法を示す工程図である。
おける、製造方法を示す工程図である。
【図１１】本発明の第１の実施の形態の電荷転送装置に
おける、製造方法を示す工程図である。
おける、製造方法を示す工程図である。
【図１２】本発明の第２の実施の形態の電荷転送装置に
おける、信号電荷検出部周辺の断面構成図である。
おける、信号電荷検出部周辺の断面構成図である。
【図１３】インターライン転送方式のＣＣＤ固体撮像装
置の平面構成図である。
置の平面構成図である。
【図１４】図１３のＣＣＤ固体撮像装置の信号電荷検出
部周辺の平面構造である。
部周辺の平面構造である。
【図１５】従来の電荷転送装置における、信号電荷検出
部周辺の断面構成図である。
部周辺の断面構成図である。
【図１６】従来の電荷転送装置における、信号電荷検出
部周辺の製造方法を示す工程図である。
部周辺の製造方法を示す工程図である。
【図１７】従来の電荷転送装置における、信号電荷検出
部周辺の製造方法を示す工程図である。
部周辺の製造方法を示す工程図である。
【図１８】従来の電荷転送装置における、信号電荷検出
部周辺の製造方法を示す工程図である。
部周辺の製造方法を示す工程図である。
【図１９】従来の電荷転送装置における、信号電荷検出
部周辺の製造方法を示す工程図である。
部周辺の製造方法を示す工程図である。
【図２０】従来の電荷転送装置における、信号電荷検出
部周辺の製造方法を示す工程図である。
部周辺の製造方法を示す工程図である。
【図２１】従来の電荷転送装置における、信号電荷検出
部周辺の製造方法を示す工程図である。
部周辺の製造方法を示す工程図である。
１ 撮像領域 ２ 水平ＣＣＤ ３ 出力アンプ ４ フォトダイオード（光電変換素子） ５ 垂直ＣＣＤ ６ 読み出し部 ７ 素子分離領域 ８ 浮遊拡散層 ９ リセットドレイン １０ 電荷転送電極 １０−１、１０−３ 電荷転送電極（ストレージ電
極） １０−２、１０−４ 電荷転送電極（バリア電極） １１ 出力電極（ＯＧ） １２ リセット電極（φＲ） １３ Ｎ＋層引き出し配線 １４ Ｎ型基板 １５ Ｐ型ウェル １６ Ｎ型埋め込みチャネル １７ ゲート絶縁膜（ＯＮＯ膜） １８ 窒化シリコン膜（Ｓｉ３Ｎ４） １９−１、１９−２、１９−３、１９−４ 酸化シリ
コン膜（ＳｉＯ２） ２０ バリア電極下のＮ型不純物層 ２１ 検出容量 ２２ 高濃度Ｎ型不純物層 ２３ フォトレジスト ２４ フォトレジスト
極） １０−２、１０−４ 電荷転送電極（バリア電極） １１ 出力電極（ＯＧ） １２ リセット電極（φＲ） １３ Ｎ＋層引き出し配線 １４ Ｎ型基板 １５ Ｐ型ウェル １６ Ｎ型埋め込みチャネル １７ ゲート絶縁膜（ＯＮＯ膜） １８ 窒化シリコン膜（Ｓｉ３Ｎ４） １９−１、１９−２、１９−３、１９−４ 酸化シリ
コン膜（ＳｉＯ２） ２０ バリア電極下のＮ型不純物層 ２１ 検出容量 ２２ 高濃度Ｎ型不純物層 ２３ フォトレジスト ２４ フォトレジスト
Claims (5)
- 【請求項１】 電荷転送チャネルと、前記電荷転送チャ
ネル上に形成された電荷転送電極と、前記電荷転送チャ
ネルの一端であって前記電荷転送電極のうち最終の電荷
転送電極に隣接する位置にある出力電極と、前記出力電
極に隣接し前記電荷転送チャネルを転送されてきた信号
電荷を蓄積する拡散領域と、前記拡散領域に隣接し前記
出力電極と異なる側に前記拡散領域に蓄積された電荷を
排出するリセット電極とが形成されている電荷転送装置
であって、前記電荷転送電極のゲート絶縁膜が第１の酸
化シリコン膜と窒化シリコン膜と第２の酸化シリコン膜
の多層膜からなり、前記出力電極あるいは前記リセット
電極のゲート絶縁膜のうち少なくとも一方が、第３の酸
化シリコン膜からなることを特徴とする電荷転送装置。 - 【請求項２】 前記第３の酸化シリコン膜が前記第１の
酸化シリコン膜よりも厚いことを特徴とする請求項１記
載の電荷転送装置。 - 【請求項３】 前記第３の酸化シリコン膜が前記多層膜
よりも厚いことを特徴とする請求項１記載の電荷転送装
置。 - 【請求項４】 電荷転送チャネル上に第１の酸化シリコ
ン膜を形成する工程と、前記第１の酸化シリコン膜上に
窒化シリコン膜を形成する工程と、前記窒化シリコン膜
上に第２の酸化シリコン膜を形成することにより多層膜
を形成する工程と、前記第２の酸化シリコン膜上に第１
層目のポリシリコン膜からなる第１の電荷転送電極を形
成する工程と、出力電極とリセット電極とが形成される
領域の少なくとも第２の酸化シリコン膜と窒化シリコン
膜とを除去する工程と、少なくとも前記領域に第３の酸
化シリコン膜を形成する工程と、第２層目のポリシリコ
ン膜からなる第２の電荷転送電極と出力電極とリセット
電極とを形成する工程を有する電荷転送装置の製造方
法。 - 【請求項５】 前記第３の酸化シリコン膜を前記多層膜
よりも厚く形成することを特徴とする請求項４記載の電
荷転送装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11111719A JP2000307099A (ja) | 1999-04-20 | 1999-04-20 | 電荷転送装置およびその製造方法 |
| US09/547,228 US6333525B1 (en) | 1999-04-20 | 2000-04-11 | Charge transfer apparatus and manufacture method thereof |
| KR10-2000-0020356A KR100408335B1 (ko) | 1999-04-20 | 2000-04-18 | 전하 전송장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11111719A JP2000307099A (ja) | 1999-04-20 | 1999-04-20 | 電荷転送装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000307099A true JP2000307099A (ja) | 2000-11-02 |
Family
ID=14568442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11111719A Pending JP2000307099A (ja) | 1999-04-20 | 1999-04-20 | 電荷転送装置およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6333525B1 (ja) |
| JP (1) | JP2000307099A (ja) |
| KR (1) | KR100408335B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006202993A (ja) * | 2005-01-20 | 2006-08-03 | Hamamatsu Photonics Kk | 固体撮像装置、その製造方法及び電荷蓄積防止構造 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4711322B2 (ja) * | 2002-11-29 | 2011-06-29 | ルネサスエレクトロニクス株式会社 | Ｃｃｄイメージセンサ |
| JP4739706B2 (ja) * | 2004-07-23 | 2011-08-03 | 富士フイルム株式会社 | 固体撮像素子及びその製造方法 |
| CN112331688B (zh) * | 2020-11-04 | 2022-07-29 | 中国电子科技集团公司第四十四研究所 | 一种同时实现大信号处理和高频转移的ccd结构 |
| CN114189172B (zh) * | 2022-02-15 | 2022-05-24 | 之江实验室 | 一种精准调控微粒净电量的方法及装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4087832A (en) * | 1976-07-02 | 1978-05-02 | International Business Machines Corporation | Two-phase charge coupled device structure |
| JP3398388B2 (ja) * | 1991-05-10 | 2003-04-21 | ソニー株式会社 | 固体撮像素子 |
| JP3218665B2 (ja) * | 1992-01-23 | 2001-10-15 | ソニー株式会社 | 電荷転送装置の製造方法 |
| JPH05218104A (ja) | 1992-02-06 | 1993-08-27 | Nec Corp | 電荷転送装置 |
| JP2816063B2 (ja) * | 1992-10-06 | 1998-10-27 | 松下電器産業株式会社 | 電荷転送装置 |
| JP3119586B2 (ja) * | 1996-06-28 | 2000-12-25 | 日本電気株式会社 | 電荷転送装置及びその製造方法 |
-
1999
- 1999-04-20 JP JP11111719A patent/JP2000307099A/ja active Pending
-
2000
- 2000-04-11 US US09/547,228 patent/US6333525B1/en not_active Expired - Fee Related
- 2000-04-18 KR KR10-2000-0020356A patent/KR100408335B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006202993A (ja) * | 2005-01-20 | 2006-08-03 | Hamamatsu Photonics Kk | 固体撮像装置、その製造方法及び電荷蓄積防止構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010014759A (ko) | 2001-02-26 |
| US6333525B1 (en) | 2001-12-25 |
| KR100408335B1 (ko) | 2003-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9024240B2 (en) | Compact image sensor arrangement with read circuitry over pixel zones | |
| JP3103064B2 (ja) | 固体撮像装置およびその製造方法 | |
| JP4228887B2 (ja) | 固体撮像素子およびその製造方法 | |
| JP5428394B2 (ja) | 固体撮像装置とその製造方法、および撮像装置 | |
| JP2000307099A (ja) | 電荷転送装置およびその製造方法 | |
| JP4981216B2 (ja) | 光電変換装置及び撮像装置 | |
| JP2000068492A (ja) | 固体撮像装置及びその製造方法 | |
| JP3189327B2 (ja) | 電荷検出装置 | |
| JP3042042B2 (ja) | 固体撮像装置 | |
| CN101442065B (zh) | 图像传感器及其制造方法 | |
| JP2919697B2 (ja) | 固体撮像素子の製造方法 | |
| JP3218665B2 (ja) | 電荷転送装置の製造方法 | |
| KR100806946B1 (ko) | 버팅 콘택을 이용한 시시디 이미지센서의 신호출력부 구조및 그 제조방법 | |
| JPH02278874A (ja) | 固体撮像素子及びその製造方法 | |
| US6441853B1 (en) | Solid-state image sensor having vertical transfer electrodes protected from short circuiting | |
| JP3800515B2 (ja) | 固体撮像装置 | |
| JP2877382B2 (ja) | 固体撮像装置 | |
| JP2991488B2 (ja) | 電荷転送装置 | |
| US7964451B2 (en) | Solid state imaging device and method for fabricating the same | |
| JP3398388B2 (ja) | 固体撮像素子 | |
| JP3047965B2 (ja) | 固体撮像装置 | |
| JP2009302103A (ja) | 固体撮像装置およびその製造方法および撮像装置 | |
| JP3603438B2 (ja) | 増幅型固体撮像素子及びその製造方法 | |
| JP3482346B2 (ja) | 固体撮像素子の製造方法 | |
| JP3673534B2 (ja) | Ｃｃｄ撮像素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020416 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040113 |